KR0112812Y1 - 고정된 증폭부를 가진 a/d 변환장치 - Google Patents

고정된 증폭부를 가진 a/d 변환장치 Download PDF

Info

Publication number
KR0112812Y1
KR0112812Y1 KR92020244U KR920020244U KR0112812Y1 KR 0112812 Y1 KR0112812 Y1 KR 0112812Y1 KR 92020244 U KR92020244 U KR 92020244U KR 920020244 U KR920020244 U KR 920020244U KR 0112812 Y1 KR0112812 Y1 KR 0112812Y1
Authority
KR
South Korea
Prior art keywords
signal
input
converter
voltage
output
Prior art date
Application number
KR92020244U
Other languages
English (en)
Other versions
KR940011287U (ko
Inventor
차영범
Original Assignee
이대원
삼성항공산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업 주식회사 filed Critical 이대원
Priority to KR92020244U priority Critical patent/KR0112812Y1/ko
Publication of KR940011287U publication Critical patent/KR940011287U/ko
Application granted granted Critical
Publication of KR0112812Y1 publication Critical patent/KR0112812Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K6/00Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • H03K6/02Amplifying pulses

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

제어기기의 입력부분에 사용되는 증폭부가 하나로 고정되어, 고정된 이득값을 제공하는 A/D 변환장치에 관한 것으로, A/D 변환부(80)내의 비교기의 기준전압을 저항을 이용하여 변경하여 증폭단을 통해 얻어진 이득값을 변경하므로써 오프셋 회로를 제거하여 오프셋 조정오차로 인한 출력을 없애므로 정확한 출력값을 얻을 수 있으며, 또한 다수의 입력신호에 대한 각각의 증폭부를 하나로 고정함으로써 전체적인 회로를 간단화시키는 것을 제공하기 위하여 외부기기의 신호를 감지하는 입력부(10)와, 감지된 아날로그 신호를 받아들여 과전압 입력신호에 대해서는 전압을 제한하여 정형된 파형을 출력하는 전압 제한부(20)와, 제한되어 출력된 출력신호중 하나의 채널의 신호를 선택하는 멀티플랙서(30)와, 선택된 채널의 신호를 받아들여 증폭된 신호를 출력하는 증폭부(40)와, 증폭된 아날로그신호를 디지탈신호로 출력하는 A/D 변환부(50)로 구성되어 있다.

Description

고정된 증폭부를 가진 A/D 변환장치
제1도는 종래 A/D 변환장치의 블럭도이고,
제2도는 이 고안의 실시예에 따른 고정된 증폭부를 가진 A/D 변환장치회로의 블럭도이다.
이 고안은 PLC(Programmable Logic Controller)와 같은 제어기기의 입력부분에 사용되어 아날로그 신호를 디지탈신호로 바꾸어 주는 아날로그/디지탈(A/D) 변환장치에 관한 것이다.
첨부한 도면 제1도를 참조로하여 종래의 A/D 변환장치에 대해 설명하면 다음과 같다.
제1도는 아날로그 입력에 대하여 디지탈 신호로 바꾸어 주는 종래 A/D 변환장치의 회로도로서, 제1도에 도시되어 있듯이 종래 A/D 변환장치는, 외부기기의 신호를 감지하는 입력부(100)와, 감지된 신호를 받아들여 증폭시키는 증폭부(200)와, 증폭단의 안정화를 위해 필요한 오프셋(offset) 전압을 출력하는 오프셋 회로(210)와, 다수의 채널 중 하나의 채널을 선택하는 스위치 역할을 하는 멀티플렉서(300)와, 스위치에 의해 선택된 채널의 신호를 받아들여 디지탈 신호로 변환하여 출력하는 A/D 변환부(400)로 구성되어 있다.
상기의 구성에 의한 종래의 A/D 변환장치는 다음과 같이 동작한다.
상기 입력부(100)로부터 입력된 아날로그 입력신호값은 증폭부(200)를 구성하는 여러 증폭기 가운데 하나인 증폭기(201)를 통과하여 반전 증폭된다. 이때에는 입력신호값이 일정하지 않을 때 증폭기(202)의 가변저항(R207)을 조절하여 증폭의 양(+)의 이득값을 조절하여 주고, 안정된 출력값을 얻기 위해 구성된 증폭기(202)의 반전단자에 입력되어 원래 신호의 증폭된 신호값으로 출력된다.
이때, 원래 입력신호가 전류일 경우 증포기(202)의 안정화를 위해 증폭기(202)의 반전단자에 인가되는 전압과 비반전단자에 인가되는 전압의 차이를 없애서 출력오프셋 전압을 OV로 해 주기 위한 오프셋회로(201)의 오프셋전압이 증폭기(202)의 반전단자에 인가된다. 증폭부(200)를 통해 증폭된 다수채널의 신호는 멀티 플렉서(300)에 의해 한 채널의 신호가 선택되어, A/D 변환부(400)를 통해 디지탈신호값으로 변환되어 출력된다.
상기 종래의 A/D 변환장치는 다수의 입력부 즉, 다수의 센서에서 감지된 신호마다 각각의 증폭부가 요구되어, 입력되는 채널수의 2배의 증폭기가 필요하게 된다.
그러므로 입력채널의 수가 증가하는 경우 증폭기의 수가 증가되어 각 증폭기를 구성하는 부품수가 증가되어 부품비용을 인상시키고, 많은 입력 채널을 필요로 하는 시스템의 구성시 추가로 A/D 변환장치를 사용해야 하므로 생산비용이 증가하게 된다.
또한 각 증폭기의 이득값을 조정해야 하므로 이득값을 조정하는 횟수가 증가되고, 각 채널의 이득값을 정확히 맞추기가 어려우므로 기능상의 오차들이 발생한다.
또한 오프셋전압을 생성하는 오프셋회로에서 오프셋전압을 맞추기가 어려울뿐만 아니라, 오프셋 조정에 오차가 발생할 경우에 입력신호에다 상기 오차값을 더한 만큼의 신호값이 증폭되어 출력됨으로써, 결국에는 잘못된 디지탈 신호값이 A/D 변환부를 통해 출력되는 단점이 있다.
따라서 이 고안의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 다수의 입력 신호를 A/D 변환시키고자 하는 경우에, A/D 변환부내의 비교기의 기준전압 단자에 별도의 가변 저항을 장착시켜, 상기 가변 저항의 저항값 변화에 따라 A/D 변환부의 입력 전압 영역이 변경 가능하도록 함으로써, 별도의 오프셋 회로가 필요없어 오프셋 조정오차에 따른 잘못된 신호 출력을 방지하여, 정확한 출력값을 얻을 수 있는 고정된 증폭부를 가지는 A/D 변환창지를 제공하고자 하는데 있다.
또한 다수의 입력신호에 대한 각각의 증폭부를 하느로 고정함으로써 이득값 조정이 용이하며, 전체적인 회로를 간단화시키는 고정된 증폭부를 가진 A/D 변환장치를 제공하고자 하는데 있다.
상기의 목적을 달성하기 위한 고안의 구성은 외부기기의 아날로그 신호를 감지하는 다수의 입력부와, 감지된 아날로그 신호를 입력으로 하여, 과전압인 입력 신호에 대해서는 전압을 제한하여 정형된 파형을 출력하는 전압 제한부와, 상기 전압 제한부에서 출력되는 다수의 입력 채널 중 하나의 채널 신호를 선택하여 출력하는 멀티 플렉서와, 상기 멀티 플렉서에 의하여 선택된 채널의 신호를 고정된 이득값에 따라 증폭하여 출력하는 증폭부와, 증폭된 신호를 디지탈 신호로 변환 출력하는 A/D 변환부로 이루어지며, 상기 A/D 변환부의 외부에 가변 저항이 장착되어 있어, 상기 A/D 변환부의 입력 전압 영역을 가변 가능하도록 한다.
상기 구성에 의한 고안의 실시예를 첨부한 제2도를 참조로 설명하면 다음과 같다.
제2도는 고정된 증폭부를 가진 A/D 변환장치의 블럭도이며, 제1도의 종래의 기능과 같은 기능, 같은 구성의 요소에는 동일번호를 부여하였다.
첨부한 제2도에 도시되어 있듯이, 고정된 증폭부를 가진 A/D 변환장치는 입력신호를 받는 입력부(10)와, 입력부의 출력단에 연결된 전압 제한부(20)와, 전압제한부(20)의 출력단에 연결된 멀티플렉서(30)와, 멀티플렉서(30)의 출력을 입력으로 하는 증폭부(40)와, 증폭부의 출력을 입력으로 하고 외부에 저항(R52, R52)이 연결된 A/D 변환부(50)로 구성되어 있다.
상기 입력부(10)를 통해 감지된 다수 채널의 입력신호값을 제한하여 정형된 파형을 출력하는 전압제한부(20)는, 입력신호파형에 대하여 일정진폭 이상 또는 이하를 잘라내어 출력하는 클리핑 회로인 병렬형 다이오드 리미터로 구성되어 있다. 병렬형 다이오드 리미터는 양방향의 진폭을 제한하여 과도한 입력신호값에 대해 정형된 출력파형을 제공한다.
상기의 멀티플레서(30)에 의해 선택된 신호를 받아들여 A/D 변환부(50)에 인가하는 증폭부(40)는, 두 개의 증폭기로 구성되어 있으며, 제1증폭기(40)의 반전단자에는 멀티플렉서(30)의 출력이 입력저항(R41)을 통해 입력되며, 비반전단자는 보상저항(R42)을 통해 접지되어 있다. 상기 반전단자는 제1증폭기(41)의 출력단자와 궤환저항(R43)과 전압안정 커패시터(C41)로 연결되어 있으며, 궤환저항(R43)과 전압안정 커패시터(C41)는 병렬로 연결되어 있다.
상기 제1증폭기(41)의 출력은 입력저항(R44)를 통해 제2증폭기(42)의 반전단자에 입력되며, 제2증폭기(42)의 비반전단자는 보상저항(R45)을 통해 접지되어 있다. 상기 반전단자는 제2증폭기(42)의 출력단자와 궤환저항(R46)과 전압안정 커패시터(C42)와, 가변저항(R47)으로 연결되어 있다. 상기 궤환저항(R46)과 전압안정 커패시터(C42)는 병렬로 연결되어 있으며, 궤환저항(R46)와 가변저항(R47)는 직렬로 연결되어 있으며, 제2증폭기(42)의 출력단자는 A/D 변환부(50)의 입력으로 인가된다.
이 고안에 있어서 문제점을 해결하기 위한 A/D 변환부(50)는 비교기(51)의 비반전단자에는 A/D 변환부의 외부에 저항(R53)이 기준전압(VR)에 연결되고, 다른 저항(R52)는 접지되어 있으며, 각 저항(R52, R53)는 서로 병렬연결되어 있다. 비교기(81)의 출력값이 궤환된 비교전압(VC)은 저항(R51)을 통해 입력되는, 입력전압(Vi)과 병렬 연결되어 저항(R51)을 통해 반전단자에 인가된다.
종래의 A/D 변환부에서는 디지탈 신호로 변환할 수 있는 A/D 입력전압의 영역이 0∼10V로 고정되어 있어, OV로 시작하지 않는 입력전압의 경우에는 입력전압을 변화시켜주는 별도의 회로가 부가되어야 하나, 이 고안에서는 A/D 변환부 외부에 저항을 연결하여 저항값의 조정에 따라 내부비교기의 기준전압레벨과 증폭기(42)의 이득을 변경함으로서 별도의 회로추가없이 A/D 변환부의 입력전압영역을 바꿀 수가 있다.
상기한 구성에 의한 A/D 변환부(50)의 동작은 다음과 같다.
첨부한 제3도를 참고로 상세히 설명하면 비교기(51)에서 아날로그 입력전압(V1)과 비교기의 비교전압(VC)와 기준전압(VR) 사이에 다음과 같은 식이 성립하며, 기준전압(VR)은 10.0V로 고정되어 있다.
(½×VC) + (½×V1) -{R52/(R52+R53)}× VR = 0 ⑴
식⑴을 비교전압(VC)에 대하여 정리하면 다음과 같이 정리된다.
VC = -V1 + 20{R52/(R52+R53)} ⑵
상기 식의 VC에 의해 디지탈 신호가 출력하게 된다. 식⑵에 대한 그래프는 기울기는 -1로, A/D의 입력전압의 영역폭은 10.0V로 고정되어 있다. 그러므로 20{R52/(R52+R53)}의 값을 조정함으로써 A/D 입력전압영역을 변경할 수가 있는 것이다. 상기 원리에 의한 실시예는 다음과 같다.
예를 들어 기존의 A/D 변환부의 입력전압 영역이 0∼10.0V으로 고정되어 있고, 증폭단(42)을 통해 인가되는 입력전압값이 오프셋 전압을 포함한 2.5V∼12.5V일 때, 식⑵에 의해 VC가 0∼10.0V의 출력을 갖기 위해서는 R52, R53의 비를 5:3으로하여 기준전압(VR)에 연결하면 저항값의 변화에 의해 기준전압의 값을 변경시킴으로써, A/D 입력전압의 영역을 변화할 수 있는 것이다. 입력전압(V1)는 2.5V∼12.5V의 값을 갖게 되므로 A/D 입력전압 영역은 10V의 폭을 가지고, 2.5V의 오프셋전압을 포함하게 되는 것이다. 그러므로, 기존의 기술에서 별도의 오프셋 회로에서 오프셋을 조정하였으나 본 고안에서는 상기의 원리에 의하여 따로 오프셋을 조정할 필요가 없으며 A/D 변환부 외부에 저항을 연결하여 값을 변경하면 A/D 입력전압영역을 변경할 수 있는 것이다.
이와 같은 A/D 변환부의 동작을 포함한 이 고안의 실시예인 고정된 증폭부를 가진 A/D 변환장치의 동작은 다음과 같다.
상기의 구성에 의한 이 고안의 A/D 변환장치는 다수의 외부기기의 아날로그 신호를 감지하는 입력부(10)를 통해 입력된 다수채널의 입력신호는 입력전압의 과전압을 제한하여 정형된 파형을 출력하는 전압제한부(20)를 통하여 정형화되어 출력된다.
상기 전압 제한부(20)에서 출력된 다수 입력 채널의 신호는 멀티 플렉서(30)에 의하여 한 채널의 신호만이 선택되어 출력된다.
선택되어 출력된 채널의 신호는 증폭부(40)의 제1증폭기(41)를 통과하여 반전 증폭된 다음, 제2증폭기(42)의 정해진 전압이득에 따라 다시 반전되어 출력된다. 이 증폭출력된 신호는 A/D 변환부(50)로 인가되어 디지탈 신호로 출력된다.
상기된 이 고안의 실시예에서와 같이 입력채널의 채널수와 무관하게 고정된 하나의 증폭부를 통과하게 함으로써, 증폭이득값을 한 번에 맞출 수 있을 뿐만 아니라 각 채널의 이득값을 동일하게 할 수 있어 채널이득값 조정에 따른 시간을 절감하여 생산성을 향상시킬수 있다
또한, 입력 채널 확장시에도 별도의 증폭부를 가설하지 않아도 됨으로써, 부수적인 부품수를줄여 부품비용을 감소시키고, 채널확장이 용이하다
도한, 종래의 기술과 비교할 때 종래의 PCB 면적에 3배 이상의 채널수를 확장할 수가 있다.
또한 오프셋회로가 필요없으므로, 오프셋 조정에 따른 오차를 줄일 수 있으며, 전체회로가 간단해지는 효과를 제공할 수 있다.

Claims (1)

  1. 외부 기기의 아날로그 신호를 감지하는 다수의 입력부(10)와, 감지된아날로그 신호를 입력으로 하여, 과전압인 입력 신호에 대해서는 전압을 제한하여 정형된 파형을 출력하는 전압 제한부(20)와, 상기 전압 제한부(20)에서 출력되는 다수의 입력 채널 중 하나의 채널 신호를 선택하여 출력하는 멀티 플렉서(30)와, 상기 멀티 플렉서(30)에 의하여 선택된 채널의 신호를 고정된 이득값에 따라 증폭하여 출력하는 증폭부(40)와, 증폭된 신호를 디지탈 신호를 변환 출력하는 A/D 변화부(50)로 이루어지며, 상기 A/D 변환부(50)의 외부에 가면 저항이 장착되어있어, 상기 A/D 변환부의 입력 전압 영역을 가변 가능하도록 하는 고정된 증폭부를 가지는 A/D 변환 장치.
KR92020244U 1992-10-20 1992-10-20 고정된 증폭부를 가진 a/d 변환장치 KR0112812Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92020244U KR0112812Y1 (ko) 1992-10-20 1992-10-20 고정된 증폭부를 가진 a/d 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92020244U KR0112812Y1 (ko) 1992-10-20 1992-10-20 고정된 증폭부를 가진 a/d 변환장치

Publications (2)

Publication Number Publication Date
KR940011287U KR940011287U (ko) 1994-05-27
KR0112812Y1 true KR0112812Y1 (ko) 1998-04-18

Family

ID=19342164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92020244U KR0112812Y1 (ko) 1992-10-20 1992-10-20 고정된 증폭부를 가진 a/d 변환장치

Country Status (1)

Country Link
KR (1) KR0112812Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492988B1 (ko) * 1997-10-28 2005-09-16 삼성전자주식회사 아날로그-디지탈변환회로
CN111722080B (zh) * 2020-05-26 2023-09-22 苏试宜特(上海)检测技术股份有限公司 闩锁测试机台外部扩展电源装置及方法

Also Published As

Publication number Publication date
KR940011287U (ko) 1994-05-27

Similar Documents

Publication Publication Date Title
US6907202B1 (en) Burst signal detection circuit
JPH0338907A (ja) 送信出力電力制御装置
KR970019506A (ko) 충분한 임피던스 매칭 특성 및 선형 agc 특성을 동시에 만족시키는 agc 장치
GB2307749A (en) Compensation for temperature influence in sensing means
JP2543177B2 (ja) クランプ装置と自動利得制御装置
US20080054169A1 (en) Optical encoder
KR0112812Y1 (ko) 고정된 증폭부를 가진 a/d 변환장치
JPH07118648B2 (ja) アナログ・デジタル変換器
CN107196656B (zh) 一种信号校准电路及信号校准方法
US4367437A (en) Reference voltage generator
EP0541351B1 (en) D/A converter offset correction
JP2932710B2 (ja) 質量流量計
JPH04103085U (ja) 映像感知ホワイトバランス制御回路
JP3623624B2 (ja) ヒステリシスコンパレータ
US6232839B1 (en) Voltage-controlled amplifier having compensation for gain control imbalance
KR100271650B1 (ko) 곱셈기와 부궤환을 이용한 자동이득 제어 회로
EP1164695B1 (en) Circuit for detecting distortion in an amplifier, in particular an audio amplifier
US4864304A (en) Analog voltage signal comparator circuit
WO2000057546A1 (fr) Procede pour ameliorer le decalage d'entree d'un amplificateur et amplificateur
JPH02213783A (ja) 自動零点調整回路
KR100381783B1 (ko) 다단자동이득제어증폭단을제어하는디지탈제어회로
JPH0130085B2 (ko)
US20210104991A1 (en) Automatic gain control circuit
KR970055585A (ko) 출력 범위 조정기능을 갖는 디지탈/아날로그 변환기
JP3089807B2 (ja) 温度特性補正回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20061031

Year of fee payment: 10

EXPY Expiration of term