JP3731358B2 - 高周波電力増幅回路 - Google Patents
高周波電力増幅回路 Download PDFInfo
- Publication number
- JP3731358B2 JP3731358B2 JP27171498A JP27171498A JP3731358B2 JP 3731358 B2 JP3731358 B2 JP 3731358B2 JP 27171498 A JP27171498 A JP 27171498A JP 27171498 A JP27171498 A JP 27171498A JP 3731358 B2 JP3731358 B2 JP 3731358B2
- Authority
- JP
- Japan
- Prior art keywords
- type fet
- amplifier circuit
- power amplifier
- frequency power
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波電力増幅回路に関するものである。
【０００２】
【従来の技術】
携帯電話、コ−ドレス電話等の通信機器に内蔵される通信回路の信号増幅部には、二個のデプレッション型電界効果トランジスタ（以下「Ｄ型ＦＥＴ」という）をカスコ−ド接続した高周波電力増幅回路が広く用いられている。
【０００３】
まず、図２（ａ）を用いて、Ｄ型ＦＥＴについて概略説明する。Ｄ型ＦＥＴでは、ゲ−ト電極Ｇとソ−ス電極Ｓ間の電圧ＶGSが零（Ｖ）の近傍で、ドレイン電極Ｄとソ−ス電極Ｓ間に最大のドレイン電流ＩDが流れる。さらに、電圧ＶGSを負の方向に大きくしていくとドレイン電流ＩDが徐々に減少し、ピンチオフ電圧ＶP以下ではドレイン電流ＩDが流れなくなるという特性を有する。
【０００４】
次に、図３を用いて、この高周波電力増幅回路１の回路構成および回路動作について説明する。
【０００５】
高周波電力増幅回路１は、第一のＤ型ＦＥＴ２と第二のＤ型ＦＥＴ３とから構成される。第一のＤ型ＦＥＴ２のソ−ス電極Ｓは、第二のＤ型ＦＥＴ３のドレイン電極Ｄに接続される。第一のＤ型ＦＥＴ２のドレイン電極Ｄは、正の電源Ｖddに接続される。この結果、第一のＤ型ＦＥＴ２には、直流電流が供給される。第二のＤ型ＦＥＴ３のソ−ス電極Ｓは、接地される。なお、電源Ｖddは、例えば
３．６Ｖの直流電源である。
【０００６】
第二のＤ型ＦＥＴ３のゲ−ト電極Ｇには、通信機器に割り当てられた周波数帯域の信号、例えば８００ＭＨｚ、９００ＭＨｚ等の高周波信号Ｓ１が端子Ｔ１を介して入力される。なお、横軸ｔは、時間軸である。
【０００７】
第一のＤ型ＦＥＴ２のゲ−ト電極Ｇには、制御信号Ｓ２が端子Ｔ２を介して入力される。通常、制御信号Ｓ２は方形波で、高周波信号Ｓ１の増幅を制御する。
【０００８】
また、第一のＤ型ＦＥＴ２のドレイン電極Ｄからは、高周波信号Ｓ１を増幅した出力信号Ｖoutが端子Ｔ３を介して取り出される。
【０００９】
高周波電力増幅回路１において高周波信号Ｓ１を増幅する場合、制御信号Ｓ２によって第一のＤ型ＦＥＴ２をオン制御させ、第二のＤ型ＦＥＴ３に所定のドレイン電流ＩDを供給する。
【００１０】
例えば、時刻ｔ１からｔ２の期間において第一のＤ型ＦＥＴ２をオン制御する場合には、第一のＤ型ＦＥＴ２のゲ−ト電極Ｇには、正の電圧値である制御信号Ｓ２が供給される。なお、制御信号Ｓ２の電圧値により、第二のＤ型ＦＥＴ３に供給されるドレイン電流ＩDが変化する。このため、高周波信号Ｓ１の増幅度は、制御信号Ｓ２の電圧値により可変制御される。
【００１１】
一方、高周波電力増幅回路１において、出力信号Ｖoutを零とする場合には、制御信号Ｓ２によって第一のＤ型ＦＥＴ２をオフ制御し、第二のＤ型ＦＥＴ３に供給されるドレイン電流ＩDを零にする。
【００１２】
例えば、時刻ｔ２からｔ３の期間において第一のＤ型ＦＥＴ２をオフ制御する場合には、第一のＤ型ＦＥＴ２のゲ−ト電極Ｇには、電圧ＶGSがピンチオフ電圧Ｖpよりも深くなる負の電圧値である制御信号Ｓ２が供給される。
【００１３】
以下、同様の回路動作を繰り返す。
【００１４】
【発明が解決しようとする課題】
しかしながら、高周波電力増幅回路１では、第一のＤ型ＦＥＴ２のゲ−ト電極Ｇに入力される制御信号Ｓ２として、正負の電圧値が必要となる。このため、高周波電力増幅回路１を利用する場合には、正負の電圧を発生させる回路が別途必要となり、高周波電力増幅回路１を用いた通信回路の回路構成が複雑となっていた。従って、部品点数が増えて生産コストが高くなるという問題や、通信回路が大きくなるために通信機器を小型化することができないという問題や、生産時の検査項目が増える等、種々の問題があった。
【００１５】
そこで、本発明は上記問題を解決するための高周波電力増幅回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の高周波電力増幅回路は、上記目的を達成するために次のように構成される。すなわち、エンハンスメント型電界効果トランジスタとデプレッション型電界効果トランジスタとを有し、該デプレッション型電界効果トランジスタのドレイン電極と前記エンハンスメント型電界効果トランジスタのソ−ス電極とをカスコ−ド接続し、前記デプレッション型電界効果トランジスタのゲ−ト電極に高周波信号を入力し、前記エンハンスメント型電界効果トランジスタのゲ−ト電極に正の制御信号を入力するとともにドレイン電極から増幅された高周波信号を出力信号として取り出すものである。
【００１７】
カスコ−ド接続されたエンハンスメント型電界効果トランジスタは、ゲ−ト電極に入力される制御信号によってオン・オフ制御され、デプレッション型電界効果トランジスタの増幅作用を制御する。エンハンスメント型電界効果トランジスタのピンチオフ電圧は、正の電圧値である。従って、制御信号は正の電位でよく、ゲ−ト電極に正電圧を印加することにより増幅回路の増幅動作を制御することができる。また、エンハンスメント型電界効果トランジスタをオフ制御する場合には、ゲ−ト電極に入力される制御信号はピンチオフ電圧よりも低い電圧、すなわち正のカットオフ電圧または零電圧でよい。さらに、制御信号の電圧値を変えることにより、増幅回路の増幅度が可変制御される。このように、高周波電力増幅回路の制御信号として負電圧は必要とせず、正電圧のみでよい。
【００１８】
【発明の実施の形態】
本発明に係る高周波電力増幅回路４は、カスコ−ド接続されたエンハンスメント型電界効果トランジスタ（以下「Ｅ型ＦＥＴ」という）５とＤ型ＦＥＴ６とから構成される。
【００１９】
まず、図２（ｂ）を用いて、Ｅ型ＦＥＴについて概略説明する。Ｅ型ＦＥＴのピンチオフ電圧ＶPは、正の電圧値である。Ｅ型ＦＥＴの電圧ＶGSがピンチオフ電圧ＶPを越えるとドレイン電流ＩDが徐々に流れ始め、電圧ＶGSをさらに大きくしていくとドレイン電流ＩDは飽和する。従って、Ｅ型ＦＥＴは、正電位の範囲の電圧ＶGSでドレイン電流ＩDの電流値を変えることができる。
【００２０】
次に、図１を用いて、高周波電力増幅回路４の回路構成および回路動作について説明する。なお、図３における高周波電力増幅回路１との相違点は、第一のＤ型ＦＥＴ２をＥ型ＦＥＴ５に置き換えた点である。従って、この点についてのみ説明する。
【００２１】
制御信号Ｓ３は、ゲ−ト端子Ｔ４を介してＥ型ＦＥＴ５のゲ−ト電極Ｇに入力される。制御信号Ｓ３は、方形波やパルス波で、増幅回路の増幅作用を制御する。なお、方形波やパルス波により、通信機器に割り当てられた一つの周波数チャンネルは送信用フレ−ムと受信用フレ−ムとに交互に分割されて使用される。
【００２２】
また、高周波信号Ｓ１を増幅した出力信号Ｖoutは、Ｅ型ＦＥＴ５のドレイン電極Ｄに接続した出力端子Ｔ５から取り出される。
【００２３】
高周波電力増幅回路４の動作において、制御信号Ｓ３の電圧値によってＥ型ＦＥＴ５の導通状態を決める。従って、Ｄ型ＦＥＴ６には、Ｅ型ＦＥＴ５の特性曲線で定められた所定のドレイン電流ＩDが供給される。
【００２４】
例えば、時刻ｔ１からｔ２の期間において、Ｅ型ＦＥＴ５をオン制御する場合には、Ｅ型ＦＥＴ５のゲ−ト電極Ｇには、正の信号電圧が印加される。なお、制御信号Ｓ３の電圧値により、Ｄ型ＦＥＴ６に供給されるドレイン電流ＩDが変化する。このため、高周波信号Ｓ１の増幅度は、制御信号Ｓ３の電圧値により可変制御される。例えば、通信機器の受信感度あるいは送信感度に応じて、制御信号Ｓ３の電圧値（波高値）が設定される。
【００２５】
増幅動作中の高周波電力増幅回路４を停止するには、制御信号Ｓ３の電圧値を下げてＥ型ＦＥＴ５をカットオフにする。即ち、Ｄ型ＦＥＴ６に供給されるドレイン電流ＩDを零にする。
【００２６】
例えば、時刻ｔ２からｔ３の期間においてＥ型ＦＥＴ５のゲ−ト電極Ｇには、電圧ＶGSがピンチオフ電圧Ｖpよりも小さくなるような正の電圧値または零ボルト電圧の制御信号Ｓ３が供給される。ここに、Ｅ型ＦＥＴ５はカットオフとなり、増幅回路４の増幅作用が停止する。
【００２７】
以下、同様の回路動作を繰り返す。
【００２８】
【発明の効果】
本発明の高周波電力増幅回路では、カスコ−ド接続のＥ型ＦＥＴとＤ型ＦＥＴとから構成される。このため、Ｅ型ＦＥＴをオフ制御する場合、Ｅ型ＦＥＴのゲ−ト電極Ｇに入力される制御信号として負の電圧値は必要無く、正の電圧値または零ボルト電圧のみで良い。従って、本発明の高周波電力増幅回路を用いた通信回路においては、正負の信号電圧を発生させる回路が不要となるため回路構成が極めて簡略化される。この結果、生産コストの低減や、通信機器を小型化することができる等の効果を有する。
【図面の簡単な説明】
【図１】本発明に係る高周波電力増幅回路と、高周波電力増幅回路に入力される入力信号と、高周波電力増幅回路から取り出される出力信号を示す図である。
【図２】図２（ａ）はデプレッション型電界効果トランジスタにおけるＩD-ＶGSの関係を示す特性図であり、図２（ｂ）はエンハンスメント型電界効果トランジスタにおけるＩD-ＶGSの関係を示す特性図である。
【図３】従来に係る高周波電力増幅回路と、高周波電力増幅回路に入力される入力信号と、高周波電力増幅回路から取り出される出力信号を示す図である。
【符号の説明】
４ 高周波電力増幅回路
５ エンハンスメント型電界効果トランジスタ（Ｅ型ＦＥＴ）
６ デプレッション型電界効果トランジスタ （Ｄ型ＦＥＴ）
Ｓ１ 高周波信号
Ｓ３ 制御信号
Ｖout 出力信号
【発明の属する技術分野】
本発明は、高周波電力増幅回路に関するものである。
【０００２】
【従来の技術】
携帯電話、コ−ドレス電話等の通信機器に内蔵される通信回路の信号増幅部には、二個のデプレッション型電界効果トランジスタ（以下「Ｄ型ＦＥＴ」という）をカスコ−ド接続した高周波電力増幅回路が広く用いられている。
【０００３】
まず、図２（ａ）を用いて、Ｄ型ＦＥＴについて概略説明する。Ｄ型ＦＥＴでは、ゲ−ト電極Ｇとソ−ス電極Ｓ間の電圧ＶGSが零（Ｖ）の近傍で、ドレイン電極Ｄとソ−ス電極Ｓ間に最大のドレイン電流ＩDが流れる。さらに、電圧ＶGSを負の方向に大きくしていくとドレイン電流ＩDが徐々に減少し、ピンチオフ電圧ＶP以下ではドレイン電流ＩDが流れなくなるという特性を有する。
【０００４】
次に、図３を用いて、この高周波電力増幅回路１の回路構成および回路動作について説明する。
【０００５】
高周波電力増幅回路１は、第一のＤ型ＦＥＴ２と第二のＤ型ＦＥＴ３とから構成される。第一のＤ型ＦＥＴ２のソ−ス電極Ｓは、第二のＤ型ＦＥＴ３のドレイン電極Ｄに接続される。第一のＤ型ＦＥＴ２のドレイン電極Ｄは、正の電源Ｖddに接続される。この結果、第一のＤ型ＦＥＴ２には、直流電流が供給される。第二のＤ型ＦＥＴ３のソ−ス電極Ｓは、接地される。なお、電源Ｖddは、例えば
３．６Ｖの直流電源である。
【０００６】
第二のＤ型ＦＥＴ３のゲ−ト電極Ｇには、通信機器に割り当てられた周波数帯域の信号、例えば８００ＭＨｚ、９００ＭＨｚ等の高周波信号Ｓ１が端子Ｔ１を介して入力される。なお、横軸ｔは、時間軸である。
【０００７】
第一のＤ型ＦＥＴ２のゲ−ト電極Ｇには、制御信号Ｓ２が端子Ｔ２を介して入力される。通常、制御信号Ｓ２は方形波で、高周波信号Ｓ１の増幅を制御する。
【０００８】
また、第一のＤ型ＦＥＴ２のドレイン電極Ｄからは、高周波信号Ｓ１を増幅した出力信号Ｖoutが端子Ｔ３を介して取り出される。
【０００９】
高周波電力増幅回路１において高周波信号Ｓ１を増幅する場合、制御信号Ｓ２によって第一のＤ型ＦＥＴ２をオン制御させ、第二のＤ型ＦＥＴ３に所定のドレイン電流ＩDを供給する。
【００１０】
例えば、時刻ｔ１からｔ２の期間において第一のＤ型ＦＥＴ２をオン制御する場合には、第一のＤ型ＦＥＴ２のゲ−ト電極Ｇには、正の電圧値である制御信号Ｓ２が供給される。なお、制御信号Ｓ２の電圧値により、第二のＤ型ＦＥＴ３に供給されるドレイン電流ＩDが変化する。このため、高周波信号Ｓ１の増幅度は、制御信号Ｓ２の電圧値により可変制御される。
【００１１】
一方、高周波電力増幅回路１において、出力信号Ｖoutを零とする場合には、制御信号Ｓ２によって第一のＤ型ＦＥＴ２をオフ制御し、第二のＤ型ＦＥＴ３に供給されるドレイン電流ＩDを零にする。
【００１２】
例えば、時刻ｔ２からｔ３の期間において第一のＤ型ＦＥＴ２をオフ制御する場合には、第一のＤ型ＦＥＴ２のゲ−ト電極Ｇには、電圧ＶGSがピンチオフ電圧Ｖpよりも深くなる負の電圧値である制御信号Ｓ２が供給される。
【００１３】
以下、同様の回路動作を繰り返す。
【００１４】
【発明が解決しようとする課題】
しかしながら、高周波電力増幅回路１では、第一のＤ型ＦＥＴ２のゲ−ト電極Ｇに入力される制御信号Ｓ２として、正負の電圧値が必要となる。このため、高周波電力増幅回路１を利用する場合には、正負の電圧を発生させる回路が別途必要となり、高周波電力増幅回路１を用いた通信回路の回路構成が複雑となっていた。従って、部品点数が増えて生産コストが高くなるという問題や、通信回路が大きくなるために通信機器を小型化することができないという問題や、生産時の検査項目が増える等、種々の問題があった。
【００１５】
そこで、本発明は上記問題を解決するための高周波電力増幅回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の高周波電力増幅回路は、上記目的を達成するために次のように構成される。すなわち、エンハンスメント型電界効果トランジスタとデプレッション型電界効果トランジスタとを有し、該デプレッション型電界効果トランジスタのドレイン電極と前記エンハンスメント型電界効果トランジスタのソ−ス電極とをカスコ−ド接続し、前記デプレッション型電界効果トランジスタのゲ−ト電極に高周波信号を入力し、前記エンハンスメント型電界効果トランジスタのゲ−ト電極に正の制御信号を入力するとともにドレイン電極から増幅された高周波信号を出力信号として取り出すものである。
【００１７】
カスコ−ド接続されたエンハンスメント型電界効果トランジスタは、ゲ−ト電極に入力される制御信号によってオン・オフ制御され、デプレッション型電界効果トランジスタの増幅作用を制御する。エンハンスメント型電界効果トランジスタのピンチオフ電圧は、正の電圧値である。従って、制御信号は正の電位でよく、ゲ−ト電極に正電圧を印加することにより増幅回路の増幅動作を制御することができる。また、エンハンスメント型電界効果トランジスタをオフ制御する場合には、ゲ−ト電極に入力される制御信号はピンチオフ電圧よりも低い電圧、すなわち正のカットオフ電圧または零電圧でよい。さらに、制御信号の電圧値を変えることにより、増幅回路の増幅度が可変制御される。このように、高周波電力増幅回路の制御信号として負電圧は必要とせず、正電圧のみでよい。
【００１８】
【発明の実施の形態】
本発明に係る高周波電力増幅回路４は、カスコ−ド接続されたエンハンスメント型電界効果トランジスタ（以下「Ｅ型ＦＥＴ」という）５とＤ型ＦＥＴ６とから構成される。
【００１９】
まず、図２（ｂ）を用いて、Ｅ型ＦＥＴについて概略説明する。Ｅ型ＦＥＴのピンチオフ電圧ＶPは、正の電圧値である。Ｅ型ＦＥＴの電圧ＶGSがピンチオフ電圧ＶPを越えるとドレイン電流ＩDが徐々に流れ始め、電圧ＶGSをさらに大きくしていくとドレイン電流ＩDは飽和する。従って、Ｅ型ＦＥＴは、正電位の範囲の電圧ＶGSでドレイン電流ＩDの電流値を変えることができる。
【００２０】
次に、図１を用いて、高周波電力増幅回路４の回路構成および回路動作について説明する。なお、図３における高周波電力増幅回路１との相違点は、第一のＤ型ＦＥＴ２をＥ型ＦＥＴ５に置き換えた点である。従って、この点についてのみ説明する。
【００２１】
制御信号Ｓ３は、ゲ−ト端子Ｔ４を介してＥ型ＦＥＴ５のゲ−ト電極Ｇに入力される。制御信号Ｓ３は、方形波やパルス波で、増幅回路の増幅作用を制御する。なお、方形波やパルス波により、通信機器に割り当てられた一つの周波数チャンネルは送信用フレ−ムと受信用フレ−ムとに交互に分割されて使用される。
【００２２】
また、高周波信号Ｓ１を増幅した出力信号Ｖoutは、Ｅ型ＦＥＴ５のドレイン電極Ｄに接続した出力端子Ｔ５から取り出される。
【００２３】
高周波電力増幅回路４の動作において、制御信号Ｓ３の電圧値によってＥ型ＦＥＴ５の導通状態を決める。従って、Ｄ型ＦＥＴ６には、Ｅ型ＦＥＴ５の特性曲線で定められた所定のドレイン電流ＩDが供給される。
【００２４】
例えば、時刻ｔ１からｔ２の期間において、Ｅ型ＦＥＴ５をオン制御する場合には、Ｅ型ＦＥＴ５のゲ−ト電極Ｇには、正の信号電圧が印加される。なお、制御信号Ｓ３の電圧値により、Ｄ型ＦＥＴ６に供給されるドレイン電流ＩDが変化する。このため、高周波信号Ｓ１の増幅度は、制御信号Ｓ３の電圧値により可変制御される。例えば、通信機器の受信感度あるいは送信感度に応じて、制御信号Ｓ３の電圧値（波高値）が設定される。
【００２５】
増幅動作中の高周波電力増幅回路４を停止するには、制御信号Ｓ３の電圧値を下げてＥ型ＦＥＴ５をカットオフにする。即ち、Ｄ型ＦＥＴ６に供給されるドレイン電流ＩDを零にする。
【００２６】
例えば、時刻ｔ２からｔ３の期間においてＥ型ＦＥＴ５のゲ−ト電極Ｇには、電圧ＶGSがピンチオフ電圧Ｖpよりも小さくなるような正の電圧値または零ボルト電圧の制御信号Ｓ３が供給される。ここに、Ｅ型ＦＥＴ５はカットオフとなり、増幅回路４の増幅作用が停止する。
【００２７】
以下、同様の回路動作を繰り返す。
【００２８】
【発明の効果】
本発明の高周波電力増幅回路では、カスコ−ド接続のＥ型ＦＥＴとＤ型ＦＥＴとから構成される。このため、Ｅ型ＦＥＴをオフ制御する場合、Ｅ型ＦＥＴのゲ−ト電極Ｇに入力される制御信号として負の電圧値は必要無く、正の電圧値または零ボルト電圧のみで良い。従って、本発明の高周波電力増幅回路を用いた通信回路においては、正負の信号電圧を発生させる回路が不要となるため回路構成が極めて簡略化される。この結果、生産コストの低減や、通信機器を小型化することができる等の効果を有する。
【図面の簡単な説明】
【図１】本発明に係る高周波電力増幅回路と、高周波電力増幅回路に入力される入力信号と、高周波電力増幅回路から取り出される出力信号を示す図である。
【図２】図２（ａ）はデプレッション型電界効果トランジスタにおけるＩD-ＶGSの関係を示す特性図であり、図２（ｂ）はエンハンスメント型電界効果トランジスタにおけるＩD-ＶGSの関係を示す特性図である。
【図３】従来に係る高周波電力増幅回路と、高周波電力増幅回路に入力される入力信号と、高周波電力増幅回路から取り出される出力信号を示す図である。
【符号の説明】
４ 高周波電力増幅回路
５ エンハンスメント型電界効果トランジスタ（Ｅ型ＦＥＴ）
６ デプレッション型電界効果トランジスタ （Ｄ型ＦＥＴ）
Ｓ１ 高周波信号
Ｓ３ 制御信号
Ｖout 出力信号
Claims (1)
- エンハンスメント型電界効果トランジスタとデプレッション型電界効果トランジスタとを有し、該デプレッション型電界効果トランジスタのドレイン電極と前記エンハンスメント型電界効果トランジスタのソ−ス電極とをカスコ−ド接続し、前記デプレッション型電界効果トランジスタのゲ−ト電極に高周波信号を入力し、前記エンハンスメント型電界効果トランジスタのゲ−ト電極に正の制御信号を入力するとともにドレイン電極から増幅された高周波信号を出力信号として取り出すことを特徴とする高周波電力増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27171498A JP3731358B2 (ja) | 1998-09-25 | 1998-09-25 | 高周波電力増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27171498A JP3731358B2 (ja) | 1998-09-25 | 1998-09-25 | 高周波電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101356A JP2000101356A (ja) | 2000-04-07 |
| JP3731358B2 true JP3731358B2 (ja) | 2006-01-05 |
Family
ID=17503828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27171498A Expired - Fee Related JP3731358B2 (ja) | 1998-09-25 | 1998-09-25 | 高周波電力増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731358B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113744B1 (en) | 1999-10-21 | 2006-09-26 | Broadcom Corporation | Adaptive radio transceiver with a power amplifier |
| US6504433B1 (en) * | 2000-09-15 | 2003-01-07 | Atheros Communications, Inc. | CMOS transceiver having an integrated power amplifier |
| US7965126B2 (en) | 2008-02-12 | 2011-06-21 | Transphorm Inc. | Bridge circuits and their components |
| US8289065B2 (en) | 2008-09-23 | 2012-10-16 | Transphorm Inc. | Inductive load power switching circuits |
| US8138529B2 (en) | 2009-11-02 | 2012-03-20 | Transphorm Inc. | Package configurations for low EMI circuits |
| US8816497B2 (en) | 2010-01-08 | 2014-08-26 | Transphorm Inc. | Electronic devices and components for high efficiency power circuits |
| US8624662B2 (en) | 2010-02-05 | 2014-01-07 | Transphorm Inc. | Semiconductor electronic components and circuits |
| US8786327B2 (en) | 2011-02-28 | 2014-07-22 | Transphorm Inc. | Electronic components with reactive filters |
| US9209176B2 (en) | 2011-12-07 | 2015-12-08 | Transphorm Inc. | Semiconductor modules and methods of forming the same |
| US8648643B2 (en) | 2012-02-24 | 2014-02-11 | Transphorm Inc. | Semiconductor power modules and devices |
| US8803246B2 (en) | 2012-07-16 | 2014-08-12 | Transphorm Inc. | Semiconductor electronic components with integrated current limiters |
| US9059076B2 (en) | 2013-04-01 | 2015-06-16 | Transphorm Inc. | Gate drivers for circuits based on semiconductor devices |
| US9537425B2 (en) | 2013-07-09 | 2017-01-03 | Transphorm Inc. | Multilevel inverters and their components |
| US9543940B2 (en) | 2014-07-03 | 2017-01-10 | Transphorm Inc. | Switching circuits having ferrite beads |
| US9590494B1 (en) | 2014-07-17 | 2017-03-07 | Transphorm Inc. | Bridgeless power factor correction circuits |
| JP6637065B2 (ja) | 2015-03-13 | 2020-01-29 | トランスフォーム インコーポレーテッド | 高電力回路のためのスイッチングデバイスの並列化 |
| US10319648B2 (en) | 2017-04-17 | 2019-06-11 | Transphorm Inc. | Conditions for burn-in of high power semiconductors |
| JP7000185B2 (ja) * | 2018-02-07 | 2022-01-19 | 株式会社東芝 | レーダ装置および誘導装置 |
-
1998
- 1998-09-25 JP JP27171498A patent/JP3731358B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101356A (ja) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3731358B2 (ja) | 高周波電力増幅回路 | |
| JP2001168647A5 (ja) | ||
| KR100631973B1 (ko) | 가변이득 광대역 증폭기 | |
| JP2004274108A (ja) | 利得可変型増幅器 | |
| CN109274340B (zh) | 一种宽带限幅放大器电路 | |
| WO2004047351B1 (en) | Radio frequency power amplifier adaptive bias control circuit | |
| US6353344B1 (en) | High impedance bias circuit | |
| US3388338A (en) | Gain controlled amplifier using field effect type transistor as the active element thereof | |
| KR970018998A (ko) | 이득제어회로 및 가변이득 전력증폭기(a gain controlling circuit and a variable gain power amplifier) | |
| US6498533B1 (en) | Bootstrapped dual-gate class E amplifier circuit | |
| EP1018801A3 (en) | Advanced amplifier, transmission unit and cellular telephone using the same | |
| US6985028B2 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
| MY123482A (en) | Biasing arrangement for field effect transistors. | |
| KR100935513B1 (ko) | 프로세스변수 보상을 갖는 능동 바이어스 회로를 위한전류 셧다운회로 | |
| JP2849289B2 (ja) | 半導体装置 | |
| US4933647A (en) | AGC circuit | |
| GB2593279A (en) | Dual bootstrapping for an open-loop pulse width modulation driver | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| KR970077970A (ko) | 차동 증폭기 | |
| JP2822733B2 (ja) | 増幅回路 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JP3000794B2 (ja) | 可変減衰器 | |
| Waterworth et al. | Field Effect Transistors | |
| JP3912124B2 (ja) | 復調回路 | |
| JPH0677762A (ja) | 可変減衰器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |