JPH03166806A - 振幅安定化反転増幅器 - Google Patents
振幅安定化反転増幅器Info
- Publication number
- JPH03166806A JPH03166806A JP2246955A JP24695590A JPH03166806A JP H03166806 A JPH03166806 A JP H03166806A JP 2246955 A JP2246955 A JP 2246955A JP 24695590 A JP24695590 A JP 24695590A JP H03166806 A JPH03166806 A JP H03166806A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- terminal
- inverting amplifier
- output
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006641 stabilisation Effects 0.000 title 1
- 238000011105 stabilization Methods 0.000 title 1
- 230000000295 complement effect Effects 0.000 claims abstract description 15
- 230000005669 field effect Effects 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000272201 Columbiformes Species 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
- H03F1/308—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers using MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、増幅器にかかり、特に発振回路に用いられる
反転増幅器に関するものである．（従来の技術） 同調回路と、交流または直流のフィードバックを有する
増幅器を用いた発振器は、増幅器が集積回路（ＩＣ）製
造ブロセルにおける変動や温度変動によって電気特性を
変化することによって、ゲイン変動や信号クリッピング
を生ずることがある．従来技術による発振回路１０の一
例を第１図に示す．第１図において、発振回路１０は反
転増幅器１２と同調回路１４から成り、同調回路は破線
による長方形で示している．図示の例では、同調回路１
４はコンデンサ１６および１８、および共振器（水晶）
２０を含んでいる．反転増幅器１２の入力は、共振器２
０とコンデンサ１６の各第１の端子、および端子２２に
接続されている．また、反転増幅器１２の出力は、共振
器２０の第２の端子、コンデンサ１８の第１の端子、お
よび端子２４に接続されている．コンデンサｌ６および
１８の第２の端子は一緒に端子２６に接続されており、
この端子は図示のように、接地されている基準電圧（ゼ
ロボルト）に接続されている．第２図は、従来技術によ
る反転増幅器１００を示すもので、ＰチャネルＭＯＳ（
金属酸化物半導体）トランジスタ１０２、ＮチャネルＭ
ＯＳ｝ランジスタ１０４、および抵抗器１０６から構戒
されている．反転増幅器１００の構戒は、第１図におけ
る反転増幅器１２として用いられる．ＰチャネルＭＯＳ
｝ランジスタ１０２のソースは端子１０８へ、従って正
電圧Ｖｄｄへ接続される．ＮチャネルＭＯＳ｝ランジス
タ１０４のソースは端子１１０へ、従って図示のように
接地された基準電圧（ゼロボルト）へ接続される．抵抗
器１０６の第１の端子はＰチャネルおよびＮチャネルの
ＭＯＳトランジスタ１０２および１０４のそれぞれのゲ
ート、および反転増幅器１００の入力端子となる端子１
１２へ接続される．ＰチャネルおよびＮチャネルのＭＯ
Ｓ｝ランジスタ１０２および１０４のそれぞれのドレイ
ンは抵抗器１０６の第２の端子、および反転増幅器１０
０の出力端子となる端子１１４へ接続される．抵抗器１
０６は出力端子１１４からＰチャネルおよびＮチャネル
のＭＯＳトランジスタ１０２および１０４の各ゲートへ
の交流および直流のフィードバックを行う．反転増幅器
１００を製造するのに用いられるＩＣ製造プロセスにお
ける変動、および動作温度の変化は、反転増幅器１００
のゲインに対して悪影響を与える．従って、反転増幅器
１００の出力電圧のピークビーク値を予測することは困
難である．（発明が解決しようとする課・題〉 従って、ＩＣ製造プロセスにおける変動や動作温度の変
動によって実質的に影響を受けない安定した振幅の出力
信号を発生する集積回路（ＩＣ）による反転増幅器の出
現が望まれている．このような反転増幅器は、発振回路
のコンポーネントとして特に利用性が高い． 〈課題を解決するための手段と作用〉 本発明による反転増幅器は、特許請求項１の特徴部分で
特定された特長によって、従来技術に優る特徴を有する
． 本発明は、固体形式の集積回路（ＩＣ）による反転増幅
器を指向しており、この反転増幅器は発振回路の部品と
して用いたとき、その振幅が、■Ｃ製造工程における変
動や動作温度の変動にかかわらず、ほゾ一定に保持され
た出力信号を発生するものである。この反転増幅器は、
第１および第２の相補形出力トランジスタ、およびそれ
ぞれ第１および第２のトランジスタに結合され、各出力
トランジスタの操作電圧を個別に制御する第１および第
２の個別負帰還回路手段を備えている。
反転増幅器に関するものである．（従来の技術） 同調回路と、交流または直流のフィードバックを有する
増幅器を用いた発振器は、増幅器が集積回路（ＩＣ）製
造ブロセルにおける変動や温度変動によって電気特性を
変化することによって、ゲイン変動や信号クリッピング
を生ずることがある．従来技術による発振回路１０の一
例を第１図に示す．第１図において、発振回路１０は反
転増幅器１２と同調回路１４から成り、同調回路は破線
による長方形で示している．図示の例では、同調回路１
４はコンデンサ１６および１８、および共振器（水晶）
２０を含んでいる．反転増幅器１２の入力は、共振器２
０とコンデンサ１６の各第１の端子、および端子２２に
接続されている．また、反転増幅器１２の出力は、共振
器２０の第２の端子、コンデンサ１８の第１の端子、お
よび端子２４に接続されている．コンデンサｌ６および
１８の第２の端子は一緒に端子２６に接続されており、
この端子は図示のように、接地されている基準電圧（ゼ
ロボルト）に接続されている．第２図は、従来技術によ
る反転増幅器１００を示すもので、ＰチャネルＭＯＳ（
金属酸化物半導体）トランジスタ１０２、ＮチャネルＭ
ＯＳ｝ランジスタ１０４、および抵抗器１０６から構戒
されている．反転増幅器１００の構戒は、第１図におけ
る反転増幅器１２として用いられる．ＰチャネルＭＯＳ
｝ランジスタ１０２のソースは端子１０８へ、従って正
電圧Ｖｄｄへ接続される．ＮチャネルＭＯＳ｝ランジス
タ１０４のソースは端子１１０へ、従って図示のように
接地された基準電圧（ゼロボルト）へ接続される．抵抗
器１０６の第１の端子はＰチャネルおよびＮチャネルの
ＭＯＳトランジスタ１０２および１０４のそれぞれのゲ
ート、および反転増幅器１００の入力端子となる端子１
１２へ接続される．ＰチャネルおよびＮチャネルのＭＯ
Ｓ｝ランジスタ１０２および１０４のそれぞれのドレイ
ンは抵抗器１０６の第２の端子、および反転増幅器１０
０の出力端子となる端子１１４へ接続される．抵抗器１
０６は出力端子１１４からＰチャネルおよびＮチャネル
のＭＯＳトランジスタ１０２および１０４の各ゲートへ
の交流および直流のフィードバックを行う．反転増幅器
１００を製造するのに用いられるＩＣ製造プロセスにお
ける変動、および動作温度の変化は、反転増幅器１００
のゲインに対して悪影響を与える．従って、反転増幅器
１００の出力電圧のピークビーク値を予測することは困
難である．（発明が解決しようとする課・題〉 従って、ＩＣ製造プロセスにおける変動や動作温度の変
動によって実質的に影響を受けない安定した振幅の出力
信号を発生する集積回路（ＩＣ）による反転増幅器の出
現が望まれている．このような反転増幅器は、発振回路
のコンポーネントとして特に利用性が高い． 〈課題を解決するための手段と作用〉 本発明による反転増幅器は、特許請求項１の特徴部分で
特定された特長によって、従来技術に優る特徴を有する
． 本発明は、固体形式の集積回路（ＩＣ）による反転増幅
器を指向しており、この反転増幅器は発振回路の部品と
して用いたとき、その振幅が、■Ｃ製造工程における変
動や動作温度の変動にかかわらず、ほゾ一定に保持され
た出力信号を発生するものである。この反転増幅器は、
第１および第２の相補形出力トランジスタ、およびそれ
ぞれ第１および第２のトランジスタに結合され、各出力
トランジスタの操作電圧を個別に制御する第１および第
２の個別負帰還回路手段を備えている。
本発明の好ましい実施例では、反転増幅器はシリコン基
体（ボディ〉上に形或され、また出力トランジスタは金
属酸化物半導体の電界効果トランジスタ（ＭＯＳＦＥＴ
）であり、各トランジスタは、それを電圧供給端子に結
合する別置の抵抗器をもっている．各帰還回路はそれぞ
れ、１つの抵抗器と、フィードバックすべき出力トラン
ジスタと同じ導通型の２つのＭＯＳＦＥＴとを備えてい
る．抵抗器はすべてポリシリコン抵抗器であり、かつ負
の温度係数をもっている． （実施例） 以下、本発明を図面を参照して詳細に説明する。
体（ボディ〉上に形或され、また出力トランジスタは金
属酸化物半導体の電界効果トランジスタ（ＭＯＳＦＥＴ
）であり、各トランジスタは、それを電圧供給端子に結
合する別置の抵抗器をもっている．各帰還回路はそれぞ
れ、１つの抵抗器と、フィードバックすべき出力トラン
ジスタと同じ導通型の２つのＭＯＳＦＥＴとを備えてい
る．抵抗器はすべてポリシリコン抵抗器であり、かつ負
の温度係数をもっている． （実施例） 以下、本発明を図面を参照して詳細に説明する。
第３図は、本発明の一実施例としての反転増幅器３００
を示している。反転増幅器３００の構成は、第１図にお
ける反転増幅器１２として利用できる。
を示している。反転増幅器３００の構成は、第１図にお
ける反転増幅器１２として利用できる。
反転増幅器３００は、ＰチャネルＦＥＴ（電界効果トラ
ンジスタ）Ｔ１、Ｔ２，およびＴ３，ＮチャネルＦＥＴ
Ｔ４，Ｔ５，およびＴ６，抵抗器Ｒ１およびＲ２，
およびコンデサンＣ１およびＣ２から構成されている，
ＰチャネルおよびＮチャネルのＦＥＴ Ｔ２およびＴ
６は共にそれぞれ、そのゲートがそれぞれのドレインに
結合され、これによって実質的にダイオードとして構成
されている。ＰチャネルおよびＮチャネルＦＥＴ Ｔ
１、Ｔ２，Ｔ３，Ｔ４，Ｔ５およびＴ６の寸法を適当に
選定し、さらに抵抗器Ｒ１およびＲ２の温度係数を適当
に選定すると、反転増幅器３００のゲインは、ＩＣ製造
工程および動作温度の変動に対して実質的に無関係にな
る。
ンジスタ）Ｔ１、Ｔ２，およびＴ３，ＮチャネルＦＥＴ
Ｔ４，Ｔ５，およびＴ６，抵抗器Ｒ１およびＲ２，
およびコンデサンＣ１およびＣ２から構成されている，
ＰチャネルおよびＮチャネルのＦＥＴ Ｔ２およびＴ
６は共にそれぞれ、そのゲートがそれぞれのドレインに
結合され、これによって実質的にダイオードとして構成
されている。ＰチャネルおよびＮチャネルＦＥＴ Ｔ
１、Ｔ２，Ｔ３，Ｔ４，Ｔ５およびＴ６の寸法を適当に
選定し、さらに抵抗器Ｒ１およびＲ２の温度係数を適当
に選定すると、反転増幅器３００のゲインは、ＩＣ製造
工程および動作温度の変動に対して実質的に無関係にな
る。
Ｔ２のソース、Ｔ５のドレイン、および抵抗器Ｒ１の第
１の端子は、正の電圧源Ｖ ｄｄ３に結合された端子３
０２に結合されている。またＴ３のドレイン、Ｔ６のソ
ース、および抵抗器Ｒ２の第１の端子は、典型的には接
地された基準電圧（ゼロボルト）に結合された端子３０
４に結合されている。反転増幅器３００の入力端子３０
６は、コンデンサＣ１およびＣ２の各第１の端子に結合
されている．コンデンサＣｌの第２の端子はＴ１のゲー
ト、Ｔ５のソース、Ｔ６のゲートおよびドレイン、およ
び端子３０８に結合されている。コンデンサＣ２はＴ２
のゲートおよびドレイン、Ｔ３のソース、Ｔ４のゲート
、および端子３１０に結合されている．Ｔ１およびＴ４
のドレインはＴ３およびＴ５の各ゲート、および反転増
幅器３００の出力となる端子３１４に結合されている。
１の端子は、正の電圧源Ｖ ｄｄ３に結合された端子３
０２に結合されている。またＴ３のドレイン、Ｔ６のソ
ース、および抵抗器Ｒ２の第１の端子は、典型的には接
地された基準電圧（ゼロボルト）に結合された端子３０
４に結合されている。反転増幅器３００の入力端子３０
６は、コンデンサＣ１およびＣ２の各第１の端子に結合
されている．コンデンサＣｌの第２の端子はＴ１のゲー
ト、Ｔ５のソース、Ｔ６のゲートおよびドレイン、およ
び端子３０８に結合されている。コンデンサＣ２はＴ２
のゲートおよびドレイン、Ｔ３のソース、Ｔ４のゲート
、および端子３１０に結合されている．Ｔ１およびＴ４
のドレインはＴ３およびＴ５の各ゲート、および反転増
幅器３００の出力となる端子３１４に結合されている。
抵抗器Ｒ１の第２の端子は、Ｔ１のソースおよび端子３
１６に結合されている。抵抗Ｒ２の第２の端子はＴ４の
ソース、および端子３１８に結合されている。
１６に結合されている。抵抗Ｒ２の第２の端子はＴ４の
ソース、および端子３１８に結合されている。
ＰチャネルＦＥＴ Ｔ２およびＴ３は、第１の（個別
負）帰還回路（破線の四角形で示されている）３２０を
楕戒し、これがＴ４のドレイン（出力端子３１４〉をそ
のゲート（端子３１０〉に結合している．ゲートとドレ
インとが互に結合されているＰチャネルＦＥＴ Ｔ２
はＴ３に対する負荷として作用する。ＮチャネルＦＥＴ
Ｔ５およびＴ６は第２の（個別負の）帰還回路（破
線の四角形で示す）３２２を構戒し、これがＴ１のドレ
イン（出力端子３１４〉をそのゲート（端子３０８）に
結合している。ゲートとドレインとが互に結合されたＮ
チャネルＰＥＴ Ｔ６はＴ５に対ずる負荷として作用
する。
負）帰還回路（破線の四角形で示されている）３２０を
楕戒し、これがＴ４のドレイン（出力端子３１４〉をそ
のゲート（端子３１０〉に結合している．ゲートとドレ
インとが互に結合されているＰチャネルＦＥＴ Ｔ２
はＴ３に対する負荷として作用する。ＮチャネルＦＥＴ
Ｔ５およびＴ６は第２の（個別負の）帰還回路（破
線の四角形で示す）３２２を構戒し、これがＴ１のドレ
イン（出力端子３１４〉をそのゲート（端子３０８）に
結合している。ゲートとドレインとが互に結合されたＮ
チャネルＰＥＴ Ｔ６はＴ５に対ずる負荷として作用
する。
端子３１４における出力信号の大きさは、電圧Ｖ ｄｄ
３によって設定され、さらに第１および第２の帰還回路
３２０および３２２の各電流のそれぞれＰチャネルおよ
びＮチャネルのＦＥＴ ＴｌおよびＴ４の各電流に対
する比によって設定される。
３によって設定され、さらに第１および第２の帰還回路
３２０および３２２の各電流のそれぞれＰチャネルおよ
びＮチャネルのＦＥＴ ＴｌおよびＴ４の各電流に対
する比によって設定される。
これらの電流比はＴ５，Ｔｌに対する、およびＴ３のＴ
４に対する各素子比（Ｗ／Ｌ）に依存している６第２の
帰還回路３２２は、入力信号の高値端に対する出力振幅
を制限し、第１の帰還回路３２０は入力信号の低値端に
対する出力信号を制限する。
４に対する各素子比（Ｗ／Ｌ）に依存している６第２の
帰還回路３２２は、入力信号の高値端に対する出力振幅
を制限し、第１の帰還回路３２０は入力信号の低値端に
対する出力信号を制限する。
第１および第２の帰還回路３２０および３２２はそれぞ
れ、対応する出力トランジスタの導通型と反対の導通型
の電界効果トランジスタを備えている。
れ、対応する出力トランジスタの導通型と反対の導通型
の電界効果トランジスタを備えている。
入力端子３０６に印加される入力信号（図示せず〉の振
幅の上限部および下限部を除いて、Ｔ１およびＴ４は、
その相互コンダクタンスを同じたけ反対方向に変化する
。例えば、入力信号の振幅が増大すると、Ｔ４の相互コ
ンダクタンスは増大し、Ｔ１の相互コンダクタンスは減
少する．反転増幅器３００によって出力端子３１４に発
生した出力信号は、第２および第１の帰還回路３２２お
よび３２０のＴ５およびＴ３ゲートにそれぞれ直接にフ
ィードバックされる。第２の帰還回路３２２は、Ｔ１の
ゲートに接続されている端子３０８の電圧を制御する．
従って、端子３１４における出力信号の上端の変動は、
端子３０８にこれに対応する変動を生じさせる．また、
端子３０８における電圧の変動は、Ｔ１の相互コンダク
タンスにこれを補償するような変動を発生させ、端子３
１４に発生する出力信号の上限は、あらがしめ選択した
値に安定する。Ｔ３のＴ４に対するＷ／Ｌ比は、第１の
帰還回路３２０によって与えられるフィードバック量を
決定する。またＴ５のＴ１に対するＷ／Ｌ比は、第２の
帰還回路３２２によって与えられるフィードバック量を
決定する。
幅の上限部および下限部を除いて、Ｔ１およびＴ４は、
その相互コンダクタンスを同じたけ反対方向に変化する
。例えば、入力信号の振幅が増大すると、Ｔ４の相互コ
ンダクタンスは増大し、Ｔ１の相互コンダクタンスは減
少する．反転増幅器３００によって出力端子３１４に発
生した出力信号は、第２および第１の帰還回路３２２お
よび３２０のＴ５およびＴ３ゲートにそれぞれ直接にフ
ィードバックされる。第２の帰還回路３２２は、Ｔ１の
ゲートに接続されている端子３０８の電圧を制御する．
従って、端子３１４における出力信号の上端の変動は、
端子３０８にこれに対応する変動を生じさせる．また、
端子３０８における電圧の変動は、Ｔ１の相互コンダク
タンスにこれを補償するような変動を発生させ、端子３
１４に発生する出力信号の上限は、あらがしめ選択した
値に安定する。Ｔ３のＴ４に対するＷ／Ｌ比は、第１の
帰還回路３２０によって与えられるフィードバック量を
決定する。またＴ５のＴ１に対するＷ／Ｌ比は、第２の
帰還回路３２２によって与えられるフィードバック量を
決定する。
Ｔ２およびＴ６は基本的に電流源として作用する。
Ｔ５のＴ６に対するＷ／Ｌ比は、端子３０８の電圧レベ
ルを決定する，また、Ｔ３のＴ２に対するＷ／Ｌ比は、
端子３１０の電圧レベルを決定する．第１の帰還回路３
２０は、Ｔ４のゲートに接続された端子３１０の電圧を
制御する。従って、端子３１４における出力信号の低値
端の変動は、端子３１０に対応する変動を生じさせる。
ルを決定する，また、Ｔ３のＴ２に対するＷ／Ｌ比は、
端子３１０の電圧レベルを決定する．第１の帰還回路３
２０は、Ｔ４のゲートに接続された端子３１０の電圧を
制御する。従って、端子３１４における出力信号の低値
端の変動は、端子３１０に対応する変動を生じさせる。
また端子３１０における電圧の変動は、Ｔ４の相互コン
ダクタンスにこれを補償するような変動を発生させ、出
力信号の下限は、設計値に安定する。これによってＰチ
ャネルＦＥＴ ＴｌとＮチャネルＦＥＴＴ２とが相補
形出力トランジスタを構戒する。
ダクタンスにこれを補償するような変動を発生させ、出
力信号の下限は、設計値に安定する。これによってＰチ
ャネルＦＥＴ ＴｌとＮチャネルＦＥＴＴ２とが相補
形出力トランジスタを構戒する。
第１および第２の帰還回路３２０および３２２によって
与えられるフィードバック量は、出力端子３１４のピー
クピーク電圧を決定する．第２の帰還回路３２２のフィ
ードバック量は出力端子３１４に発生する正の最大電圧
レベルを決定するＴ１、Ｔ５およびＴ６のそれぞれのサ
イズによって決定される。第１の帰還回路３２０のフィ
ードバック量は、出力端子３１４に発生する正の最小電
圧レベルを決定するＴ２，Ｔ３およびＴ４のそれぞれの
サイズによって決定される。
与えられるフィードバック量は、出力端子３１４のピー
クピーク電圧を決定する．第２の帰還回路３２２のフィ
ードバック量は出力端子３１４に発生する正の最大電圧
レベルを決定するＴ１、Ｔ５およびＴ６のそれぞれのサ
イズによって決定される。第１の帰還回路３２０のフィ
ードバック量は、出力端子３１４に発生する正の最小電
圧レベルを決定するＴ２，Ｔ３およびＴ４のそれぞれの
サイズによって決定される。
次に、第４図は本発明の他の実施例として反転増幅器４
００を示している。反転増幅器４００の構戒は第１図の
反転増幅器１２として利用できる，反転増幅器４００は
、ＰチャネルＦＥＴ Ｔ１０，Ｔ１２およびＴ１４、
Ｎチ・ヤネルＦＥＴ Ｔ１６，Ｔ１８およびＴ２０、
抵抗器Ｒ１０，Ｒ２０Ｒ３０およびＲ４０、およびコン
デンサＣ１０およびＣ２０から構成されている。Ｐチャ
ネルおよびＮチャネルＦＥＴ Ｔ１０．Ｔ１２，Ｔ１
４，Ｔ１６，Ｔ１８およびＴ２０を適当なサイズとし、
さらに抵抗器Ｒ１０，Ｒ２０，Ｒ３０およびＲ４０の温
度係数を適当に選定することによって、出力端子４１６
に発生する反転増幅器４００の出力信号の振幅は、ＩＣ
製造工程および動作温度にほゾ無関係に、利用可能限界
内に保持される。
００を示している。反転増幅器４００の構戒は第１図の
反転増幅器１２として利用できる，反転増幅器４００は
、ＰチャネルＦＥＴ Ｔ１０，Ｔ１２およびＴ１４、
Ｎチ・ヤネルＦＥＴ Ｔ１６，Ｔ１８およびＴ２０、
抵抗器Ｒ１０，Ｒ２０Ｒ３０およびＲ４０、およびコン
デンサＣ１０およびＣ２０から構成されている。Ｐチャ
ネルおよびＮチャネルＦＥＴ Ｔ１０．Ｔ１２，Ｔ１
４，Ｔ１６，Ｔ１８およびＴ２０を適当なサイズとし、
さらに抵抗器Ｒ１０，Ｒ２０，Ｒ３０およびＲ４０の温
度係数を適当に選定することによって、出力端子４１６
に発生する反転増幅器４００の出力信号の振幅は、ＩＣ
製造工程および動作温度にほゾ無関係に、利用可能限界
内に保持される。
抵抗器Ｒ１０およびＲ４０の各第１の端子、およびＴ１
８のソースは、正電圧源Ｖｄｄ４に結合された端子４０
２に結合されている。抵抗器Ｒ２０およびＲ３０の各第
１の端子、およびＴ１４のドレインは、接地として示し
た基準電圧（ゼロボルト）に結合された端子４０４に結
合されている。
８のソースは、正電圧源Ｖｄｄ４に結合された端子４０
２に結合されている。抵抗器Ｒ２０およびＲ３０の各第
１の端子、およびＴ１４のドレインは、接地として示し
た基準電圧（ゼロボルト）に結合された端子４０４に結
合されている。
コンデンサＣ１０およびＣ２０の各第１の端子は、反転
増幅器４００の入力端子として作用する端子４０６に結
合されている。コンデンサＣ１０の第２の端子は、Ｔ１
０のゲート、Ｔ１２のゲートおよびドレイン、Ｔ１４の
ソース、および端子４０８に結合されている。コンデン
サＣ２０の第２の端子は、Ｔ１６のゲート、Ｔ２０のゲ
ートおよびドレイン、Ｔ１８のソース、および端子４１
０に結合されている。抵抗器Ｒ４０の第２の端子はＴ１
２のソースおよび端子４１２に結合されている。Ｔ２０
のソースは、抵抗器Ｒ３０の第２の端子、および端子４
１４に接続されている。またＴ１０およびＴ１６の各ド
レインはＴ１４およびＴ１８の各ゲート、および反転増
幅器４００の出力端子となる端子４１６に結合されてい
る．抵抗器Ｒ１０の第２の端子はＴ１０のソースおよび
端子４１８に結合されている。抵抗器Ｒ２０はＴ１６の
ソース、および端子４２０に結合されている．Ｐチャネ
ルおよびＮチャネルのＦＥＴ Ｔ１０，Ｔ１２，Ｔ１
４，Ｔ１６，Ｔ１８およびＴ２０は典型的には金属酸化
物半導体の電界効果トランジスタ（ＭＯＳＦＥＴ＞であ
り、また抵抗器ＲＩ Ｏ，Ｒ２０．Ｒ３０およびＲ４０
は典型的にはポリシリコン抵抗器であり、負の温度係数
をもっている．ＰチャネルおよびＮチャネルＦＥＴおよ
び抵抗器は典型的にはすべて共通の半導体ボデイ（基体
）、典型的にはシリコン基体上に形成されている．半導
体ボディは集積回路（ＩＣ）またはチップと呼ぶことも
ある．ＰチャネルＦＥＴ Ｔ１２およびＴ１４、およ
び抵抗器Ｒ４０が第１の（個別負）帰還回路４２２（破
線四角形内に示す）を形成し、これがＴ１０のドレイン
（出力端子４１６〉をそのゲート（端子４０８）に結合
している．またＮチャネルＦＥＴ Ｔ１８およびＴ２
０、および抵抗器Ｒ３０が第２の（個別負）帰還回路４
２４（破線四角形内に示す）を形戒し、これが７１６の
ドレイン（出力端子４１６）をそのゲート（端子４１０
）に結合している。
増幅器４００の入力端子として作用する端子４０６に結
合されている。コンデンサＣ１０の第２の端子は、Ｔ１
０のゲート、Ｔ１２のゲートおよびドレイン、Ｔ１４の
ソース、および端子４０８に結合されている。コンデン
サＣ２０の第２の端子は、Ｔ１６のゲート、Ｔ２０のゲ
ートおよびドレイン、Ｔ１８のソース、および端子４１
０に結合されている。抵抗器Ｒ４０の第２の端子はＴ１
２のソースおよび端子４１２に結合されている。Ｔ２０
のソースは、抵抗器Ｒ３０の第２の端子、および端子４
１４に接続されている。またＴ１０およびＴ１６の各ド
レインはＴ１４およびＴ１８の各ゲート、および反転増
幅器４００の出力端子となる端子４１６に結合されてい
る．抵抗器Ｒ１０の第２の端子はＴ１０のソースおよび
端子４１８に結合されている。抵抗器Ｒ２０はＴ１６の
ソース、および端子４２０に結合されている．Ｐチャネ
ルおよびＮチャネルのＦＥＴ Ｔ１０，Ｔ１２，Ｔ１
４，Ｔ１６，Ｔ１８およびＴ２０は典型的には金属酸化
物半導体の電界効果トランジスタ（ＭＯＳＦＥＴ＞であ
り、また抵抗器ＲＩ Ｏ，Ｒ２０．Ｒ３０およびＲ４０
は典型的にはポリシリコン抵抗器であり、負の温度係数
をもっている．ＰチャネルおよびＮチャネルＦＥＴおよ
び抵抗器は典型的にはすべて共通の半導体ボデイ（基体
）、典型的にはシリコン基体上に形成されている．半導
体ボディは集積回路（ＩＣ）またはチップと呼ぶことも
ある．ＰチャネルＦＥＴ Ｔ１２およびＴ１４、およ
び抵抗器Ｒ４０が第１の（個別負）帰還回路４２２（破
線四角形内に示す）を形成し、これがＴ１０のドレイン
（出力端子４１６〉をそのゲート（端子４０８）に結合
している．またＮチャネルＦＥＴ Ｔ１８およびＴ２
０、および抵抗器Ｒ３０が第２の（個別負）帰還回路４
２４（破線四角形内に示す）を形戒し、これが７１６の
ドレイン（出力端子４１６）をそのゲート（端子４１０
）に結合している。
反転増幅器４００は、第３図に示す反転増幅器３００に
類似しており、同じような作用を行う．第１および第２
の帰還回路４２２および４２４はそれぞれ、反転増幅器
３００の第１および第２の帰還回路３２０および３２２
には含まれていない別置の抵抗器をもっている。第１お
よび第２の帰還回路４２２および４２４のＰチャネルお
よびＮチャネルＦＥＴは、それらがフィードバックを行
うＰチャネルおよびＮチャネルのＦＥＴとそれぞれ同じ
導通型になっており、これは第１および第２の帰還回路
３２０および３２２のＰチャネルおよびＮチャネルのＦ
ＥＴが、それらがフィードバックを行うＰチャネルおよ
びＮチャネルのＦＥＴと反対の導通型になっているのと
は逆になっている．反転増幅器４００の出力ＦＥＴ、お
よびこれに対応する帰還回路の２つのＦＥＴはおよび導
通型になっているので、ＩＣ製造プロセス同じ動作温度
の変動によるスレシイホールド電圧や他のＦＥＴ特性の
変動は互に接地して経過し、従って互にキャンセルされ
る。さらに、抵抗器Ｒ１０およびＲ２０と同じ特性を有
する、負の温度係数の抵抗器Ｒ３０およびＲ４０を用い
ることによって、反転増幅器４００の発生する出力信号
の振幅の安定性をさらに高めることができる．従って反
転増幅器４００は安定したゲインをもつことになり、こ
れによって、ＩＣ製造プロセスにおける変動や、温度変
動があっても、使用範囲においてほゾ一定の振幅をもつ
ようになる。これによってＰチャネルＦＥＴ Ｔ１０
とＮチャネルＦＥＴ Ｔ１６とが相補形出力トランジ
スタを構戒する．反転増幅器４００の具体的な実施例で
は、Ｖｄｄ４＝５．０ボルト、抵抗器Ｒ１０．Ｒ２０，
Ｒ３０およびＲ４０はそれぞれの抵抗値が５００オーム
の、負の温度係数をもったポリシリコン抵抗器、コンデ
ンサＣ１０とＣ２０はそれぞれ静電容量が３ｐＦ、さら
にＰチャネルおよびＮチャネルのＦＥＴ Ｔ１０，Ｔ
１２，Ｔ１４，Ｔ１６，Ｔ１８およびＴ２０はそれぞれ
幅の長さに対する比が１０５／４．１０／３１．３７２
／４．３５／４，１６０／４および１０／２６である． 上記した特定の実施例は、単に本発明の精神を説明する
ためのものである。本発明の精神を逸脱することなく多
くの変形が可能である．例えば、バイボーラトランジス
タの特性のＭＯＳＦＥＴと異る点を考慮した適当な変更
を行えば、相補形バイボーラトランジスタをＭＯＳＦＥ
Ｔの代りに用いることが可能である．さらに抵抗器の代
りに、同じような特性をもった他の形式の負荷エレメン
トを用いることも可能である．
類似しており、同じような作用を行う．第１および第２
の帰還回路４２２および４２４はそれぞれ、反転増幅器
３００の第１および第２の帰還回路３２０および３２２
には含まれていない別置の抵抗器をもっている。第１お
よび第２の帰還回路４２２および４２４のＰチャネルお
よびＮチャネルＦＥＴは、それらがフィードバックを行
うＰチャネルおよびＮチャネルのＦＥＴとそれぞれ同じ
導通型になっており、これは第１および第２の帰還回路
３２０および３２２のＰチャネルおよびＮチャネルのＦ
ＥＴが、それらがフィードバックを行うＰチャネルおよ
びＮチャネルのＦＥＴと反対の導通型になっているのと
は逆になっている．反転増幅器４００の出力ＦＥＴ、お
よびこれに対応する帰還回路の２つのＦＥＴはおよび導
通型になっているので、ＩＣ製造プロセス同じ動作温度
の変動によるスレシイホールド電圧や他のＦＥＴ特性の
変動は互に接地して経過し、従って互にキャンセルされ
る。さらに、抵抗器Ｒ１０およびＲ２０と同じ特性を有
する、負の温度係数の抵抗器Ｒ３０およびＲ４０を用い
ることによって、反転増幅器４００の発生する出力信号
の振幅の安定性をさらに高めることができる．従って反
転増幅器４００は安定したゲインをもつことになり、こ
れによって、ＩＣ製造プロセスにおける変動や、温度変
動があっても、使用範囲においてほゾ一定の振幅をもつ
ようになる。これによってＰチャネルＦＥＴ Ｔ１０
とＮチャネルＦＥＴ Ｔ１６とが相補形出力トランジ
スタを構戒する．反転増幅器４００の具体的な実施例で
は、Ｖｄｄ４＝５．０ボルト、抵抗器Ｒ１０．Ｒ２０，
Ｒ３０およびＲ４０はそれぞれの抵抗値が５００オーム
の、負の温度係数をもったポリシリコン抵抗器、コンデ
ンサＣ１０とＣ２０はそれぞれ静電容量が３ｐＦ、さら
にＰチャネルおよびＮチャネルのＦＥＴ Ｔ１０，Ｔ
１２，Ｔ１４，Ｔ１６，Ｔ１８およびＴ２０はそれぞれ
幅の長さに対する比が１０５／４．１０／３１．３７２
／４．３５／４，１６０／４および１０／２６である． 上記した特定の実施例は、単に本発明の精神を説明する
ためのものである。本発明の精神を逸脱することなく多
くの変形が可能である．例えば、バイボーラトランジス
タの特性のＭＯＳＦＥＴと異る点を考慮した適当な変更
を行えば、相補形バイボーラトランジスタをＭＯＳＦＥ
Ｔの代りに用いることが可能である．さらに抵抗器の代
りに、同じような特性をもった他の形式の負荷エレメン
トを用いることも可能である．
第１図は、従来技術による発振回路の一例を示す回路図
、第２図は、第１図の発振回路の反転増幅器として用い
られる従来技術による反転増幅器の基本回路図、第３図
は、本発明による反転増幅器の一実施例を示す基本回路
図、第４図は、本発明による反転増幅器の他の実施例を
示す基本回路図である。 １０：発振回路 １２，１００，３００，４００ ：反転増幅器１４：同
調回路 ｔａ，ｔａ ：コンデンサ １０２，１０４ ： Ｍ Ｏ Ｓ トランジスタ３２０
，３２２，４２２，４２４ ：負帰還回路Ｔ１、Ｔ４，
Ｔ１０，Ｔ１６ ：出力トランジスタＴ２，Ｔ３，Ｔ５
，Ｔ６，Ｔ１２，Ｔ１４，Ｔ１８，Ｔ２０ ：負帰還回
路用トランジスタ Ｒｌ ，Ｒ２ ，Ｒ１０ ，Ｒ２０ ，Ｒ３０ ，Ｒ４
０ ：抵抗器Ｃ１、Ｃ２，Ｃ１０，Ｃ２０ ：コンデン
サ（１鳩４名） ＦＩＧ． ｊ ＦＩＧ． ２ ＦＩＧ． ３ ＦＩＧ．４ 許庁長官 植 松 敏 殿 事件の表示 平ｔ４２年特許願第２４６９５５号 発明の名称 振幅安定化反転増幅器 補正をする者 事件との関係 特許出願人 住所
、第２図は、第１図の発振回路の反転増幅器として用い
られる従来技術による反転増幅器の基本回路図、第３図
は、本発明による反転増幅器の一実施例を示す基本回路
図、第４図は、本発明による反転増幅器の他の実施例を
示す基本回路図である。 １０：発振回路 １２，１００，３００，４００ ：反転増幅器１４：同
調回路 ｔａ，ｔａ ：コンデンサ １０２，１０４ ： Ｍ Ｏ Ｓ トランジスタ３２０
，３２２，４２２，４２４ ：負帰還回路Ｔ１、Ｔ４，
Ｔ１０，Ｔ１６ ：出力トランジスタＴ２，Ｔ３，Ｔ５
，Ｔ６，Ｔ１２，Ｔ１４，Ｔ１８，Ｔ２０ ：負帰還回
路用トランジスタ Ｒｌ ，Ｒ２ ，Ｒ１０ ，Ｒ２０ ，Ｒ３０ ，Ｒ４
０ ：抵抗器Ｃ１、Ｃ２，Ｃ１０，Ｃ２０ ：コンデン
サ（１鳩４名） ＦＩＧ． ｊ ＦＩＧ． ２ ＦＩＧ． ３ ＦＩＧ．４ 許庁長官 植 松 敏 殿 事件の表示 平ｔ４２年特許願第２４６９５５号 発明の名称 振幅安定化反転増幅器 補正をする者 事件との関係 特許出願人 住所
Claims (1)
- 【特許請求の範囲】 １、第１（Ｔ４）および第２（Ｔ１）の相補形出力トラ
ンジスタを備えた反転増幅器において、それぞれ第１お
よび第２の相補形出力トランジスタに結合され、相補形
出力トランジスタの動作電圧を個別に制御する第１（３
２０）および第２（３２２）の個別負帰還回路を備える
と共に、各個別負帰還回路は、それぞれ対応する相補形
出力トランジスタに対して物理的に比例関係を有し、増
幅器出力信号の振幅の上限および下限においてほゞ同じ
感度の制御を行うトランジスタ回路（Ｔ２、Ｔ３、Ｔ５
、Ｔ６）を備え、さらに相補形出力トランジスタの第１
の出力はそれぞれ、負の温度係数を有すると共に第１お
よび第２の端子を有する抵抗器（Ｒ１およびＲ２）を介
して第１（Ｖｄｄ３）および第２の電位源に接続されて
いること、を特徴とする反転増幅器。 ２、各個別負帰還回路（４２２、４２４）は、それぞれ
フィードバックすべき相補形出力トランジスタ（Ｔ１０
、Ｔ１６）と同じ導通型のトランジスタを備えている、
請求項１記載の反転増幅器。 ３、各個別負帰還回路（３２０、３２２）は、それぞれ
フィードバックすべき相補形出力トランジスタ（Ｔ４、
Ｔ１）と反対の導通型のトランジスタを備えている、請
求項１記載の反転増幅器。 ４、第１および第２の相補形出力トランジスタは、それ
ぞれゲート、ドレイン、およびソースを有する第１およ
び第２の電界効果トランジスタ（Ｔ４、Ｔ１）であり、
そのドレインは第１および第２の電界効果トランジスタ
の第２の出力端子となって相互に接続されると共に、反
転増幅器（３００）の出力端子（３１４）に接続されて
おり、そのソースは第１および第２の電界効果トランジ
スタの第１の出力端子となって、それぞれ第１および第
２の抵抗器の第１の端子に接続されており、反転増幅器
はさらに、それぞれが反転増幅器の入力端子（３０６）
と各ゲートの間に接続された第１および第２の交流式結
合手段（Ｃ１、Ｃ２）を備え、さらに第１（３２０）お
よび第２（３２２）の個別負帰還回路はそれぞれ、出力
端子と各ゲートとの間に接続されて、第１および第２の
電界効果トランジスタのゲート電圧を個別に制御するよ
うになつている、請求項１〜３のいずれかに記載の反転
増幅器。 ５、第１の個別負帰還回路（３２０）は、それぞれゲー
トおよび第１、第２の出力端子を有する第３および第４
の電界効果トランジスタ（Ｔ３、Ｔ２）を備え、第２の
個別負帰還回路（３２２）は、それぞれゲートおよび第
１、第２の出力端子を有する第５および第６の電界効果
トランジスタ（Ｔ５、Ｔ６）を備え、第３の電界効果ト
ランジスタ（Ｔ３）のゲートおよび第１の出力端子はそ
れぞれ、第１の電界効果トランジスタ（Ｔ４）の第２の
出力端子およびゲートに結合されており、第５の電界効
果トランジスタ（Ｔ５）のゲートおよび、第１の出力端
子はそれぞれ、第２の電界効果トランジスタ（Ｔ１）の
第２の出力端子およびゲートに結合されており、さらに
第１および第２の交流式結合手段はそれぞれコンデンサ
（Ｃ１、Ｃ２）である、請求項４記載の反転増幅器。 ６、第１の個別負帰還回路（４２２）は第３の抵抗器（
Ｒ４０）を備え、第２の個別負帰還回路（４２４）は第
４の抵抗器（Ｒ３０）を備え、第３の抵抗器は第１の端
子（４１２）を介して第４の電界効果トランジスタ（Ｔ
１２）の第２の出力端子に結合されており、第４の抵抗
器は第１の端子（４１４）を介して第６の電界効果トラ
ンジスタ（Ｔ２０）の第２の出力端子に接続されており
、さらに第３および第４の電界効果トランジスタ（Ｔ１
４、Ｔ１２）は第１の電界効果トランジスタ（Ｔ１０）
と同じ導通型であり、一方第５および第６の電界効果ト
ランジスタ（Ｔ１８、Ｔ２０）は第２の電界効果トラン
ジスタ（Ｔ１６）と同じ導通型である、請求項５記載の
反転増幅器。 ７、第１（Ｒ２０）および第４（Ｒ３０）の抵抗器、お
よび第３の電界効果トランジスタ（Ｔ１４）の第２の出
力端子は第１の供給電圧端子（４０４）に一緒に結合さ
れており、また第２（Ｒ１０）および第３（Ｒ４０）の
抵抗器の各第２の端子、および第５の電界効果トランジ
スタ（Ｔ１８）の第２の出力端子は一緒に、第２の供給
電圧端子（４０２）に結合されている、請求項６記載の
反転増幅器。 ８、第１の抵抗器（Ｒ２）の第２の端子は、第３および
第６の電界効果トランジスタ（Ｔ３、Ｔ６）の第２の出
力端子および第１の供給電圧端子（３０４）に結合され
、第２の抵抗器（Ｒ１）の第２の端子は、第４および第
５の電界効果トランジスタ（Ｔ２、Ｔ５）の第２の出力
端子と第２の供給電圧端子（３０２）に結合されている
、請求項５記載の反転増幅器。 ９、電界効果トランジスタ、コンデンサ、および抵抗器
は、共通の半導体ボディ上に形成されると共に、抵抗器
は負の温度係数を有する、請求項７または８記載の反転
増幅器。 １０、抵抗器はポリシリコンで形成され、半導体ボディ
はシリコンであり、さらに電界効果トランジスタはＭＯ
Ｓ形の電界効果トランジスタである、請求項９記載の反
転増幅器。 １１、第３および第５の電界効果トランジスタ（Ｔ３、
Ｔ５）の第１の出力端子はソース、第２の出力端子はド
レインであり、第４および第６の電界効果トランジスタ
（Ｔ２、Ｔ６）の第１の出力端子はドレイン、第２の出
力端子はソースであり、第３の電界効果トランジスタ（
Ｔ３）のソースは第４の電界効果トランジスタ（Ｔ２）
のドレインおよびゲートに結合されており、さらに第５
の電界効果トランジスタ（Ｔ５）のソースは第６の電界
効果トランジスタ（Ｔ６）のドレインおよびゲートに結
合されている、請求項５〜１０記載の反転増幅器。 １２、第１（Ｔ４）および第２（Ｔ１）の相補形出力ト
ランジスタを備えた反転増幅器において、それぞれ第１
および第２の相補形出力トランジスタに結合され、相補
形出力トランジスタの動作電圧を個別に制御する第１（
３２０）および第２（３２２）の個別負帰還回路を備え
ると共に、各個別負帰還回路は、それぞれ対応する相補
形出力トランジスタに対して物理的に比例関係を有し、
増幅器出力信号の振幅の上限および下限においてほゞ同
じ感度の制御を行うトランジスタ回路（Ｔ２、Ｔ３、Ｔ
５、Ｔ６）を備え、さらに相補形出力トランジスタの第
１の出力端子はそれぞれ、第１（Ｖｄｄ３）および第２
の電位源に接続されていること、を特徴とする反転増幅
器。 １３、請求項１〜１２の何れかに記載の反転増幅器（３
００）を備えると共に、入力（３０６）および出力（３
１４）を有し、さらに入力（２４）および出力（２２）
を備えた同調回路（１４）、反転増幅器の出力を同調増
幅器の入力に結合する第１の手段、および同調回路の出
力を積分増幅器の入力に結合する第２の手段、を有する
発振回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/407,842 US4996499A (en) | 1989-09-15 | 1989-09-15 | Amplitude stabilized oscillator amplifier |
| US407842 | 1995-03-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03166806A true JPH03166806A (ja) | 1991-07-18 |
Family
ID=23613751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2246955A Pending JPH03166806A (ja) | 1989-09-15 | 1990-09-17 | 振幅安定化反転増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4996499A (ja) |
| EP (1) | EP0417985A3 (ja) |
| JP (1) | JPH03166806A (ja) |
| KR (1) | KR940007973B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE514257C2 (sv) * | 1999-03-16 | 2001-01-29 | Ericsson Telefon Ab L M | Portabel radiosändare/mottagare |
| GB2351195A (en) | 1999-06-10 | 2000-12-20 | Ericsson Telefon Ab L M | An MOS voltage to current converter with current to voltage output stage and MOS feedback |
| US6570450B2 (en) * | 2001-04-02 | 2003-05-27 | Zeevo, Inc. | Efficient AC coupled CMOS RF amplifier |
| US6828858B2 (en) * | 2002-04-12 | 2004-12-07 | The Regents Of The University Of California | CMOS class AB power amplifier with cancellation of nonlinearity due to change in gate capacitance of a NMOS input transistor with switching |
| KR101041769B1 (ko) * | 2010-06-08 | 2011-06-20 | 배기빈 | 전자파를 방사하는 점착패드 |
| EP2779456B1 (en) * | 2013-03-15 | 2018-08-29 | Dialog Semiconductor B.V. | Method for reducing overdrive need in mos switching and logic circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3751682A (en) * | 1971-12-17 | 1973-08-07 | Sperry Rand Corp | Pulsed voltage driver for capacitive load |
| US4065678A (en) * | 1976-07-02 | 1977-12-27 | Motorola, Inc. | Clamped push-pull driver circuit with output feedback |
| SU788342A1 (ru) * | 1976-11-01 | 1980-12-15 | Предприятие П/Я А-1742 | Двухтактный усилитель мощности |
| US4243946A (en) * | 1978-05-19 | 1981-01-06 | Wang Chien S | Class-B current source amplifier |
| JPS5671311A (en) * | 1979-11-15 | 1981-06-13 | Toshiba Corp | Push-pull amplifier |
| US4567378A (en) * | 1984-06-13 | 1986-01-28 | International Business Machines Corporation | Driver circuit for controlling signal rise and fall in field effect transistor processors |
-
1989
- 1989-09-15 US US07/407,842 patent/US4996499A/en not_active Expired - Lifetime
-
1990
- 1990-09-06 EP EP19900309779 patent/EP0417985A3/en not_active Withdrawn
- 1990-09-15 KR KR1019900014623A patent/KR940007973B1/ko active IP Right Grant
- 1990-09-17 JP JP2246955A patent/JPH03166806A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0417985A3 (en) | 1992-04-29 |
| EP0417985A2 (en) | 1991-03-20 |
| US4996499A (en) | 1991-02-26 |
| KR910007232A (ko) | 1991-04-30 |
| KR940007973B1 (ko) | 1994-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675557A (en) | CMOS voltage translator | |
| US20030011351A1 (en) | Internal power supply for an integrated circuit having a temperature compensated reference voltage generator | |
| US5057722A (en) | Delay circuit having stable delay time | |
| JPH07106875A (ja) | 半導体集積回路 | |
| JPH0679262B2 (ja) | 参照電圧回路 | |
| US5025230A (en) | Oscillator circuit incorporated in a semiconductor circuit | |
| JPH03166806A (ja) | 振幅安定化反転増幅器 | |
| US4059811A (en) | Integrated circuit amplifier | |
| JP3531129B2 (ja) | 電源回路 | |
| JP3119543B2 (ja) | 発振回路 | |
| US20040051580A1 (en) | Temperature-compensated current reference circuit | |
| EP0657994A1 (en) | Oscillation circuit oscillating even on low power voltage | |
| US6087896A (en) | Compensation technique using MOS capacitance | |
| JPH0612856B2 (ja) | 増幅回路 | |
| JPH0629751A (ja) | 温度補償型増幅器 | |
| JP2000286636A (ja) | 電圧制御発振器 | |
| JP2707667B2 (ja) | 比較回路 | |
| JP3580409B2 (ja) | オフセット調整回路 | |
| JP3057840B2 (ja) | 演算増幅器 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 | |
| EP0891651A2 (en) | Amplifier with improved output voltage swing | |
| KR0133390B1 (ko) | 트랜지스터 바이어스 회로 | |
| JP2825028B2 (ja) | ピーク値検出回路 | |
| JPH07273542A (ja) | 集積回路 | |
| JP2783002B2 (ja) | 基準電圧回路 |