JPH07273542A

JPH07273542A - 集積回路

Info

Publication number: JPH07273542A
Application number: JP6144694A
Authority: JP
Inventors: Manabu Nagai; 井学永; Tadashi Kuroda; 田正黒
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-03-30
Filing date: 1994-03-30
Publication date: 1995-10-20

Abstract

(57)【要約】【目的】発振回路を高速且つ低電圧で使用する場合に
も増幅回路を動作点で作動させることができる集積回路
を提供する。【構成】発振回路110 と、この発振回路110 の出力信
号を増幅して出力する増幅回路140 とを備えた集積回路
において、発振回路110 から出力された出力信号の直流
成分を除去するための直流成分除去回路120 と、この直
流成分除去回路120 で直流成分を除去された出力信号に
増幅回路140 の動作点に応じた直流成分を付加して増幅
回路140 に入力させるための直流成分付加回路130 とを
備える。【効果】増幅回路140 を構成するＭＯＳトランジスタ
のチャネル長やチャネル幅を発振回路110 の動作点に応
じて決定する必要がないので、発振回路110 を高速且つ
低電圧で使用する場合に増幅回路140 を動作点で作動さ
せることが容易となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、発振回路とこの発振回
路の出力信号を増幅して出力する増幅回路とを備えた集
積回路に関するものである。

【０００２】

【従来の技術】この種の集積回路の従来例について、図
８を用いて説明する。

【０００３】図８に示したように、発振回路８０１の出
力信号は、増幅回路８０２で増幅されて、他の回路（図
示せず）に送られる。増幅器８０２は、ｐ型ＭＯＳトラ
ンジスタおよびｎ型ＭＯＳトランジスタを用いて構成さ
れている（図示せず）。

【０００４】図８の回路において、発振回路８０１から
は、直流電圧に僅かな振幅のサイン波を重畳してなる信
号が出力される。また、増幅回路８０２は、発振回路８
０１の出力信号を増幅回路８０２に入力した際にフルス
イングの振幅を有する増幅信号を出力するように構成す
る必要がある。

【０００５】このようなフルスイングの振幅を得るため
には、発振回路８０１の動作点（回路しきい値Ｖ_thc）
と増幅回路８０２の動作点とが一致するように回路を構
成しなければならない。

【０００６】ここで、増幅回路８０２の動作点Ｖ
_thcは、次式で表される。

【０００７】

【数１】式（１）において、Ｖ_thnはｎＭＯＳトランジスタの動
作点、Ｖ_thpはｐＭＯＳトランジスタの動作点である。
また、Ｋ_p，Ｋ_nは次式で表される。

【０００８】

【数２】

【０００９】

【数３】式（２），（３）において、ε_oxはシリコン膜の誘電
率、ｔ_oxはゲート酸化膜の膜厚、μ_pはｐＭＯＳトラン
ジスタのチャネル中のキャリア移動度、μ_nはｎＭＯＳ
トランジスタのチャネル中のキャリア移動度、Ｌ_pはｐ
ＭＯＳトランジスタのチャネル長、Ｌ_nはｎＭＯＳトラ
ンジスタのチャネル長、Ｗ_pはｐＭＯＳトランジスタの
チャネル幅、Ｗ_nはｎＭＯＳトランジスタのチャネル幅
である。

【００１０】これらの式（１）〜（３）からわかるよう
に、ｐ型ＭＯＳトランジスタおよびｎ型ＭＯＳトランジ
スタのチャネル長Ｌ_p，Ｌ_nやチャネル幅Ｗ_p，Ｗ_nを
変更することによって、増幅回路８０２の動作点を変更
することができる。

【００１１】従来は、これらの値Ｌ_p，Ｌ_n，Ｗ_p，Ｗ
_nを適当に設定することにって、増幅回路８０２の動作
点が発振回路８０１の動作点と一致を図っていた。

【００１２】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の集積回路において、発振回路８０１を高速且
つ低電圧で使用する場合には、以下のような理由によ
り、増幅回路８０２の動作点と発振回路８０１の動作点
とが一致するように増幅回路８０２を構成することが困
難な場合があった。

【００１３】発振回路８０１を高速且つ低電圧で使用す
る場合、発振回路８０１中で使用されているトランジス
タの相互コンダクタンスｇ_mの値によっては、この発振
回路８０１の出力信号の動作点が非常に低くなる場合が
ある。そして、このような場合には、増幅回路８０２の
貫通電流やこの増幅回路内のトランジスタの面積等の関
係から増幅回路８０２の動作点を低く設定することが困
難な場合がある。このような場合には、増幅回路８０２
の動作点を発振回路８０１の出力信号の動作点と一致さ
せることができなくなってしまう。

【００１４】増幅回路８０２の動作点が発振回路８０１
の出力信号の動作点と一致していない場合には、この増
幅回路８０２内のｐ型ＭＯＳトランジスタおよびｎ型Ｍ
ＯＳトランジスタは動作点から離れたウイークインバ−
ジョン領域で動作する。このため、トランジスタの増幅
率が低下し、さらには、増幅回路８０２の出力としてフ
ルスイングの振幅を得ることができなくなってしまう。

【００１５】図９に、増幅回路８０２の動作点が発振回
路８０１の出力信号の動作点と一致していない場合の、
発振回路８０１の出力波形および増幅回路８０２の出力
波形を示す。同図は、発振回路の出力の動作点を電源電
圧Ｖ_ddの１／３とし、振幅のピーク・ピーク電圧（最大
電圧と最小電圧との差）Ｖ_ppを０．２［Ｖ］とし、ま
た、発振回路８０１の相互コンダクタンスｇ_mを必要最
小限まで小さくした場合を示している。同図からわかる
ように、このような場合には、増幅回路８０２の動作点
が高電圧側に移動してしまうとともに、トランジスタの
増幅率は非常に小さくなり、フルスイングの振幅を得る
こともできない。

【００１６】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、発振回路を高速且つ低電圧で
使用する場合にも増幅回路を動作点で作動させることが
できる集積回路を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明に係わる集積回路
は、発振回路と、この発振回路の出力信号を増幅して出
力する増幅回路とを備えた集積回路において、前記発振
回路から出力された前記出力信号の直流成分を除去する
直流成分除去回路と、この直流成分除去回路で前記直流
成分を除去された前記出力信号に、前記増幅回路の動作
点に応じた直流成分を付加して前記増幅回路に入力させ
る直流成分付加回路と、を備えたことを特徴とする。

【００１８】

【作用】発振回路から出力された出力信号の直流成分を
直流成分除去回路でを除去したのち、増幅回路の動作点
に応じた直流成分を直流成分付加回路で付加し、増幅回
路に入力させることにより、発振回路の動作点に関係な
く、増幅回路を動作点で作動させる。

【００１９】このため、この増幅回路を構成するＭＯＳ
トランジスタのチャネル長やチャネル幅を発振回路の動
作点に応じて決定する必要がないので、発振回路を高速
且つ低電圧で使用する場合にも増幅回路を動作点で作動
させることが容易となる。

【００２０】

【実施例】以下、本発明の実施例について、図面を用い
て説明する。

【００２１】（実施例１）図１は、実施例１に係わる集
積回路の構成を示す回路図である。

【００２２】同図において、発振回路１１０の出力信号
は、直流電圧に僅かな振幅のサイン波を重畳してなる信
号を出力する。

【００２３】直流成分除去回路１２０は、一端が発振回
路１１０の出力端に接続されたコンデンサ１２１を有し
ている。これにより、発振回路１１０から取り込んだ信
号の直流成分を除去し、コンデンサ１２１の他端から出
力する。すなわち、この直流成分除去回路１２０から
は、サイン波のみからなる信号が出力される。

【００２４】直流成分付加回路１３０は、コンデンサ１
２１からの信号ラインと電源との間に設けられた抵抗素
子１３１と、コンデンサ１２１からの信号ラインとグラ
ンドとの間に設けられた抵抗素子１３２とを有してい
る。これにより、電源電圧Ｖ_ddを抵抗素子１３１の抵抗
値と抵抗素子１３２の抵抗値とで分割した値の直流成分
を、直流成分除去回路１２０からの入力信号に付加する
ことができる。すなわち、直流成分付加回路１３０から
は、この直流成分付加回路１３０で付加された直流電圧
にのサイン波を重畳してなる信号が出力される。

【００２５】増幅回路１４０は、直流成分付加回路１３
０から入力した信号を増幅して出力する。

【００２６】このような構成によれば、抵抗素子１３１
および抵抗素子１３２の抵抗値を設定することにより、
直流成分付加回路１３０で付加する直流電圧が増幅回路
１４０を動作点と一致させることができる。これによ
り、発振回路１１０の動作点とは無関係に、増幅回路１
４０を動作点で作動させることが可能となる。

【００２７】例えば、電源電圧Ｖ_ddを１［Ｖ］、発振回
路１１０の動作点を０．３［Ｖ］、増幅回路１４０の動
作点を０．５［Ｖ］（すなわち、ｐＭＯＳトランジスタ
の能力とｎＭＯＳトランジスタの能力とが同じ）とした
場合について考えると、抵抗１３１，１３２の抵抗値の
比を１：１とすれば直流成分付加回路１３０の出力電圧
の直流成分は０．５［Ｖ］となり、増幅回路１４０を動
作点で作動させることが可能となる。

【００２８】このように、本実施例に係わる集積回路に
よれば、発振回路１１０の動作点と一致するように増幅
回路１４０の動作点を設定する必要がなく、したがっ
て、この増幅回路１４０を構成するＭＯＳトランジスタ
のチャネル長やチャネル幅を発振回路１１０の動作点に
応じて決定する必要がないので、発振回路１１０を高速
且つ低電圧で使用する場合にも増幅回路１４０を動作点
で作動させることが容易となる。

【００２９】（実施例２）図２は、実施例２に係わる集
積回路の構成を示す回路図である。

【００３０】同図において、図１と同じ符号を付した構
成部分は、それぞれ、図１の場合と同じものを示してい
る。本実施例では、増幅回路２００としてソースコモン
型の増幅回路を使用している点が、上述の実施例１と異
なる。

【００３１】この増幅回路２００において、ｐＭＯＳト
ランジスタ２０１は、ゲートから直流成分付加回路１３
０の出力信号を取り込み、ソースが電源電圧Ｖ_ddの供給
を受ける。ｎＭＯＳトランジスタ２０２は、ドレインが
ｐＭＯＳトランジスタ２０１のドレインに接続され、ソ
ースが接地されている。また、このｎＭＯＳトランジス
タ２０２のゲートと電源との間には抵抗素子２０３が設
けられ、さらに、ｎＭＯＳトランジスタ２０２のゲート
とグランドとの間には抵抗素子２０４が設けられてい
る。そして、ｐＭＯＳトランジスタ２０１のドレインと
ｎＭＯＳトランジスタ２０２のドレインの接点が、この
増幅回路２００の出力端となる。

【００３２】ここで、抵抗素子２０３，２０４の抵抗値
の比を適当に設定することにより、ｎＭＯＳトランジス
タ２０２のゲートには、このｎＭＯＳトランジスタ２０
２のしきい値電圧Ｖ_thn以下の直流電圧が供給される。
これによりｎＭＯＳトランジスタ２０２は飽和領域で動
作し、したがってオン抵抗は一定である。一方、ｐＭＯ
Ｓトランジスタ２０１のオン抵抗は、直流成分付加回路
１３０からの入力電圧の振幅にしたがって変化する。そ
して、ｎＭＯＳトランジスタ２０２のオン抵抗とｐＭＯ
Ｓトランジスタ２０１のオン抵抗との比に応じて、この
増幅回路２００の出力電圧が変化する。

【００３３】本実施例の集積回路においても、抵抗素子
１３１および抵抗素子１３２の抵抗値を設定することに
より、直流成分付加回路１３０で付加する直流電圧が増
幅回路２００を動作点と一致させることができ、これに
より、増幅回路２００を動作点で作動させることが可能
となる。

【００３４】ソースコモン型の増幅回路２００は、高い
増幅率が得られる反面で回路が複雑である。このため、
従来の集積回路のように発振回路の動作点と一致するよ
うに増幅回路の動作点を設定する場合には、回路設計上
の制限が多くなってしまい、増幅回路を構成するＭＯＳ
トランジスタのチャネル長やチャネル幅を発振回路１１
０の動作点に応じて決定することが困難であった。これ
に対して、本実施例の集積回路では、増幅回路を構成す
るＭＯＳトランジスタのチャネル長やチャネル幅を発振
回路１１０の動作点に応じて決定する必要がないので、
発振回路１１０を高速且つ低電圧で使用する場合にも増
幅回路２００を動作点で作動させることが容易となる。

【００３５】（実施例３）図３は、実施例３に係わる集
積回路の構成を示す回路図である。

【００３６】同図において、図２と同じ符号を付した構
成部分は、それぞれ、図２の場合と同じものを示してい
る。本実施例では、増幅回路３００としてソースコモン
型の増幅回路を使用している点では上述の実施例２と同
じであるが、ｐＭＯＳトランジスタ３０２のオン抵抗を
固定し、ｎＭＯＳトランジスタ３０１のオン抵抗を変化
させるように構成した点で、実施例２と異なる。

【００３７】この増幅回路３００において、ｎＭＯＳト
ランジスタ３０１は、ゲートから直流成分付加回路１３
０の出力信号を取り込み、ソースが接地されている。ｐ
ＭＯＳトランジスタ３０２は、ドレインがｎＭＯＳトラ
ンジスタ３０１のドレインに接続され、ソースが電源に
接続されている。また、このｐＭＯＳトランジスタ３０
２のゲートと電源との間には抵抗素子３０３が設けら
れ、さらに、ｐＭＯＳトランジスタ３０２のゲートとグ
ランドとの間には抵抗素子３０４が設けられている。そ
して、ｎＭＯＳトランジスタ３０１のドレインとｐＭＯ
Ｓトランジスタ３０２のドレインの接点が、この増幅回
路３００の出力端となる。

【００３８】本実施例でも、抵抗素子３０３，３０４の
抵抗値の比を適当に設定してｐＭＯＳトランジスタ３０
２のゲートにしきい値電圧Ｖ_thp以下の直流電圧を供給
すると、これにより、ｐＭＯＳトランジスタ３０２は飽
和領域で動作するのでオン抵抗は一定である。また、ｎ
ＭＯＳトランジスタ３０１のオン抵抗は、直流成分付加
回路１３０からの入力電圧の振幅にしたがって変化す
る。そして、ｐＭＯＳトランジスタ３０２のオン抵抗と
ｎＭＯＳトランジスタ３０１のオン抵抗との比に応じ
て、この増幅回路３００の出力電圧が変化する。

【００３９】本実施例の集積回路においても、上述の実
施例１，２と同様、抵抗素子１３１および抵抗素子１３
２の抵抗値を設定することにより、直流成分付加回路１
３０で付加する直流電圧が増幅回路３００を動作点と一
致させることができ、これにより、増幅回路３００を動
作点で作動させることが可能となる。したがって、発振
回路１１０を高速且つ低電圧で使用する場合にも増幅回
路３００を動作点で作動させることが容易となる。

【００４０】（実施例４）図４は、実施例４に係わる集
積回路の構成を示す回路図である。

【００４１】同図において、図１と同じ符号を付した構
成部分は、それぞれ、図１の場合と同じものを示してい
る。本実施例では、差動型の増幅回路を使用している点
で、上述の実施例１〜３と異なる。

【００４２】この増幅回路４００において、ｐＭＯＳト
ランジスタ４０１は、ゲートから直流成分付加回路１３
０の出力信号を取り込み、ソースが電源電圧Ｖ_ddの供給
を受ける。また、ｐＭＯＳトランジスタ４０２は、ソー
スが電源電圧Ｖ_ddの供給を受ける。そして、このｐＭＯ
Ｓトランジスタ４０２のゲートと電源との間には抵抗素
子４０３が設けられ、さらに、ｐＭＯＳトランジスタ４
０２のゲートとグランドとの間には抵抗素子４０４が設
けられている。

【００４３】一方、ｎＭＯＳトランジスタ４０５のドレ
インはｐＭＯＳトランジスタ４０１のドレインに接続さ
れ、ソースが接地されている。同様に、ｎＭＯＳトラン
ジスタ４０６のドレインはｐＭＯＳトランジスタ４０２
のドレインに接続され、ソースが接地されている。ま
た、これらのｎＭＯＳトランジスタ４０５，４０６のゲ
ートは、ともに、ｐＭＯＳ４０２のドレインに接続され
ている。

【００４４】そして、ｐＭＯＳトランジスタ４０１のド
レインとｎＭＯＳトランジスタ４０５のドレインとの接
点が、この増幅回路４００の出力端となる。

【００４５】なお、ｐＭＯＳトランジスタ４０１，４０
２は同じ能力に設定されており、また、ｎＭＯＳトラン
ジスタ４０５，４０６も同じ能力に設定されている。

【００４６】また、抵抗素子４０３，４０４の抵抗値の
比は、抵抗素子１３１，１３２の抵抗値の比と同じ値に
設定されている。そして、ｐＭＯＳトランジスタ４０２
のゲートには、このｐＭＯＳトランジスタ４０２のしき
い値電圧Ｖ_thp以下の直流電圧が供給される。

【００４７】このような構成によれば、ｐＭＯＳトラン
ジスタ４０２は飽和領域で動作し、定電流源となるの
で、このｐＭＯＳトランジスタ４０２のドレイン電流は
一定である。したがって、ｎＭＯＳトランジスタ４０６
のゲート電圧としては、このｎＭＯＳトランジスタ４０
６の電流が一定になるような電圧が印加される。また、
ｎＭＯＳトランジスタ４０５は、ｎＭＯＳトランジスタ
４０６とゲートを共通化されているので、ｎＭＯＳトラ
ンジスタ４０６と同じ値の電流が流れ、ｎＭＯＳトラン
ジスタ４０６と同じ値のオン抵抗を有することとなる。
一方、ｐＭＯＳトランジスタ４０１のオン抵抗は、直流
成分付加回路１３０からの入力電圧の振幅にしたがって
変化する。そして、ｎＭＯＳトランジスタ４０５のオン
抵抗とｐＭＯＳトランジスタ４０１のオン抵抗との比に
応じて、この増幅回路４００の出力電圧が変化する。

【００４８】本実施例の集積回路においても、抵抗素子
１３１および抵抗素子１３２の抵抗値を設定することに
より、直流成分付加回路１３０で付加する直流電圧が増
幅回路１４０を動作点と一致させることができ、これに
より、増幅回路４００を動作点で作動させることが可能
となる。

【００４９】また、本実施例の増幅回路４００は、実施
例２，３の場合よりもさらに高い増幅率が得られる反面
で回路もいっそう複雑となる。このため、従来の集積回
路のように発振回路の動作点と一致するように増幅回路
の動作点を設定する場合には、増幅回路を構成するＭＯ
Ｓトランジスタのチャネル長やチャネル幅を発振回路１
１０の動作点に応じて決定することがさらに困難となる
が、本実施例の集積回路では、増幅回路を構成するＭＯ
Ｓトランジスタのチャネル長やチャネル幅を発振回路１
１０の動作点に応じて決定する必要がないので発振回路
１１０を高速且つ低電圧で使用する場合にも増幅回路５
００を動作点で作動させることが容易となる。

【００５０】（実施例５）図５は、実施例５に係わる集
積回路の構成を示す回路図である。

【００５１】同図において、図４と同じ符号を付した構
成部分は、それぞれ、図４の場合と同じものを示してい
る。本実施例では、増幅回路５００として差動型の増幅
回路を使用している点では上述の実施例４と同じである
が、ｐＭＯＳトランジスタ５０５のオン抵抗を固定し、
ｎＭＯＳトランジスタ５０１のオン抵抗を変化させるよ
うに構成した点で、実施例４と異なる。

【００５２】この増幅回路５００において、ｎＭＯＳト
ランジスタ５０１は、ゲートから直流成分付加回路１３
０の出力信号を取り込み、ソースが接地されている。ま
た、ｎＭＯＳトランジスタ５０２は、ソースが接地され
ている。そして、このｎＭＯＳトランジスタ５０２のゲ
ートと電源との間には抵抗素子５０３が設けられ、さら
に、ｎＭＯＳトランジスタ５０２のゲートとグランドと
の間には抵抗素子５０４が設けられている。

【００５３】一方、ｐＭＯＳトランジスタ５０５のドレ
インはｎＭＯＳトランジスタ５０１のドレインに接続さ
れ、ソースが電源に接続されている。同様に、ｐＭＯＳ
トランジスタ５０６のドレインはｎＭＯＳトランジスタ
５０２のドレインに接続され、ソースが電源に接続され
ている。また、これらのｐＭＯＳトランジスタ５０５，
５０６のゲートは、ともに、ｎＭＯＳ５０２のドレイン
に接続されている。

【００５４】そして、ｎＭＯＳトランジスタ５０１のド
レインとｐＭＯＳトランジスタ５０５のドレインとの接
点が、この増幅回路５００の出力端となる。

【００５５】なお、ｎＭＯＳトランジスタ５０１，５０
２およびｐＭＯＳトランジスタ５０５，５０６は、それ
ぞれ同じ能力に設定されている。また、抵抗素子５０
３，５０４の抵抗値の比は、抵抗素子１３１，１３２の
抵抗値の比と同じ値に設定されている。そして、ｎＭＯ
Ｓトランジスタ５０２のゲートには、このｎＭＯＳトラ
ンジスタ５０２のしきい値電圧Ｖ_thn以下の直流電圧が
供給される。

【００５６】このような構成によっても、ｎＭＯＳトラ
ンジスタ５０２のドレイン電流が一定であり、したがっ
て、ｐＭＯＳトランジスタ５０６の電流が一定になるよ
うなゲート電圧がこのｐＭＯＳトランジスタ５０６に印
加される。そして、ｐＭＯＳトランジスタ５０５にはｐ
ＭＯＳトランジスタ５０６と同じ値の電流が流れ、ｐＭ
ＯＳトランジスタ５０６と同じ値のオン抵抗を有するこ
ととなる。一方、ｎＭＯＳトランジスタ５０１のオン抵
抗は、直流成分付加回路１３０からの入力電圧の振幅に
したがって変化する。そして、ｐＭＯＳトランジスタ５
０５のオン抵抗とｎＭＯＳトランジスタ５０１のオン抵
抗との比に応じて、この増幅回路５００の出力電圧が変
化する。

【００５７】本実施例の集積回路においても、抵抗素子
１３１および抵抗素子１３２の抵抗値を設定することに
より、直流成分付加回路１３０で付加する直流電圧が増
幅回路１４０を動作点と一致させることができ、これに
より、増幅回路５００を動作点で作動させることが可能
となる。

【００５８】また、本実施例の増幅回路５００も、実施
例２，３の場合よりもさらに高い増幅率が得られる反面
で回路もいっそう複雑となるが、増幅回路を構成するＭ
ＯＳトランジスタのチャネル長やチャネル幅を発振回路
１１０の動作点に応じて決定する必要がないので、発振
回路１１０を高速且つ低電圧で使用する場合にも増幅回
路５００を動作点で作動させることが容易となる。

【００５９】（実施例６）図６は、実施例６に係わる集
積回路の構成を示す回路図である。

【００６０】同図において、図４と同じ符号を付した構
成部分は、それぞれ、図４の場合と同じものを示してい
る。本実施例では、各抵抗素子をＭＯＳトランジスタで
構成した点が、上述の実施例４と異なる。

【００６１】直流成分付加回路６００において、コンデ
ンサ１２１から導かれた信号ラインと電源とは、ｎＭＯ
Ｓトランジスタ６０１，６０２で構成された抵抗素子６
０５によって接続されている。また、コンデンサ１２１
から導かれた信号ラインとグランドとは、ｎＭＯＳトラ
ンジスタ６０３，６０４で構成された抵抗素子６０６に
よって接続されている。これにより、電源電圧Ｖ_ddを抵
抗素子６０５の抵抗値と抵抗素子６０６の抵抗値とで分
割した値の直流成分を、信号成分除去回路１２０からの
入力信号に付加することができる。

【００６２】また、増幅回路６１０内のｐＭＯＳトラン
ジスタ４０２のゲートと電源とは、ｎＭＯＳトランジス
タ６１１，６１２で構成された抵抗素子６１５によって
接続されている。同様に、ｐＭＯＳトランジスタ４０２
のゲートとグランドとは、ｎＭＯＳトランジスタ６１
３，６１４で構成された抵抗素子６１６によって接続さ
れている。

【００６３】なお、各ｎＭＯＳトランジスタ６０１〜６
０４，６１１〜６１４は、それぞれ、同じ能力を備えて
いる。そして、抵抗素子６１３，６１６の抵抗値の比
は、抵抗素子６０３，６０６の抵抗値の比と同じ値に設
定されている。したがって、ｐＭＯＳトランジスタ４０
１のゲートには電圧（１／２）Ｖ_dd（Ｖ_ddは電源電圧）
が直流成分として印加され、また、ｐＭＯＳトランジス
タ４０２のゲートには直流電圧（１／２）Ｖ_ddが印加さ
れる。

【００６４】このような構成によっても、直流成分付加
回路６００で付加する直流電圧を増幅回路６１０の動作
点と一致させることができ、これにより、増幅回路６１
０を動作点で作動させることが可能となる。

【００６５】なお、本実施例ではｎＭＯＳトランジスタ
６０１〜６０４，６１１〜６１４を用いて抵抗素子６０
５，６０６，６１５，６１６を構成したが、これらの抵
抗素子をｐＭＯＳトランジスタで構成してもよいことは
もちろんである。

【００６６】（実施例７）図７は、実施例７に係わる集
積回路の構成を示す回路図である。

【００６７】同図において、図１と同じ符号を付した構
成部分は、それぞれ、図１の場合と同じものを示してい
る。本実施例は、各抵抗素子をＭＯＳトランジスタで構
成するとともに、増幅回路のバイアス電圧をバイアス回
路によって供給するものである。

【００６８】直流成分付加回路７００において、コンデ
ンサ１２１からの信号ラインと電源とは、ｎＭＯＳトラ
ンジスタ７０１からなる抵抗素子によって接続されてい
る。また、コンデンサ１２１とグランドは、ｎＭＯＳト
ランジスタ７０２，７０３で構成された抵抗素子７０４
によって接続されている。ここで、各ｎＭＯＳトランジ
スタ７０１〜７０３はそれぞれ同じ能力を備えているの
で、ｎＭＯＳトランジスタ７０１のゲートには電圧（１
／３）Ｖ_ddが直流成分として印加される。

【００６９】増幅回路７１０において、ｎＭＯＳトラン
ジスタ７１１は、ゲートから直流成分付加回路７００の
出力信号を取り込み、ソースが接地されている。また、
ｐＭＯＳトランジスタ７１２は、ドレインがｎＭＯＳト
ランジスタ７１１のドレインに接続され、ソースが電源
に接続され、ゲートがバイアス回路７１３の出力に接続
されている。

【００７０】このような構成によっても、直流成分付加
回路７００で付加する直流電圧を増幅回路７１０を動作
点と一致させることができ、これにより、増幅回路７１
０を動作点で作動させることが可能となる。

【００７１】なお、本実施例ではｎＭＯＳトランジスタ
７０１〜７０３を用いて抵抗素子を構成したが、これら
の抵抗素子をｐＭＯＳトランジスタで構成してもよいこ
とはもちろんである。

【００７２】

【発明の効果】以上詳細に説明したように、本発明によ
れば、発振回路の動作点とは無関係に増幅回路を動作点
で作動させることができ、このため増幅回路を構成する
ＭＯＳトランジスタのチャネル長やチャネル幅を発振回
路の動作点に応じて決定する必要がないので、発振回路
を高速且つ低電圧で使用する場合にも増幅回路を動作点
で作動させることができる集積回路を提供することが可
能となる。

【図面の簡単な説明】

【図１】実施例１に係わる集積回路の構成を示す回路図
である。

【図２】実施例２に係わる集積回路の構成を示す回路図
である。

【図３】実施例３に係わる集積回路の構成を示す回路図
である。

【図４】実施例４に係わる集積回路の構成を示す回路図
である。

【図５】実施例５に係わる集積回路の構成を示す回路図
である。

【図６】実施例６に係わる集積回路の構成を示す回路図
である。

【図７】実施例７に係わる集積回路の構成を示す回路図
である。

【図８】従来の集積回路の構成を示す回路図である。

【図９】増幅回路の動作点が発振回路の出力信号の動作
点と一致していない場合の、発振回路の出力波形および
増幅回路の出力波形を示すグラフである。

【符号の説明】

１１０発振回路１２０直流成分除去回路１２１コンデンサ１３０直流成分付加回路１３１，１３２抵抗素子１４０増幅回路

Claims

【特許請求の範囲】

【請求項１】発振回路と、この発振回路の出力信号を増
幅して出力する増幅回路とを備えた集積回路において、前記発振回路から出力された前記出力信号の直流成分を
除去する直流成分除去回路と、この直流成分除去回路で前記直流成分を除去された前記
出力信号に、前記増幅回路の動作点に応じた直流成分を
付加して前記増幅回路に入力させる直流成分付加回路
と、を備えたことを特徴とする集積回路。
【請求項２】前記直流成分除去回路がコンデンサを備
え、前記直流成分付加回路が前記コンデンサの出力側端
子と電源とを接続する第１抵抗素子および前記コンデン
サの出力側端子とグランドとを接続する第２抵抗素子と
を備えたことを特徴とする請求項１記載の集積回路。