JP3057840B2 - 演算増幅器 - Google Patents
演算増幅器Info
- Publication number
- JP3057840B2 JP3057840B2 JP3257367A JP25736791A JP3057840B2 JP 3057840 B2 JP3057840 B2 JP 3057840B2 JP 3257367 A JP3257367 A JP 3257367A JP 25736791 A JP25736791 A JP 25736791A JP 3057840 B2 JP3057840 B2 JP 3057840B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mis transistor
- frequency
- operational amplifier
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は演算増幅器に関し、特
に、絶縁ゲート型電界効果トランジスタにより構成され
た演算増幅器に関する。
に、絶縁ゲート型電界効果トランジスタにより構成され
た演算増幅器に関する。
【０００２】
【従来の技術】図３に、この種の従来の演算増幅器の回
路図を示す。図３を参照すると、この演算増幅器は、ソ
ース電極が互いに接続されて入力トランジスタとして動
作するＰチャネル絶縁ゲート型電界効果型トランジスタ
（以後ＭＩＳトランジスタと記す）Ｐ1 およびＰ2 と、
ＭＩＳトランジスタＰ1 のゲート電極に接続された反転
入力端子３と、ＭＩＳトランジスタＰ2 のゲート電極に
接続された非反転入力端子４と、ＭＩＳトランジスタＰ
1 のドレイン電極と低位電源端子２との間に接続されド
レイン電極とゲート電極とが接続されて負荷として動作
するＮチャネルＭＩＳトランジスタＮ1 と、ＭＩＳトラ
ンジスタＰ2 のドレイン電極と低位電源端子２との間に
接続され、ゲート電極がＭＩＳトランジスタＮ1 のゲー
ト電極に接続されて負荷として動作するＮチャネルＭＩ
ＳトランジスタＮ2 と、ＭＩＳトランジスタＰ1 および
Ｐ2 のソース電極と高位電源端子１との間に接続され、
定電流源として動作するＰチャネルＭＩＳトランジスタ
Ｐ3 と、出力端子５と高位電源端子２との間に接続され
ゲート電極がＭＩＳトランジスタＮ2 のドレイン電極に
接続されたＮチャネルＭＩＳトランジスタＮ3 と、出力
端子５と高位電源端子１との間に接続されて定電流源と
して動作するＰチャネルＭＩＳトランジスタＰ4 と、ゲ
ート電極とソース電極とが低位電源端子２に接続された
Ｎチャネルディプリーション型ＭＩＳトランジスタＮ4
と、ゲート電極とドレイン電極がＭＩＳトランジスタＮ
4 のドレイン電極とＭＩＳトランジスタＰ3 のゲート電
極とＭＩＳトランジスタＰ4 のゲート電極に接続されソ
ース電極が高位電源端子１に接続されたＰチャネルＭＩ
ＳトランジスタＰ5 と、ＭＩＳトランジスタＮ2 のドレ
イン電極と容量Ｃの一方の電極との間に接続されゲート
電極が高位電源端子１に接続されたＮチャネルＭＩＳト
ランジスタＮ5 と、他方の電極が出力端子５に接続され
た容量Ｃとからなっている。
路図を示す。図３を参照すると、この演算増幅器は、ソ
ース電極が互いに接続されて入力トランジスタとして動
作するＰチャネル絶縁ゲート型電界効果型トランジスタ
（以後ＭＩＳトランジスタと記す）Ｐ1 およびＰ2 と、
ＭＩＳトランジスタＰ1 のゲート電極に接続された反転
入力端子３と、ＭＩＳトランジスタＰ2 のゲート電極に
接続された非反転入力端子４と、ＭＩＳトランジスタＰ
1 のドレイン電極と低位電源端子２との間に接続されド
レイン電極とゲート電極とが接続されて負荷として動作
するＮチャネルＭＩＳトランジスタＮ1 と、ＭＩＳトラ
ンジスタＰ2 のドレイン電極と低位電源端子２との間に
接続され、ゲート電極がＭＩＳトランジスタＮ1 のゲー
ト電極に接続されて負荷として動作するＮチャネルＭＩ
ＳトランジスタＮ2 と、ＭＩＳトランジスタＰ1 および
Ｐ2 のソース電極と高位電源端子１との間に接続され、
定電流源として動作するＰチャネルＭＩＳトランジスタ
Ｐ3 と、出力端子５と高位電源端子２との間に接続され
ゲート電極がＭＩＳトランジスタＮ2 のドレイン電極に
接続されたＮチャネルＭＩＳトランジスタＮ3 と、出力
端子５と高位電源端子１との間に接続されて定電流源と
して動作するＰチャネルＭＩＳトランジスタＰ4 と、ゲ
ート電極とソース電極とが低位電源端子２に接続された
Ｎチャネルディプリーション型ＭＩＳトランジスタＮ4
と、ゲート電極とドレイン電極がＭＩＳトランジスタＮ
4 のドレイン電極とＭＩＳトランジスタＰ3 のゲート電
極とＭＩＳトランジスタＰ4 のゲート電極に接続されソ
ース電極が高位電源端子１に接続されたＰチャネルＭＩ
ＳトランジスタＰ5 と、ＭＩＳトランジスタＮ2 のドレ
イン電極と容量Ｃの一方の電極との間に接続されゲート
電極が高位電源端子１に接続されたＮチャネルＭＩＳト
ランジスタＮ5 と、他方の電極が出力端子５に接続され
た容量Ｃとからなっている。
【０００３】ＭＩＳトランジスタＰ1 ，Ｐ2 ，Ｎ1 ，Ｎ
2 およびＰ3 は、差動増幅回路を構成している。ＭＩＳ
トランジスタＮ3 とＰ4 とは、出力回路を構成してい
る。ＭＩＳトランジスタＮ4 およびＰ5 は、バイアス回
路を構成している。ＭＩＳトランジスタＮ3 とＮ5 及び
容量Ｃは、位相補償回路を構成している。
2 およびＰ3 は、差動増幅回路を構成している。ＭＩＳ
トランジスタＮ3 とＰ4 とは、出力回路を構成してい
る。ＭＩＳトランジスタＮ4 およびＰ5 は、バイアス回
路を構成している。ＭＩＳトランジスタＮ3 とＮ5 及び
容量Ｃは、位相補償回路を構成している。
【０００４】図４は、上述した演算増幅器の入力信号周
波数利得特性を一般的な形で示したものである。図４に
おいて周波数ｆp1，ｆp2，およびｆZ は、それぞれ、第
１の極，第２の極および零点が現れる周波数を示してお
り、各々以下の式で与えられる。
波数利得特性を一般的な形で示したものである。図４に
おいて周波数ｆp1，ｆp2，およびｆZ は、それぞれ、第
１の極，第２の極および零点が現れる周波数を示してお
り、各々以下の式で与えられる。
【０００５】
【０００６】ここでｇm3はＭＩＳトランジスタＮ3 の相
互コンタクタンス，ＲA は差動増幅回路の出力インピー
ダンス（ＭＩＳトランジスタＮ2 のドレイ電極からみた
インピーダンス）、ＲDは、出力回路の出力インピーダ
ンス（出力端子５からみたインピーダンス）、Ｒ5 はＭ
ＩＳトランジスタＮ5 のドレイン電極・ソース電極間の
インピーダンス、ＣA は差動増幅回路の出力端（ＭＩＳ
トランジスタＮ2 のドレイン電極）に接続されている負
荷容量値、ＣD は出力端子５に接続されている負荷容量
値、ＣC は容量Ｃの容量値である。尚、ＣA 及びＣD は
図３中には特に図示していない。
互コンタクタンス，ＲA は差動増幅回路の出力インピー
ダンス（ＭＩＳトランジスタＮ2 のドレイ電極からみた
インピーダンス）、ＲDは、出力回路の出力インピーダ
ンス（出力端子５からみたインピーダンス）、Ｒ5 はＭ
ＩＳトランジスタＮ5 のドレイン電極・ソース電極間の
インピーダンス、ＣA は差動増幅回路の出力端（ＭＩＳ
トランジスタＮ2 のドレイン電極）に接続されている負
荷容量値、ＣD は出力端子５に接続されている負荷容量
値、ＣC は容量Ｃの容量値である。尚、ＣA 及びＣD は
図３中には特に図示していない。
【０００７】図３に示した演算増幅器においては、零点
による利得余裕の減少を避けるために零点が現われる周
波数ｆZ を無限大とする（零クロス周波数に比べ十分高
い周波数とする）すなわち、１／ｇm3＝Ｒ5 とする。あ
るいは、零点が現われる周波数ｆZ と第２の極が現れる
周波数ｆp2とを一致させ互いに相殺させるよう設計する
ことが一般的に行なわれている。
による利得余裕の減少を避けるために零点が現われる周
波数ｆZ を無限大とする（零クロス周波数に比べ十分高
い周波数とする）すなわち、１／ｇm3＝Ｒ5 とする。あ
るいは、零点が現われる周波数ｆZ と第２の極が現れる
周波数ｆp2とを一致させ互いに相殺させるよう設計する
ことが一般的に行なわれている。
【０００８】
【発明が解決しようとする課題】上述した従来の演算増
幅器においては、製造条件の変動によるトランジスタ特
性、主としてしきい値電圧の変動及び電源電圧の変動に
より零点が現れる周波数ｆZ と、第２の極が現れる周波
数ｆp2が変化する。このため、零点が現れる周波数ｆZ
が常に無限大であるわけではない。あるいは、零点が現
れる周波数ｆZ と第２の極が現われる周波数ｆp2とが常
に一致しているわけではない。このことを式及び具体的
数値例を用いて詳細に説明する。
幅器においては、製造条件の変動によるトランジスタ特
性、主としてしきい値電圧の変動及び電源電圧の変動に
より零点が現れる周波数ｆZ と、第２の極が現れる周波
数ｆp2が変化する。このため、零点が現れる周波数ｆZ
が常に無限大であるわけではない。あるいは、零点が現
れる周波数ｆZ と第２の極が現われる周波数ｆp2とが常
に一致しているわけではない。このことを式及び具体的
数値例を用いて詳細に説明する。
【０００９】一般に、ＭＩＳトランジスタの飽和領域に
おけるドレイン電流Ｉ及び相互コンダクタンスｇm は
おけるドレイン電流Ｉ及び相互コンダクタンスｇm は
【００１０】
【００１１】と表わせる。ここでβは利得定数、ＶGSは
ゲート電極・ソース電極間電圧、ＶT はしきい値電圧で
ある。
ゲート電極・ソース電極間電圧、ＶT はしきい値電圧で
ある。
【００１２】また、ドレイン電極・ソース電極間電圧が
０の近傍でのドレイン電極・ソース電極間インピーダン
スＲは、
０の近傍でのドレイン電極・ソース電極間インピーダン
スＲは、
【００１３】
【００１４】と表される。
【００１５】従って、式〜式からＭＩＳトランジス
タＮ3 の相互コンダクタンスｇm3およびＭＩＳトランジ
スタＮ5 のドレイン電極・ソース電極間インピーダンス
Ｒ5 は、それぞれ、
タＮ3 の相互コンダクタンスｇm3およびＭＩＳトランジ
スタＮ5 のドレイン電極・ソース電極間インピーダンス
Ｒ5 は、それぞれ、
【００１６】
【００１７】となる。ここで、β1 ，β3 ，β4 ，およ
びβ5 は、それぞれＭＩＳトランジスタＮ1 ，Ｎ3 ，Ｎ
4 ，およびＮ5 の利得定数、ＶTNは、ＮチャネルＭＩＳ
トランジスタのしきい値電圧、ＶTDは、Ｎチャネルディ
プリーション型ＭＩＳトランジスタのしきい値電圧、ａ
は、カレントミラー接続されているＭＩＳトランジスタ
Ｐ5 とＰ4 のミラー比、ｂはカレントミラー接続されて
いるＭＩＳトランジスタＰ5 とＰ3 のミラー比、Ｖ
DDは、高位電源端子１に印加されている電源電圧であ
る。
びβ5 は、それぞれＭＩＳトランジスタＮ1 ，Ｎ3 ，Ｎ
4 ，およびＮ5 の利得定数、ＶTNは、ＮチャネルＭＩＳ
トランジスタのしきい値電圧、ＶTDは、Ｎチャネルディ
プリーション型ＭＩＳトランジスタのしきい値電圧、ａ
は、カレントミラー接続されているＭＩＳトランジスタ
Ｐ5 とＰ4 のミラー比、ｂはカレントミラー接続されて
いるＭＩＳトランジスタＰ5 とＰ3 のミラー比、Ｖ
DDは、高位電源端子１に印加されている電源電圧であ
る。
【００１８】次に、式、式、式および式を用い
て、ＭＩＳトランジスタのしきい値電圧の変動及び電源
電圧の変動により、零点が現れる周波数ｆZが常に無限
大であるわけではない、あるいは、零点が現われる周波
数ｆZ と第２の極が現れる周波数ｆp2とが常に一致して
いるわけではないということを説明する。
て、ＭＩＳトランジスタのしきい値電圧の変動及び電源
電圧の変動により、零点が現れる周波数ｆZが常に無限
大であるわけではない、あるいは、零点が現われる周波
数ｆZ と第２の極が現れる周波数ｆp2とが常に一致して
いるわけではないということを説明する。
【００１９】（１）電源電圧の変動の影響。
【００２０】ＭＩＳトランジスタＮ2 の相互コンダクタ
ンスｇm3は、電源電圧によらず一定であるが、ＭＩＳト
ランジスタＮ5 のドレイン電極・ソース電極間のインピ
ーダンスＲ5 は電源電圧の変動により変動する。
ンスｇm3は、電源電圧によらず一定であるが、ＭＩＳト
ランジスタＮ5 のドレイン電極・ソース電極間のインピ
ーダンスＲ5 は電源電圧の変動により変動する。
【００２１】このため、式および式から明らかなよ
うに、零点が現れる周波数ｆZ を無限大とするために１
／ｇm3＝Ｒ5 となるよう設計してもこの関係は、電源電
圧の変動に対し、常に成立つわけではない。
うに、零点が現れる周波数ｆZ を無限大とするために１
／ｇm3＝Ｒ5 となるよう設計してもこの関係は、電源電
圧の変動に対し、常に成立つわけではない。
【００２２】また、零点が現われる周波数ｆZ と第２の
極が現れる周波数ｆp2とが一致するように設計したとし
ても、この関係は、電源電圧の変動に対し常に成立する
わけではない。 （２）ＮチャネルＭＩＳトランジスタのしきい値電圧Ｖ
TNの変動の影響。
極が現れる周波数ｆp2とが一致するように設計したとし
ても、この関係は、電源電圧の変動に対し常に成立する
わけではない。 （２）ＮチャネルＭＩＳトランジスタのしきい値電圧Ｖ
TNの変動の影響。
【００２３】ＭＩＳトランジスタＮ3 の相互コンダクタ
ンスｇm3はＶTNによらず一定であるが、ＭＩＳトランジ
スタＮ5 のドレイン電極・ソース電極間インピーダンス
Ｒ5 はＶTNの変動により変動する。
ンスｇm3はＶTNによらず一定であるが、ＭＩＳトランジ
スタＮ5 のドレイン電極・ソース電極間インピーダンス
Ｒ5 はＶTNの変動により変動する。
【００２４】このため、式および式から明らかなよ
うに、零点が現われる周波数ｆZ を無限大とするため
に、１／ｇm3＝Ｒ5 となるよう設計しても、この関係は
ＶTNの変動に対し成立するわけではない。また、零点が
現われる周波数ｆZ と第２の極が現われる周波数ｆp2と
が一致するように設計しても、この関係はＶTNの変動に
対し常に成立するわけではない。 （３）Ｎチャネルディプリーション型ＭＩＳトランジス
タのしきい値電圧ＶTDの変動の影響。
うに、零点が現われる周波数ｆZ を無限大とするため
に、１／ｇm3＝Ｒ5 となるよう設計しても、この関係は
ＶTNの変動に対し成立するわけではない。また、零点が
現われる周波数ｆZ と第２の極が現われる周波数ｆp2と
が一致するように設計しても、この関係はＶTNの変動に
対し常に成立するわけではない。 （３）Ｎチャネルディプリーション型ＭＩＳトランジス
タのしきい値電圧ＶTDの変動の影響。
【００２５】ＭＩＳトランジスタＮ3 の相互コンダクタ
ンスｇm3は、ＶTDに比例して変動する。一方、ＭＩＳト
ランジスタＮ5 は、ドレイン電極・ソース電極間のイン
ピーダンスＲ5 がＶTDの変動により変動するが、比例し
て変動するわけではない。このため、式及び式から
明らかなように、零点が現れる周波数ｆZ を無限大とす
るために１／ｇm3＝Ｒ5 となるよう設計しても、この関
係はＶTDの変動に対し常に成立するわけではない。
ンスｇm3は、ＶTDに比例して変動する。一方、ＭＩＳト
ランジスタＮ5 は、ドレイン電極・ソース電極間のイン
ピーダンスＲ5 がＶTDの変動により変動するが、比例し
て変動するわけではない。このため、式及び式から
明らかなように、零点が現れる周波数ｆZ を無限大とす
るために１／ｇm3＝Ｒ5 となるよう設計しても、この関
係はＶTDの変動に対し常に成立するわけではない。
【００２６】また零点が現われる周波数ｆZ と第２の極
が現われる周波数ｆp2とが一致するように設計しても、
この関係はＶTDの変動に対し常に成立するわけではな
い。
が現われる周波数ｆp2とが一致するように設計しても、
この関係はＶTDの変動に対し常に成立するわけではな
い。
【００２７】次に、電源電圧ＶDD、ＮチャネルＭＩＳト
ランジスタのしきい値電圧ＶTN及びＮチャネルディプリ
ーション型ＭＩＳトランジスタのしきい値電圧ＶTDの変
動の影響を具体的数値例を用いて説明する。
ランジスタのしきい値電圧ＶTN及びＮチャネルディプリ
ーション型ＭＩＳトランジスタのしきい値電圧ＶTDの変
動の影響を具体的数値例を用いて説明する。
【００２８】今、仮りに、電源電圧ＶDD＝５Ｖ、Ｎチャ
ネルＭＩＳトランジスタのしきい値電圧ＶTN＝０．８
Ｖ，Ｎチャネルディプリーション型ＭＩＳトランジスタ
のしきい値電圧ＶTD＝−２Ｖの場合に、位相補償容量Ｃ
C ＝５ＰＦ、ＭＩＳトランジスタＮ1 ，Ｎ3 ，Ｎ4 およ
びＮ5 の利得定数β1 ，β3 ，β4 およびβ5 を、β1
＝３００×１０-6Ａ／Ｖ2 ，β3 ＝５００×１０-6Ａ／
Ｖ2 ，β4 ＝６×１０-6Ａ／Ｖ2 およびβ5 ＝５０×１
０-6Ａ／Ｖ2 、ＭＩＳトランジスタＰ5 とＰ4 のミラー
比ｂ＝２、とし、零点が現れる周波数ｆZ が零クロス周
波数に比べ十分高くなるよう設計したものとする。この
場合、式，式およびにより零点が現れる周波数ｆ
Z を求めると約８００ＭＨｚとなり、零クロス周波数が
１００ＭＨｚ程度以下の演算増幅器においては問題とな
らない。
ネルＭＩＳトランジスタのしきい値電圧ＶTN＝０．８
Ｖ，Ｎチャネルディプリーション型ＭＩＳトランジスタ
のしきい値電圧ＶTD＝−２Ｖの場合に、位相補償容量Ｃ
C ＝５ＰＦ、ＭＩＳトランジスタＮ1 ，Ｎ3 ，Ｎ4 およ
びＮ5 の利得定数β1 ，β3 ，β4 およびβ5 を、β1
＝３００×１０-6Ａ／Ｖ2 ，β3 ＝５００×１０-6Ａ／
Ｖ2 ，β4 ＝６×１０-6Ａ／Ｖ2 およびβ5 ＝５０×１
０-6Ａ／Ｖ2 、ＭＩＳトランジスタＰ5 とＰ4 のミラー
比ｂ＝２、とし、零点が現れる周波数ｆZ が零クロス周
波数に比べ十分高くなるよう設計したものとする。この
場合、式，式およびにより零点が現れる周波数ｆ
Z を求めると約８００ＭＨｚとなり、零クロス周波数が
１００ＭＨｚ程度以下の演算増幅器においては問題とな
らない。
【００２９】これに対し、電源電圧ＶDD＝５．５Ｖ、Ｎ
チャネルＭＩＳトランジスタのしきい値電圧ＶTN＝１．
０Ｖ、Ｎチャネルディプリーション型ＭＩＳトランジス
タのしきい値電圧ＶTD＝−１．８Ｖに変動したとする
と、零点が現われる周波数ｆZ は約３０ＭＨｚとなり、
零クロス周波数が１０ＭＨｚ程度以上の演算増幅器にお
いては利得余裕が十分でなくなってしまう。
チャネルＭＩＳトランジスタのしきい値電圧ＶTN＝１．
０Ｖ、Ｎチャネルディプリーション型ＭＩＳトランジス
タのしきい値電圧ＶTD＝−１．８Ｖに変動したとする
と、零点が現われる周波数ｆZ は約３０ＭＨｚとなり、
零クロス周波数が１０ＭＨｚ程度以上の演算増幅器にお
いては利得余裕が十分でなくなってしまう。
【００３０】以上説明したように、従来の演算増幅器に
おいては電源電圧及び製造条件の変動により零点が現れ
る周波数ｆZ と第２の極が現れる周波数ｆZ と第２の極
が現れる周波数ｆP2が変動してしまう。このため、設計
時にこれらの変動を考慮しなければならず、設計の複雑
さ設計工数の増大を招くという問題があった。
おいては電源電圧及び製造条件の変動により零点が現れ
る周波数ｆZ と第２の極が現れる周波数ｆZ と第２の極
が現れる周波数ｆP2が変動してしまう。このため、設計
時にこれらの変動を考慮しなければならず、設計の複雑
さ設計工数の増大を招くという問題があった。
【００３１】更には、これらの変動を考慮して設計され
た演算増幅器は、考慮しないものと比較して、消費電力
及びトランジスタサイズが大きくなってしまい、この結
果集積回路全体の消費電力の増加及びチップ面積の増加
を招くという問題があった。
た演算増幅器は、考慮しないものと比較して、消費電力
及びトランジスタサイズが大きくなってしまい、この結
果集積回路全体の消費電力の増加及びチップ面積の増加
を招くという問題があった。
【００３２】
【課題を解決するための手段】本発明の演算増幅器は、
少なくとも、ゲート電極とソース電極とが接続され、カ
レントミラー回路の入力電流源となるディプリーション
型絶縁ゲート型電界効果トランジスタを有するバイアス
回路と、一対の絶縁ゲート型電界効果トランジスタが差
動対接続されてなる差動増幅回路と、前記差動増幅回路
の出力を入力端に受け出力端子に出力する出力回路と、
前記出力回路の出力端と入力端との間に設けられた位相
補償回路とを含み、前記差動増幅回路の動作電流および
前記出力回路の動作電流が前記カレントミラー回路によ
って決定される型の演算増幅器において、前記位相補償
回路は、位相補償容量とこの位相補償容量に直列接続さ
れた位相補償用のディプリーション型絶縁ゲート型電界
効果トランジスタとを含み、前記位相補償用ディプリー
ション型絶縁ゲート型電界効果トランジスタは、しきい
値電圧が、前記バイアス回路を構成するディプリーショ
ン型絶縁ゲート型電界効果トランジスタのしきい値電圧
と同一であり、ゲート電極の電位とソース電極の電位と
が同一であることを特徴とする。
少なくとも、ゲート電極とソース電極とが接続され、カ
レントミラー回路の入力電流源となるディプリーション
型絶縁ゲート型電界効果トランジスタを有するバイアス
回路と、一対の絶縁ゲート型電界効果トランジスタが差
動対接続されてなる差動増幅回路と、前記差動増幅回路
の出力を入力端に受け出力端子に出力する出力回路と、
前記出力回路の出力端と入力端との間に設けられた位相
補償回路とを含み、前記差動増幅回路の動作電流および
前記出力回路の動作電流が前記カレントミラー回路によ
って決定される型の演算増幅器において、前記位相補償
回路は、位相補償容量とこの位相補償容量に直列接続さ
れた位相補償用のディプリーション型絶縁ゲート型電界
効果トランジスタとを含み、前記位相補償用ディプリー
ション型絶縁ゲート型電界効果トランジスタは、しきい
値電圧が、前記バイアス回路を構成するディプリーショ
ン型絶縁ゲート型電界効果トランジスタのしきい値電圧
と同一であり、ゲート電極の電位とソース電極の電位と
が同一であることを特徴とする。
【００３３】
【実施例】次に、本発明の最適の実施例について図面を
参照して説明する。図１は本発明の第１の実施例の回路
図である。図１を参照すると、本実施例は、位相補償回
路を構成して抵抗として動作するＭＩＳトランジスタＮ
6 をＮチャネルディプリーション型とし、このＭＩＳト
ランジスタＮ6 のゲート電極とソース電極とを接続して
いるという点が、図３に示す従来の演算増幅器とは異な
っている。式，式および式から、ＭＩＳトランジ
スタＮ6のドレイン電極・ソース電極間インピーダンス
Ｒ6 は、
参照して説明する。図１は本発明の第１の実施例の回路
図である。図１を参照すると、本実施例は、位相補償回
路を構成して抵抗として動作するＭＩＳトランジスタＮ
6 をＮチャネルディプリーション型とし、このＭＩＳト
ランジスタＮ6 のゲート電極とソース電極とを接続して
いるという点が、図３に示す従来の演算増幅器とは異な
っている。式，式および式から、ＭＩＳトランジ
スタＮ6のドレイン電極・ソース電極間インピーダンス
Ｒ6 は、
【００３４】
【００３５】となる。ここでβ6 はＭＩＳトランジスタ
Ｎ6 の利得定数、ＶTDは、Ｎチャネルディプリーション
型ＭＩＳトランジスタのしきい値電圧である。
Ｎ6 の利得定数、ＶTDは、Ｎチャネルディプリーション
型ＭＩＳトランジスタのしきい値電圧である。
【００３６】次に、式，式，式および式を用い
てＭＩＳトランジスタのしきい値電圧の変動及び電源電
圧の変動が零点が現われる周波数ｆZ 及び第２の極が現
われる周波数ｆP2に及ぼす影響について説明する。 （１）電源電圧ＶDD及びＮチャネルＭＩＳトランジスタ
のしきい値電圧ＶTNの変動の影響。
てＭＩＳトランジスタのしきい値電圧の変動及び電源電
圧の変動が零点が現われる周波数ｆZ 及び第２の極が現
われる周波数ｆP2に及ぼす影響について説明する。 （１）電源電圧ＶDD及びＮチャネルＭＩＳトランジスタ
のしきい値電圧ＶTNの変動の影響。
【００３７】ＭＩＳトランジスタＮ3 の相互コンダクタ
ンスｇm3およびＭＩＳトランジスタＮ6 のドレイン電極
・ソース電極間のインピーダンスＲ6 共、電源電圧及び
ＮチャネルＭＩＳトランジスタの閾値電圧によらず、一
定である。従って、零点が現われる周波数ｆZ 、第２の
極が現われる周波数ｆP2共、電源電圧及びＮチャネルＭ
ＩＳトランジスタのしきい値電圧によらず一定となる。 （２）Ｎチャネルディプリーション型ＭＩＳトランジス
タのしきい値電圧ＶTDの変動の影響。 ＭＩＳトランジスタＮ3 の相互コンダクタンスｇm3はＶ
TDに比例して変動しＭＩＳトランジスタＮ6 のドレイン
電極・ソース電極間インピーダンスＲ6 は、ＶTDに反比
例して変動する。このため、式から明らかなように、
零点が現われる周波数ｆZ を無限大とするために１／ｇ
m3＝Ｒ6 となるように設計した場合、この関係はＶTDが
変動しても常に成立する。
ンスｇm3およびＭＩＳトランジスタＮ6 のドレイン電極
・ソース電極間のインピーダンスＲ6 共、電源電圧及び
ＮチャネルＭＩＳトランジスタの閾値電圧によらず、一
定である。従って、零点が現われる周波数ｆZ 、第２の
極が現われる周波数ｆP2共、電源電圧及びＮチャネルＭ
ＩＳトランジスタのしきい値電圧によらず一定となる。 （２）Ｎチャネルディプリーション型ＭＩＳトランジス
タのしきい値電圧ＶTDの変動の影響。 ＭＩＳトランジスタＮ3 の相互コンダクタンスｇm3はＶ
TDに比例して変動しＭＩＳトランジスタＮ6 のドレイン
電極・ソース電極間インピーダンスＲ6 は、ＶTDに反比
例して変動する。このため、式から明らかなように、
零点が現われる周波数ｆZ を無限大とするために１／ｇ
m3＝Ｒ6 となるように設計した場合、この関係はＶTDが
変動しても常に成立する。
【００３８】また、零点が現われる周囲数ｆZ と第２の
極が現われる周波数ｆP2とが一致するように設計した場
合、零点が現われる周波数ｆZ および第２の極が現われ
る周波数ｆP2共、ＶTDに比例して変動するため、ｆP2＝
ｆZ という関係はＶTDが変動しても常に成立する。
極が現われる周波数ｆP2とが一致するように設計した場
合、零点が現われる周波数ｆZ および第２の極が現われ
る周波数ｆP2共、ＶTDに比例して変動するため、ｆP2＝
ｆZ という関係はＶTDが変動しても常に成立する。
【００３９】このように、零点が現われる周波数ｆZ が
無限大となるよう設計する場合においても、また、零点
が現われる周波数ｆZ と第２の極が現われる周波数ｆP2
とが一致するよう設計する場合においても、これらの関
係が電源電圧及びＭＩＳトランジスタのしきい値電圧の
変動の影響を受けない演算増幅器となっている。
無限大となるよう設計する場合においても、また、零点
が現われる周波数ｆZ と第２の極が現われる周波数ｆP2
とが一致するよう設計する場合においても、これらの関
係が電源電圧及びＭＩＳトランジスタのしきい値電圧の
変動の影響を受けない演算増幅器となっている。
【００４０】次に、本発明の第２の実施例について説明
する。図２は本発明の第２の実施例の回路図である。図
２を参照すると、本実施例は、位相補償回路を構成し、
抵抗として動作するＭＩＳトランジスタＮ6 をＮチャネ
ルディプリーション型とし、そのゲート電極を、ソース
電極が低位電源端子２に接続されたＮチャネルＭＩＳト
ランジスタＮ7 のドレイン電極およびゲート電極と、ソ
ース電極が高位電源端子１に接続され、ゲート電極がＰ
チャネルＭＩＳトランジスタＰ5 のゲート電極に接続さ
れたＰチャネルＭＩＳトランジスタＰ6 のドレイン電極
に接続しているという点が、従来の演算増幅器および第
１の実施例とは異なっている。
する。図２は本発明の第２の実施例の回路図である。図
２を参照すると、本実施例は、位相補償回路を構成し、
抵抗として動作するＭＩＳトランジスタＮ6 をＮチャネ
ルディプリーション型とし、そのゲート電極を、ソース
電極が低位電源端子２に接続されたＮチャネルＭＩＳト
ランジスタＮ7 のドレイン電極およびゲート電極と、ソ
ース電極が高位電源端子１に接続され、ゲート電極がＰ
チャネルＭＩＳトランジスタＰ5 のゲート電極に接続さ
れたＰチャネルＭＩＳトランジスタＰ6 のドレイン電極
に接続しているという点が、従来の演算増幅器および第
１の実施例とは異なっている。
【００４１】図２に示した演算増幅器において、ＭＩＳ
トランジスタＮ6 のゲート電極の電位が、ＭＩＳトラン
ジスタＮ2 のドレイン電極の電位と等しくなるように、
ＭＩＳトランジスタＮ7 及びＰ6 のチャネル長およびチ
ャネル幅を決める。例えば、ＭＩＳトランジスタＮ7 の
チャネル長およびチャネル幅は、ＭＩＳトランジスタＮ
2 のチャネル長およびチャネル幅と同一とし、ＭＩＳト
ランジスタＰ6 のチャネル長はＭＩＳトランジスタＰ3
のチャネル長と同一とし、ＭＩＳトランジスタＰ6 のチ
ャネル幅はＭＩＳトランジスタＰ3のチャネル幅の１／
２とすることにより、第１に示した演算増幅器と同一の
効果が得られる。
トランジスタＮ6 のゲート電極の電位が、ＭＩＳトラン
ジスタＮ2 のドレイン電極の電位と等しくなるように、
ＭＩＳトランジスタＮ7 及びＰ6 のチャネル長およびチ
ャネル幅を決める。例えば、ＭＩＳトランジスタＮ7 の
チャネル長およびチャネル幅は、ＭＩＳトランジスタＮ
2 のチャネル長およびチャネル幅と同一とし、ＭＩＳト
ランジスタＰ6 のチャネル長はＭＩＳトランジスタＰ3
のチャネル長と同一とし、ＭＩＳトランジスタＰ6 のチ
ャネル幅はＭＩＳトランジスタＰ3のチャネル幅の１／
２とすることにより、第１に示した演算増幅器と同一の
効果が得られる。
【００４２】
【発明の効果】以上説明したように、本発明による演算
増幅器は、位相補償回路を構成して抵抗として動作する
ＭＩＳトランジスタをディプリーション型とし、そのゲ
ート電極とソース電極とが同電位となるように構成され
ている。このことにより、本発明によれば、電源電圧及
びＭＩＳトランジスタのしきい値電圧の変動の影響を受
けない安定した特性を有する演算増幅器が得られる。
増幅器は、位相補償回路を構成して抵抗として動作する
ＭＩＳトランジスタをディプリーション型とし、そのゲ
ート電極とソース電極とが同電位となるように構成され
ている。このことにより、本発明によれば、電源電圧及
びＭＩＳトランジスタのしきい値電圧の変動の影響を受
けない安定した特性を有する演算増幅器が得られる。
【図１】本発明の第１の実施例による演算増幅器の回路
図である。
図である。
【図２】本発明の第２の実施例による演算増幅器の回路
図である。
図である。
【図３】従来の演算増幅器の一例の回路図である。
【図４】演算増幅器における、入力信号周波数一利得特
性を示す図である。
性を示す図である。
１ 高位電源端子 ２ 低位電源端子 ３ 反転入力端子 ４ 非反転入力端子 ５ 出力端子
Claims (1)
- 【請求項１】 少なくとも、ゲート電極とソース電極と
が接続され、カレントミラー回路の入力電流源となるデ
ィプリーション型絶縁ゲート型電界効果トランジスタを
有するバイアス回路と、 一対の絶縁ゲート型電界効果トランジスタが差動対接続
されてなる差動増幅回路と、 前記差動増幅回路の出力を入力端に受け出力端子に出力
する出力回路と、 前記出力回路の出力端と入力端との間に設けられた位相
補償回路とを含み、 前記差動増幅回路の動作電流および前記出力回路の動作
電流が前記カレントミラー回路によって決定される型の
演算増幅器において、 前記位相補償回路は、位相補償容量とこの位相補償容量
に直列接続された位相補償用のディプリーション型絶縁
ゲート型電界効果トランジスタとを含み、 前記位相補償用ディプリーション型絶縁ゲート型電界効
果トランジスタは、しきい値電圧が、前記バイアス回路
を構成するディプリーション型絶縁ゲート型電界効果ト
ランジスタのしきい値電圧と同一であり、ゲート電極の
電位とソース電極の電位とが同一であることを特徴とす
る演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257367A JP3057840B2 (ja) | 1991-10-04 | 1991-10-04 | 演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3257367A JP3057840B2 (ja) | 1991-10-04 | 1991-10-04 | 演算増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102754A JPH05102754A (ja) | 1993-04-23 |
| JP3057840B2 true JP3057840B2 (ja) | 2000-07-04 |
Family
ID=17305405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3257367A Expired - Lifetime JP3057840B2 (ja) | 1991-10-04 | 1991-10-04 | 演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057840B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6320639B1 (en) | 1996-03-11 | 2001-11-20 | Canon Kabushiki Kaisha | Liquid crystal device and process for production thereof |
-
1991
- 1991-10-04 JP JP3257367A patent/JP3057840B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102754A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004164A (en) | Compensating current source | |
| US4661779A (en) | Operational amplifier | |
| US5568089A (en) | Fully differential amplifier including common mode feedback circuit | |
| US7002409B1 (en) | Compensation circuit for amplifiers having multiple stages | |
| JPH0113766B2 (ja) | ||
| EP0643478B1 (en) | Cascode circuit operable at a low working voltage and having a high output impedance | |
| JP3534375B2 (ja) | 差動回路を含む電子回路 | |
| US4667164A (en) | Frequency response amplifier | |
| JPH0559605B2 (ja) | ||
| US6043718A (en) | Temperature, supply and process-insensitive signal-controlled oscillators | |
| US4315223A (en) | CMOS Operational amplifier with improved frequency compensation | |
| US4524327A (en) | Operational amplifier | |
| JPH0235485B2 (ja) | ||
| JP4674299B2 (ja) | 反転増幅器及びこれを有する水晶発振器 | |
| US5168180A (en) | Low frequency filter in a monolithic integrated circuit | |
| JP3057840B2 (ja) | 演算増幅器 | |
| US4996499A (en) | Amplitude stabilized oscillator amplifier | |
| US4197511A (en) | Linear load MOS transistor circuit | |
| JPH07162237A (ja) | 発振回路 | |
| US5317280A (en) | High impedance circuit using PFET | |
| US6031416A (en) | First and second order CMOS elementary cells for time-continuous analog filters | |
| JP3113420B2 (ja) | Ｇｍ−Ｃフィルタ | |
| JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
| JPH06152272A (ja) | 定電流回路 | |
| JP2718378B2 (ja) | 半導体増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000321 |