CN116895320A - 用于复制电流的器件 - Google Patents

用于复制电流的器件 Download PDF

Info

Publication number
CN116895320A
CN116895320A CN202310349598.4A CN202310349598A CN116895320A CN 116895320 A CN116895320 A CN 116895320A CN 202310349598 A CN202310349598 A CN 202310349598A CN 116895320 A CN116895320 A CN 116895320A
Authority
CN
China
Prior art keywords
node
amplifier
current
mos transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310349598.4A
Other languages
English (en)
Inventor
V·米卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
STMicroelectronics Alps SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Grenoble 2 SAS, STMicroelectronics Alps SAS filed Critical STMicroelectronics Grenoble 2 SAS
Publication of CN116895320A publication Critical patent/CN116895320A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45096—Indexing scheme relating to differential amplifiers the difference of two signals being made by, e.g. combining two or more current mirrors, e.g. differential current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45098—Two current mirrors coupled in a subtracting configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45344—At least one of the AAC sub-circuits being a current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

在一个实施例中，一种器件包括被配置为接收第一电流的输入节点，被配置为提供由第一电流确定的第二电流的输出节点，具有连接到输入节点的第一端子和耦合到被配置为接收第一电源电压的第一节点的第二端子的第一电阻器，具有连接到第一节点的源极和耦合到器件的输出节点的漏极的第一MOS晶体管，具有连接到第一MOS晶体管的栅极的第一端子的第二电阻器，被配置为在第二电阻器的第二端子上提供偏置电压的偏置电路，以及连接在输入节点与第一MOS晶体管的栅极之间的第一电容器。

Description

用于复制电流的器件
相关申请的交叉引用
本申请要求于2022年4月6日提交的第2203131号法国申请的权益，该申请通过引用并入本文。
技术领域
本公开总体上涉及电子电路和电子器件，并且更具体地涉及用于复制电流的电子电路和器件。
背景技术
已知用于复制电流的器件，诸如用MOS晶体管(“金属氧化物半导体”晶体管)实现的电流镜。这些已知器件在输入节点上接收输入电流，并且在输出节点上提供输出电流，使得输出电流是输入电流的映像(image)。换言之，输出电流由输入电流确定。例如，输出电流与输入电流成比例，例如相等。
在这些已知器件中，输入电流值的修改会导致输出电流值的对应修改。
发明内容
实施例解决了用于复制电流的已知器件的所有或一些缺点。
例如，在用于复制电流的已知器件中，当输出电流用于对电容元件充电或放电时，当输入电流值发生修改时，输出电流值的对应修改可相对于输入电流值的修改延迟。例如，优选的是，减小输入电流的修改与输出电流的对应修改之间的延迟。
一个实施例解决了用于复制电流的已知器件的所有或一些缺点。
一个实施例提供了一种器件，该器件包括：
被配置为接收第一电流的输入节点；
被配置为提供由第一电流确定的第二电流的输出节点；
具有连接到输入节点的第一端子和耦合到第一节点的第二端子的第一电阻器，第一节点被配置为接收第一电源电压；
具有连接到第一节点的源极和耦合到该器件的输出节点的漏极的第一MOS晶体管；
具有连接到第一MOS晶体管的栅极的第一端子的第二电阻器；
被配置为在第二电阻器的第二端子上提供偏置电压的偏置电路；以及
连接在输入节点与第一MOS晶体管的栅极之间的第一电容器。
根据一个实施例，第一晶体管的漏极连接到输出节点。
根据一个实施例，该器件还包括具有与第一MOS晶体管的沟道相同类型的沟道的第二MOS晶体管，第二MOS晶体管将第一MOS晶体管的漏极耦合到输出节点并且与第一MOS晶体管串联连接。
根据一个实施例，偏置电路包括具有与第一MOS晶体管的沟道相同类型的沟道的第三MOS晶体管，第三MOS晶体管具有彼此连接的漏极和栅极、以及连接到第一节点的源极，第三MOS晶体管的栅极连接到第二电阻器的第二端子。
根据一个实施例，第三MOS晶体管与第一电阻器串联连接。
根据一个实施例，第三MOS晶体管的漏极连接到第一电阻器的第二端子。
根据一个实施例，偏置电路还包括与第三MOS晶体管串联连接的电流源。
根据一个实施例，第一电阻器的第二端子连接到第一节点。
根据一个实施例，偏置电路还包括连接在第三MOS晶体管的栅极与第一节点之间的第二电容器。
一个实施例提供了一种放大器，例如跨导放大器，该放大器包括：
如前所述的第一器件；
如前所述的第二器件，第二器件的输出节点耦合、优选地连接到放大器的输出节点；
差分对，该差分对包括：
-具有耦合、优选地连接到第一器件的输入节点的第一导电节点和连接到放大器的第一输入的栅极的第一MOS晶体管，以及
-具有与差分对的第一MOS晶体管的沟道相同类型的沟道的第二MOS晶体管，第二MOS晶体管具有耦合、优选地连接到第二器件的输入节点的第一导电节点、以及连接到放大器的第二输入的栅极；以及
用于偏置差分对的电流源，电流源具有耦合、优选地连接到差分对的第一MOS晶体管和第二MOS晶体管中的每个的第二导电端子的端子、以及耦合、优选地连接到被配置为接收第二电源电势的节点的另一端子。
一个实施例提供了一种放大器，该放大器包括：
如前所述的第一器件；
如前所述的第二器件，第二器件的输出节点耦合、优选地连接到放大器的输出节点；
差分对，该差分对包括：
-具有耦合、优选地连接到第一器件的输入节点的第一导电节点和连接到放大器的第一输入的栅极的第一MOS晶体管，以及
-具有与差分对的第一MOS晶体管的沟道相同类型的沟道第二MOS晶体管，第二MOS晶体管具有耦合、优选地连接到第二器件的输入节点的第一导电节点、以及连接到放大器的第二输入的栅极；以及
用于偏置差分对的电流源，电流源具有耦合、优选地连接到差分对的第一MOS晶体管和第二MOS晶体管中的每个的第二导电端子的端子、以及耦合、优选地连接到被配置为接收第二电源电势的节点的另一端子。
根据一个实施例，放大器还包括辅助放大器，例如辅助跨导放大器，该辅助放大器具有耦合、优选地连接到差分对的第一MOS晶体管的栅极的第一输入、耦合、优选地连接到差分对的第二晶体管的栅极的第二输入、以及耦合、优选地连接到放大器的输出节点的输出。
根据一个实施例，第一器件的偏置电路也是第二器件的偏置电路。
根据一个实施例，放大器还包括第一电路，第一电路耦合到第一器件的输出节点、放大器的输出节点和被配置为接收第二电源电势的节点，其中第一电路被配置为接收第一器件的第二电流并且向放大器的输出节点提供与该第二电流成比例的电流。
根据一个实施例，放大器适于在放大器的输入与放大器的输出节点之间实现跨阻函数。
附图说明
上述特征和优点以及其他特征和优点将在以下具体实施例的描述中详细描述，具体实施例通过参考附图进行说明而非限制，在附图中：
图1示出了包括用于复制电流的已知器件的跨导放大器的示例的电路；
图2示出了根据一个实施例的包括用于复制电流的器件的跨导放大器的电路；
图3用波形示出了根据一个实施例的图2的放大器的操作；
图4示出了用于复制电流的器件的替代实施例；
图5示出了用于复制电流的器件的另一替代实施例；以及
图6示出了根据另一替代实施例的包括用于复制电流的器件的类似于图2的跨导放大器的电路。
具体实施方式
在不同附图中，相似的特征由相似的附图标记指定。特别地，不同实施例中公共的结构和/或功能特征可以具有相同的附图标记，并且可以具有相同的结构、尺寸和材料特性。
为了清楚起见，仅详细说明和描述了有助于理解本文中描述的实施例的操作和元件。特别地，包括用于复制电流的器件的已知电路未详细描述，所描述的实施例与这些已知电路兼容。
除非另有说明，否则当参考连接在一起的两个元件时，这表示除了导体之外没有任何中间元件的直接连接，当参考耦合在一起的两个元件时，这表示这两个元件可以连接，或者它们可以经由一个或多个其他元件耦合。
在以下公开中，除非另有说明，否则当参考绝对位置限定符(诸如术语“前面”、“后面”、“顶部”、“底部”、“左侧”、“右侧”等)、或参考相对位置限定符(诸如术语“上方”、“下方”、“较高”、“较低”等)、或参考取向限定符(诸如“水平”、“竖直”等)时，参考图中所示的取向。
除非另有规定，否则表达“大约”、“近似”、“基本上”和“在……数量级”表示在10％以内，优选地在5％以内。
在以下描述中，除非另有规定，否则当参考MOS晶体管的栅极时，这表示MOS晶体管的前栅极。
图1示出了包括用于复制电流的已知器件的跨导放大器AMP的示例的电路。
放大器AMP包括输入节点IN1、输入节点IN2和输出节点OUT。放大器AMP被配置为在其输出节点OUT上提供表示其节点IN1与IN2之间的电压差的电流Iout。
放大器AMP包括差分对Diff。差分对Diff包括MOS晶体管D1和MOS晶体管D2。晶体管D1的栅极连接到输入节点IN1。晶体管D2的栅极连接到输入节点IN2。
放大器AMP包括电流源100。电流源100将被配置为接收电源电压VDD的节点102耦合到晶体管D1和D2中的每个的导电端子。电流源100被配置为偏置差分对Diff，并且更具体地偏置晶体管D1和D2。
放大器AMP包括用于复制电流的器件104和用于复制电流的器件106。优选地，器件104与器件106相同。
器件104、106分别具有分别耦合、优选地分别连接到相应晶体管D1、D2的导电端子的输入节点104i、106i，晶体管D1、D2的另一导电端子分别耦合、优选地分别连接到电流源100。节点104i被配置为从差分对Diff接收输入电流I1，节点106i被配置为从差分对接收输入电流I2。器件104、106分别具有分别被配置为分别提供输出电流I3、I4的输出节点104o、106o。电流I3、I4分别由相应电流I1、I2确定。器件104、106分别将差分对Diff(例如，相应晶体管D1、D2)耦合到被配置为接收电源电压VSS的节点108。
更一般地，差分对Diff包括由输入节点IN1控制的第一分支和由输入节点IN2控制的第二分支，该第一分支将电流源100耦合到器件104并且向器件104提供电流I1，该第二分支将电流来源100耦合到器件106并且向器件106提供电流I2。
器件104、106的输入节点104i、106i分别耦合、优选地分别连接到相应晶体管D1、D2的导电端子，晶体管D1、D2的另一导电端子分别耦合、优选地分别连接到电流源100。节点104i被配置为从差分对Diff接收输入电流I1，并且节点106i被配置为从差分对Diff接收输入电流I2。
在图1的示例中，电源电压VDD高于电源电压VSS，电压VSS例如为地。在这样的示例中，晶体管D1和D2例如是PMOS晶体管，或者换言之，是具有P型沟道的MOS晶体管。因此，晶体管D1和D2使其相应源极耦合、优选地连接到电流源100，并且使其相应漏极耦合、例如连接到相应节点104i和106i。
在图1的示例中，器件104和106是电流控制的电流源CCCS，例如电流镜，其由接收器件的输入电流的第一电流源110和由第一电流源100控制并且提供器件的输出电流的第二电流源112示意性地表示。例如，器件104、106的电流源110分别将节点104i、106i耦合到节点108，器件104、106的电流源112分别将节点108耦合到节点104o、106o。例如，器件104、106的电流源112分别被配置为输送电流I3、I4，电流I3和I4分别具有由分别流过器件104、106的电流源100的电流I1、I2的值控制的值。
器件106的输出节点106o耦合、优选地连接到放大器AMP的输出节点OUT。换言之，节点106o耦合到节点OUT，使得电流I4被提供给节点OUT。
器件104的输出节点104o耦合到放大器AMP的输出节点OUT。换言之，节点104o耦合到节点OUT，使得由电流I3确定的电流I5被提供给节点OUT。电流I5例如与电流I3成比例、优选地相等。
因此，电流Iout由电流I5与I4之间的差值确定。电流Iout被提供给连接到输出节点OUT的负载(未示出)，例如包括将节点OUT耦合到节点108的电容元件的负载。
放大器AMP包括将节点104o耦合到节点OUT的电路114。电路114被配置为从器件104接收电流I3并且向节点OUT提供电流I5，电流I5由电流I3确定。更具体地，电路114耦合到节点104o、102和OUT。
在图1的示例中，器件114是电流镜，其由电流I3流过其端子的第一电流源116和由电流源116控制(从而由电流I3控制)的第二电流源118示意性地表示，并且将电流I5提供给节点OUT。例如，电流源116将节点104o耦合到节点102，电流源118将节点102耦合到节点OUT。
在放大器AMP中，当电压阶跃被施加在输入IN1与IN2之间时，输出节点OUT上的电压的对应修改的转换速率受到节点OUT的电容值以及跨节点IN1和IN2的电压与电流Iout之间的跨导增益gm的值的限制。此外，放大器AMP的带宽也受到节点OUT的电容值和跨导增益gm的值的限制。
在器件104和106中，电流I3、I4分别等于K*I1、K*I2，K是比例系数。放大器AMP的转换速率和带宽可以通过增加系数K的值来增加。然而，这增加了器件104和106所占据的表面以及放大器AMP的功耗。
本公开提供了一种用于复制电流的器件，其中该器件的输入电流的修改导致该器件的输出电流的对应修改，该对应修改比接收其输入电流的相同修改并且具有大小与所提供的器件的晶体管的大小相似或相等的晶体管的已知电流镜中快。
为了实现这一目标，所公开的用于复制电流的器件包括第一电阻器，该第一电阻器的一个端子连接到所公开的器件的输入节点，另一端子连接到被配置用于接收电源电压的第一节点。所公开的器件的输出电流流过MOS晶体管(在以下公开中表示为M2)。晶体管M2具有连接到第一节点的源极、耦合、例如连接到所公开的器件的输出节点的漏极、以及通过电容器耦合到所公开的器件的输入节点的栅极。所公开的器件还包括偏置电路，该偏置电路向通过第二电阻器耦合到MOS晶体管M2的栅极的第二节点提供偏置电压。将所公开的器件的输入节点耦合到MOS晶体管M2的栅极的电容器优选地不同于固有电容或寄生电容。
因此，当由所公开的器件的输入节点接收的电流的修改发生时，例如，与输入电流的值的增加或减小相对应的瞬态事件，该电流修改由第一电阻器转换为所公开的器件的输入节点上的对应电压修改，并且通过电容器在晶体管M2的栅极上传输，从而导致跨MOS晶体管M2的电流的对应修改。在输入和输出电流的修改期间，或者换言之，在瞬态事件期间，跨第二电阻器的电压不为零，并且在器件的输入和输出电流恒定的稳态下为零。
图2示出了根据一个实施例的包括用于复制电流的器件的跨导放大器AMP1的电路。
放大器AMP1类似于放大器AMP，并且仅详细描述这两个放大器之间的差异。
更具体地，放大器AMP1与放大器AMP的不同之处在于，放大器AMP的器件104、106分别被用于复制电流的器件1041、1061替换。优选地，器件1041和1061是相同的。
分别类似于器件104、106，器件1041、1061具有被配置为分别从差分对Diff接收输入电流I1、I2的输入节点1041i和被配置为分别提供电流I3、I4的输出节点1041o、1061o。
因此，在放大器AMP1中，节点1041i连接到由输入IN1控制的差分对Diff的分支，节点1061i连接到由输入IN2控制的差分对Diff的分支。此外，节点1061o耦合、优选地连接到放大器AMP1的节点OUT，使得电流I4被提供给节点OUT。节点1041o耦合、优选地连接到电路114以向电路114提供电流I3，电路114继而向节点OUT提供电流I5。
器件1041和1061中的每个包括两个电阻器RA和RS、电容器C和MOS晶体管M2。
器件1041、1061的晶体管M2的源极分别连接到节点108。器件1041、1061的晶体管M2的漏极分别耦合到器件1041、1061的节点1041o、1061o。
更具体地，在一个实施例中，如图2所示，器件1041、1061的晶体管M2的漏极分别连接到器件1041、1061的节点1041o、1061o。
在图2的示例中，由于电压VDD高于电压VSS，因此器件1041的节点1041i和1041o上的电压以及器件1061的节点1061i和1061o上电压高于电压VSS。因此，每个器件1041、1061的晶体管M2是NMOS晶体管，或者换言之，是具有N型沟道的MOS晶体管。
器件1041、1061的电容器C分别将输入节点1041i、1061i耦合到器件1041、1061的晶体管M2的栅极。电容器C可以使用一个或多个电容性组件来实现。
器件1041、1061的电阻器RA的第一端子分别连接到器件1041、1061的输入节点1041i、1061i。器件1041、1061的电阻器RA的第二端子分别耦合到节点108。电阻器RA可以使用一个或多个电阻性组件来实现。
器件1041、1061的电阻器RS的第一端子分别连接到器件1041、1061的晶体管M2的栅极，器件1041、1061的电阻器RS的第二端子分别被配置为从器件1041、1061的偏置电路200接收偏置电压。电阻器RS可以使用一个或多个电阻性组件来实现。
每个器件1041和1061的偏置电路200包括MOS晶体管M1，该MOS晶体管M1具有与MOS晶体管M2中的沟道相同类型的沟道。器件1041、1061的晶体管M1的栅极分别连接到器件1041、1061的电阻器RS，并且更具体地连接到电阻器RS的与电阻器RS的连接到相应器件1041、1061的晶体管M2的栅极的端子相对的端子。此外，每个晶体管M1的栅极和漏极彼此连接。换言之，每个晶体管M1是二极管安装的。
在一个实施例中，如图2所示，器件1041、1061的偏置电路200分别将器件1041、1061的电阻器RA耦合到节点108。
更具体地，在图2所示的实施例中，器件1041、1061的晶体管M1分别与器件1041、1061的电阻器RA串联连接。例如，器件1041、1061的晶体管M1的互连的漏极和栅极分别连接到电阻器RA，并且更具体地连接到电阻器RA的与电阻器RA的连接到相应节点1041i、1061i的端子相对的端子。
图3用波形示出了根据一个实施例的图2的放大器AMP1的操作。
更具体地，在图3中：
-波形300示出了放大器AMP1中的电流Iout随时间t的变化；
-波形302示出了放大器AMP中的电流Iout随时间t的变化，其中器件104和106类似于相应器件1041和1061，不同之处在于，省略了电阻器RA、电阻器RS和电容器C；
-波形304示出了放大器AMP1的器件1401的晶体管M2的栅极上的电压随时间t的变化；
-波形306示出了放大器AMP的器件104的晶体管M2的栅极上的电压随时间t的变化，其中器件104类似于器件1041，不同之处在于，省略了电阻器RA、电阻器RS和电容器C；
-波形308示出了放大器AMP1的器件1601的晶体管M2的栅极上的电压随时间t的变化；以及
-波形310示出了放大器AMP的器件106的晶体管M2的栅极上的电压随时间t的变化，其中器件106类似于器件1061，不同之处在于，省略了电阻器RA、电阻器RS和电容器C。
在图3中，在连续的时刻t0与t1之间，放大器AMP和AMP1处于相同稳态，每个放大器AMP、AMP1的输入IN1与IN2之间的电压是恒定的，每个放大器AMP、AMP1的电流Iout是恒定的并且由输入IN2与IN1之间的电压确定。
在时刻t1，电压阶跃被施加在输入IN1与IN2之间。在图3的示例中，电压阶跃对应于输入IN2上的电压的增加，而输入IN1上的电压没有被修改。这导致电流I1的增加和电流I2的减小。
在放大器AMP中，电流I1的增加导致跨器件104的晶体管M1的电压的增加，从而导致该器件104的晶体管M2的栅极上的电压的增加。相反，电流I2的减小导致跨器件106的晶体管M1的电压的减小，从而导致该器件106的晶体管M2的栅极上的电压的减小。由此可知，电流I3增加，电流I4减小，从而导致放大器AMP的电流Iout的阶跃增加。
同样的情况发生在放大器AMP1中，但是，由于器件1041和1061的电阻器RA，节点1041i上的电压增加高于放大器AMP的节点104i上的电压增加，并且节点1061i上电压减小高于放大器AMP的节点106i上的电压减小。此外，当节点1041i和1061i上的电压变化由电容器C传输到相应器件1041和1061的晶体管M2的栅极时，器件1041中晶体管M2的栅上的电压的增加(参见曲线304)比器件104中(参见曲线306)高，并且器件1061中晶体管M2的栅极上的电压的减小(参见曲线308)比器件106中(参见曲线310)高。结果，放大器AMP1中的电流Iout的增加(参见曲线300)比放大器AMP中(参见曲线302)高。
从时刻t1开始，器件1041、1061的晶体管M2的栅极上的电压分别减小、增加，直到分别等于器件104、106的晶体管M2的栅极上的电压，其速率至少部分由电容器C的值确定。换言之，从时刻t1开始，器件1041、1061的晶体管M2的栅极上的电压分别减小、增加，直到器件1041、1061分别处于稳态。
因此，当输入IN1与IN2之间的电压的修改导致电流Iout的增加时，连接到放大器AMP1的节点OUT的电容性负载比该负载连接到放大器AMP的节点OUT时充电得更快。
在时刻t1之后的时刻t2，新的电压阶跃被施加在输入IN1与IN2之间。在图3的示例中，该电压阶跃对应于输入IN2上的电压的减小，而输入IN1上的电压没有被修改。这导致电流I1的减小和电流I2的增加。
在放大器AMP中，电流I2的增加导致跨器件106的晶体管M1的电压的增加，从而导致该器件106的晶体管M2的栅极上的电压的增加。相反，电流I1的减小导致跨器件104的晶体管M1的电压减小，从而导致该器件104的晶体管M2的栅极上的电压的减小。由此可知，电流I4增加，电流I3减小，从而导致放大器AMP的电流Iout的减小。
同样的情况发生在放大器AMP1中，但是，由于电阻器RA，节点1061i上的电压增加高于节点106i上的电压增加，并且节点1041i上的电压减小高于节点104i上的电压减小。当节点1041i和1061i上的电压变化由电容器C传输到相应器件1041和1061的晶体管M2的栅极时，器件1061中晶体管M2的栅极上的电压增加(参见曲线308)比器件106中(参见曲线310)高，并且器件1041中晶体管M2的栅极上的电压减小(参见曲线304)比器件104中(参见曲线306)高。结果，放大器AMP1中的电流Iout的减小(参见曲线300)比放大器AMP中(参见曲线302)高。
从时刻t2开始，器件1061、1041的晶体管M2的栅极上的电压分别减小、增加，直到分别等于器件106、104的晶体管M2的栅极上的电压，其速率至少部分由电容器C的值确定。换言之，从时刻t2开始，器件1061、1041的晶体管M2的栅极上的电压分别减小、增加，直到器件1061、1041分别处于稳态。
因此，当输入IN1与IN2之间的电压的修改导致电流Iout的减小时，连接到放大器AMP1的节点OUT的电容性负载比该负载连接到放大器AMP的节点OUT时放电得更快。
因此，相对于放大器AMP的转换速率，器件1041和1061允许增加放大器AMP1的转换速率。相对于放大器AMP的增益，器件1041和1061还允许增加放大器AMP1在中频带的增益，同时保持放大器AMP1在低频带中的增益、或者说DC增益与放大器AMP的相比不变。
此外，与放大器AMP的相比，器件1041和1061允许在瞬态事件期间增加跨导增益gm。
图4示出了放大器AMP1的器件1041的替代实施例，可以理解，当图4的器件1041替换图2的器件1041时，图2的器件1061也被替换为与图4的器件1041类似或相同的器件1061。
更具体地，与图2的器件1041相比，图4的器件1041还包括将晶体管M2的漏极耦合到节点1401o的MOS晶体管M2b。晶体管M2b具有与晶体管M2中的沟道相同类型的沟道。晶体管M2和M2b串联连接在节点108与1041o之间。例如，晶体管M2b的源极连接到晶体管M2的漏极，并且晶体管M2b的漏极连接到节点1401。
晶体管M2b的栅极被配置为接收偏置电压Vb，使得晶体管M2b在饱和状态下操作。
与图2的器件1041中的输出阻抗相比，晶体管M2b允许增加图4的器件1041的输出阻抗。增加器件1041的输出阻抗允许增加放大器AMP1的增益。晶体管M2和M2b例如构成共源共栅结构。
在一个实施例中，如图4所示，器件1041还包括具有与晶体管M2b中的沟道相同类型的沟道的MOS晶体管M1b。晶体管M1b将晶体管M1耦合到电阻器RA，并且使其栅极连接到晶体管M2b的栅极，或者换言之，连接到节点400，节点400连接到晶体管M2b的栅极并且被配置为接收电压Vb。晶体管M1b与晶体管M1串联连接。晶体管M1b是二极管安装的，其栅极和漏极彼此连接。例如，晶体管M1b的源极连接到晶体管M1的漏极，并且晶体管M1b的漏极连接到节点1041i。
图5示出了放大器AMP1的器件1041的另一替代实施例，可以理解，当图5的器件1041替换图2的器件1041时，图2的器件M2b也被替换为与图5的器件1041类似或相同的器件1061。
图5的器件1041类似于图4的器件，这里仅描述这些器件之间的差异。
为了避免跨图4的器件1041的晶体管M1b的电压降，这涉及节点1041i上的更高电压来确保图4的器件1041中的晶体管M1b和M1在饱和状态下操作，在图5的器件1041中，晶体管M1b被省略，并且晶体管M1连接到电阻器RA。在图5的器件1041中，晶体管M1b被替换为偏置电路500，偏置电路500被配置为偏置晶体管M2b的栅极。偏置电路500被配置为向晶体管M2b的栅极提供偏置电压Vb。
根据一个实施例，如图5所示，电路500包括电流源502和串联在电流源502与节点108之间的两个MOS晶体管M3和M4。例如，晶体管M3的源极连接到晶体管M4的漏极，晶体管M4的源极连接到节点108。
晶体管M3和M4具有与晶体管M2和M2b的沟道相同类型的沟道。例如，晶体管M3的尺寸与图4的晶体管M1b的尺寸相同，并且晶体管M4的尺寸与晶体管M1的尺寸相同。
电流源502连接在节点102与晶体管M3之间。例如，电流源502具有连接到节点102的第一端子和连接到晶体管M3的漏极的第二端子。例如，电流源502被配置为输送电流，该电流具有由放大器AMP1(图2)的电流源100输送的电流的值的一半的值。
晶体管M3和M4均是二极管安装的，晶体管M3的漏极连接到晶体管M3的栅极，并且晶体管M4的漏极连接到晶体管M4的栅极。
晶体管M3的栅极连接到晶体管M2b的栅极。
电容器(图5中未示出)可以连接在晶体管M2b的栅极与节点108之间。
尽管已经结合图5描述了电路500的一个特定实施例，但本领域技术人员能够实现在晶体管M2b的栅极上提供电压Vb的其他偏置电路500，例如，使用连接到晶体管M2b栅极并且被配置为输送电压Vb的电压发生器。
此外，当图2的放大器AMP1的器件1041和1061如关于图5所述来实现时，这两个器件1041、1061可以共享相同偏置电路500，或者，换言之，器件1401的偏置电路500也可以是器件1601的偏置电路。
图6示出了根据另一替代实施例的类似于图2的跨导放大器AMP1的电路，放大器AMP1包括用于复制电流的两个器件。
更具体地，图6的放大器AMP1与图2的放大器AMP1的不同之处在于其器件1041和1061的实现。图6的器件1041和1061类似于图2的器件，这里仅描述这些器件之间的差异。
更具体地，与前面描述的器件1041和1061相比，在图6的器件1041和1061中的每个中，偏置电路200被替换为偏置电路201。
在图6所示的实施例中，器件1041的偏置电路201也是器件1061的偏置电路，或者换言之，器件1041和1061二者共享同一偏置电路201。然而，在未示出的替代实施例中，每个器件1041、1061具有其自己的专用偏置电路201。
器件1041的偏置电路201被配置为在器件1041的电阻器RS的与电阻器RS的连接到器件1041的晶体管M2的栅极的端子相对的端子上向器件1041的电阻器RS提供偏置电压。在图6的实施例中，偏置电路201还在器件1061的电阻器RS的与电阻器RS的连接到器件1061的晶体管M2的栅极的端子相对的端子上向器件1061的电阻器RS提供偏置电压。然而，在替代实施例(未示出)中，器件1041包括被配置为向器件1041的电阻器RS提供偏置电压的偏置电路201，并且器件1061包括被配置为向器件1061的电阻器RS提供偏置电压的另一偏置电路201。
根据一个实施例，偏置电路201如同偏置电路200地包括MOS晶体管M1，其具有与MOS晶体管M2中的沟道相同类型的沟道。电路201的晶体管M1的栅极和漏极彼此连接，或者换言之，晶体管M1是二极管安装的。晶体管M1的源极连接到节点108。器件1041的电路201的晶体管M1的栅极连接到器件1041的电阻器RS，并且更具体地连接到电阻器RS的与电阻器RS的连接到器件1041的晶体管M2的栅极的端子相对的端子。在其中器件1041和1061共享相同偏置电路201的图6所示的实施例中，晶体管M1的栅极也连接到器件1061的电阻器RS，并且更具体地连接到电阻器RS的与电阻器RS的连接到器件1061的晶体管M2的栅极的端子相对的端子。
与器件1041的偏置电路200相比，电路1041的偏置电路201没有与器件1041的电阻器RA串联连接。更具体地，器件1041、1061的偏置电路的晶体管M1没有分别与该器件的电阻器RA串联连接。而是，每个器件1041、1061的电阻器RA连接到节点108。
偏置电路201还包括电流源600。电流源600与晶体管M1串联连接。电流源600将晶体管M1的漏极耦合到节点102。例如，源600的第一端子连接到节点102，并且第二端子耦合、例如连接到晶体管M1的漏极，如图6所示。例如，电流源600被配置为输送具有由电流源100输送的电流的值的一半的值的电流。
电容器C1可以连接在晶体管M1的栅极与节点108之间。在替代示例中，省略了电容器C1。
在图6的实施例中，由于晶体管M1没有与电阻器RA串联连接，因此由于IN1与IN2之间的电压变化而导致的跨电阻器RA的电压降可以更高，同时确保了D1和D2仍在饱和状态下操作，例如以较低的共模电压。与先前描述的器件1041和1061相比，这允许晶体管M2的栅极上的电压的更高的增加或减小，从而对瞬态事件做出更快的响应。此外，由于所有输入瞬态电流都用于增加晶体管M2的栅极电压，因此对瞬态事件的响应进一步增加。
在图6的每个器件1041、1061中，器件的输出电流的AC分量或瞬态分量由器件的输入电流的AC分量确定。然而，图6的每个器件1041、1061的输出电流的DC分量或稳态分量不是由器件的输入电流的DC值确定的，而是由偏置电路201确定的。换言之，图6的每个器件1041、1061允许将在其输入节点上接收的瞬态或AC电流复制到其输出节点，但其输出电流的稳态或DC值不是由其输入电流的稳态值或DC值确定的，而是由偏置电路201确定的。
因此，当图6的器件1041和1061在放大器AMP1中实现时，由于辅助放大器AMP3，电流Iout的DC值或稳态值由IN1与IN2之间的输入电压的DC值和稳态值确定。
偏置放大器AMP3(例如，跨阻放大器)是放大器AMP1的一部分。放大器AMP3具有连接到输入IN1的输入、连接到输入IN2的另一输入、以及连接到节点OUT的输出。偏置放大器AMP3被配置为基于节点IN1与IN2之间的电压的稳态值或DC分量来确定电流Iout的稳态值或DC值。
尽管在图6的示例中，每个器件1041、1061的晶体管M2的漏极分别连接到器件的输出节点1041o、1061o，但在替代示例(未示出)中，器件1041、1061还可以分别包括晶体管M2b，如先前关于图5所述。
在这种情况下，在每个器件1041、1061中，晶体管M2通过晶体管M2b耦合到器件的输出节点，如前面关于图5所述。此外，器件1041和1061中的每个可以包括其自己的电路500，电路500用于偏置其晶体管M2b的栅极，或者替代地，仅一个电路500在两个器件1041与1061之间被共享，并且偏置这两个器件1041和1061的晶体管M2b的栅极。
替代地，当器件1041、1061的晶体管M2分别通过对应晶体管M2b耦合到节点1041o、1061o时，代替提供偏置电路500的器件的偏置电路201还包括关于图5所述的晶体管M3，此晶体管M3与晶体管M1和电流源600串联连接。晶体管M3是二极管安装的，并且其栅极连接到晶体管M2b的栅极。在该替代方案中，偏置电路201还允许偏置晶体管M2b的栅极。器件1041和1061中的每个可以包括其自己的电路201，电路201用于偏置其两个晶体管M2和M2b的栅极，或者器件1041与1061可以共享仅一个电路201以偏置其晶体管M2和M2b。
在所有上述实施例中，放大器AMP1优选地用作跨阻放大器。然而，放大器AMP1也可以用作比较器。在最后一种情况下，当器件1041和1061的晶体管M2均被包括晶体管M1的对应电路200偏置时，磁滞功能可以通过例如添加具有与晶体管M1中的沟道相同类型的沟道的两个辅助MOS晶体管来实现，这两个辅助晶体管中的第一辅助晶体管具有耦合、优选地连接到节点108的源极、连接到器件1041的晶体管M2的栅极的栅极、以及耦合、优选地连接到节点1061i的漏极，这两个辅助晶体管中的第二辅助晶体管具有耦合、优选地连接到节点108的源极、连接到器件1061的晶体管M2的栅极的栅极、以及耦合、优选地连接到节点1041i的漏极。
此外，尽管器件1041和1061已经被描述为放大器AMP1的一部分，但器件1041和1061中的每个可以用于在跨导放大器以外的电路中实现电流镜，特别是当器件的晶体管M2的栅极被电路200偏置时。
此外，尽管放大器AMP1的电路114可以是已知的电流镜，但它也可以由类似于先前描述的器件1041的器件来实现，其中节点108被替换为节点102并且器件的晶体管是PMOS晶体管。
已经描述了各种实施例和变体。本领域技术人员将理解，这些实施例的某些特征可以组合，并且本领域技术人员将容易出现其他变体。特别地，在上述示例中，节点102上的电压VDD高于节点108上的电压VSS。在其他示例(未示出)中，节点102上的电压VDD低于节点108上的电压VSS，并且所描述的所有晶体管的沟道类型被反转，P型沟道晶体管变为N型沟道晶体管，N型沟道晶体管变为P型沟道晶体管。更一般地，当器件1041、1061的节点1041i和1041o、1061i和1061o上的电压分别低于节点108上的电压VSS时，器件1041、1061的晶体管分别是PMOS晶体管，而不是如先前描述的示例中的NMOS晶体管。
最后，基于上文中提供的功能描述，本文中描述的实施例和变体的实际实现在本领域技术人员的能力范围内。特别地，由电流源502和600输送的电流的值不限于上面给出的示例，并且本领域技术人员能够利用其他电流值来实现偏置电路201和500。

Claims (20)

1.一种器件，包括：
输入节点，被配置为接收第一电流；
输出节点，被配置为提供由所述第一电流确定的第二电流；
第一电阻器，具有连接到所述输入节点的第一端子和耦合到第一节点的第二端子，所述第一节点被配置为接收第一电源电压；
第一MOS晶体管，具有连接到所述第一节点的源极和耦合到所述器件的所述输出节点的漏极；
第二电阻器，具有连接到所述第一MOS晶体管的栅极的第一端子；
偏置电路，被配置为在所述第二电阻器的第二端子上提供偏置电压；以及
第一电容器，连接在所述输入节点与所述第一MOS晶体管的所述栅极之间。
2.根据权利要求1所述的器件，其中所述第一晶体管的所述漏极连接到所述输出节点。
3.根据权利要求1所述的器件，还包括：
第二MOS晶体管，具有与所述第一MOS晶体管的沟道相同类型的沟道，
其中所述第二MOS晶体管将所述第一MOS晶体管的所述漏极耦合到所述输出节点，并且
其中所述第二MOS晶体管与所述第一MOS晶体管串联连接。
4.根据权利要求1所述的器件，
其中所述偏置电路包括具有与所述第一MOS晶体管的沟道相同类型的沟道的第三MOS晶体管，并且
其中所述第三MOS晶体管具有彼此连接的漏极和栅极、以及连接到所述第一节点的源极，所述第三MOS晶体管的所述栅极连接到所述第二电阻器的所述第二端子。
5.一种放大器，包括：
第一器件和第二器件，所述第一器件和所述第二器件中的每个是根据权利要求4所述的器件，其中所述第二器件的所述输出节点耦合到所述放大器的输出节点；
差分对，包括：
第一MOS晶体管，具有耦合到所述第一器件的所述输入节点的第一导电节点和连接到所述放大器的第一输入的栅极，以及
第二MOS晶体管，具有与所述差分对的所述第一MOS晶体管的沟道相同类型的沟道、耦合到所述第二器件的所述输入节点的第一导电节点、以及连接到所述放大器的第二输入的栅极；以及
电流源，被配置为偏置所述差分对，所述电流源具有耦合到所述差分对的所述第一MOS晶体管和所述第二MOS晶体管中的每个的第二导电端子的端子、以及耦合到被配置为接收第二电源电势的节点的另一端子。
6.根据权利要求5所述的放大器，还包括：
第一电路，耦合到所述第一器件的所述输出节点、所述放大器的所述输出节点、以及被配置为接收所述第二电源电势的所述节点，其中所述第一电路被配置为接收所述第一器件的所述第二电流并且向所述放大器的所述输出节点提供与所述第二电流成比例的电流。
7.根据权利要求5所述的放大器，其中所述放大器被配置为在所述放大器的输入与所述放大器的输出节点之间实现跨阻函数。
8.根据权利要求4所述的器件，其中所述第三MOS晶体管与所述第一电阻器串联连接。
9.根据权利要求4所述的器件，其中所述第三MOS晶体管的漏极连接到所述第一电阻器的所述第二端子。
10.根据权利要求4所述的器件，其中所述偏置电路还包括与所述第三MOS晶体管串联连接的电流源。
11.根据权利要求10所述的器件，其中所述第一电阻器的所述第二端子连接到所述第一节点。
12.根据权利要求10所述的器件，其中所述偏置电路还包括连接在所述第三MOS晶体管的所述栅极与所述第一节点之间的第二电容器。
13.一种放大器，包括：
第一器件和第二器件，所述第一器件和所述第二器件中的每个是根据权利要求10所述的器件，其中所述第二器件的所述输出节点耦合到所述放大器的输出节点；
差分对，包括：
第一MOS晶体管，具有耦合到所述第一器件的所述输入节点的第一导电节点和连接到所述放大器的第一输入的栅极，以及
第二MOS晶体管，具有与所述差分对的所述第一MOS晶体管的沟道相同类型的沟道、耦合到所述第二器件的所述输入节点的第一导电节点、以及连接到所述放大器的第二输入的栅极；以及
电流源，被配置为偏置所述差分对，所述电流源具有耦合到所述差分对的所述第一MOS晶体管和所述第二MOS晶体管中的每个的第二导电端子的端子、以及耦合到被配置为接收第二电源电势的节点的另一端子。
14.根据权利要求13所述的放大器，还包括辅助放大器，所述辅助放大器具有耦合到所述差分对的所述第一MOS晶体管的所述栅极的第一输入、耦合到所述差分对的所述第二晶体管的所述栅极的第二输入、以及耦合到所述放大器的所述输出节点的输出。
15.根据权利要求13所述的放大器，其中所述第一器件的所述偏置电路也是所述第二器件的所述偏置电路。
16.根据权利要求13所述的放大器，还包括第一电路，所述第一电路耦合到所述第一器件的所述输出节点、所述放大器的所述输出节点、以及被配置为接收所述第二电源电势的所述节点，其中所述第一电路被配置为接收所述第一器件的所述第二电流并且向所述放大器的所述输出节点提供与所述第二电流成比例的电流。
17.根据权利要求13所述的放大器，适于在所述放大器的输入与所述放大器的输出节点之间实现跨阻函数。
18.一种放大器，包括：
第一器件和第二器件，所述第一器件和所述第二器件中的每个是根据权利要求1所述的器件，
其中所述第二器件的所述输出节点耦合到所述放大器的输出节点；
差分对，包括：
第一MOS晶体管，具有耦合到所述第一器件的所述输入节点的第一导电节点和连接到所述放大器的第一输入的栅极，以及
第二MOS晶体管，具有与所述差分对的所述第一MOS晶体管的沟道相同类型的沟道、耦合到所述第二器件的所述输入节点的第一导电节点、以及连接到所述放大器的第二输入的栅极；以及
电流源，被配置为偏置所述差分对，所述电流源具有耦合到所述差分对的所述第一MOS晶体管和所述第二MOS晶体管中的每个的第二导电端子的端子、以及耦合到被配置为接收第二电源电势的节点的另一端子。
19.根据权利要求18所述的放大器，还包括：
第一电路，耦合到所述第一器件的所述输出节点、所述放大器的所述输出节点、以及被配置为接收所述第二电源电势的所述节点，其中所述第一电路被配置为接收所述第一器件的所述第二电流并且向所述放大器的所述输出节点提供与所述第二电流成比例的电流。
20.根据权利要求18所述的放大器，其中所述放大器被配置为在所述放大器的输入与所述放大器的输出节点之间实现跨阻函数。
CN202310349598.4A 2022-04-06 2023-04-04 用于复制电流的器件 Pending CN116895320A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2203131 2022-04-06
FR2203131A FR3134487A1 (fr) 2022-04-06 2022-04-06 Dispositif de copie d'un courant
US18/189,665 US20230327621A1 (en) 2022-04-06 2023-03-24 Device for copying a current
US18/189,665 2023-03-24

Publications (1)

Publication Number Publication Date
CN116895320A true CN116895320A (zh) 2023-10-17

Family

ID=82482901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310349598.4A Pending CN116895320A (zh) 2022-04-06 2023-04-04 用于复制电流的器件

Country Status (4)

Country Link
US (1) US20230327621A1 (zh)
EP (1) EP4258546A1 (zh)
CN (1) CN116895320A (zh)
FR (1) FR3134487A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI795870B (zh) * 2020-11-06 2023-03-11 大陸商廣州印芯半導體技術有限公司 影像感測器以及影像感測方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958135A (en) * 1975-08-07 1976-05-18 Rca Corporation Current mirror amplifiers
EP0203700A3 (en) * 1985-04-19 1987-09-23 Advanced Micro Devices, Inc. Logic level translators

Also Published As

Publication number Publication date
US20230327621A1 (en) 2023-10-12
EP4258546A1 (en) 2023-10-11
FR3134487A1 (fr) 2023-10-13

Similar Documents

Publication Publication Date Title
US6437645B1 (en) Slew rate boost circuitry and method
US6407623B1 (en) Bias circuit for maintaining a constant value of transconductance divided by load capacitance
US5568089A (en) Fully differential amplifier including common mode feedback circuit
US6998917B2 (en) Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption
US4573020A (en) Fully differential operational amplifier with D.C. common-mode feedback
US7317358B2 (en) Differential amplifier circuit
US11894817B2 (en) Slew boost circuit for an operational amplifier
EP0643478B1 (en) Cascode circuit operable at a low working voltage and having a high output impedance
CN116895320A (zh) 用于复制电流的器件
US4912427A (en) Power supply noise rejection technique for amplifiers
US6762646B1 (en) Modified folded cascode amplifier
US6414536B1 (en) Electrically adjustable CMOS integrated voltage reference circuit
CN216774725U (zh) 用于输入级的差分对和运算放大器
US7248104B2 (en) Operational amplifier
US20220077831A1 (en) Operational amplifier
JP4336315B2 (ja) 駆動回路
EP0883240B1 (en) Inverting amplifying circuit
Ramirez-Angulo et al. Low supply voltage OTA architectures using floating gate transistors
JP2707667B2 (ja) 比較回路
JP2666620B2 (ja) 温度センサ回路
JPH11112247A (ja) 出力バッファ回路
JPH10283048A (ja) 定電流回路
JPS6382007A (ja) 前置増幅回路
JPH04120907A (ja) オペアンプ回路
JP3311879B2 (ja) 演算増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination