JPH07162237A - 発振回路 - Google Patents

発振回路

Info

Publication number
JPH07162237A
JPH07162237A JP5306847A JP30684793A JPH07162237A JP H07162237 A JPH07162237 A JP H07162237A JP 5306847 A JP5306847 A JP 5306847A JP 30684793 A JP30684793 A JP 30684793A JP H07162237 A JPH07162237 A JP H07162237A
Authority
JP
Japan
Prior art keywords
inverter
mosfet
vdd
vtn
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5306847A
Other languages
English (en)
Inventor
Toshihide Tsuboi
俊秀 坪井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5306847A priority Critical patent/JPH07162237A/ja
Priority to KR1019940033069A priority patent/KR950022037A/ko
Priority to EP94119344A priority patent/EP0657994A1/en
Publication of JPH07162237A publication Critical patent/JPH07162237A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H03K3/3545—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0002—Types of oscillators
    • H03B2200/0012—Pierce oscillator

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【目的】 インバータを用いた発振回路を構成する際
に、電源電圧が低い場合であっても、常に発振が可能な
発振回路を実現すること。 【構成】 ソースが第１の電源に接続され、ゲートが入
力端子に接続された第１導電型の第１のＭＯＳＦＥＴ
と、ソースが第２の電源に接続され、ゲートが入力端子
に接続され、ドレインが第１のＭＯＳＦＥＴのドレイン
と共通に出力端子に接続された第２の導電型の第２のＭ
ＯＳＦＥＴと、前記第１の電源と第１のＭＯＳＦＥＴの
ドレインとの間に接続された抵抗と、入力端子と出力端
子との間に並列に接続された抵抗および水晶振動子と、
前記水晶振動子の両端と接地との間にそれぞれ設けられ
た容量とを有することを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は発振回路に関し、特に、
低電圧で発振する発振回路に関する。
【０００２】
【従来の技術】従来は、ＣＭＯＳ構造の半導体集積回路
において水晶振動子を用いた発信器を構成する場合は、
図４に示すような構成となっていた。
【０００３】図４に示す従来例では、相補対接続された
Ｐ型ＭＯＳＦＥＴ５１１とＮ型ＭＯＳＦＥＴ５０２によ
りインバータが構成され、該インバータの入出力間に、
抵抗５０３と水晶振動子５０５とが並列に接続され、さ
らに水晶振動子５０５の両端と接地との間に容量５０
６，５０７が設けられている。
【０００４】抵抗５０３、容量５０６，５０７は半導体
集積回路上に形成される事もあるが、本発明の説明には
本質的なものではないので半導体集積回路外に設けられ
る場合を例示している。
【０００５】本従来例においては、半導体集積回路上に
形成されたインバータが増幅器として動作し、容量５０
６，５０７および水晶振動子５０５が周波数フィルタと
して動作することにより、全体で発振器として動作す
る。
【０００６】まず、電源電圧（以下Ｖｄｄと称する）が
Ｎ型ＭＯＳＦＥＴ５０２が導通状態となるしきい値電圧
（以下ＶTNと称する）と、Ｐ型ＭＯＳＦＥＴが導通状態
となるしきい値電圧（以下ＶTPと云う）との合計電圧レ
ベルよりも高い場合を考える。
【０００７】この場合、インバータの入力端子５０８に
印加される入力電圧が０〜ＶTNの範囲であれば、Ｐ型Ｍ
ＯＳＦＥＴ５０１は導通状態であり、Ｎ型ＭＯＳＦＥＴ
５０２は非導通状態であるから、インバータの出力端子
５１１からはＶｄｄレベルが出力される。インバータの
入力電圧がＶｄｄ−ＶTP〜Ｖｄｄの範囲であれば、Ｐ型
ＭＯＳＦＥＴ５０１は非導通状態であり、Ｎ型ＭＯＳＦ
ＥＴ５０２は導通状態であるから、インバータの出力端
子５１１からは０レベルを出力する。
【０００８】インバータへの入力電圧がＶTN〜Ｖｄｄ−
ＶTPであれば、Ｐ型ＭＯＳＦＥＴ５０１、Ｎ型ＭＯＳＦ
ＥＴ５０２はともに導通状態であり、図５に示すように
入力電圧が高くなるに伴い出力電圧が低くなる特性を示
し、特に、入力電圧と出力電圧がほぼ等しい範囲で増幅
率を持つ反転増幅器として動作する。
【０００９】この例においては、Ｖｄｄが与えられる
と、まず、抵抗５０４によりインバータの入力が、入力
電圧と出力電圧が等しくなるようにバイアスされる。こ
の状態で数ミリ秒〜数秒たつとインバータの入力に現れ
る微小振動が増幅され発振が成長し、発振出力が得られ
る。
【００１０】次に、ＶｄｄがＶTNとＶTPとの合計電圧レ
ベルよりも低い場合を考える。
【００１１】この場合、図６に示す様に、インバータの
入力電圧が０〜Ｖｄｄ−ＶTPの範囲であればＰ型のＭＯ
ＳＦＥＴ５１は導通状態であり、Ｎ型のＭＯＳＦＥＴ５
２は非導通状態であるからインバータはＶｄｄレベルを
出力する。
【００１２】インバータの入力電圧がＶTN〜Ｖｄｄの範
囲であれば、Ｐ型のＭＯＳＦＥＴ５１は非導通状態であ
りＮ型のＭＯＳＦＥＴ５２は導通状態であるからインバ
ータは０レベルを出力する。
【００１３】インバータの入力電圧がＶｄｄ−ＶTP〜Ｖ
TNであればＰ型のＭＯＳＦＥＴ５１、Ｎ型のＭＯＳＦＥ
Ｔ５２ともに非導通状態であり、インバータの出力はハ
イインビーダンス状態となる。この様にＶｄｄがＶTNと
ＶTPとの合計電圧レベルよりも低い場合はインバータに
は微小振動を増幅できる様な入力電圧の範囲は存在しな
い。従って本例では発振の成長は起らず、発振出力を得
ることはできない。
【００１４】この様な発振器において最低発振電圧を下
げるためには発振器を構成するＭＯＳＦＥＴのＶTN、Ｖ
TPの少なくとも一方を小さくするという手段が従来より
用いられている。
【００１５】上記の場合、たしかに最低発振電圧は下げ
ることが可能となるが、図７に示すように、この様な発
振器を流れる電流はＶTNとＶTPに依存し、かつ、特に電
源電圧が高い場合に電源電流が増えるという不都合が生
じる。
【００１６】また、この手法は半導体集積回路全体のＶ
TN、ＶTPを下げると、データの保持特性の低下、回路全
体の電流の増大などの不都合を招くため、発振器を構成
するＭＯＳＦＥＴのみＶTN、ＶTPを下げるのが一般に用
いられるが、この場合、製造工程が複雑になることが多
く、製造工期、費用の点でも不利となる。
【００１７】また、特開平２−２２２３０７号公報に
は、発振器の増幅器として動作するＭＯＳＦＥＴを電源
電圧が高い時と低い時で切り換える事により、電源電圧
が高い時の電源電流を低下させる手法が示されている
が、この手法では回路が複雑化する上に、本質的に最低
発振電圧はＶTNとＶTPに依存するため、低い発振電圧を
得るには前述した発振器を構成するＭＯＳＦＥＴのＶTN
とＶTPのいずれか一方を下げる事が必要となる。
【００１８】また、ＭＯＳＦＥＴの切り換え時に、発振
器の増幅器となるインバータのしきい値が若干なりとも
変化することで、発振出力にノイズが発生する可能性が
ある。
【００１９】
【発明が解決しようとする課題】上述したように従来の
半導体集積回路においては、ＶｄｄがＶTNとＶTPとの合
計電圧レベルよりも低い場合、水晶振動子を用いて発振
出力を得ることができないという問題点がある。
【００２０】発振出力を得るためにはＭＯＳＦＥＴのＶ
TNとＶTPのいずれか一方を下げる事が必要となるが、こ
の場合には、電源電流が高くなってしまううえに、製造
工程が複雑になり、製造工期が長く、費用が高くなると
いう問題点がある。
【００２１】本発明は上述したような従来の技術が有す
る問題点に鑑みてなされたものであって、インバータを
用いた発振回路を構成する際に、電源電圧が低い場合で
あっても、常に発振が可能な発振回路を実現することを
目的とする。
【００２２】
【課題を解決するための手段】本発明の発振回路は、ソ
ースが第１の電源に接続され、ゲートが入力端子に接続
された第１導電型の第１のＭＯＳＦＥＴと、ソースが第
２の電源に接続され、ゲートが入力端子に接続され、ド
レインが第１のＭＯＳＦＥＴのドレインと共通に出力端
子に接続された第２の導電型の第２のＭＯＳＦＥＴと、
前記第１の電源と第１のＭＯＳＦＥＴのドレインとの間
に接続された抵抗と、入力端子と出力端子との間に並列
に接続された抵抗および水晶振動子と、前記水晶振動子
の両端と接地との間にそれぞれ設けられた容量とを有す
ることを特徴とする。
【００２３】この場合、第１の電源と第１のＭＯＳＦＥ
Ｔのドレインとの間に接続される抵抗は、常に導通状態
にあるＭＯＳＦＥＴにより形成してもよい。
【００２４】
【作用】本発明においては、インバータを構成する第１
のＭＯＳＦＥＴおよび第２のＭＯＳＦＥＴのしきい値電
圧の和より電源電圧が低く、入力端子への入力電圧が各
ＭＯＳＦＥＴを非導通状態とする値であったとしても、
電源と第１のＭＯＳＦＥＴのドレインとの間に接続され
た抵抗により出力端子は第１の電源レベルに引き上げら
れるので、インバータの出力がハイインピーダンス状態
となることは起きず、入力値を出力値が電源電圧から０
へ変化する所定範囲の値とすることにより増幅率を持つ
反転増幅器として動作させることができ、このような入
力バイアスとすることにより、電源電圧やＭＯＳＦＥＴ
のしきい値電圧に係わらずに常に発振を行うことが可能
となる。
【００２５】
【実施例】実施例１ 次に、本発明の実施例について図面を参照して説明す
る。図１は本発明の第１の実施例の構成を示す回路図で
ある。
【００２６】本実施例は、相補対接続されたＰ型ＭＯＳ
ＦＥＴ１０１とＮ型ＭＯＳＦＥＴ１０２、抵抗１０３と
によりインバータを構成し、該インバータの入出力間
に、抵抗１０４と水晶振動子１０５を並列に接続し、さ
らに水晶振動子１０５の両端と接地との間に容量１０
６，１０７を設けている。
【００２７】Ｐ型ＭＯＳＦＥＴ１０１のソースはＶｄｄ
に接続され、ゲートは入力端子１０８に接続されてい
る。Ｎ型ＭＯＳＦＥＴ１０２のソースは接地され、ゲー
トは入力端子１０８に接続され、ドレインはＰ型ＭＯＳ
ＦＥＴ１０１のドレインと共通に出力端子１１１に接続
されている。抵抗はＶｄｄとＰ型ＭＯＳＦＥＴ１０１の
ドレインとの間に接続されている。
【００２８】本実施例においては、半導体集積回路上に
形成されたインバータが増幅器として動作し、容量１０
６，１０７および水晶振動子１０５が周波数フィルタと
して動作することにより、全体で発振器として動作す
る。
【００２９】抵抗１０４、容量１０６、１０７は半導体
集積回路上に形成することも可能であるが、本発明に本
質的な部分ではないので半導体集積回路外に設ける場合
を例示している。
【００３０】抵抗１０３は例えばＮ型もしくはＰ型のイ
オン注入で半導体集積回路上に作成することができる。
【００３１】ＶｄｄがＶTNとＶTPとの合計電圧レベルよ
りも高い場合は従来例と同じ動作となるので動作説明は
省略する。
【００３２】次に、ＶｄｄがＶTNとＶTPとの合計電圧レ
ベルよりも低い場合を考える。
【００３３】この場合、入力端子１０８に印加されるイ
ンバータの入力電圧が０〜Ｖｄｄ−ＶTPの範囲であれ
ば、Ｐ型ＭＯＳＦＥＴ１０１は導通状態であり、Ｎ型Ｍ
ＯＳＦＥＴ１０２は非導通状態であるからインバータの
出力となる出力端子１１１からはＶｄｄレベルが出力さ
れる。
【００３４】インバータの入力電圧がＶTN〜Ｖｄｄの範
囲であれば、Ｐ型ＭＯＳＦＥＴ１０１は非導通状態であ
り、Ｎ型ＭＯＳＦＥＴ１０２は導通状態であるからイン
バータは０レベルを出力する。
【００３５】インバータの入力電圧がＶｄｄ−ＶTP〜Ｖ
TNであればＰ型のＭＯＳＦＥＴ１０１、Ｎ型ＭＯＳＦＥ
Ｔ１０２ともに非導通状態となるが、抵抗１０３により
出力端子はＶｄｄレベルに引き上げられる。従って本実
施例ではＰ型ＭＯＳＦＥＴ１０１、Ｎ型ＭＯＳＦＥＴ１
０２、抵抗１０３からなる回路は、入力電圧がＶTNにほ
ぼ等しい範囲で増幅率を持つ反転増幅器として動作す
る。
【００３６】本実施例ではＶｄｄが与えられると、ま
ず、抵抗１０４によりインバータの入力が、入力電圧と
出力電圧が等しくなるようにバイアスされる。このとき
のＰ型ＭＯＳＦＥＴ１０１、Ｎ型ＭＯＳＦＥＴ１０２、
抵抗１０３からなる回路の特性を図２に示す。
【００３７】図示されるように、インバータの入力電圧
をＶTNにほぼ等しくすることにより、Ｐ型ＭＯＳＦＥＴ
１０１、Ｎ型ＭＯＳＦＥＴ１０２、抵抗１０３からなる
回路が増幅率を持つようにバイアスされるので、インバ
ータの入力に現れる微小振動が増幅され発振が成長し、
発振出力が得られる。
【００３８】上記構成の本実施例の発振回路と図５に示
した従来の発振回路とを以下の回路定数で比較実験し
た。結果を表１に示す。
【００３９】本実験は発振出力が得られる最小のＶｄｄ
の値を比較したものである。
【００４０】 Ｐ型ＭＯＳＦＥＴ１０１、５０１のチャンネル・・・・・・ １６μｍ Ｐ型ＭＯＳＦＥＴ１０１、５０１のチャンネル長・・・・・・１２μｍ Ｎ型ＭＯＳＦＥＴ１０２、５０２のチャンネル幅・・・・・・ ８μｍ Ｎ型ＭＯＳＦＥＴ１０２、５０２のチャンネル長・・・・・・１２μｍ ＭＯＳＦＥＴ１０１、１０２、５０１、５０２のゲート酸化膜厚 ・・・・・・２８０μｍ Å抵抗１０３の抵抗値・・・・・・５０ＫΩ 抵抗１０４、５０４の抵抗値・・・・・・５ＭΩ 容量１０６、１０７、５０６、５０７の容量値・・・・・・ １５ｐＦ
【００４１】
【表１】 この結果から判るように、本実施例による発振可能な電
源電圧の低下効果は明らかである。
【００４２】また本実施例では発振器が発振可能となる
電源電圧を低下させる為に、ＶTN、ＶTPを下げる手段を
用いないので、発振器以外の回路の特性低下、あるいは
製造コストの増大を招来することはない。
【００４３】実施例２ 図３は本発明の第２の実施例を示す回路図である。本実
施例は図１に示した第１の実施例の抵抗１０３をＮ型の
ノーマリーオン型のＭＯＳＦＥＴ４０３で置き換えたも
のである。Ｐ型ＭＯＳＦＥＴ４０１、Ｎ型ＭＯＳＦＥＴ
４０２、抵抗４０４、水晶振動子４０５、容量４０６，
４０７入力端子４０８および出力端子４０９の構成は、
図１に示したＰ型ＭＯＳＦＥＴ１０１、Ｎ型ＭＯＳＦＥ
Ｔ１０２、抵抗１０４、水晶振動子１０５、容量１０
６，１０７入力端子１０８および出力端子１０９と同様
であるために説明は省略する。
【００４４】Ｎ型のノーマリーオン型のＭＯＳＦＥＴ４
０３は、ドレインがＶｄｄに接続され、ドレインは出力
端子に接続され、ゲートは接地されている。
【００４５】本実施例では、Ｎ型のノーマリーオン型の
ＭＯＳＦＥＴ４０３のドレイン・ゲート間電圧は負で、
Ｖｄｄが高くなるにつれて絶対値が大きくなるので、オ
ン抵抗が大きなものとなる。従って、本実施例では第１
の実施例に比ベ、Ｖｄｄが高い場合に発振器を流れる電
流が小さくなるという効果を有する。
【００４６】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【００４７】請求項１に記載のものにおいては、電源電
圧が低くても発振可能な発振回路を、発振器以外の回路
の特性低下及び、製造コストの増大を招くことなく実現
することができる効果がある。
【００４８】請求項２に記載のものにおいては、電源電
圧が必要以上に高い場合の電源電流を下げることができ
る効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す回路図である。
【図２】第１の実施例のインバータの入力・出力特性を
示す図である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】従来例を示す回路図である。
【図５】従来例のインバータの電源電圧が高い場合の入
力・出力特性を示す図である。
【図６】従来例のインバータの電源電圧が低い場合の入
力・出力特性を示す図である。
【図７】発振器を流れる電流の例を示す図である。
【符号の説明】 １０１，４０１ Ｐ型ＭＯＳＦＥＴ １０２，４０２ Ｎ型ＭＯＳＦＥＴ １０３，１０４，４０４ 抵抗 １０５，４０５ 水晶振動子 １０６，１０７，４０６，４０７ 容量 １０８，４０８ 入力端子 １１１，４１１ 出力端子 ４０３ Ｎ型ノーマリーオン型ＭＯＳＦＥＴ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ソースが第１の電源に接続され、ゲート
    が入力端子に接続された第１導電型の第１のＭＯＳＦＥ
    Ｔと、 ソースが第２の電源に接続され、ゲートが入力端子に接
    続され、ドレインが第１のＭＯＳＦＥＴのドレインと共
    通に出力端子に接続された第２の導電型の第２のＭＯＳ
    ＦＥＴと、 前記第１の電源と第１のＭＯＳＦＥＴのドレインとの間
    に接続された抵抗と、 入力端子と出力端子との間に並列に接続された抵抗およ
    び水晶振動子と、 前記水晶振動子の両端と接地との間にそれぞれ設けられ
    た容量とを有することを特徴とする発振回路。
  2. 【請求項２】 請求項１記載の発振回路において、 第１の電源と第１のＭＯＳＦＥＴのドレインとの間に接
    続される抵抗は、常に導通状態にあるＭＯＳＦＥＴによ
    り形成されることを特徴とする発振回路。
JP5306847A 1993-12-07 1993-12-07 発振回路 Pending JPH07162237A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5306847A JPH07162237A (ja) 1993-12-07 1993-12-07 発振回路
KR1019940033069A KR950022037A (ko) 1993-12-07 1994-12-07 저전원 전압용 발진 회로
EP94119344A EP0657994A1 (en) 1993-12-07 1994-12-07 Oscillation circuit oscillating even on low power voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5306847A JPH07162237A (ja) 1993-12-07 1993-12-07 発振回路

Publications (1)

Publication Number Publication Date
JPH07162237A true JPH07162237A (ja) 1995-06-23

Family

ID=17961975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5306847A Pending JPH07162237A (ja) 1993-12-07 1993-12-07 発振回路

Country Status (3)

Country Link
EP (1) EP0657994A1 (ja)
JP (1) JPH07162237A (ja)
KR (1) KR950022037A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203534A (ja) * 1999-12-21 2001-07-27 Eta Sa Fab Ebauches 温度特性を改善した低周波水晶発振器デバイス
CN100347950C (zh) * 2002-12-04 2007-11-07 联华电子股份有限公司 包含有一动作模组以提升负电阻值的栓锁器系统
JP2012034079A (ja) * 2010-07-29 2012-02-16 Fuji Electric Co Ltd 絶縁ゲート型デバイスの駆動回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135789A (ja) * 1996-10-28 1998-05-22 Oki Electric Ind Co Ltd 発振回路
DE69906097T2 (de) * 1999-12-21 2004-02-19 Eta S.A. Fabriques D'ebauches Oszillatoranordnung für einen Niederfrequenz-Quarz und mit verbessertem Temperatur-Verhalten
GB2360154A (en) * 2000-03-09 2001-09-12 Texas Instruments Ltd An IGFET oscillator operable on a low supply voltage
KR101360468B1 (ko) * 2007-07-20 2014-02-07 엘지이노텍 주식회사 발진회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080062A (ja) * 1973-10-19 1975-06-28
JPS6312911B2 (ja) * 1979-10-15 1988-03-23 Onoda Cement Co Ltd
JPH0677731A (ja) * 1992-05-12 1994-03-18 Nippon Precision Circuits Kk 発振制御回路および発振回路
JPH06204741A (ja) * 1992-12-28 1994-07-22 Fujitsu Ltd 発振回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941055A (ja) * 1972-08-28 1974-04-17
US3979698A (en) * 1973-10-19 1976-09-07 Itt Industries, Inc. Crystal oscillator circuit
JPH04208701A (ja) * 1990-12-03 1992-07-30 Toyo Commun Equip Co Ltd 発振器の動作安定化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5080062A (ja) * 1973-10-19 1975-06-28
JPS6312911B2 (ja) * 1979-10-15 1988-03-23 Onoda Cement Co Ltd
JPH0677731A (ja) * 1992-05-12 1994-03-18 Nippon Precision Circuits Kk 発振制御回路および発振回路
JPH06204741A (ja) * 1992-12-28 1994-07-22 Fujitsu Ltd 発振回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203534A (ja) * 1999-12-21 2001-07-27 Eta Sa Fab Ebauches 温度特性を改善した低周波水晶発振器デバイス
CN100347950C (zh) * 2002-12-04 2007-11-07 联华电子股份有限公司 包含有一动作模组以提升负电阻值的栓锁器系统
JP2012034079A (ja) * 2010-07-29 2012-02-16 Fuji Electric Co Ltd 絶縁ゲート型デバイスの駆動回路

Also Published As

Publication number Publication date
KR950022037A (ko) 1995-07-26
EP0657994A1 (en) 1995-06-14

Similar Documents

Publication Publication Date Title
US4710730A (en) Data clock oscillator having accurate duty cycle
US6556094B2 (en) Oscillator circuit and integrated circuit for oscillation
US3676801A (en) Stabilized complementary micro-power square wave oscillator
US7183868B1 (en) Triple inverter pierce oscillator circuit suitable for CMOS
US6320473B1 (en) Integrated oscillator circuit apparatus with capacitive coupling for reducing start-up voltage
EP0361529B1 (en) Voltage controlled oscillator
US3979698A (en) Crystal oscillator circuit
KR100441470B1 (ko) 모놀리식집적된발진기회로를갖는디지털방식으로조정가능한수정발진기
JPH07162237A (ja) 発振回路
JP2000223902A (ja) スイッチ回路装置
JP3923690B2 (ja) 電圧制御発振装置
US5025230A (en) Oscillator circuit incorporated in a semiconductor circuit
JPH09260962A (ja) インバータ回路及び増幅器
US4048590A (en) Integrated crystal oscillator circuit with few external components
US20020075056A1 (en) Subthreshold cmos integrator
KR940007973B1 (ko) 진폭이 안정화된 반전 증폭기
CN114008915A (zh) 半导体装置以及振荡电路
KR100296840B1 (ko) 수정 발진 회로 및 수정 발진용 집적 회로 장치
US6515537B2 (en) Integrated circuit current source with switched capacitor feedback
US4527131A (en) Oscillating circuit exhibiting tolerance to crystal impedance variations
EP1143605B1 (en) An Oscillator circuit
JP3057840B2 (ja) 演算増幅器
JP3319901B2 (ja) 圧電発振回路
JPH10200335A (ja) 発振回路
JPH07273542A (ja) 集積回路