JPH04208701A - 発振器の動作安定化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［０００１］

【産業上の利用分野】本発明は発振回路の安定化方法に
関し、詳細には例えばインバータ等の反転増幅器を使用
した発振回路に於ける発振起動を安定化し、異常発振を
防止した手段に関するものである。 ［０００２］

【従来技術】マイクロプロセッサ等のデジタル機器ある
いは水晶時計には安定なりロック信号が必要であるが、
近年そのための発振回路としてＮＡＮＤゲートやインバ
ータを用いたものが使用されるようになった。特に、イ
ンバータとしてＣＭＯ８を用いた回路は低消費電力化お
よびＩＣ化に都合が良く小型腕時計等に於いて多様され
ている。その基本的回路を示せば図６の通りであって、
ＣＭＯＳインバータ１の入力端子と出力端子間に帰還抵
抗Ｒｆと水晶振動子Ｘを並列に接続すると共に、該水晶
振動子両端とアース間にコンデンサＣｇとＣｄを挿入し
て発振回路とし更にその出力に第２のインバータ２を接
続したものである。なお、第２のインバータはバッファ
回路として機能するもので、必要に応じて複数のインバ
ータが接続されるが、ここでは説明を簡単にするために
一つの場合を示す。 ［０００３］Ｌかしながら、上述したような従来の発振
回路では、電源が投入された際に、正規の周波数にて発
振せず、極めて低い周波数または極端に高い周波数にて
発振することが知られている。このような異常発振が発
生すると、正規の周波数の発振が阻止され、発振器とし
て機能せずこれを組み込んだ装置全体の誤動作となって
現れる。このような異常発振は、インバータ自体の入出
力インビダンス特性や利得等の正常誤差、材質のばらつ
き或は、温度変化によるインバータ等の利得の変化によ
って微妙に状態が変化するものと考えられ、同一型式の
インバータ或はＩＣを使用しても、それぞれ個々の製品
によって異常発振を生じる条件が異なり、ものによって
は全く以上のないものもある。更に、異常発振を呈する
回路について、特定の状態にて異常発振を防止したとし
ても、経年変化や温度変化に伴って、装置使用中に異常
発振を発生することがあった。このような異常発振の一
例を示せば、図７のように正規の発振周波数４９ＭＨｚ
の信号３に、それより低い周波数例えば３乃至４ＭＨｚ
の信号が大振幅で重畳したものがある。この異常発振信
号４の振幅レベルは一般に電源電圧Ｖｄｄであり、見掛
けと発振回路の増幅器としてのインバータのバイアス点
が異常発振信号周波数で大きく振られたものと考えられ
る。異常発振の状況は上記例に限らず、種々複雑であり
、従来からその有効な対応策が望まれていた。 ［０００４］

【発明の目的】本発明は上記事情に鑑みてなされたもの
であって、発振回路の電源投入時に於ける発振起動を安
定させ、いかなる状態に於いても異常発振を生じない様
にした発振器の動作安定化方法を提供することを目的と
したものである。 ［０００５］

【発明の概要】本発明は上記目的を達成するために次の
ような手段を講する。すなわち、反転増幅器の入出力端
間に周波数選択回路を挿入した発振回路に於いて、前記
反転増幅器の入力端と電源ラインとの間に所要値の抵抗
器を挿入することによって、電源投入直後に前記周波数
選択回路を介する正規の発振が開始するまでの間、前記
反転増幅器の出力端が低電位になるようにし、または、
等価的に、少なくとも第１のインバータの入出力端子間
に帰還抵抗Ｒｆと圧電振動子Ｘとを並列接続し、該圧電
振動子Ｘの両端とアース間に第１、第２のコンデンサが
接続され、更にその出力側に、バッファ用インバータが
接続された発振回路において、前記第１のインバータの
出力側の高電位電圧が前記第２のバッファ用インバータ
の入力スレシホールド電圧より所定値高くなるように設
定したことを特徴とする。 ［０００６］

【発明の実施例】以下、図示した実施例に基づいて本発
明の詳細な説明する。図１は本発明に係る発振器の一実
施例を示す概要回路図であって、この回路の特徴は、前
記従来回路の第１のインバータ１の出力端と第２のイン
バータ２の入力端の接続部に抵抗器Ｒｄｄを介して電源
電圧を印加した点であり、この回路に依れば発振器の起
動が安定し、確実に規定周波数にて発振させることが出
来る。即ち、この回路は、発振用インバータ１の入出力
端に帰還抵抗Ｒｆと水晶振動子Ｘを並列に挿入すると共
に、該水晶振動子Ｘの両端、即ちインバータの入出力端
とアースとの間に二つのコンデンサＣｇ、Ｃｄを接続し
て発振部とし、出力には第２のインバータ２を接続して
バッファ部としたものであり、発振出力を前記第２のイ
ンバータの出力端から得る様に構成したものにおいて、
更に、前記第１のインバータ１の出力端、即ち、第２の
インバータの入力端と電源Ｖｄｄとの間に抵抗Ｒｄｄを
挿入したことを特徴とする。即ち、前記第２のインバー
タ２の入力端に前記抵抗Ｒｄｄを介して直流電圧を印加
し、該第２のインバータの出力端電圧を低電位とするも
のである。 ［０００７］この回路に於いて動作を説明すると、先ず
、電源を投入した直後には前記抵抗抵抗Ｒｄｄによって
入力端に高電位を与えられた第２のインバータ２の出力
端は低電位に保たれており、出力は発生しない。次に所
要時間経過し、第１のインバータ部分の正帰還ループを
介してその入力に所定周波数の信号電圧が発生すると、
この電圧振幅に応じて、該第１のインバータの出力端電
圧が変化する。その結果、該第１のインバータの出力端
の電位は零とＶｄｄとの間で振幅し、これに応じて第２
のインバータ出力に規定周波数の信号が出力される。即
ち、第１のインバータ出力は通常トランジスタ（ＦＥＴ
を含む）のコレクタ等から導かれており、当該インバー
タの入力端が低電位になると、前記出力側コレクタは強
制的にアース電位になるから、上述した抵抗Ｒｄｄによ
って高電位が印加されていても、入力信号電位に応じ、
それが反転された出力が得られる。参考に、インバータ
の内部回路例を示すと図２のとうりであって、４７７４
５ＭＯ３型トランジスタとＮチャネルＭＯ３型トランジ
スタとが直列接続された構成で、両ＦＥＴのゲートに印
加された電圧と逆電圧が出力端に得られる。 ［０００８］このように第１のインバータ出力端に高電
位を印加しておくと、電源投入時に異常発振を生じるこ
となく正常に発振起動が行われる理由を考察すると以下
のとうりである。即ち、前記抵抗Ｒｄｄが無い場合を考
えると、電源投入直後に於けるインバータの入出力端電
圧の関係は、そのインバータの特性によってまちまちと
なり、その出力電圧はある広い範囲にばらついたものと
なる。その結果、電源投入時から正規の発振周波数信号
が立ち上がるまでの間に、正規の発振信号以外の信号電
圧成分がインバータの入力端に発生すると、該信号に基
づいて発振してしまい、正規の信号成分が抑圧される。 その結果、前記図６に示した如く異常発振が発生するも
のと考えられる。このときの、前記不要信号電圧成分は
、例えば発振用インバータ、または、該発振用インバー
タとバッファ用インバータ全体を一つの増幅器と考えた
とき、発振出力端と前記発振用インバータの入力端間の
浮遊容量等を介してインバータの入力端に発生するもの
で、一種のＣＲ発振回路と見なされるものとなる。これ
に対し、前記抵抗Ｒｄｄを付加した回路では、電源投入
直後は強制的に、発振器出力端が低電位に保たれるので
、入力側に帰還する信号成分の発生が防止される。 ［０００９］なお、前記実施例ではバッファ段が一つの
場合を例示したので、発振用インバータの出力部を抵抗
Ｒｄｄによって高電位としたが、もしバッファ段が偶数
のときは、逆に図３に示すように抵抗ＲＯＯによって低
電位にしておく必要がある。即ち、図３のように偶数の
バッファアンプが付加されたときに、最終出力端子を低
電位に保つためには、発振用インバータ出力を低電位に
しておく必要があるためである。また、場合によっては
図４に示すように複数のバッファ段のいくつかに、同時
に、最終段出力端子電圧が低電位になるようなバイアス
を施すことも有効であり、このときは該バイアスを施す
インバータが全体の何段目であるかに対応して、高電位
にするか低電位にするかを決定すればよい。次に、前記
抵抗Ｒｄｄの値の決定方法について説明する。出願人の
種々実験によれば、一般にインバータの入力インピーダ
ンスおよび、出力電圧が高低反転する入力電圧値（スレ
シホールド電圧）は、製造誤差、材料の特性のばらつき
等によっである一定の範囲にばらついたものとなってい
る。 ［００１０１例えば、中心値を２．５Ｖとすると、凡そ
±０．１■の範囲でばらついており、しかも高から低へ
、および低から高へ夫々変化するときのスレシホールド
電圧が異なる、所謂ヒステリシスが認められる。従来の
発振回路が、回路によって異常発振したり、しなかった
り、或は、異常発振の様子が千差万別であった理由は、
このようなスレシホールドのばらつき及びヒステリシス
の影響であったと考えられる。即ち、発振用インバータ
の電源投入直後の出力電圧が、次段のインバータの入力
に於けるスレシホールド電圧の近傍にあるとき、例え僅
かな振幅値の不要信号成分が当該バッファ用インバータ
の入力端に混入しても、当該インバータの出力端電圧は
高から低へ、或は低から高へ変化し、結果的に異常発振
を生ずるものである。そこで、前記抵抗ＲｄｄまたはＲ
ＯＯによって与えるバイアス値は、上述したような次段
のインバータの入力のスレシホールド値との兼ね合いで
決定すればよい。即ち、抵抗ＲｄｄまたはＲＯＯにて与
えるバイアス電圧は、次段のインバータの上記スレシホ
ールド電圧のばらつきとヒステリシスが最大限に偏った
場合にも、該インバータの出力が低電位、または高電位
の所望電位保たれるようにしておく。したがって、抵抗
ＲｄｄまたはＲＯＯの値は、この条件を満たすように設
定すべきで、実際の値は、使用するインバータの内部構
成、使用部材の性質等によって異なるが、実験によれば
、例えば東芝製ＣＭＯ８型水晶発振器用インバータ４Ｈ
ＣＵ０４を使用し、３０ＭＨｚを発振させる場合を示す
と、図５のように付加すべき抵抗Ｒｄｄの値は１キロオ
ーム乃至５キロオームにて目的を達成することができた
。なお、従来から発振用インバータの出力端或とアース
或は電源の間に、抵抗器を接続したものが存在するが、
その値は本発明のものと大幅に異なり、また目的作用が
全く異なるものである。 ［００１１１本発明は以上説明した考え方に基づいて、
発振回路の起動安定を図ったものであるが、本発明は上
記実施例に限らず、一般的なＣＲ発振回路、作動アンプ
を使用した発振回路等々、広く適用可能であることは容
易に理解できよう。 ［００１２］

【発明の効果】本発明は以上説明したように、構成しか
つ機能するものであるから、極めて簡単な方法によって
、発振器の電源投入時の起動を安定させ、異常発振を防
止することが出来る。 ［００１３］

【図面の簡単な説明】

【図１】本発明に係る発振器の概要回路図である。

【図２１　ＣＭＯ３型Ｏ３バータの内部構成例を示す回
路図である。 【図３】本発明に係る発振器の変形例を示す概要回路図
である。

【図４】本発明に係る発振器の他の変形例を示す概要回
路図である。

【図５】本発明に係る発振器の具体例を示す構成図であ
る。

【図６】従来の発振回路の例を示す概要回路図である。

【図７】従来の発振器の異常発振状態を説明する図であ
る。

Claims (2)

【特許請求の範囲】
1. 【請求項１】反転増幅器の入出力端間に周波数選択回路
   を挿入した発振回路に於いて、前記反転増幅器の入力端
   と電源ラインとの間に所要値の抵抗器を挿入することに
   よって、電源投入直後に前記周波数選択回路を介する正
   規の発振が開始するまでの間、前記反転増幅器の出力端
   が低電位になるようにしたことを特徴とする発振器の動
   作安定化方法。
2. 【請求項２】等価的に、少なくとも第１のインバータの
   入出力端子間に帰還抵抗Ｒｆと圧電振動子Ｘとを並列接
   続し、該圧電振動子Ｘの両端とアース間に第１、第２の
   コンデンサが接続され、更にその出力側に、バッファ用
   インバータが接続された発振回路において、前記第１の
   インバータの出力側の高電位電圧が前記第２のバッファ
   用インバータの入力スレシホールド電圧より所定値高く
   なるように設定したことを特徴とする発振器の動作安定
   化方法。