JP3784382B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP3784382B2
JP3784382B2 JP2003198430A JP2003198430A JP3784382B2 JP 3784382 B2 JP3784382 B2 JP 3784382B2 JP 2003198430 A JP2003198430 A JP 2003198430A JP 2003198430 A JP2003198430 A JP 2003198430A JP 3784382 B2 JP3784382 B2 JP 3784382B2
Authority
JP
Japan
Prior art keywords
input terminal
semiconductor integrated
integrated circuit
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003198430A
Other languages
English (en)
Other versions
JP2005038962A (ja
Inventor
敏郎 塚田
安行 橋本
浩司 坂田
博之 岡田
孝一郎 石橋
Original Assignee
株式会社半導体理工学研究センター
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体理工学研究センター filed Critical 株式会社半導体理工学研究センター
Priority to JP2003198430A priority Critical patent/JP3784382B2/ja
Publication of JP2005038962A publication Critical patent/JP2005038962A/ja
Application granted granted Critical
Publication of JP3784382B2 publication Critical patent/JP3784382B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、ノイズ低減回路が内蔵された半導体集積回路に係り、特に1チップ上にデジタル回路とアナログ回路とが混載された半導体集積回路に関する。
【0002】
【従来の技術】
SoC(システムオンチップ)の大規模化と高速化に伴ってCMOSデジタル回路のスイッチングノイズが増大し、IC基板を経由して同一チップ内のアナログ回路に与える影響が問題になっている。このような基板結合ノイズの克服は、アナログ回路のオンチップ化に不可欠である。
【0003】
特にMOSトランジスタが微細化、高速化され、デジタル回路で発生するノイズが高周波の領域になると、寄生容量や寄生インダクタの影響が顕在化し、IC基板を介した基板結合ノイズの影響はアナログ回路にとって深刻なものとなる。
【0004】
このような基板結合ノイズを低減することは、アナログ回路を搭載するSoCの重要な設計課題であり、高周波領域においてもなお寄生インピーダンスに影響されない結合ノイズ低減手法が必要になる。
【0005】
デジタル回路、アナログ回路間の基板結合ノイズを防止するために、従来から両回路の電源/接地配線及びウェルの分離、ガードバンドの設置、容量によるデカップリングなどが用いられている。
【0006】
ウェル分離は、ノイズが高周波領域になると、寄生容量結合(jωC)が増大して分離効果がなくなる。また、ガードバンドや容量デカップリングは、配線の寄生インダクタンスによって接地インピーダンス(jωL)が増大するため、その効果がなくなり、基板結合ノイズの低減に役立たなくなるという問題がある。
【0007】
なお、特許文献1には、オペアンプの帰還制御を利用して基板結合ノイズを低減するようにしたものが開示されている。具体的には、オペアンプを用いて基板結合ノイズを検出し、これを相殺するような相殺信号を、容量を介して基板に供給するものである。
【0008】
しかし、上記特許文献1に記載されたものでは、基板自体が帰還ループに含まれるために、基板の寄生パラメータを考慮して回路設計を行う必要があり、そのために回路設計が容易に行えないという問題がある。
【0009】
【特許文献1】
特開平11−233714号公報
【0010】
【発明が解決しようとする課題】
上記したように、従来では、基板自体が帰還ループに含まれるために、ノイズ低減回路の回路設計が容易に行えないという問題がある。
【0011】
この発明は上記のような事情を考慮してなされたものであり、その目的は、デジタル回路とアナログ回路とが混載された半導体集積回路において、高周波領域のノイズを効果的に低減できると共に、容易に回路設計できるノイズ低減回路を有する半導体集積回路を提供することである。
【0012】
【課題を解決するための手段】
第1の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2の入力端子と出力端子とを有し、第1の入力端子が上記半導体集積回路内の所定のノードに接続され、第2の入力端子が基準電位のノードに接続された差動増幅器と、上記差動増幅器の出力端子と第1の入力端子との間に接続された容量とからなるノイズ低減回路を具備している。
【0013】
第2の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2の入力端子と出力端子とを有し、第1の入力端子が基準電位のノードに接続された差動増幅器と、上記差動増幅器の第2の入力端子と半導体集積回路内の複数の各ノードとの間に接続された複数の第1の容量と、上記差動増幅器の出力端子と半導体集積回路内の上記複数の各ノードとの間に接続された複数の第2の容量とからなるノイズ低減回路を具備している。
【0014】
第3の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2の入力端子と出力端子とを有し、第1の入力端子が半導体集積回路内の第1の配線に接続され、第2の入力端子が半導体集積回路内の第2の配線に接続された差動増幅器と、上記差動増幅器の出力端子と第1の入力端子との間に接続された容量とからなるノイズ低減回路を具備している。
【0015】
第4の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2の入力端子と出力端子とを有し、第1の入力端子が半導体集積回路内の第1の配線に接続され、第2の入力端子が基準電位のノードに接続された第1の差動増幅器と、上記第1の差動増幅器の出力端子と第1の入力端子との間に接続された第1の容量と、第3、第4の入力端子と出力端子とを有し、第3の入力端子が半導体集積回路内の第2の配線に接続され、第4の入力端子が上記基準電位のノードに接続された第2の差動増幅器と、上記第2の差動増幅器の出力端子と第3の入力端子との間に接続された第2の容量とからなるノイズ低減回路を具備している。
【0016】
第5の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2の入力端子と出力端子とを有する差動増幅器と、上記差動増幅器の第1の入力端子と半導体集積回路内の第1の配線上の所定のノードとの間に接続された第1の容量と、上記差動増幅器の第1の入力端子と半導体集積回路内の第2の配線上の所定のノードとの間に接続された第2の容量と、上記差動増幅器の出力端子と上記第1の配線上の上記所定のノードとの間に接続された第3の容量と、上記差動増幅器の出力端子と上記第2の配線上の上記所定のノードとの間に接続された第4の容量とを有し、上記差動増幅器の第2の入力端子が基準電位のノードに接続されているノイズ低減回路を具備している。
【0017】
第6の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2の入力端子と、互いに逆相の信号を出力する第1、第2の出力端子とを有し、第1の入力端子が半導体集積回路内の第1の配線上の所定のノードに接続され、第2の入力端子が半導体集積回路内の第2の配線上の所定のノードに接続された差動増幅器と、上記差動増幅器の第1の出力端子と上記第1の入力端子との間に接続された第1の容量と、上記差動増幅器の第2の出力端子と上記第2の入力端子との間に接続された第2の容量とからなるノイズ低減回路を具備している。
【0018】
第7の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2及び第3の入力端子とこれら各入力端子に対応した第1、第2及び第3の出力端子を有し、第1、第2及び第3の各出力端子から、対応する入力端子への入力電圧とそれ以外の他の2つの入力端子への入力電圧の重み付け加算電圧との差を出力する差動段と、この差動段の第1、第2及び第3の出力端子のうちいずれか1つの出力端子の出力を反転増幅する2つの出力段とを有し、第1の入力端子が半導体集積回路内の第1の配線上の所定のノードに接続され、第2の入力端子が半導体集積回路内の第2の配線上の所定のノードに接続された差動増幅器と、上記2つの出力段の一方の出力端子と上記第1の入力端子との間に接続された第1の容量と、上記2つの出力段の他方の出力端子と上記第2の入力端子との間に接続された第2の容量とを有し、上記差動増幅器の第3の入力端子が基準電圧のノードに接続されているノイズ低減回路を具備している。
【0019】
第8の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2及び第3の入力端子とこれら各入力端子に対応した第1、第2及び第3の出力端子を有し、第1、第2及び第3の各出力端子から、対応する入力端子への入力電圧とそれ以外の他の2つの入力端子への入力電圧の重み付け加算電圧との差を出力する差動段と、この差動段の第3の出力端子の出力を増幅する1つの出力段とを有し、第1の入力端子が半導体集積回路内の第1の配線上の所定のノードに接続され、第2の入力端子が半導体集積回路内の第2の配線上の所定のノードに接続された差動増幅器と、上記出力段の出力端子と第1または第2の入力端子との間に接続された容量とを有し、上記差動段の第3の入力端子が基準電位のノードに接続されているノイズ低減回路を具備している。
【0020】
第9の発明の半導体集積回路は、デジタル回路とアナログ回路とが混載された半導体集積回路において、第1、第2及び第3の入力端子とこれら各入力端子に対応した第1、第2及び第3の出力端子を有し、第1、第2及び第3の各出力端子から、対応する入力端子への入力電圧とそれ以外の他の2つの入力端子への入力電圧の重み付け加算電圧との差を出力する差動段と、この差動段の第1、第2の出力端子の出力をそれぞれ増幅する第1、第2の出力段とを有し、第1の入力端子が半導体集積回路内の第1の配線上の所定のノードに接続され、第2の入力端子が半導体集積回路内の第2の配線上の所定のノードに接続され、第3の入力端子が基準電位のノードに接続された差動増幅器と、上記第1の出力段の出力端子と第1の入力端子との間に接続された第1の容量と、上記第2の出力段の出力端子と上記第2の入力端子との間に接続された第2の容量とからなるノイズ低減回路を具備している。
【0021】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態を詳細に説明する。
【0022】
(第1の実施の形態)
図1は、この発明の第1の実施の形態に係る半導体集積回路(IC)の概略的な構成を示す回路図である。
【0023】
第1導電型の半導体基板11の表面領域には、基板11とは異なる第2導電型の複数のウェル領域12が形成されている。図1では2つのウェル領域12a、12bが例示されている。
【0024】
一方のウェル領域12aには、図示しない第1チャネル型の複数のMOSトランジスタが形成されている。またウェル領域12a内もしくはその近傍には第1導電型のウェル領域が形成され、この第1導電型のウェル領域には第2チャネル型の複数のMOSトランジスタが形成されている。そして、これら第1、第2チャネル型の複数のMOSトランジスタが相互に結線されることで、ウェル領域12a内もしくはウェル領域12a内とその近傍に設けられた第1導電型のウェル領域内にはCMOS型のデジタル回路が構成されている。
【0025】
上記ウェル領域12aと離間して形成された他方のウェル領域12bにも図示しない第1チャネル型の複数のMOSトランジスタが形成されている。また、ウェル領域12b内もしくはその近傍にも第1導電型のウェル領域が形成され、この第1導電型のウェル領域には第2チャネル型の複数のMOSトランジスタが形成されている。そして、これら第1、第2チャネル型の複数のMOSトランジスタが相互に結線されることで、ウェル領域12b内もしくはウェル領域12b内とその近傍に設けられた第1導電型のウェル領域内にはアナログ回路が構成されている。つまり、上記基板11には、デジタル回路とアナログ回路とが混載されている。
【0026】
上記一方のウェル領域12a周囲の基板11には、このウェル領域12aを取り囲むように、基板11と同一導電型、つまり第1導電型のウェル周囲ガードバンド領域13が形成されている。このガードバンド領域13は、通常、ICに供給される電源電圧または接地電圧が印加され、このウェル領域12a内に形成されているデジタル回路で発生したスイッチングノイズが、基板11を経由して他方のウェル領域12bに形成されているアナログ回路を含む他の回路に到達することを防ぐ。
【0027】
さらに、デジタル回路で発生したスイッチングノイズがアナログ回路に到達することを防ぐために、上記一方及び他方のウェル領域12a、12b相互間の基板11には、基板11と同一導電型(第1導電型)の境界ガードバンド領域14が形成されている。
【0028】
上記境界ガードバンド領域14にはノイズ低減回路15が接続されている。このノイズ低減回路15は、反転入力端子(−)、非反転入力端子(+)及び出力端子を有する差動増幅器(オペアンプ)16と、帰還用の容量17とから構成されている。差動増幅器16の反転入力端子(−)は上記境界ガードバンド領域14に接続され、出力端子と反転入力端子(−)との間には帰還用の容量17が接続されている。差動増幅器16の非反転入力端子(+)には、接地基準配線18及び外部端子19を介して、IC外部の接地基準電圧Vgnd(またはVref)が供給される。なお、図中の符号L及びRはそれぞれ、接地基準配線18及び外部端子19の経路に付随している寄生インダクタンス及び寄生抵抗を等価的に示している。
【0029】
このような構成において、差動増幅器16は、非反転入力端子(+)と反転入力端子(−)の直流電位が等しくなるように動作する。差動増幅器16の非反転入力端子(+)はIC外部の接地基準電圧Vgndに接続されているので、反転入力端子(−)は仮想接地された状態となる。従って、この反転入力端子(−)に接続されている境界ガードバンド領域14も仮想接地されている。
【0030】
ここで、ウェル領域12a内に形成されたデジタル回路が動作することによってスイッチングノイズが発生し、これによってノイズ電流が基板11を経由して他方のウェル領域12bに伝達される際に、仮想接地されている境界ガードバンド領域14を介して、ノイズ電流がノイズ低減回路15内の差動増幅器16に吸収される。
【0031】
この際、差動増幅器16の入出力端子間に接続された容量17は、差動増幅器16の利得倍されたミラー容量として働き、境界ガードバンド領域14のデカップリングに役立つ。
【0032】
また、ノイズ電流が吸収される際に、接地基準配線18には電流が流れないので、接地基準配線18及び外部端子19等における寄生インダクタンスLにはノイズが発生せず、境界ガードバンド領域14は安定に仮想接地された状態となる。
【0033】
すなわち、デジタル回路で発生したノイズは、アナログ回路に到達する前に境界ガードバンド領域14を経由して差動増幅器16で吸収されるので、アナログ回路にはノイズ電流が伝わり難くなる。これにより、デジタル回路が動作することによって発生するスイッチングノイズによるアナログ回路の誤動作が抑制される。また、差動増幅器16として広帯域動作が可能なものを使用すれば、高周波領域に渡ってノイズが低減でき、寄生インダクタンスの影響も受けない。
【0034】
しかも、差動増幅器16の帰還ループには帰還用の容量17が挿入されているだけであり、特許文献1に記載されている技術のように基板自体が帰還ループに含まれない。このため、ノイズ低減回路の回路設計を容易に行うことができる。
【0035】
図2は、第1の実施形態によるノイズ低減回路と、従来のノイズ低減手法である図3に示すように容量Cを用いたデカップリング法とについて、ノイズ低減効果(ノイズ低減比)を試算した結果を示している。なお、ここでは、容量Cの値を2pF、寄生インダクタンスLの値を100nH、寄生抵抗Rの値を20Ω、ノイズ源からの結合容量Cnを1pFとした。
【0036】
第1の実施形態によるノイズ低減回路の場合、差動増幅器16の直流利得(DCゲイン)が26dB、帯域fcが200MHzと800MHzの2例を示した。ノイズ源レベルはいずれの場合にも0dBである。
【0037】
図2中、特性Aは第1の実施形態のノイズ低減回路によるものであり、特性Bは容量を用いた従来のデカップリング手法によるものである。図2から明らかなように、従来の容量を用いたデカップリング手法による場合にもノイズはある程度低減されている。しかし、寄生インダクタンスLに電流が流れるために、高周波数領域では寄生インダクタンスLにノイズが発生し、低減の効果がなくなる。これに対し、第1の実施形態のノイズ低減回路では、帯域fcが200MHzと800MHzの両方共、ノイズが効果的に低減されている。
【0038】
さらに、図4は、第1の実施形態において差動増幅器をCMOS回路で構成した場合のノイズ低減回路と、従来の容量を用いたデカップリング手法と、何の対策も施さない場合との3例について、ノイズ低減効果(ノイズ低減比)をシミュレーションした結果の一例を示している。
【0039】
図4中、特性Aは何の対策も施さない場合のものであり、特性Bは従来の容量を用いたデカップリング手法による場合のものであり、特性Cは第1の実施形態のノイズ低減回路による場合のものである。なお、第1の実施形態によるノイズ低減回路において、容量17の値は1pFとし、デカップリング手法による場合の容量Cの値は500pFとした。この場合にもノイズ源レベルはいずれも0dBである。
【0040】
図4から明らかなように、容量を用いたデカップリング手法による場合(特性B)と比べて、第1の実施形態のノイズ低減回路による場合(特性C)の方が、ノイズ低減効果が優れていることがわかる。
【0041】
図5は、第1の実施形態のノイズ低減回路を実際のICに適用した場合のICチップの概略的な構成を示す回路図である。なお、図5において、図1と対応する箇所には同じ符号を付して説明を行う。
【0042】
デジタル回路が形成されているウェル領域12a内には、このウェル領域12aに対してウェル電位を供給するためのウェルバイアス領域21が形成されている。このウェルバイアス領域21には、電源配線22を介して電源電圧Vddが印加される。また、上記ウェル領域12aを取り囲むようにウェル周囲ガードバンド領域13aが形成されている。このウェル周囲ガードバンド領域13aには、接地配線23を介して接地電圧Vssが印加される。
【0043】
ウェル領域12a内に形成されているデジタル回路で発生するスイッチングノイズが外部に漏れ難くするために、ウェル周囲ガードバンド領域13aにはノイズ低減回路15aが接続されている。
【0044】
アナログ回路が形成されているウェル領域12b内には、このウェル領域12bに対してウェル電位を供給するためのウェルバイアス領域24が形成されている。このウェルバイアス領域24には、電源配線22とは異なる電源配線25を介して電源電圧Vddが印加される。また、ウェル領域12bを取り囲むようにウェル周囲ガードバンド領域13bが形成されている。このウェル周囲ガードバンド領域13bには、接地配線23とは異なる接地配線26を介して接地電圧Vssが印加される。
【0045】
ウェル領域12b内に形成されているアナログ回路にノイズが到達し難くするために、ウェル周囲ガードバンド領域13bにはノイズ低減回路15bが接続されている。さらに、アナログ回路にノイズが到達し難くするために、ウェルバイアス領域24にはノイズ低減回路15cが接続されている。
【0046】
また、ウェル領域12a、12bとの間の基板には、両ウェル領域を隔てるように境界ガードバンド領域14が形成されている。この境界ガードバンド領域14にはノイズ低減回路15dが接続されている。このノイズ低減回路15dは、図1中のノイズ低減回路15に相当する。
【0047】
このように、チップ内で発生したノイズを吸収する必要がある箇所に本実施形態のノイズ低減回路を接続すれば、アナログ回路に到達するノイズを効果的に低減させることができる。
【0048】
図6は、図1中のノイズ低減回路15で使用される差動増幅器16を具体化して示す回路図である。差動増幅器16は差動段16Aとソースフォロワ(SFW)型の出力段16Bとから構成されている。差動段16Aは非反転入力端子(+)と反転入力端子(−)及び反転出力端子(−)と非反転出力端子(+)とを有する。反転出力端子(−)と非反転入力端子(+)との間には自己バイアス用の帰還抵抗R0が接続され、非反転出力端子(+)と反転入力端子(−)との間には自己バイアス用の帰還抵抗R1が接続されている。差動段16Aの非反転出力端子(+)には出力段16Bの入力端子が接続されている。
【0049】
差動段16Aの非反転入力端子(+)と接地基準配線18との間には、必要に応じて結合容量C0が挿入される。差動段16Aの反転入力端子(−)と境界ガードバンド領域14との間にも、必要に応じて結合容量C1が挿入される。帰還用の容量17の一端は出力段16Bの出力端子に接続され、他端は結合容量C1を介して差動段16Aの反転入力端子(−)に接続されている。
【0050】
図7は、図6に示す差動増幅器16の具体的な回路構成例を示している。差動段16A及び出力段16Bは共にPチャネル及びNチャネルのMOSトランジスタを用いたCMOS構成の回路である。
【0051】
差動段16Aは、PチャネルトランジスタP1、P2及びNチャネルトランジスタN1、N2、N3から構成されている。出力段16Bは、PチャネルトランジスタP3、P4で構成されている。
【0052】
差動段16AのPチャネルトランジスタP1、P2は負荷として用いられ、両トランジスタP1、P2のゲートは共通に接続され、この共通ゲートに一定のバイアス電圧Vbpが供給される。NチャネルトランジスタN1、N2は差動対を構成している。そして、一方のトランジスタN1のゲートは非反転入力端子となり、このトランジスタN1のゲートに結合容量C0の一端が接続されている。また、差動対を構成する他方のトランジスタN2のゲートは反転入力端子となり、このトランジスタN2のゲートに結合容量C1の一端が接続されている。ゲートに一定のバイアス電圧Vbnが供給されるトランジスタN3は電流源として使用される。なお、上記両結合容量C0、C1として、Pチャネル及びNチャネルのMOSトランジスタのゲート容量を利用したMOSキャパシタが使用される。さらに、図6中の抵抗R0、R1として、Pチャネル及びNチャネルトランジスタのソース・ドレイン間を並列に接続したCMOSトランスファゲートのオン抵抗が使用される。
【0053】
出力段16Bはソースフォロワ(SFW)型のものであり、ゲートに一定のバイアス電圧Vpnが供給されるトランジスタP3が負荷となり、トランジスタP4のゲートに差動段16Aの非反転出力端子からの出力が供給される。なお、帰還用の容量17として、Nチャネルトランジスタのゲート容量を利用したMOSキャパシタが使用される。
【0054】
(第2の実施の形態)
図8は、この発明の第2の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。
【0055】
第1の実施形態では、ノイズ低減回路の出力が1つの回路ノード、つまり境界ガードバンド領域のある特定のノードに供給される場合について説明した。換言すれば、帰還用の容量17及び結合容量C1がそれぞれ単一の容量である場合について説明した。
【0056】
これに対し、第2の実施形態では、帰還用の容量17及び結合容量C1を複数に分散させ、基板11内のウェルバイアス領域、境界ガードバンド領域、電源配線や接地配線等における複数のノードに対してノイズ低減回路の出力を分散して供給することで、これら複数のノードに混入するノイズ電圧をノイズ低減回路15によって吸収することで、電位の安定化を図るようにしたものである。
【0057】
図示のように、ノイズ低減回路15内の差動増幅器16は差動段16Aとソースフォロワ(SFW)型の出力段16Bとから構成されている。差動段16Aの非反転入力端子(+)は、接地基準配線18及び外部端子19を介して、IC外部の基準電圧Vgnd(Vref)に接続されている。差動段16Aの反転入力端子(−)には複数の結合容量C1´の各一端が接続されている。これら複数の結合容量C1´の各他端は、基板11内に形成されているウェルバイアス領域、境界ガードバンド領域、電源配線や接地配線等からなる基板内配線27における複数のノードにそれぞれ接続されている。
【0058】
また、差動増幅器16の出力段16Bの出力端子には複数の帰還用の容量17´の各一端が接続されている。これら複数の容量17´の各他端は、上記基板内配線27における複数のノードにそれぞれ接続されている。
【0059】
このような構成の半導体集積回路において、デジタル回路が動作することによってスイッチングノイズが発生し、基板内配線27にこのノイズによるノイズ電圧が混入した場合に、第1の実施形態と同様に、ノイズ電圧はノイズ低減回路15の差動増幅器16で吸収され、基板内配線27における複数のノードの電位の安定化を図ることができる。
【0060】
しかも、差動増幅器16の帰還ループには容量17´及び結合容量C1´が挿入されているだけであり、基板自体が帰還ループに含まれない。このため、ノイズ低減回路の回路設計を容易に行うことができる。
【0061】
(第3の実施の形態)
図9は、この発明の第3の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。この第3の実施形態は、電源電圧Vddが伝達される電源配線に混入するノイズ電圧(ΔVdd)を低減するためにこの発明のノイズ低減回路を適用したものである。
【0062】
すなわち、図9において、電源配線31には、外部端子32を介してIC外部から電源電圧Vddが伝達される。接地配線33には、外部端子34を介してIC外部から接地電圧Vssが伝達される。ここで、電源配線31は例えばnウェルバイアス配線であり、接地配線33は例えばp基板バイアス配線である。
【0063】
ノイズ低減回路15は差動増幅器16及び帰還用の容量17等から構成されている。差動増幅器16は差動段16Aとソースフォロワ(SFW)型の出力段16Bとからなる。
【0064】
差動段16Aの非反転入力端子(+)は接地配線33上の任意のノードに接続されている。差動段16Aの非反転入力端子(+)と反転出力端子(−)との間には自己バイアス用の帰還抵抗R0が接続されている。差動段16Aの反転入力端子(−)は電源配線31上の任意のノードに接続されている。差動段16Aの反転入力端子(−)と非反転出力端子(+)との間には自己バイアス用の帰還抵抗R1が接続されている。出力段16Bの入力端子は差動段16Aの非反転出力端子(+)に接続され、出力段16Bの出力端子と差動段16Aの反転入力端子(−)との間には帰還用の容量17が接続されている。なお、この場合にも、図示するように、必要に応じて、差動段16Aの非反転入力端子(+)及び反転入力端子(−)と、電源配線31及び接地配線33との間に結合容量C0、C1を挿入してもよい。
【0065】
このような構成において、デジタル回路が動作することによって発生するスイッチングノイズによるノイズ電圧ΔVddが電源配線31に混入した場合、第1の実施形態と同様に、このノイズ電圧は差動増幅器16で吸収される。これにより、電源配線31の電位の安定化を図ることができる。従って、他の配線、例えば接地配線33にノイズ電圧が伝わるおそれはない。
【0066】
他方、ノイズ電圧ΔVssが接地配線33に混入した場合、先に説明したように差動増幅器16の特性により、反転入力端子(−)における電位は非反転入力端子(+)の電位と等しくなるので、反転入力端子(−)の電位は非反転入力端子(+)の電位に追随して変化する。つまり、接地配線33に混入した外来ノイズは、同相ノイズとして電源配線31に伝わる。この結果、両配線相互間には電位が生じないので、両配線に接続された回路、例えばアナログ回路への影響が緩和される。つまり、接地配線33にノイズ電圧が混入しても、このノイズによる誤動作を低減させることができる。
【0067】
(第4の実施の形態)
図10は、この発明の第4の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。この第4の実施形態は、電源電圧Vddが伝達される電源配線及び接地電圧Vssが伝達される接地配線に個別に混入するノイズ電圧をそれぞれ低減するためにこの発明のノイズ低減回路を適用したものである。
【0068】
図10において、電源配線31には、外部端子32を介してIC外部から電源電圧Vddが伝達される。接地配線33には、外部端子34を介してIC外部から接地電圧Vssが伝達される。さらに、基準電圧配線35には、外部端子36を介してIC外部から基準電圧Vgnd(Vref)が伝達される。ここで、電源配線31は例えばnウェルバイアス配線であり、接地配線33は例えばp基板バイアス配線である。
【0069】
ノイズ低減回路15は、第1及び第2の差動増幅器16a、16bと帰還用の第1の及び第2の容量17a、17b等から構成されている。各差動増幅器16a、16bは共に、差動段16Aとソースフォロワ(SFW)型の出力段16Bとからなる。
【0070】
第1の差動増幅器16a内の差動段16Aの非反転入力端子(+)は基準電圧配線35に接続されている。この差動段16Aの非反転入力端子(+)と反転出力端子(−)との間には自己バイアス用の帰還抵抗R0が接続されている。この差動段16Aの反転入力端子(−)は電源配線31上の任意のノードに接続されている。第1の差動増幅器16a内の差動段16Aの反転入力端子(−)と非反転出力端子(+)との間には自己バイアス用の帰還抵抗R1が接続されている。第1の差動増幅器16a内の出力段16Bの入力端子は差動段16Aの非反転出力端子(+)に接続され、出力段16Bの出力端子と差動段16Aの反転入力端子(−)との間には帰還用の容量17aが接続されている。
【0071】
第2の差動増幅器16b内の差動段16Aの非反転入力端子(+)は基準電圧配線35に接続されている。この差動段16Aの非反転入力端子(+)と反転出力端子(−)との間には自己バイアス用の帰還抵抗R0が接続されている。この差動段16Aの反転入力端子(−)は接地電源配線33上の任意のノードに接続されている。第2の差動増幅器16b内の差動段16Aの反転入力端子(−)と非反転出力端子(+)との間には自己バイアス用の帰還抵抗R1が接続されている。第2の差動増幅器16b内の出力段16Bの入力端子は差動段16Aの非反転出力端子(+)に接続され、出力段16Bの出力端子と差動段16Aの反転入力端子(−)との間には帰還用の容量17bが接続されている。
【0072】
なお、この場合にも、図示するように、必要に応じて、各差動段16Aの非反転入力端子(+)及び反転入力端子(−)と、基準電圧配線35と電源配線31または接地配線33との間に結合容量C0、C1を挿入してもよい。
【0073】
このような構成において、デジタル回路が動作することによって発生するスイッチングノイズによるノイズ電圧ΔVddが電源配線31に混入した場合、このノイズ電圧は第1の差動増幅器16aで吸収され、これにより電源配線31の電位の安定化を図ることができる。
【0074】
他方、ノイズ電圧ΔVssが接地配線33に混入した場合、このノイズ電圧は第2の差動増幅器16bで吸収され、これにより接地配線33の電位の安定化を図ることができる。
【0075】
また、電源配線31及び接地配線33にノイズ電圧が混入した場合、いずれの場合にも基準電圧配線35には電流は流れないので、この基準電圧配線35に付随している寄生インダクタンスにノイズ電圧が誘起されることはない。
【0076】
(第5の実施の形態)
図11は、この発明の第5の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。この第5の実施形態は、電源電圧Vddが伝達される電源配線及び接地電圧Vssが伝達される接地配線に混入する同相ノイズ電圧を低減するためにこの発明のノイズ低減回路を適用したものである。
【0077】
図11において、電源配線31には、外部端子32を介してIC外部から電源電圧Vddが伝達される。接地配線33には、外部端子34を介してIC外部から接地電圧Vssが伝達される。さらに、基準電圧配線35は基準電圧用の外部端子36に接続されている。この外部端子36には、IC外部において互いに等価な抵抗値を有する2個の抵抗Riを用いて電源電圧Vddと接地電圧Vssとの間の電圧を分割することによって得られる安定した基準電圧(Vdd−Vss)/2が供給される。
【0078】
ノイズ低減回路15は差動増幅器16及び帰還用の一対の容量17a、17b等から構成されている。また、差動増幅器16は差動段16Aと1つの出力段16Bとからなる。
【0079】
差動段16Aの非反転入力端子(+)は基準電圧配線35に接続されている。差動段16Aの反転入力端子(−)は結合容量C1aを介して電源配線31上の任意のノードに接続され、かつ結合容量C1bを介して接地配線33上の任意のノードに接続されている。また、差動段16Aの反転入力端子(−)と出力端子との間には自己バイアス用の帰還抵抗R1が接続されている。
【0080】
出力段16Bの入力端子は差動段16Aの出力端子に接続され、出力段16Bの出力端子は帰還用の容量17aを介して上記電源配線31上の上記任意のノードに接続されかつ帰還用の容量17bを介して上記接地配線33上の上記任意のノードに接続されている。
【0081】
このような構成において、差動増幅器16の差動段16Aの非反転入力端子(+)には基準電圧(Vdd−Vss)/2が供給されており、差動段16Aの反転入力端子(−)はこの基準電圧によって仮想接地されている。このため、電源配線31及び接地配線33に混入する同相ノイズ電圧(ΔVdd+ΔVss)は差動増幅器16で吸収される。
【0082】
他方、電源配線31及び接地配線33に差動ノイズ電圧が混入した場合には、両配線間で直列に接続されている一対の容量17a、17bを介して電流が流れることによって平滑化され、低減される。
【0083】
なお、この第5の実施形態では、出力段16Bの出力端子を帰還用の容量17aを介して電源配線31上の任意のノードに、かつ帰還用の容量17bを介して接地配線33上の任意のノードに接続することで、電源配線31及び接地配線33に混入する同相ノイズ電圧を差動増幅器16で吸収させる場合について説明したが、これは接地配線33、電源配線31の代りに信号配線を接続することで、この両信号配線に混入する同相ノイズ電圧を差動増幅器16で吸収させるように構成してもよい。
【0084】
(第6の実施の形態)
図12は、この発明の第6の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。なお、この第6の実施形態に係る半導体集積回路の基本的な構成は第5の実施形態のものと同様なので、第5の実施形態と異なる点についてのみ以下に説明する。
【0085】
第5の実施形態において、差動増幅器16は差動段16Aと1つの出力段16Bとから構成されていた。これに対し、第6の実施の形態では、差動増幅器16は差動段16Aと2個のソースフォロワ(SFW)型の出力段16Ba、16Bbとから構成されている。2個の出力段16Ba、16Bbの入力端子は差動段16Aの同じ出力端子に接続されている。そして、一方の出力段16Baの出力端子は帰還用の容量17aを介して電源配線31の任意のノードに接続され、他方の出力段16Bbの出力端子は帰還用の容量17bを介して接地配線33の任意のノードに接続されている。
【0086】
図11及び図12中に示す一対の容量17a、17bは、CMOS回路では、例えば、一方の容量17aはPチャネルのMOSトランジスタを用いて、他方の容量17bはNチャネルのMOSトランジスタを用いてそれぞれ構成される。このような場合、図11に示す第5の実施形態のように、1つの出力段16Bからの出力電圧を一対の容量17a、17bに供給すると、容量の両端間に十分な電位差が加わらず、十分な容量が得られないことがある。
【0087】
そこで、この第6の実施の形態では、差動増幅器16の出力段16Bを、PチャネルMOSトランジスタからなる容量17aの駆動用の出力段16BaとNチャネルMOSトランジスタからなる容量17bの駆動用の出力段16Bbの2つに分け、帰還用の容量17a、17bがそれぞれ十分に大きな容量となるように各容量の駆動電圧が異なるようにしたものである。
【0088】
第6の実施の形態において、電源配線31にノイズ電圧(ΔVdd)が、接地配線33にノイズ電圧(ΔVss)がそれぞれ混入した場合、差動増幅器16では、上記両ノイズ電圧の同相電圧(ΔVdd+ΔVss)がゼロとなるように負帰還制御が働き、上記同相電圧成分が吸収される。この場合、帰還用の容量17a、17bは別々の出力段16Ba、16Bbで駆動されるため、例えばPチャネル、NチャネルのトランジスタからなるMOS型容量にそれぞれ適した駆動電圧を設定することができる。これにより、小さな寸法のトランジスタで大きな容量を得ることができるので設計自由度が増し、ノイズ電圧の抑制効果が強化される。
【0089】
なお、上記一方の出力段16BaはNチャネルトランジスタを用いたソースフォロワとし、他方の出力段16BbはPチャネルトランジスタを用いたソースフォロワとすることが効果的である。
【0090】
また、この第6の実施形態においても、接地配線33、電源配線31の代りに信号配線を接続することで、この両信号配線に混入する同相ノイズ電圧を差動増幅器16で吸収させるように構成してもよい。
【0091】
(第7の実施の形態)
図13は、この発明の第7の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。上記第1乃至第6の実施の形態では、ノイズ低減回路15内の差動増幅器として2入力のものを用いる場合を説明した。これに対して、第7の実施の形態では、ノイズ低減回路15内の差動増幅器として3入力の差動増幅器を用いるようにしたものである。
【0092】
図13において、電源配線31には、外部端子32を介してIC外部から電源電圧Vddが伝達される。接地配線33には、外部端子34を介してIC外部から接地電圧Vssが伝達される。さらに、基準電圧配線35は外部端子36に接続されている。この外部端子36には、基準電圧として、例えば、IC外部において互いに等価な抵抗値を有する2個の抵抗Riを用いて電源電圧Vddと接地電圧Vssとの間の電圧を分割することによって得られる安定した基準電圧(Vdd−Vss)/2が供給される。
【0093】
ノイズ低減回路15は3入力の差動増幅器41及び帰還用の一対の容量17a、17b等から構成されている。また、差動増幅器41は差動段41Aと2個の反転出力段41Ba、41Bbとからなる。さらに、差動段41Aは第1乃至第3の入力端子とこれに対応した第1乃至第3の出力端子とを有する。
【0094】
差動段41Aの第1の入力端子(非反転入力端子(+))は、結合容量C1aを介して電源配線31上の任意のノードに接続されている。差動段41Aの第2の入力端子(反転入力端子(−))は、結合容量C1bを介して接地配線33上の任意のノードに接続されている。さらに、差動段41Aの第3の入力端子は、結合容量C0を介して基準電圧配線35に接続されている。
【0095】
差動段41Aの第1、第2の出力端子と第1、第2の入力端子との間には、自己バイアス用の帰還抵抗R1がそれぞれ接続されている。さらに、差動段41Aの第3の出力端子と第3の入力端子との間には自己バイアス用の帰還抵抗R0が接続されている。
【0096】
2個の出力段41Ba、41Bbの入力端子は共に差動段41Aの第3の出力端子に接続され、一方の出力段41Baの出力端子は帰還用の容量17aを介して電源配線31上の上記任意のノードに接続され、他方の出力段41Bbの出力端子は帰還用の容量17bを介して接地配線33上の上記任意のノードに接続されている。
【0097】
図14は、図13中の差動増幅器41の差動段41Aの具体的な回路構成の一例を示している。この回路は、PチャネルトランジスタP11〜P13及びNチャネルトランジスタN11〜N14とから構成されている。
【0098】
PチャネルトランジスタP11〜P13は負荷として用いられ、これらのトランジスタのゲートは共通に接続されている。そして、この共通ゲートには一定のバイアス電圧Vbpが供給される。NチャネルトランジスタN11とN12、N12とN13及びN13とN11とはそれぞれ差動対を構成している。トランジスタN11〜N13のゲートには第1乃至第3の入力端子が設けられ、これら第1乃至第3の入力端子には入力信号Vin1、Vin2、Vin3がそれぞれ入力される。ゲートに一定のバイアス電圧Vbnが供給されるトランジスタN14は電流源として使用される。また、トランジスタP11とN11の接続ノードに第1の出力端子が、トランジスタP12とN12の接続ノードに第2の出力端子が、トランジスタP13とN13の接続ノードに第3の出力端子が設けられ、これら第1乃至第3の出力端子から信号Vout1、Vout2、Vout3がそれぞれ出力される。
【0099】
ここで、図14中の3つの差動対の入力信号Vin1、Vin2、Vin3は、それぞれNチャネルトランジスタN11、N12、N13のゲート・ソース間電圧Vgs1、Vgs2、Vgs3と、これら3個のトランジスタN11、N12、N13のソース共通接続ノードにおける電圧Vcomとの和であり、下記のように表される。
【0100】
Vin1=Vgs1+Vcom …(1)
Vin2=Vgs2+Vcom …(2)
Vin3=Vgs3+Vcom …(3)
いま、トランジスタN11、N12、N13のゲート・ドレイン間に十分高い抵抗(無限大)を接続した平衡状態を考える。この平衡状態における電圧を用いて上記1〜3式を書き直すと、下記の4〜6式が得られる。
【0101】
Figure 0003784382
なお、4〜6式において、
ΔVin1=ΔVgs1+ΔVcom …(7)
ΔVin2=ΔVgs2+ΔVcom …(8)
ΔVin3=ΔVgs3+ΔVcom …(9)
である。
【0102】
すなわち、各入力電圧は平衡状態における直流分Vinx0(x=1,2,3)と変動分(小信号交流分)ΔVinx(x=1,2,3)で表すことができる。
【0103】
このとき、トランジスタN11、N12、N13のドレイン電流Id1、Id2、Id3も、平衡状態における直流電流値Id10、Id20、Id20と、小信号交流分ΔId1、ΔId2、ΔId3で表すことができる。
【0104】
つまり、下記の10〜12式が成立する。
【0105】
Id1=Id10+ΔId1 …(10)
Id2=Id20+ΔId2 …(11)
Id3=Id30+ΔId3 …(12)
テール電流、つまり電流源用のトランジスタN14に流れる電流Issは、トランジスタN11、N12、N13のドレイン電流の和(Id1+Id2+Id3)に等しく、このテール電流を、平衡状態における電流Iss0と変動分ΔIssに分けると下記の13式が得られる。
【0106】
Figure 0003784382
である。
【0107】
ここで、トランジスタN11、N12、N13は全て飽和領域で動作するものとした場合の、各トランジスタのドレイン電流とゲート電圧の関係を求める。MOSトランジスタの基本式から、各ドレイン電流は下記の16〜18式で与えられる。
【0108】
Id1=(μCox/2)(W1/L1)(Vgs1-Vth)2(1+λVds1) …(16)
Id2=(μCox/2)(W2/L2)(Vgs2-Vth)2(1+λVds2) …(17)
Id3=(μCox/2)(W3/L3)(Vgs3-Vth)2(1+λVds3) …(18)
なお、16〜18式において、μはキャリアの移動度、Coxはゲート絶縁膜の誘電率、Wx(x=1,2,3)は各トランジスタのチャネル幅、Lx(x=1,2,3)は各トランジスタのチャネル長であり、Vthは閾値電圧である。
【0109】
ここで、
Figure 0003784382
を用いて、小信号ドレイン電流ΔId1、ΔId2、ΔId3を求めると、下記の20〜22式が得られる。
【0110】
ΔId1=Id1-Id10=gm1ΔVgs1+(1/ro1)ΔVds1 …(20)
ΔId2=Id2-Id20=gm2ΔVgs2+(1/ro2)ΔVds2 …(21)
ΔId3=Id3-Id30=gm3ΔVgs3+(1/ro3)ΔVds3 …(22)
ただし、gmx[=∂Idx/∂Vgsx]は各トランジスタの相互コンダクタンスであり、rox[(=∂Idx/∂Vdsx)-1]は各トランジスタの出力抵抗であり、gmx(x=1,2,3)は下記の23〜25式で表される。
【0111】
Figure 0003784382
ここで、
1/ro1≒λ(μCox/2)(W1/L1)(Vgs10-Vth)2≒λId10 …(26)
1/ro2≒λ(μCox/2)(W2/L2)(Vgs20-Vth)2≒λId20 …(27)
1/ro3≒λ(μCox/2)(W3/L3)(Vgs30-Vth)2≒λId30 …(28)
で表される。
【0112】
次に、小信号ドレイン電流により、トランジスタN11、N12、N13の出力端子(Vout1,Vout2,Vout3)に生じる小信号電圧分を求める。これら各トランジスタN11、N12、N13の負荷となるPチャネルトランジスタP11、P12、P13には一定のゲートバイアス電圧Vbpが印加されており、小信号においてはそれぞれ等価的に抵抗rp1,rp2,rp3で表すことができる。出力端子における小信号電圧ΔVout1,ΔVout2,ΔVout3は、これらの等価抵抗rp1,rp2,rp3の電圧降下分で表されるので、下記の29〜31式が成立する。
【0113】
ΔVout1=-rp1ΔId1=-rp1{gm1ΔVgs1+(1/ro1)ΔVds1} …(29)
ΔVout2=-rp2ΔId2=-rp2{gm2ΔVgs2+(1/ro2)ΔVds2} …(30)
ΔVout3=-rp3ΔId3=-rp3{gm3ΔVgs3+(1/ro3)ΔVds3} …(31)
また、電流源であるNチャネルトランジスタN14には一定のゲートバイアス電圧Vbnが印加されており、小信号に着目すると、等価的に抵抗rsで表すことができる。テール電流Issは、負荷抵抗rp1,rp2,rp3を流れる電流の合計に等しく、小信号電流ΔIssについて、下記の32式が成立する。
【0114】
Figure 0003784382
以上により、小信号電圧、電流成分の等価回路を表すことができる。
【0115】
つまり、上記7〜9式、14式、15式、20〜22式、29〜31式、32式に基づき、図14に示す3入力の差動段は、図15に示すような小信号等価回路で表すことができる。
【0116】
図15の等価回路から入出力伝達特性を求める。
【0117】
ここで、電圧の変動分ΔVin、ΔVout、ΔVgs、ΔVcomをvin、vout、vgs、vcomでそれぞれ表すことにする。
【0118】
上記29〜31式と10〜12式をそれぞれ書き直すと、下記の33〜35式が得られる。ただし、x=1,2,3である。
【0119】
Voutx=-rpx(gmx・vgsx+vdsx/rox) …(33)
vgsx=vinx-vcom …(34)
vdsx=voutx-vcom …(35)
上記33〜35式から下記の36式が得られる。
【0120】
Figure 0003784382
また、32式を書き直すと、下記の37式が得られる。
【0121】
vcom/rs=-(vout1/rp1+vout2/rp2+vout3/rp3) …(37)
36式及び37式からvoutxに着目して解くと、以下の38式が得られる。
【0122】
Figure 0003784382
従って、下記の39〜41式に示す連立方程式が成り立つ。
【0123】
Figure 0003784382
ここで、下記の42〜50式のように係数を定義して上記39〜41式を書き直すと、下記の51〜53式に示す連立方程式が得られる。
【0124】
a11=1+rp1/ro1-rs(gm1+1/ro1) …(42)
a12=-rs(rp1/rp2)(gm1+1/ro1) …(43)
a13=rs(rp1/rp3)(gm1+1/ro1) …(44)
a21=-rs(rp2/rp1)(gm2+1/ro2) …(45)
a22=1+rp2/ro2-rs(gm1+2/ro2) …(46)
a23=-rs(rp2/rp3)(gm2+1/ro2) …(47)
a31=-rs(rp3/rp1)(gm3+1/ro3) …(48)
a32=-rs(rp3/rp2)(gm3+1/ro3) …(49)
a33=1+rp3/ro3-rs(gm3+2/ro3) …(50)
a11・vout1+a12・vout2+a13・vout3+gm1・rp1・vin1=0 …(51)
a21・vout1+a22・vout2+a23・vout3+gm2・rp2・vin2=0 …(52)
a31・vout1+a32・vout2+a33・vout3+gm3・rp3・vin3=0 …(53)
上記51〜53式の連立方程式をvout1、vout2、vout3について解くと、下記の54〜56式が得られる。
【0125】
Figure 0003784382
ここで、54〜56式及び57式のk11〜k13、k21〜k23、k31〜k33、Dに42〜50式を代入して整理すると、下記の58〜67式が得られる。
【0127】
Figure 0003784382
である。
【0128】
つまり、図15の等価回路で示される3入力の差動段における入出力伝達特性は、54〜56式と58〜66式及び67式の係数k11〜k13、k21〜k23、k31〜k33及びDにより与えられる。
【0129】
図15の等価回路では、係数k11〜k13、k21〜k23、k31〜k33及びDはそれぞれ正の値をとる。
【0130】
これらを書き直すと、下記の68〜70式に示される入出力伝達特性が得られる。
【0131】
Figure 0003784382
上記68〜70式で示される入出力伝達特性により、各出力端子からは対応する入力端子への入力電圧とそれ以外の他の2つの入力端子への入力電圧の重み付け加算電圧との差が出力される。
【0132】
ここで、いま、図14に示す差動段の利得が十分に大きく、gmx・rox>>1,gmx・rs>>1+rpx/rox [x=1,2,3]、及びPチャネルトランジスタP11〜P13、NチャネルトランジスタN11〜N13それぞれのチャネル幅とチャネル長との比率あるいは実効チャネル長(Leff)が同一であってrp1/ro1=rp2/ro2=rp3/ro3が成り立つとき、つまり、PチャネルトランジスタとNチャネルトランジスタのペア特性が、P11−N11及びP12−N12、P13−N13の各ペアにおいて等しくされているとき、係数D及びk11〜k13、k21〜k23、k31〜k33は下記の71〜80式で与えられる。
【0133】
Figure 0003784382
k11=rs{(1+rp3/ro3)gm2+(1+rp2/ro2)gm3}=rs(1+e)(gm2+gm3) …(72)
k12=rs(1+rp3/ro3)(rp1/ro2)gm1=rs(1+e)(rp1/rp2)gm1 …(73)
k13=rs(1+rp2/ro2)(rp1/ro3)gm1=rs(1+e)(rp1/rp3)gm1 …(74)
k21=rs(1+rp3/ro3)(rp2/ro1)gm2=rs(1+e)(rp2/rp1)gm2 …(75)
k22=rs{(1+rp1/ro1)gm3+(1+rp3/ro3)gm1)}=rs(1+e)(gm3+gm1) …(76)
k23=rs(1+rp1/ro1)(rp2/ro3)gm2=rs(1+e)(rp2/rp3)gm2 …(77)
k31=rs(1+rp2/ro2)(rp3/ro1)gm3=rs(1+e)(rp3/rp1)gm3 …(78)
k32=rs(1+rp1/ro1)(rp3/ro2)gm3=rs(1+e)(rp3/rp2)gm3 …(79)
k33=rs{(1+rp2/ro2)gm1+(1+rp1/ro1)gm2}=rs(1+e)(gm1+gm2) …(80)
ここで、71〜80式を68〜70式に代入して、入出力特性を求めると、下記の81〜86式が得られる。
【0134】
Figure 0003784382
上記81式より、vout1は、vin2とvin3の内分点電圧βvin2+(1-β)vin3 [ただし、β=gm2/(gm2+gm3)]とvinとのを差を増幅したものとなり、増幅率はgm1・rp1(gm2+gm3)/(gm1+gm2+gm3)に比例する。上記82、83式より、これと同様のことがvout2,vout3についてもいえる。
【0135】
また、上記84式により、vout1は、vin1を基準(ゼロ)としたときのvin2とvin3の重み付き加算値を増幅したものとなる。この場合の増幅利率はgm1・rp1に比例する。上記85、86式より、これと同様のことがvout2,vout3についてもいえる。
【0136】
ここで、図14中の3個のNチャネルトランジスタN11〜N13の特性が等しくかつ3個のPチャネルトランジスタP11〜P13の特性が等しくされているとき、すなわち、gm1=gm2=gm3=gm及びrp1=rp2=rp3=rpが成り立つとき、A=(2/3)gm・rp/(1+e)とおくと、上記81〜86式は下記の87〜92式に書き直すことができる。
【0137】
vout1=A{(vin2+vin3)/2-vin1} …(87)
vout2=A{(vin3+vin1)/2-vin2} …(88)
vout3=A{(vin1+vin2)/2-vin3} …(89)
vout1=(A/2){(vin2-vin1)+(vin3-vin1)} …(90)
vout2=(A/2){(vin3-vin2)+(vin1-vin2)} …(91)
vout3=(A/2){(vin1-vin3)+(vin2-vin3)} …(92)
上記87、90式により、vout1は、vin2とvin3の平均値、または同相電圧分とvin1との電圧差をA倍に増幅したもの、あるいはvin1を基準(ゼロ)としたときのvin2とvin3の相対電圧の平均値、または同相電圧分を増幅したものとなる。また、上記88、89式及び91、92式により、これと同様のことがvout2,vout3についてもいえる。
【0138】
つまり、図14に示すような構成の3入力の差動段は、3つの入力端子のうちのいずれか1つの入力電圧を固定、あるいはオープンとし、残り2つの入力端子を用いれば、第1乃至第6の実施の形態の場合と同様の2入力の差動段となる。そして、出力段からの帰還の掛け方により多様な応用が可能である。
【0139】
第7の実施の形態では、3入力の差動段41Aの第3の入力端子に基準電圧が供給されることで第3の入力端子の入力電圧が固定され、第3の出力端子の信号(図14中のVout3)が出力段41Ba及び41Bbを介して、差動段41Aの第1及び第2の入力端子にそれぞれVouta、Voutbとして負帰還される。このため、図14に示す差動段41Aは、先の87式でvout3/Aがゼロとなるように、つまりvin3=(vin1+vin2)/2となるように制御される。
【0140】
この場合には、電源配線31と接地配線33に混入される同相ノイズ電圧成分(ΔVdd+ΔVss)が差動増幅器41で吸収される。
【0141】
この実施の形態でも、電源配線31と接地配線33に混入したノイズは、差動増幅器41で吸収されるので、アナログ回路にはノイズ電流が伝わり難くなる。これにより、デジタル回路が動作することによって発生するスイッチングノイズによるアナログ回路の誤動作が抑制される。
【0142】
しかも、差動増幅器41の帰還ループには容量17a、17b及び結合容量C1a、C1bが挿入されているだけであり、基板自体が帰還ループに含まれない。このため、ノイズ低減回路の回路設計を容易に行うことができる。
【0143】
なお、この第7の実施形態においても、接地配線33、電源配線31の代りに信号配線を接続することで、この両信号配線に混入する同相ノイズ電圧を差動増幅器41で吸収させるように構成してもよい。
【0144】
図16は、図13の実施形態において、2個の出力段41Ba、41Bbを具体化した差動増幅器41全体の回路構成例を示している。差動段41Aにおいて、帰還抵抗R0、R1はそれぞれ、Pチャネル及びNチャネルトランジスタのソース・ドレイン間を並列に接続したCMOSトランスファゲートのオン抵抗が使用される。
【0145】
出力段41Baは1個のチャネルトランジスタP14と3個のNチャネルトランジスタN15〜N17とからなり、出力段41Bbは1個のチャネルトランジスタP15と3個のNチャネルトランジスタN18〜N20とからなる。
【0146】
図13に示した第7の実施形態では、差動ノイズ電圧成分(ΔVdd−ΔVss)は抑制されない特徴があり、両配線31、33相互間は容量結合されていない。このため、同相電圧成分は吸収されても差動電圧成分は抑制されることがない。従って、配線31、33を差動信号用の配線対とした場合には、差動信号が抑制されることなく、同相ノイズ成分のみ抑制できるという効果を得ることができる。
【0147】
(第8の実施の形態)
図17は、この発明の第8の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。なお、この第8の実施形態に係る半導体集積回路の基本的な構成は第7の実施形態のものと同様なので、第7の実施形態と異なる点についてのみ以下に説明する。
【0148】
第7の実施形態において、差動増幅器41は差動段41Aと2個の出力段41Ba、41Bbとから構成されていた。これに対し、第8の実施の形態では、差動増幅器41は差動段41Aと1個の出力段41Bとから構成され、出力段41Bの出力端子は帰還用の容量17及び結合容量C1aを介して差動段41Aの第1の入力端子に接続されている。
【0149】
このような構成のノイズ低減回路を備えた半導体集積回路では、配線31と配線33に混入した同相ノイズが差動増幅器41で吸収される。これにより、デジタル回路が動作することによって発生するスイッチングノイズによるアナログ回路の誤動作が抑制される。
【0150】
しかも、差動増幅器41の帰還ループには容量17及び結合容量C1aが挿入されているだけであり、配線33への負帰還制御は行われない。この結果、配線33に混入したノイズに応じて配線31の制御が行われ、両配線31、33の同相ノイズが低減される。
【0151】
(第9の実施の形態)
図18は、この発明の第9の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。この第9の実施形態は、電源電圧Vddが伝達される電源配線31と接地電圧Vssが伝達される接地配線33とに混入する差動ノイズ電圧(ΔVdd−ΔVss)を低減するためにノイズ低減回路を適用したものである。
【0152】
すなわち、図18において、電源配線31には、外部端子32を介してIC外部から電源電圧Vddが伝達される。接地配線33には、外部端子34を介してIC外部から接地電圧Vssが伝達される。
【0153】
ノイズ低減回路15は2入力の差動増幅器16及び帰還用の容量17等から構成されている。差動増幅器16は差動段16Aとソースフォロワ(SFW)型の2個の出力段16Ba、16Bbとからなる。
【0154】
差動段16Aの非反転入力端子(+)は電源配線31上の任意のノードに接続されている。差動段16Aの非反転入力端子(+)と反転出力端子(−)との間には自己バイアス用の帰還抵抗R0が接続されている。差動段16Aの反転入力端子(−)は接地配線33上の任意のノードに接続されている。差動段16Aの反転入力端子(−)と非反転出力端子(+)との間には自己バイアス用の帰還抵抗R1が接続されている。
【0155】
一方の出力段16Baの入力端子は差動段16Aの反転出力端子(−)に接続され、この出力段16Baの出力端子は帰還用の容量17aを介して、電源配線31上の上記任意のノードに接続されている。他方の出力段16Bbの入力端子は差動段16Aの非反転出力端子(+)に接続され、この出力段16Bbの出力端子は帰還用の容量17bを介して、接地配線33上の上記任意のノードに接続されている。
【0156】
このような構成において、デジタル回路が動作することによって電源配線31及び接地配線33に混入した差動ノイズ電圧(ΔVdd-ΔVss)が差動増幅器16で吸収される。
【0157】
しかも、差動増幅器16の帰還ループには容量17a、17b及び結合容量C1a、C1bが挿入されているだけであり、基板自体が帰還ループに含まれない。このため、ノイズ低減回路の回路設計を容易に行うことができる。
【0158】
(第10の実施の形態)
図19は、この発明の第10の実施の形態に係る半導体集積回路の概略的な構成を示す回路図である。この実施の形態は、上記第7及び第8の実施の形態の場合と同様に、ノイズ低減回路内の差動増幅器として3入力のものを用いるようにしたものである。
【0159】
この第10の実施の形態に係る半導体集積回路は、図14に示す第7の実施の形態のものとは一部の構成が異なるだけなので、第7の実施形態と異なる点についてのみ以下に説明する。
【0160】
第7の実施形態では、差動増幅器41の差動段41Aの第3の入力端子が接続されている基準電圧配線35を、外部端子36を介して電圧(Vdd+Vss)/2のノードに接続し、差動増幅器41の2個の反転型の出力段41Ba、41Bbの入力端子を共に差動段41Aの第3の出力端子に接続する場合を説明した。
【0161】
これに対して、第10の実施の形態では、基準電圧配線35を、外部端子36を介してIC外部の基準電圧Vgnd(Vref)のノードに接続すると共に、差動増幅器41の2個の出力段をソースフォロワ型とし、その出力段41Ba´、41Bb´の入力端子を差動段41Aの第1及び第2の出力端子に接続している。
【0162】
図20は、図19中の差動増幅器41の具体的な回路構成を示している。差動段41Aは、図15及び図16の場合と同様に、PチャネルトランジスタP11〜P13、P16〜P19及びNチャネルトランジスタN11〜N14とから構成されている。
【0163】
一方の出力段41Ba´は、ゲートにバイアス電圧Vpb1が供給される負荷としてのPチャネルトランジスタP16と、ゲートが差動段の第1の出力端子(PチャネルトランジスタP11とNチャネルトランジスタN11の接続ノード)に接続されたPチャネルトランジスタP17とからなる。他方の出力段41Bb´は、ゲートにバイアス電圧Vpb1が供給される負荷としてのPチャネルトランジスタP18と、ゲートが差動段の第2の出力端子(PチャネルトランジスタP12とNチャネルトランジスタN12の接続ノード)に接続されたPチャネルトランジスタP19とからなる。
【0164】
この実施の形態では、電源配線31及び接地配線33に混入した差動及び同相ノイズ電圧が差動増幅器41で吸収される。
【0165】
しかも、差動増幅器41の帰還ループには容量17a、17b及び結合容量C1a、C1bが挿入されているだけであり、基板自体が帰還ループに含まれない。このため、ノイズ低減回路の回路設計を容易に行うことができる。
【0166】
なお、第1ないし第10の各実施形態においては、接地配線あるいは電源配線の代りに信号配線を接続して、この信号配線に混入するノイズ電圧を差動増幅器で吸収させるように構成してもよい。
【0167】
また、この発明は、上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。
【0168】
さらに、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0169】
【発明の効果】
以上説明したようにこの発明によれば、デジタル回路とアナログ回路とが混載された半導体集積回路において、高周波領域のノイズを効果的に低減できると共に、容易に回路設計できるノイズ低減回路を有する半導体集積回路を提供することができる。
【図面の簡単な説明】
【図1】 この発明の第1の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図2】 第1の実施形態によるノイズ低減回路と従来のデカップリング法とについてノイズ低減効果を試算した結果を示す特性図。
【図3】 従来のノイズ低減手法であるデカップリング法によるノイズ低減回路の回路図。
【図4】 第1の実施形態によるノイズ低減回路と従来のデカップリング手法と何の対策も施さない場合との3例についてノイズ低減効果をシミュレーションした結果の一例を示す特性図。
【図5】 第1の実施形態のノイズ低減回路を実際のICに適用した場合のICチップの概略的な構成を示す回路図。
【図6】 図1中のノイズ低減回路で使用される差動増幅器を具体化して示す回路図。
【図7】 図6に示す差動増幅器の具体的な回路構成図。
【図8】 この発明の第2の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図9】 この発明の第3の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図10】 この発明の第4の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図11】 この発明の第5の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図12】 この発明の第6の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図13】 この発明の第7の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図14】 図13中の差動増幅器の差動段の具体的な回路構成図。
【図15】 図14に示す差動段の等価回路図。
【図16】 2個の出力段を具体化した図13中の差動増幅器全体の回路構成図。
【図17】 この発明の第8の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図18】 この発明の第9の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図19】 この発明の第10の実施の形態に係る半導体集積回路の概略的な構成を示す回路図。
【図20】 図19中の差動増幅器の具体的な回路構成図。
【符号の説明】
11…基板、12a、12b…ウェル領域、13,13a,13b…ウェル周囲ガードバンド領域、14…境界ガードバンド領域、15,15a,15b,15c,15d…ノイズ低減回路、16,16a,16b,41…差動増幅器、16A,41A…差動段、16B,41Ba,41Bb,41Ba´,41Bb´…出力段、17,17´,17a,17b…帰還用の容量、18…接地基準配線、19…外部端子、21,24…ウェルバイアス領域、22,25,31…電源配線、23,26,33…接地配線、32,34,36…外部端子、35…基準電圧配線。

Claims (13)

  1. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2の入力端子と出力端子とを有し、第1の入力端子が上記半導体集積回路内の所定のノードに接続され、第2の入力端子が基準電位のノードに接続された差動増幅器と、
    上記差動増幅器の出力端子と第1の入力端子との間に接続された容量
    とからなるノイズ低減回路を具備したことを特徴とする半導体集積回路。
  2. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2の入力端子と出力端子とを有し、第1の入力端子が基準電位のノードに接続された差動増幅器と、
    上記差動増幅器の第2の入力端子と半導体集積回路内の複数の各ノードとの間に接続された複数の第1の容量と、
    上記差動増幅器の出力端子と半導体集積回路内の上記複数の各ノードとの間に接続された複数の第2の容量
    とからなるノイズ低減回路を具備したことを特徴とする半導体集積回路。
  3. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2の入力端子と出力端子とを有し、第1の入力端子が半導体集積回路内の第1の配線に接続され、第2の入力端子が半導体集積回路内の第2の配線に接続された差動増幅器と、
    上記差動増幅器の出力端子と第1の入力端子との間に接続された容量
    とからなるノイズ低減回路を具備したことを特徴とする半導体集積回路。
  4. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2の入力端子と出力端子とを有し、第1の入力端子が半導体集積回路内の第1の配線に接続され、第2の入力端子が基準電位のノードに接続された第1の差動増幅器と、
    上記第1の差動増幅器の出力端子と第1の入力端子との間に接続された第1の容量と、
    第3、第4の入力端子と出力端子とを有し、第3の入力端子が半導体集積回路内の第2の配線に接続され、第4の入力端子が上記基準電位のノードに接続された第2の差動増幅器と、
    上記第2の差動増幅器の出力端子と第3の入力端子との間に接続された第2の容量
    とからなるノイズ低減回路を具備したことを特徴とする半導体集積回路。
  5. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2の入力端子と出力端子とを有する差動増幅器と、
    上記差動増幅器の第1の入力端子と半導体集積回路内の第1の配線上の所定のノードとの間に接続された第1の容量と、
    上記差動増幅器の第1の入力端子と半導体集積回路内の第2の配線上の所定のノードとの間に接続された第2の容量と、
    上記差動増幅器の出力端子と上記第1の配線上の上記所定のノードとの間に接続された第3の容量と、
    上記差動増幅器の出力端子と上記第2の配線上の上記所定のノードとの間に接続された第4の容量とを有し、
    上記差動増幅器の第2の入力端子が基準電圧のノードに接続されているノイズ低減回路を具備したことを特徴とする半導体集積回路。
  6. 前記基準電圧のノードが、前記第1、第2の配線で伝達される2つの電圧の中間の電圧のノードであることを特徴とする請求項5記載の半導体集積回路。
  7. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2の入力端子と、互いに逆相の信号を出力する第1、第2の出力端子とを有し、第1の入力端子が半導体集積回路内の第1の配線上の所定のノードに接続され、第2の入力端子が半導体集積回路内の第2の配線上の所定のノードに接続された差動増幅器と、
    上記差動増幅器の第1の出力端子と上記第1の入力端子との間に接続された第1の容量と、
    上記差動増幅器の第2の出力端子と上記第2の入力端子との間に接続された第2の容量
    とからなるノイズ低減回路を具備したことを特徴とする半導体集積回路。
  8. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2及び第3の入力端子とこれら各入力端子に対応した第1、第2及び第3の出力端子を有し、第1、第2及び第3の各出力端子から、対応する入力端子への入力電圧とそれ以外の他の2つの入力端子への入力電圧の重み付け加算電圧との差を出力する差動段と、この差動段の第1、第2及び第3の出力端子のうちいずれか1つの出力端子の出力を反転増幅する2つの出力段を有し、第1の入力端子が半導体集積回路内の第1の配線上の所定のノードに接続され、第2の入力端子が半導体集積回路内の第2の配線上の所定のノードに接続された差動増幅器と、
    上記2つの出力段の一方の出力端子と上記第1の入力端子との間に接続された第1の容量と、
    上記2つの出力段の他方の出力端子と上記第2の入力端子との間に接続された第2の容量とを有し、
    上記差動段の第3の入力端子が基準電圧のノードに接続されているノイズ低減回路を具備したことを特徴とする半導体集積回路。
  9. 前記基準電圧のノードが、前記第1、第2の配線で伝達される2つの電圧の中間の電圧のノードであることを特徴とする請求項8記載の半導体集積回路。
  10. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2及び第3の入力端子とこれら各入力端子に対応した第1、第2及び第3の出力端子を有し、第1、第2及び第3の各出力端子から、対応する入力端子への入力電圧とそれ以外の他の2つの入力端子への入力電圧の重み付け加算電圧との差を出力する差動段と、この差動段の第3の出力端子の出力を増幅する1つの出力段とを有し、第1の入力端子が半導体集積回路内の第1の配線上の所定のノードに接続され、第2の入力端子が半導体集積回路内の第2の配線上の所定のノードに接続された差動増幅器と、
    上記出力段の出力端子と第1または第2の入力端子との間に接続された容量とを有し、
    上記差動段の第3の入力端子が基準電位のノードに接続されているノイズ低減回路を具備したことを特徴とする半導体集積回路。
  11. デジタル回路とアナログ回路とが混載された半導体集積回路において、
    第1、第2及び第3の入力端子とこれら各入力端子に対応した第1、第2及び第3の出力端子を有し、第1、第2及び第3の各出力端子から、対応する入力端子への入力電圧とそれ以外の他の2つの入力端子への入力電圧の重み付け加算電圧との差を出力する差動段と、この差動段の第1、第2の出力端子の出力をそれぞれ増幅する第1、第2の出力段とを有し、第1の入力端子が半導体集積回路内の第1の配線上の所定のノードに接続され、第2の入力端子が半導体集積回路内の第2の配線上の所定のノードに接続され、第3の入力端子が基準電位のノードに接続された差動増幅器と、
    上記第1の出力段の出力端子と第1の入力端子との間に接続された第1の容量と、
    上記第2の出力段の出力端子と上記第2の入力端子との間に接続された第2の容量
    とからなるノイズ低減回路を具備したことを特徴とする半導体集積回路。
  12. 前記差動段は、
    ソース、ドレインの一方が電源電圧のノードに接続され、ゲートにバイアス電圧が供給される第1チャネル型の第1のMOSトランジスタと、
    上記第1のMOSトランジスタのソース、ドレインの他方にソース、ドレイン間の一端が接続され、ゲートに前記第1の入力端子が設けられる第2チャネル型の第2のMOSトランジスタと、
    ソース、ドレインの一方が上記電源電圧のノードに接続され、ゲートに上記バイアス電圧が供給される第1チャネル型の第3のMOSトランジスタと、
    上記第3のMOSトランジスタのソース、ドレインの他方にソース、ドレイン間の一端が接続され、ソース、ドレイン間の他端が上記第2のMOSトランジスタのソース、ドレイン間の他端に共通に接続され、ゲートに前記第2の入力端子が設けられる第2チャネル型の第4のMOSトランジスタと、
    ソース、ドレインの一方が上記電源電圧のノードに接続され、ゲートに上記バイアス電圧が供給される第1チャネル型の第5のMOSトランジスタと、
    上記第5のMOSトランジスタのソース、ドレインの他方にソース、ドレイン間の一端が接続され、ソース、ドレイン間の他端が上記第2のMOSトランジスタのソース、ドレイン間の他端に共通に接続され、ゲートに前記第3の入力端子が設けられる第2チャネル型の第6のMOSトランジスタと、
    上記第2、第4及び第6のMOSトランジスタのソース、ドレイン間の他端の共通接続ノードと接地電圧のノードとの間にソース、ドレイン間が挿入され、ゲートに一定のバイアス電圧が供給される第2チャネル型の第7のMOSトランジスタとを有し、
    上記第1、第2のMOSトランジスタの直列接続ノードに前記第1の出力端子が設けられ、
    上記第3、第4のMOSトランジスタの直列接続ノードに前記第2の出力端子が設けられ、
    上記第5、第6のMOSトランジスタの直列接続ノードに前記第3の出力端子が設けられることを特徴とする請求項8、10、11のいずれか1項記載の半導体集積回路。
  13. 前記第1チャネル型の第1、第3及び第5のMOSトランジスタの特性が等しく、かつ前記第2チャネル型の第2、第4及び第6のMOSトランジスタの特性が等しくされていることを特徴とする請求項12記載の半導体集積回路。
JP2003198430A 2003-07-17 2003-07-17 半導体集積回路 Expired - Fee Related JP3784382B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003198430A JP3784382B2 (ja) 2003-07-17 2003-07-17 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003198430A JP3784382B2 (ja) 2003-07-17 2003-07-17 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2005038962A JP2005038962A (ja) 2005-02-10
JP3784382B2 true JP3784382B2 (ja) 2006-06-07

Family

ID=34208220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003198430A Expired - Fee Related JP3784382B2 (ja) 2003-07-17 2003-07-17 半導体集積回路

Country Status (1)

Country Link
JP (1) JP3784382B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608913B2 (en) * 2006-02-23 2009-10-27 Freescale Semiconductor, Inc. Noise isolation between circuit blocks in an integrated circuit chip
JP5254596B2 (ja) * 2007-11-08 2013-08-07 川崎マイクロエレクトロニクス株式会社 半導体集積回路および電子回路
KR101453957B1 (ko) 2008-03-21 2014-10-24 삼성전자주식회사 신뢰성이 향상된 반도체 집적 회로 장치

Also Published As

Publication number Publication date
JP2005038962A (ja) 2005-02-10

Similar Documents

Publication Publication Date Title
JP4991785B2 (ja) 半導体集積回路装置
US8138839B2 (en) Wideband CMOS gain stage
EP0037406B1 (en) Cmos operational amplifier with reduced power dissipation
US7151409B2 (en) Programmable low noise amplifier and method
JPH0113766B2 (ja)
US8773831B2 (en) Semiconductor integrated circuit
US8022764B2 (en) Differential amplifier
US20080169847A1 (en) Driver and driver/receiver system
US6833760B1 (en) Low power differential amplifier powered by multiple unequal power supply voltages
JPH10209781A (ja) 差動回路を含む電子回路
JPH0235485B2 (ja)
JP3784382B2 (ja) 半導体集積回路
US10812029B2 (en) Operational amplifier
US10998864B1 (en) Non-linearity correction
US9231579B2 (en) Highly linear buffer
US8723600B1 (en) Cancellation of dynamic offset in MOS resistors
JP3113420B2 (ja) Gm−Cフィルタ
JPH0618305B2 (ja) 演算増幅回路
JPH0483405A (ja) 半導体集積回路装置
JP4173397B2 (ja) 演算増幅器
JPH06268457A (ja) 演算増幅回路
JP3052039B2 (ja) 入力アンプ回路
JPH07273542A (ja) 集積回路
US20060202758A1 (en) Amplifier with increased bandwidth and method thereof
US7285990B1 (en) High-precision buffer circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060314

R150 Certificate of patent or registration of utility model

Ref document number: 3784382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100324

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110324

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120324

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130324

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140324

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees