JPH0629751A - 温度補償型増幅器 - Google Patents
温度補償型増幅器Info
- Publication number
- JPH0629751A JPH0629751A JP4180137A JP18013792A JPH0629751A JP H0629751 A JPH0629751 A JP H0629751A JP 4180137 A JP4180137 A JP 4180137A JP 18013792 A JP18013792 A JP 18013792A JP H0629751 A JPH0629751 A JP H0629751A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- temperature
- dual gate
- operational amplifier
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 周囲温度の変化による増幅器１の利得の変化
を抑える。 【構成】 入力信号を増幅する増幅器１と、増幅器１の
第２ゲートＧ2にその出力端子が接続されたオペアンプ
１４と、温度に応じて電流値が変化するデュアルゲート
ＭＯＳＦＥＴ１５とを設ける。そして、デュアルゲート
ＭＯＳＦＥＴ１５のソースＳをオペアンプ１４の反転入
力端子２１に接続する。
を抑える。 【構成】 入力信号を増幅する増幅器１と、増幅器１の
第２ゲートＧ2にその出力端子が接続されたオペアンプ
１４と、温度に応じて電流値が変化するデュアルゲート
ＭＯＳＦＥＴ１５とを設ける。そして、デュアルゲート
ＭＯＳＦＥＴ１５のソースＳをオペアンプ１４の反転入
力端子２１に接続する。
Description
【０００１】
【産業上の利用分野】本発明は増幅器に関し、特に、周
囲温度に応じて変化する利得の変化を抑えることができ
る温度補償型増幅器に関する。
囲温度に応じて変化する利得の変化を抑えることができ
る温度補償型増幅器に関する。
【０００２】
【従来の技術】図２は従来の一般的な増幅器１の構成例
を示す回路図である。図２において、２は増幅素子であ
るデュアルゲートＭＯＳＦＥＴ、３および４はそれぞれ
デュアルゲートＭＯＳＦＥＴ２の第１ゲートＧ1にバイ
アスを印加するためのゲートバイアス抵抗、５および６
はそれぞれデュアルゲートＭＯＳＦＥＴ２の第２ゲート
Ｇ2にバイアスを印加するためのゲートバイアス抵抗で
ある。
を示す回路図である。図２において、２は増幅素子であ
るデュアルゲートＭＯＳＦＥＴ、３および４はそれぞれ
デュアルゲートＭＯＳＦＥＴ２の第１ゲートＧ1にバイ
アスを印加するためのゲートバイアス抵抗、５および６
はそれぞれデュアルゲートＭＯＳＦＥＴ２の第２ゲート
Ｇ2にバイアスを印加するためのゲートバイアス抵抗で
ある。
【０００３】また、７は所定周波数の信号が入力される
入力端子、８はデュアルゲートＭＯＳＦＥＴ２のソース
Ｓと接地との間に介挿されたソース接地抵抗、９は電源
電圧＋ＢとデュアルゲートＭＯＳＦＥＴ２のドレインＤ
との間に介挿されたチョークコイル、１０は直流分阻止
用コンデンサ、１１は増幅された信号が出力される出力
端子である。
入力端子、８はデュアルゲートＭＯＳＦＥＴ２のソース
Ｓと接地との間に介挿されたソース接地抵抗、９は電源
電圧＋ＢとデュアルゲートＭＯＳＦＥＴ２のドレインＤ
との間に介挿されたチョークコイル、１０は直流分阻止
用コンデンサ、１１は増幅された信号が出力される出力
端子である。
【０００４】このような構成において、入力端子７から
入力された所定周波数の信号は、増幅器１によって増幅
された後、直流分阻止用コンデンサ１０を介して出力端
子１１から出力され、後段の負荷回路に供給される。
入力された所定周波数の信号は、増幅器１によって増幅
された後、直流分阻止用コンデンサ１０を介して出力端
子１１から出力され、後段の負荷回路に供給される。
【０００５】
【発明が解決しようとする課題】ところで、一般に、増
幅器自体の利得は、周囲温度に応じて変化する。という
のは、増幅器を構成する増幅素子の利得に関するパラメ
ータが温度に応じて変化するからである。たとえば、図
２に示すようなデュアルゲートＭＯＳＦＥＴ２の場合、
周囲温度が下降すると、利得が大きくなることが知られ
ている。また、このデュアルゲートＭＯＳＦＥＴ２の場
合、周囲温度が下降すると、ドレイン電流が増加し、そ
の結果、ソース電位が高くなり、デュアルゲートＭＯＳ
ＦＥＴ２の動作点も変動するので、これらが利得の変化
に影響を及ぼすが、これらの影響を含めて、全体として
の利得が大きくなるのである。
幅器自体の利得は、周囲温度に応じて変化する。という
のは、増幅器を構成する増幅素子の利得に関するパラメ
ータが温度に応じて変化するからである。たとえば、図
２に示すようなデュアルゲートＭＯＳＦＥＴ２の場合、
周囲温度が下降すると、利得が大きくなることが知られ
ている。また、このデュアルゲートＭＯＳＦＥＴ２の場
合、周囲温度が下降すると、ドレイン電流が増加し、そ
の結果、ソース電位が高くなり、デュアルゲートＭＯＳ
ＦＥＴ２の動作点も変動するので、これらが利得の変化
に影響を及ぼすが、これらの影響を含めて、全体として
の利得が大きくなるのである。
【０００６】このような周囲温度による利得の変化は、
一般の増幅器を通常の周囲温度の場所で使用する場合に
おいては特に問題とはならないが、極寒地など、周囲温
度が極めて低くなる場所において増幅器を使用する場合
には、増幅器自体の利得が極めて大きくなり、極端な場
合には、増幅器が発振状態に至ってしまうことがある。
本発明は、このような背景の下になされたもので、周囲
温度が変化してもほぼ一定の利得を維持することができ
る温度補償型増幅器を提供することを目的とする。
一般の増幅器を通常の周囲温度の場所で使用する場合に
おいては特に問題とはならないが、極寒地など、周囲温
度が極めて低くなる場所において増幅器を使用する場合
には、増幅器自体の利得が極めて大きくなり、極端な場
合には、増幅器が発振状態に至ってしまうことがある。
本発明は、このような背景の下になされたもので、周囲
温度が変化してもほぼ一定の利得を維持することができ
る温度補償型増幅器を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明は、
入力信号を増幅する増幅回路と、該増幅回路の少なくと
も１つの入力端子にその出力端子が接続されたオペアン
プと、温度に応じて電流値が変化する感温素子とからな
り、該感温素子を前記オペアンプの少なくとも１つの入
力端子に接続したことを特徴としている。
入力信号を増幅する増幅回路と、該増幅回路の少なくと
も１つの入力端子にその出力端子が接続されたオペアン
プと、温度に応じて電流値が変化する感温素子とからな
り、該感温素子を前記オペアンプの少なくとも１つの入
力端子に接続したことを特徴としている。
【０００８】請求項２記載の発明は、請求項１記載の発
明において、前記感温素子として前記増幅回路を構成す
る増幅素子と同じ特性を有する素子を用い、かつ、これ
ら２つの素子に同一のバイアス条件を与えたことを特徴
としている。
明において、前記感温素子として前記増幅回路を構成す
る増幅素子と同じ特性を有する素子を用い、かつ、これ
ら２つの素子に同一のバイアス条件を与えたことを特徴
としている。
【０００９】請求項３記載の発明は、請求項２記載の発
明において、前記感温素子および前記増幅素子としてそ
れぞれ第１および第２のデュアルゲートＭＯＳＦＥＴを
用い、前記第１のデュアルゲートＭＯＳＦＥＴの第２ゲ
ートを前記オペアンプの非反転入力端子に接続するとと
もに、前記第１のデュアルゲートＭＯＳＦＥＴのソース
を前記オペアンプの反転入力端子に接続し、前記オペア
ンプの出力端子を前記第２のデュアルゲートＭＯＳＦＥ
Ｔの第２ゲートに接続したことを特徴としている。
明において、前記感温素子および前記増幅素子としてそ
れぞれ第１および第２のデュアルゲートＭＯＳＦＥＴを
用い、前記第１のデュアルゲートＭＯＳＦＥＴの第２ゲ
ートを前記オペアンプの非反転入力端子に接続するとと
もに、前記第１のデュアルゲートＭＯＳＦＥＴのソース
を前記オペアンプの反転入力端子に接続し、前記オペア
ンプの出力端子を前記第２のデュアルゲートＭＯＳＦＥ
Ｔの第２ゲートに接続したことを特徴としている。
【００１０】
【作用】上記構成によれば、この温度補償型増幅器の周
囲温度が変化してその利得が変化しても、オペアンプの
入力端子に感温素子を接続したことにより、このオペア
ンプの出力電圧が温度に応じて変化するので、これによ
り、増幅素子の動作点が変化して温度補償型増幅器の利
得の変化が抑えられる。
囲温度が変化してその利得が変化しても、オペアンプの
入力端子に感温素子を接続したことにより、このオペア
ンプの出力電圧が温度に応じて変化するので、これによ
り、増幅素子の動作点が変化して温度補償型増幅器の利
得の変化が抑えられる。
【００１１】
【実施例】以下、図面を参照して、本発明の一実施例に
ついて説明する。図１は本発明の一実施例による温度補
償型増幅器１２の構成を示すブロック図であり、この図
において、図２の各部に対応する部分には同一の符号を
付け、その説明を省略する。この図に示す温度補償型増
幅器１２が図２のものと異なる点は、デュアルゲートＭ
ＯＳＦＥＴ２の第２ゲートＧ2に温度補償回路１３が接
続された点である。
ついて説明する。図１は本発明の一実施例による温度補
償型増幅器１２の構成を示すブロック図であり、この図
において、図２の各部に対応する部分には同一の符号を
付け、その説明を省略する。この図に示す温度補償型増
幅器１２が図２のものと異なる点は、デュアルゲートＭ
ＯＳＦＥＴ２の第２ゲートＧ2に温度補償回路１３が接
続された点である。
【００１２】この温度補償回路１３は、オペアンプ１４
と、感温素子としてのデュアルゲートＭＯＳＦＥＴ１５
と、これらに所定のバイアスを印加するバイアス回路と
から構成されている。すなわち、オペアンプ１４の非反
転入力端子１６とデュアルゲートＭＯＳＦＥＴ１５の第
２ゲートＧ2には、バイアス抵抗１７および１８からな
る固定バイアス回路によって同一の固定バイアスが印加
されている。また、デュアルゲートＭＯＳＦＥＴ１５の
第１ゲートＧ1には、ゲートバイアス抵抗３および４に
よってデュアルゲートＭＯＳＦＥＴ２の第１ゲートＧ1
に印加されている固定バイアスと同一の固定バイアスが
印加されている。
と、感温素子としてのデュアルゲートＭＯＳＦＥＴ１５
と、これらに所定のバイアスを印加するバイアス回路と
から構成されている。すなわち、オペアンプ１４の非反
転入力端子１６とデュアルゲートＭＯＳＦＥＴ１５の第
２ゲートＧ2には、バイアス抵抗１７および１８からな
る固定バイアス回路によって同一の固定バイアスが印加
されている。また、デュアルゲートＭＯＳＦＥＴ１５の
第１ゲートＧ1には、ゲートバイアス抵抗３および４に
よってデュアルゲートＭＯＳＦＥＴ２の第１ゲートＧ1
に印加されている固定バイアスと同一の固定バイアスが
印加されている。
【００１３】また、デュアルゲートＭＯＳＦＥＴ１５の
ソースＳと接地との間には、デュアルゲートＭＯＳＦＥ
Ｔ２のソース接地抵抗８と同じ抵抗値を有するソース接
地抵抗１９が介挿されている。さらに、デュアルゲート
ＭＯＳＦＥＴ１５のソースＳは、抵抗２０を介してオペ
アンプ１４の反転入力端子２１と接続されている。さら
に、２２はオペアンプ１４の帰還抵抗である。以上説明
したように、この実施例においては、デュアルゲートＭ
ＯＳＦＥＴ２とデュアルゲートＭＯＳＦＥＴ１５とは、
ほぼ同じバイアス条件が与えられている。
ソースＳと接地との間には、デュアルゲートＭＯＳＦＥ
Ｔ２のソース接地抵抗８と同じ抵抗値を有するソース接
地抵抗１９が介挿されている。さらに、デュアルゲート
ＭＯＳＦＥＴ１５のソースＳは、抵抗２０を介してオペ
アンプ１４の反転入力端子２１と接続されている。さら
に、２２はオペアンプ１４の帰還抵抗である。以上説明
したように、この実施例においては、デュアルゲートＭ
ＯＳＦＥＴ２とデュアルゲートＭＯＳＦＥＴ１５とは、
ほぼ同じバイアス条件が与えられている。
【００１４】このような構成において、この温度補償型
増幅器１２の周囲温度が、たとえば、下降すると、デュ
アルゲートＭＯＳＦＥＴ２の利得は、既に説明したよう
に、大きくなる。いっぽう、温度補償回路１３を構成す
るデュアルゲートＭＯＳＦＥＴ１５は、周囲温度が下降
すると、ドレイン電流が増加する。その結果、ソース電
位が上昇するので、オペアンプ１４の反転入力端子２１
の電位も上昇する。これに応じてオペアンプ１４の出力
電圧が下降し、デュアルゲートＭＯＳＦＥＴ２の第２ゲ
ートＧ2の電位を下降させる。したがって、デュアルゲ
ートＭＯＳＦＥＴ２の相互コンダクタンスｇmは、小さ
くなり、その結果、デュアルゲートＭＯＳＦＥＴ２の利
得は小さくなるので、増幅器１の利得の変化が抑えられ
る。
増幅器１２の周囲温度が、たとえば、下降すると、デュ
アルゲートＭＯＳＦＥＴ２の利得は、既に説明したよう
に、大きくなる。いっぽう、温度補償回路１３を構成す
るデュアルゲートＭＯＳＦＥＴ１５は、周囲温度が下降
すると、ドレイン電流が増加する。その結果、ソース電
位が上昇するので、オペアンプ１４の反転入力端子２１
の電位も上昇する。これに応じてオペアンプ１４の出力
電圧が下降し、デュアルゲートＭＯＳＦＥＴ２の第２ゲ
ートＧ2の電位を下降させる。したがって、デュアルゲ
ートＭＯＳＦＥＴ２の相互コンダクタンスｇmは、小さ
くなり、その結果、デュアルゲートＭＯＳＦＥＴ２の利
得は小さくなるので、増幅器１の利得の変化が抑えられ
る。
【００１５】なお、上述した一実施例において、デュア
ルゲートＭＯＳＦＥＴ２および１５のバイアスを同一の
バイアス条件に設定したのは、以下に示す理由による。
すなわち、既に説明したように、増幅器１の周囲温度が
変化すると、増幅素子であるデュアルゲートＭＯＳＦＥ
Ｔ２の利得が変化するとともに、ドレイン電流も変化す
る。実験によれば、周囲温度による増幅素子の利得の変
化とドレイン電流の変化との間には、極めて強い相関関
係があることが判明している。
ルゲートＭＯＳＦＥＴ２および１５のバイアスを同一の
バイアス条件に設定したのは、以下に示す理由による。
すなわち、既に説明したように、増幅器１の周囲温度が
変化すると、増幅素子であるデュアルゲートＭＯＳＦＥ
Ｔ２の利得が変化するとともに、ドレイン電流も変化す
る。実験によれば、周囲温度による増幅素子の利得の変
化とドレイン電流の変化との間には、極めて強い相関関
係があることが判明している。
【００１６】そこで、周囲温度による増幅素子の利得の
変化をドレイン電流の変化とみなして検出し、この検出
結果を用いて増幅素子の動作点を制御すればよい。この
場合、周囲温度による増幅素子の利得の変化を検出する
検出素子に増幅素子と同じ特性を有する素子を用いると
ともに、それら２つの素子を同一のバイアス条件で動作
させれば、より正確な温度補償ができることが実験によ
り判明している。このような理由により、デュアルゲー
トＭＯＳＦＥＴ２および１５のバイアスを同一のバイア
ス条件に設定しているのである。
変化をドレイン電流の変化とみなして検出し、この検出
結果を用いて増幅素子の動作点を制御すればよい。この
場合、周囲温度による増幅素子の利得の変化を検出する
検出素子に増幅素子と同じ特性を有する素子を用いると
ともに、それら２つの素子を同一のバイアス条件で動作
させれば、より正確な温度補償ができることが実験によ
り判明している。このような理由により、デュアルゲー
トＭＯＳＦＥＴ２および１５のバイアスを同一のバイア
ス条件に設定しているのである。
【００１７】なお、要求される温度補償の正確さによっ
ては、増幅素子と検出素子のバイアス条件を必ずしも同
じ条件にする必要はない。また、上述した一実施例にお
いては、増幅素子と感温素子とにデュアルゲートＭＯＳ
ＦＥＴを用いた例を示したが、これに限定されない。た
とえば、バイポーラトランジスタなどでもよい。
ては、増幅素子と検出素子のバイアス条件を必ずしも同
じ条件にする必要はない。また、上述した一実施例にお
いては、増幅素子と感温素子とにデュアルゲートＭＯＳ
ＦＥＴを用いた例を示したが、これに限定されない。た
とえば、バイポーラトランジスタなどでもよい。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
周囲温度が変化しても増幅器の利得の変動を抑えること
ができるという効果がある。
周囲温度が変化しても増幅器の利得の変動を抑えること
ができるという効果がある。
【図１】本発明の一実施例による温度補償型増幅器１２
の構成を示す回路図である。
の構成を示す回路図である。
【図２】従来の増幅器１の構成例を示す回路図である。
１ 増幅器 ２，１５ デュアルゲートＭＯＳＦＥＴ ３〜６ ゲートバイアス抵抗 ７ 入力端子 ８，１９ ソース接地抵抗 ９ チョークコイル １０ 直流分阻止用コンデンサ １１ 出力端子 １２ 温度補償型増幅器 １３ 温度補償回路 １４ オペアンプ １６ 非反転入力端子 １７，１８ バイアス抵抗 ２０ 抵抗 ２１ 反転入力端子 ２２ 帰還抵抗
Claims (3)
- 【請求項１】 入力信号を増幅する増幅回路と、該増幅
回路の少なくとも１つの入力端子にその出力端子が接続
されたオペアンプと、温度に応じて電流値が変化する感
温素子とからなり、該感温素子を前記オペアンプの少な
くとも１つの入力端子に接続したことを特徴とする温度
補償型増幅器。 - 【請求項２】 前記感温素子として前記増幅回路を構成
する増幅素子と同じ特性を有する素子を用い、かつ、こ
れら２つの素子に同一のバイアス条件を与えたことを特
徴とする請求項１記載の温度補償型増幅器。 - 【請求項３】 前記感温素子および前記増幅素子として
それぞれ第１および第２のデュアルゲートＭＯＳＦＥＴ
を用い、前記第１のデュアルゲートＭＯＳＦＥＴの第２
ゲートを前記オペアンプの非反転入力端子に接続すると
ともに、前記第１のデュアルゲートＭＯＳＦＥＴのソー
スを前記オペアンプの反転入力端子に接続し、前記オペ
アンプの出力端子を前記第２のデュアルゲートＭＯＳＦ
ＥＴの第２ゲートに接続したことを特徴とする請求項２
記載の温度補償型増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04180137A JP3075635B2 (ja) | 1992-07-07 | 1992-07-07 | 温度補償型増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04180137A JP3075635B2 (ja) | 1992-07-07 | 1992-07-07 | 温度補償型増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629751A true JPH0629751A (ja) | 1994-02-04 |
| JP3075635B2 JP3075635B2 (ja) | 2000-08-14 |
Family
ID=16078059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04180137A Expired - Lifetime JP3075635B2 (ja) | 1992-07-07 | 1992-07-07 | 温度補償型増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3075635B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19742954C1 (de) * | 1997-09-29 | 1999-02-25 | Fraunhofer Ges Forschung | Temperaturkompensationsschaltung für Feldeffekttransistor-Verstärkerschaltungen |
| JP2002176368A (ja) * | 2001-07-11 | 2002-06-21 | Nec Corp | 送信出力増幅器のバイアス電流最適化制御が可能な送信電力制御装置 |
| US6434373B2 (en) | 1997-08-06 | 2002-08-13 | Nec Corporation | Transmission power control device capable of decreasing current consumption |
| US6486724B2 (en) | 2000-02-23 | 2002-11-26 | Japan Radio Co., Ltd. | FET bias circuit |
| JP2006270146A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 高周波電力増幅回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200304503A (en) | 2002-03-20 | 2003-10-01 | Asahi Chemical Ind | Electrode for generation of hydrogen |
-
1992
- 1992-07-07 JP JP04180137A patent/JP3075635B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6434373B2 (en) | 1997-08-06 | 2002-08-13 | Nec Corporation | Transmission power control device capable of decreasing current consumption |
| DE19742954C1 (de) * | 1997-09-29 | 1999-02-25 | Fraunhofer Ges Forschung | Temperaturkompensationsschaltung für Feldeffekttransistor-Verstärkerschaltungen |
| US6486724B2 (en) | 2000-02-23 | 2002-11-26 | Japan Radio Co., Ltd. | FET bias circuit |
| JP2002176368A (ja) * | 2001-07-11 | 2002-06-21 | Nec Corp | 送信出力増幅器のバイアス電流最適化制御が可能な送信電力制御装置 |
| JP2006270146A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 高周波電力増幅回路 |
| JP4683468B2 (ja) * | 2005-03-22 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 高周波電力増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3075635B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6791308B2 (en) | Internal power supply for an integrated circuit having a temperature compensated reference voltage generator | |
| US4910455A (en) | Non-intrusive current measuring circuit | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US20080180079A1 (en) | Voltage regulator | |
| JPH07106875A (ja) | 半導体集積回路 | |
| JPH075225A (ja) | 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 | |
| US6667660B2 (en) | Temperature sensor and circuit configuration for controlling the gain of an amplifier circuit | |
| US5155449A (en) | FET buffer amplifier | |
| JPH0629751A (ja) | 温度補償型増幅器 | |
| US5510699A (en) | Voltage regulator | |
| JP2953887B2 (ja) | ボルテージレギュレータ | |
| US4268764A (en) | Zero crossover detector | |
| JPH08265074A (ja) | 自動利得制御回路 | |
| US20040051580A1 (en) | Temperature-compensated current reference circuit | |
| KR940003161A (ko) | 광대역 증폭기 | |
| JP2001068948A (ja) | Ｍｏｓｆｅｔ増幅回路 | |
| EP1682858B1 (en) | An integrated thermal sensor for microwave transistors | |
| US4996499A (en) | Amplitude stabilized oscillator amplifier | |
| JP2000106513A (ja) | 温度補償機能を有する自動利得制御装置 | |
| JP3833472B2 (ja) | 電子装置の温度補償 | |
| JP2912512B2 (ja) | 増幅器の位相補償回路 | |
| US5528191A (en) | Logarithmic amplifier having improved speed response | |
| JPH05175747A (ja) | 高出力ｆｅｔ増幅器 | |
| JP2827947B2 (ja) | 減衰回路 | |
| JP3907130B2 (ja) | 改良された出力電圧範囲を有する増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000516 |