JP2000106513A - 温度補償機能を有する自動利得制御装置 - Google Patents
温度補償機能を有する自動利得制御装置Info
- Publication number
- JP2000106513A JP2000106513A JP11066466A JP6646699A JP2000106513A JP 2000106513 A JP2000106513 A JP 2000106513A JP 11066466 A JP11066466 A JP 11066466A JP 6646699 A JP6646699 A JP 6646699A JP 2000106513 A JP2000106513 A JP 2000106513A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- bias
- automatic gain
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000007423 decrease Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】周囲温度の変化のみならず、入力信号の変化に
対しても一定の利得で増幅動作を行うことが可能な温度
補償機能を有する自動利得制御装置を提供する。 【解決手段】自動利得制御装置は、ゲート端子、ドレイ
ン端子、及びソース端子を有するトランジスタＱ１、ト
ランジスタＱ１のソース端子に接続された反転入力端子
と基準信号が印加される非反転入力端子とトランジスタ
Ｑ１のゲート端子に接続された出力端子とを有する利得
増幅器３２、及びトランジスタＱ１にバイアス電流を供
給するバイアス入力部５１を備える。
対しても一定の利得で増幅動作を行うことが可能な温度
補償機能を有する自動利得制御装置を提供する。 【解決手段】自動利得制御装置は、ゲート端子、ドレイ
ン端子、及びソース端子を有するトランジスタＱ１、ト
ランジスタＱ１のソース端子に接続された反転入力端子
と基準信号が印加される非反転入力端子とトランジスタ
Ｑ１のゲート端子に接続された出力端子とを有する利得
増幅器３２、及びトランジスタＱ１にバイアス電流を供
給するバイアス入力部５１を備える。
Description
【０００１】
【発明の属する技術分野】本発明は自動利得制御装置(A
GC: Auto Gain Controller)に関し、特に温度補償機能
を有する自動利得制御装置に関する。
GC: Auto Gain Controller)に関し、特に温度補償機能
を有する自動利得制御装置に関する。
【０００２】
【従来の技術】図１は第１の従来例における温度補償機
能を有する自動利得制御装置の回路図である。
能を有する自動利得制御装置の回路図である。
【０００３】自動利得制御装置は、図１に示すように、
デュアルゲート電界効果トランジスタＱ１と、利得増幅
器１１とを備える。デュアルゲート電界効果トランジス
タＱ１のソース電圧は利得増幅器１１を介してそのトラ
ンジスタＱ１の第２ゲートＧ２に印加される。周囲温度
が増加して利得が減少する場合、トランジスタＱ１のド
レイン電流が減少し、更にトランジスタＱ１のソース電
圧が減少する。減少したソース電圧が利得増幅器１１の
反転端子に印加されると、利得増幅器１１の出力信号は
トランジスタＱ１の第２ゲートＧ２に印加され、結果的
に、トランジスタＱ１のドレイン電流が増加する。こう
して温度変化を補償するトランジスタＱ１の利得が増加
する。
デュアルゲート電界効果トランジスタＱ１と、利得増幅
器１１とを備える。デュアルゲート電界効果トランジス
タＱ１のソース電圧は利得増幅器１１を介してそのトラ
ンジスタＱ１の第２ゲートＧ２に印加される。周囲温度
が増加して利得が減少する場合、トランジスタＱ１のド
レイン電流が減少し、更にトランジスタＱ１のソース電
圧が減少する。減少したソース電圧が利得増幅器１１の
反転端子に印加されると、利得増幅器１１の出力信号は
トランジスタＱ１の第２ゲートＧ２に印加され、結果的
に、トランジスタＱ１のドレイン電流が増加する。こう
して温度変化を補償するトランジスタＱ１の利得が増加
する。
【０００４】図２は第２の従来例における自動利得制御
装置の回路図である。図２に示すように、自動利得制御
装置は、受信部２１と送信部２２と、加算回路部２３と
を備える。受信部２１は、デュアルゲート電界効果トラ
ンジスタＱ１と、利得増幅器２１ｂと、差動増幅器２１
ａとを備える。送信部２２は、デュアルゲート電界効果
トランジスタＱ２と、利得増幅器２２ａとを備える。
装置の回路図である。図２に示すように、自動利得制御
装置は、受信部２１と送信部２２と、加算回路部２３と
を備える。受信部２１は、デュアルゲート電界効果トラ
ンジスタＱ１と、利得増幅器２１ｂと、差動増幅器２１
ａとを備える。送信部２２は、デュアルゲート電界効果
トランジスタＱ２と、利得増幅器２２ａとを備える。
【０００５】受信部２１に供給された検出信号は差動増
幅器２１ａにより基準信号Ｖｒｅｆと比較され、その比
較結果を示す出力信号が利得増幅器２１ｂの非反転入力
端子に印加される。電界効果トランジスタＱ１のソース
電圧は、利得増幅器２１ｂの反転入力端子及び加算回路
部２３にそれぞれ印加される。加算回路部２３の出力信
号は送信部２２の利得増幅器２２ａの非反転入力端子に
印加される。利得増幅器２１ｂの出力信号ＲＸ−Ｖ
GAIN CONTはトランジスタＱ１の第２ゲートＧ２に印加
される。送信部２２の電界効果トランジスタＱ２のソー
ス電圧は利得増幅器２２ａの反転入力端子に印加され、
利得増幅器２２ａの出力信号ＴＸ−ＶAGCはＡＧＣ電圧
としてトランジスタＱ２の第２ゲートＧ２に印加され
る。
幅器２１ａにより基準信号Ｖｒｅｆと比較され、その比
較結果を示す出力信号が利得増幅器２１ｂの非反転入力
端子に印加される。電界効果トランジスタＱ１のソース
電圧は、利得増幅器２１ｂの反転入力端子及び加算回路
部２３にそれぞれ印加される。加算回路部２３の出力信
号は送信部２２の利得増幅器２２ａの非反転入力端子に
印加される。利得増幅器２１ｂの出力信号ＲＸ−Ｖ
GAIN CONTはトランジスタＱ１の第２ゲートＧ２に印加
される。送信部２２の電界効果トランジスタＱ２のソー
ス電圧は利得増幅器２２ａの反転入力端子に印加され、
利得増幅器２２ａの出力信号ＴＸ−ＶAGCはＡＧＣ電圧
としてトランジスタＱ２の第２ゲートＧ２に印加され
る。
【０００６】受信部２１において、トランジスタＱ１の
第２ゲートＧ２、ソース、及び利得増幅器２１ｂは閉ル
ープを形成する。よって、温度変化に対する補償は受信
部２１のトランジスタＱ１により行われる。同様に、送
信部２２のトランジスタＱ２のソース、第２ゲートＧ
２、及び利得増幅器２２ａも閉ループを形成するので、
温度変化に対する補償はトランジスタＱ２により行われ
る。受信部２１のトランジスタＱ１により温度補償され
た信号は加算回路部２３を介して送信部２２の利得増幅
器２２ａへ供給される。
第２ゲートＧ２、ソース、及び利得増幅器２１ｂは閉ル
ープを形成する。よって、温度変化に対する補償は受信
部２１のトランジスタＱ１により行われる。同様に、送
信部２２のトランジスタＱ２のソース、第２ゲートＧ
２、及び利得増幅器２２ａも閉ループを形成するので、
温度変化に対する補償はトランジスタＱ２により行われ
る。受信部２１のトランジスタＱ１により温度補償され
た信号は加算回路部２３を介して送信部２２の利得増幅
器２２ａへ供給される。
【０００７】第２の従来例では、周囲温度の変化に応じ
て増幅器の利得変化が減少し、送信電源は受信信号のレ
ベルに応じて正確に制御される。ゆえに、送信電源の変
化による通話の品質の低下が防止される。
て増幅器の利得変化が減少し、送信電源は受信信号のレ
ベルに応じて正確に制御される。ゆえに、送信電源の変
化による通話の品質の低下が防止される。
【０００８】
【発明が解決しようとする課題】しかしながら、受信部
２１へ入力される受信信号にノイズが含まれている場
合、トランジスタＱ１のドレイン電流が変化して、これ
により受信部２１の出力信号にもノイズが発生する。す
なわち、入力受信信号に基づいてトランジスタＱ１のド
レイン電流の変化により、利得増幅器２２ａに流れ込む
電流が変化し、この結果、出力信号ＴＸ−ＶAGCが非線
形的に変化する。
２１へ入力される受信信号にノイズが含まれている場
合、トランジスタＱ１のドレイン電流が変化して、これ
により受信部２１の出力信号にもノイズが発生する。す
なわち、入力受信信号に基づいてトランジスタＱ１のド
レイン電流の変化により、利得増幅器２２ａに流れ込む
電流が変化し、この結果、出力信号ＴＸ−ＶAGCが非線
形的に変化する。
【０００９】本発明は上記した問題点を解決するために
なされたものであり、その目的は、周囲温度の変化のみ
ならず、入力信号の変化に対しても一定の利得で増幅動
作を行うことができる温度補償機能を有する自動利得制
御装置を提供することにある。
なされたものであり、その目的は、周囲温度の変化のみ
ならず、入力信号の変化に対しても一定の利得で増幅動
作を行うことができる温度補償機能を有する自動利得制
御装置を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するため
の本発明の温度補償機能を有する自動利得制御装置は、
ゲート端子、ドレイン端子及びソース端子を有するトラ
ンジスタと、トランジスタのソース端子に接続された反
転入力端子と、基準信号が印加される非反転入力端子
と、前記トランジスタのゲート端子に接続された出力端
子とを有する利得増幅器と、トランジスタにバイアス電
流を供給するバイアス入力部とを備えることを要旨とす
る。
の本発明の温度補償機能を有する自動利得制御装置は、
ゲート端子、ドレイン端子及びソース端子を有するトラ
ンジスタと、トランジスタのソース端子に接続された反
転入力端子と、基準信号が印加される非反転入力端子
と、前記トランジスタのゲート端子に接続された出力端
子とを有する利得増幅器と、トランジスタにバイアス電
流を供給するバイアス入力部とを備えることを要旨とす
る。
【００１１】又、本発明の自動利得制御装置は、ゲート
端子、ドレイン端子、及びソース端子を有するトランジ
スタと、前記トランジスタのソース端子に並列に接続さ
れた第１の容量及び抵抗と、前記トランジスタのゲート
端子に接続された第２の容量とを含むバイアス部と、前
記バイアス部の出力信号と基準信号とを比較して、比較
結果を示す信号を前記ゲート端子に出力する利得増幅器
と、前記利得増幅器へ基準信号を出力する差動増幅器
と、前記バイアス部にバイアス電流を供給するバイアス
入力部とを備えることを要旨とする。
端子、ドレイン端子、及びソース端子を有するトランジ
スタと、前記トランジスタのソース端子に並列に接続さ
れた第１の容量及び抵抗と、前記トランジスタのゲート
端子に接続された第２の容量とを含むバイアス部と、前
記バイアス部の出力信号と基準信号とを比較して、比較
結果を示す信号を前記ゲート端子に出力する利得増幅器
と、前記利得増幅器へ基準信号を出力する差動増幅器
と、前記バイアス部にバイアス電流を供給するバイアス
入力部とを備えることを要旨とする。
【００１２】前記バイアス入力部は差動増幅器であるこ
とが好ましい。又、前記差動増幅器は、差動増幅器の電
源端子に並列に接続された第１及び第２の負荷抵抗と、
前記第１及び第２の負荷抵抗にドレイン端子が接続さ
れ、ソース端子が前記バイアス部の入力端とともに共通
に接続された第１及び第２のトランジスタとを含むこと
が好ましい。
とが好ましい。又、前記差動増幅器は、差動増幅器の電
源端子に並列に接続された第１及び第２の負荷抵抗と、
前記第１及び第２の負荷抵抗にドレイン端子が接続さ
れ、ソース端子が前記バイアス部の入力端とともに共通
に接続された第１及び第２のトランジスタとを含むこと
が好ましい。
【００１３】
【発明の実施の形態】以下、本発明の温度補償機能を有
する自動利得制御装置を添付図面に基づいて説明する。
する自動利得制御装置を添付図面に基づいて説明する。
【００１４】図３は本発明の第１の実施形態の温度補償
機能を有する自動利得制御装置の回路図である。自動利
得制御装置は、バイアス部３１と利得増幅器３２とを備
える。
機能を有する自動利得制御装置の回路図である。自動利
得制御装置は、バイアス部３１と利得増幅器３２とを備
える。
【００１５】バイアス部３１は、ゲート端子Ｇ、ドレイ
ン端子Ｄ、及びソース端子Ｓを有するトランジスタＱ１
を含む。トランジスタＱ１のソース端子Ｓは容量Ｃ１と
抵抗Ｒ１とそれぞれ並列に接続され、そのゲート端子Ｇ
は容量Ｃ２と接続されている。
ン端子Ｄ、及びソース端子Ｓを有するトランジスタＱ１
を含む。トランジスタＱ１のソース端子Ｓは容量Ｃ１と
抵抗Ｒ１とそれぞれ並列に接続され、そのゲート端子Ｇ
は容量Ｃ２と接続されている。
【００１６】利得増幅器３２は、バイアス部３１の出力
信号（トランジスタＱ１のソース電圧）と基準信号とを
比較／増幅して、比較結果を示す増幅信号を抵抗Ｒ２を
介してトランジスタＱ１のゲート端子Ｇへ印加する。す
なわち、利得増幅器３２の反転入力端子にはトランジス
タＱ１のソース電圧が抵抗Ｒ３を介して印加され、その
非反転入力端子には抵抗Ｒ４を介して基準電圧ＶREFが
印加され、利得増幅器３２の出力信号は抵抗Ｒ２を介し
てトランジスタＱ１のゲート端子Ｇに印加される。利得
増幅器３２の反転入力端子と出力端子との間には容量Ｃ
３が接続されている。利得増幅器３２の非反転入力端と
接地との間には抵抗Ｒ５が接続されている。
信号（トランジスタＱ１のソース電圧）と基準信号とを
比較／増幅して、比較結果を示す増幅信号を抵抗Ｒ２を
介してトランジスタＱ１のゲート端子Ｇへ印加する。す
なわち、利得増幅器３２の反転入力端子にはトランジス
タＱ１のソース電圧が抵抗Ｒ３を介して印加され、その
非反転入力端子には抵抗Ｒ４を介して基準電圧ＶREFが
印加され、利得増幅器３２の出力信号は抵抗Ｒ２を介し
てトランジスタＱ１のゲート端子Ｇに印加される。利得
増幅器３２の反転入力端子と出力端子との間には容量Ｃ
３が接続されている。利得増幅器３２の非反転入力端と
接地との間には抵抗Ｒ５が接続されている。
【００１７】周囲温度が変化すると、トランジスタＱ１
のドレイン端子Ｄの電流が変化し、これによりトランジ
スタＱ１のソース電圧が変化する。変化したソース電圧
が利得増幅器３２の反転入力端子に印加され、利得増幅
器３２の利得が変化する。
のドレイン端子Ｄの電流が変化し、これによりトランジ
スタＱ１のソース電圧が変化する。変化したソース電圧
が利得増幅器３２の反転入力端子に印加され、利得増幅
器３２の利得が変化する。
【００１８】トランジスタＱ１のドレイン電流と利得増
幅器３２の利得とは図４に示すように、互いに密接な関
係にある。図４に示すように、ドレイン電流が減少すれ
ば利得が減少し、逆にドレイン電流が増加すれば利得も
増加する。結果的に、自動利得制御装置の利得はバイア
ス部３１のトランジスタＱ１のドレイン電流に応じて変
化する。周囲温度が変化すれば、利得の変化はトランジ
スタＱ１のドレイン電流の変化の結果として現れる。よ
って、トランジスタＱ１のドレイン電流の変化を検知す
ると、利得の変化が判る。トランジスタＱ１のドレイン
電流の検知は、トランジスタＱ１のソース電圧を測定す
ることで可能である。
幅器３２の利得とは図４に示すように、互いに密接な関
係にある。図４に示すように、ドレイン電流が減少すれ
ば利得が減少し、逆にドレイン電流が増加すれば利得も
増加する。結果的に、自動利得制御装置の利得はバイア
ス部３１のトランジスタＱ１のドレイン電流に応じて変
化する。周囲温度が変化すれば、利得の変化はトランジ
スタＱ１のドレイン電流の変化の結果として現れる。よ
って、トランジスタＱ１のドレイン電流の変化を検知す
ると、利得の変化が判る。トランジスタＱ１のドレイン
電流の検知は、トランジスタＱ１のソース電圧を測定す
ることで可能である。
【００１９】すなわち、図３に示すように、トランジス
タＱ１のソース電圧は、利得増幅器３２を介してトラン
ジスタＱ１のゲートに印加され、閉ループを形成する。
よって、周囲温度が増加すればトランジスタＱ１のドレ
イン電流が減少し、ドレイン電流が減少するにつれてソ
ース電圧が減少する。減少したソース電圧は利得増幅器
３２の反転端子に供給され、非反転入力端子に印加され
る基準電圧ＶＲＥＦと比較／積分される。比較／積分さ
れた利得増幅器３２の出力電圧はトランジスタＱ１のゲ
ートに印加され、これによりトランジスタＱ１のドレイ
ン電流が増加する。このようにしてドレイン電流は一定
（図４参照）の割合で変化する。このようなドレイン電
流の変化により周囲温度の変化に対する利得の減少が補
償される。
タＱ１のソース電圧は、利得増幅器３２を介してトラン
ジスタＱ１のゲートに印加され、閉ループを形成する。
よって、周囲温度が増加すればトランジスタＱ１のドレ
イン電流が減少し、ドレイン電流が減少するにつれてソ
ース電圧が減少する。減少したソース電圧は利得増幅器
３２の反転端子に供給され、非反転入力端子に印加され
る基準電圧ＶＲＥＦと比較／積分される。比較／積分さ
れた利得増幅器３２の出力電圧はトランジスタＱ１のゲ
ートに印加され、これによりトランジスタＱ１のドレイ
ン電流が増加する。このようにしてドレイン電流は一定
（図４参照）の割合で変化する。このようなドレイン電
流の変化により周囲温度の変化に対する利得の減少が補
償される。
【００２０】図５は本発明の第２実施形態の温度補償機
能を有する自動利得制御装置の回路図である。自動利得
制御装置は、図５に示すように、バイアス入力部５１
と、バイアス部３１と、利得増幅器３２と、差動増幅器
５２とを備える。
能を有する自動利得制御装置の回路図である。自動利得
制御装置は、図５に示すように、バイアス入力部５１
と、バイアス部３１と、利得増幅器３２と、差動増幅器
５２とを備える。
【００２１】バイアス入力部５１は、差動増幅器であ
り、電源端子Ｔ１に並列に接続された第１及び第２負荷
抵抗Ｒｘ、Ｒｙと、各負荷抵抗Ｒｘ、Ｒｙにドレイン端
子が接続され、ソース端子がバイアス部３１のトランジ
スタＱ１のドレイン端子に共通接続されたトランジスタ
Ｑ２、Ｑ３とを含む。詳しくは、Ｔ１端子に印加された
電源は分岐して第１及び第２負荷抵抗Ｒｘ、Ｒｙを通過
する。この際、第１及び第２負荷抵抗Ｒｘ、Ｒｙの代わ
りに、コイル又はトランジスタが使用されてもよい。第
１抵抗Ｒｘの一端にはトランジスタＱ２のドレインが接
続され、第２抵抗Ｒｙの一端にはトランジスタＱ３のド
レインが接続されている。トランジスタＱ２及びトラン
ジスタＱ３のソースは共通に接続されている。共通に接
続されたトランジスタＱ２、Ｑ３のソースは、バイアス
部３１のトランジスタＱ１のドレインに接続されてい
る。
り、電源端子Ｔ１に並列に接続された第１及び第２負荷
抵抗Ｒｘ、Ｒｙと、各負荷抵抗Ｒｘ、Ｒｙにドレイン端
子が接続され、ソース端子がバイアス部３１のトランジ
スタＱ１のドレイン端子に共通接続されたトランジスタ
Ｑ２、Ｑ３とを含む。詳しくは、Ｔ１端子に印加された
電源は分岐して第１及び第２負荷抵抗Ｒｘ、Ｒｙを通過
する。この際、第１及び第２負荷抵抗Ｒｘ、Ｒｙの代わ
りに、コイル又はトランジスタが使用されてもよい。第
１抵抗Ｒｘの一端にはトランジスタＱ２のドレインが接
続され、第２抵抗Ｒｙの一端にはトランジスタＱ３のド
レインが接続されている。トランジスタＱ２及びトラン
ジスタＱ３のソースは共通に接続されている。共通に接
続されたトランジスタＱ２、Ｑ３のソースは、バイアス
部３１のトランジスタＱ１のドレインに接続されてい
る。
【００２２】バイアス部３１のトランジスタＱ１のドレ
イン電流に相応するソース電圧は、抵抗Ｒ３を介して利
得増幅器３２の反転入力端子に印加され、利得増幅器３
２の出力信号は抵抗Ｒ２を介してトランジスタＱ１のゲ
ートに印加される。利得増幅器３２の非反転入力端には
抵抗Ｒ４を介して差動増幅器５２の出力信号が印加され
る。差動増幅器５２の反転入力端子には検出信号（自動
利得制御装置への入力信号）が印加され、非反転入力端
子には基準電圧信号ＶREFが印加される。
イン電流に相応するソース電圧は、抵抗Ｒ３を介して利
得増幅器３２の反転入力端子に印加され、利得増幅器３
２の出力信号は抵抗Ｒ２を介してトランジスタＱ１のゲ
ートに印加される。利得増幅器３２の非反転入力端には
抵抗Ｒ４を介して差動増幅器５２の出力信号が印加され
る。差動増幅器５２の反転入力端子には検出信号（自動
利得制御装置への入力信号）が印加され、非反転入力端
子には基準電圧信号ＶREFが印加される。
【００２３】バイアス入力部５１は、２つの負荷抵抗Ｒ
ｘ、Ｒｙと２つのトランジスタＱ２、Ｑ３とを含む差動
増幅器の役割を果たす。従って、バイアス入力部５１
は、トランジスタＱ２のゲートに入力される＋信号とト
ランジスタＱ３のゲートに印加される−信号との差分値
だけを増幅し、同位相の信号は増幅しない。すなわち、
バイアス入力部５１は、出力端ｏｕｔ１、ｏｕｔ２から
＋信号と−信号との電圧差に比例する出力信号を出力
し、同位相の入力信号はトランジスタＱ２、Ｑ３を介し
てバイアス部３１のトランジスタＱ１のドレインに印加
する。これにより、トランジスタＱ２、Ｑ３のゲートへ
印加される入力信号にノイズが含まれていても、バイア
ス部３１に供給される電流は常に一定になる。バイアス
部３１に供給される電流が常に一定であるとは、トラン
ジスタＱ１のドレイン電流が常に一定であることを意味
する。
ｘ、Ｒｙと２つのトランジスタＱ２、Ｑ３とを含む差動
増幅器の役割を果たす。従って、バイアス入力部５１
は、トランジスタＱ２のゲートに入力される＋信号とト
ランジスタＱ３のゲートに印加される−信号との差分値
だけを増幅し、同位相の信号は増幅しない。すなわち、
バイアス入力部５１は、出力端ｏｕｔ１、ｏｕｔ２から
＋信号と−信号との電圧差に比例する出力信号を出力
し、同位相の入力信号はトランジスタＱ２、Ｑ３を介し
てバイアス部３１のトランジスタＱ１のドレインに印加
する。これにより、トランジスタＱ２、Ｑ３のゲートへ
印加される入力信号にノイズが含まれていても、バイア
ス部３１に供給される電流は常に一定になる。バイアス
部３１に供給される電流が常に一定であるとは、トラン
ジスタＱ１のドレイン電流が常に一定であることを意味
する。
【００２４】前述したように、利得増幅器３２の利得は
トランジスタＱ１のドレイン電流の変化と密接な関係に
ある。このため、バイアス入力部５１としての差動増幅
器を用いてトランジスタＱ１のドレイン電流を一定に制
御することにより、ノイズの含む入力信号に対しても利
得を正確に制御することができる。
トランジスタＱ１のドレイン電流の変化と密接な関係に
ある。このため、バイアス入力部５１としての差動増幅
器を用いてトランジスタＱ１のドレイン電流を一定に制
御することにより、ノイズの含む入力信号に対しても利
得を正確に制御することができる。
【００２５】
【発明の効果】以上説明したように、本発明によれば以
下のような効果を奏する。請求項１、２に記載の発明に
よれば、周囲温度の変化に対する補償だけでなく、バイ
アス入力部により、入力信号にノイズが含まれていても
ノイズに関係なく正確な利得を得ることができる。
下のような効果を奏する。請求項１、２に記載の発明に
よれば、周囲温度の変化に対する補償だけでなく、バイ
アス入力部により、入力信号にノイズが含まれていても
ノイズに関係なく正確な利得を得ることができる。
【００２６】請求項３、４に記載の発明によれば、バイ
アス入力部を差動増幅器で構成したことにより、利得増
幅器への入力信号を制御して、利得増幅器の出力特性を
線形的に制御することができる。
アス入力部を差動増幅器で構成したことにより、利得増
幅器への入力信号を制御して、利得増幅器の出力特性を
線形的に制御することができる。
【図１】第１の従来例の温度補償機能を有する自動利得
制御装置の回路図。
制御装置の回路図。
【図２】第２の従来例の自動利得制御装置の回路図。
【図３】本発明の第１実施形態の温度補償機能を有する
自動利得制御装置の回路図。
自動利得制御装置の回路図。
【図４】利得増幅器の利得とドレイン電流との関係を示
すグラフ。
すグラフ。
【図５】本発明の第２実施形態の温度補償機能を有する
自動利得制御装置の回路図。
自動利得制御装置の回路図。
３１…バイアス部 ３２…利得増幅器 ５１…バイアス入力部 ５２…差動増幅器
Claims (4)
- 【請求項１】 ゲート端子、ドレイン端子、及びソース
端子を有するトランジスタと、 前記トランジスタのソース端子に接続された反転入力端
子と、基準信号が印加される非反転入力端子と、前記ト
ランジスタのゲート端子に接続された出力端子とを有す
る利得増幅器と、 トランジスタにバイアス電流を供給するバイアス入力部
とを備えることを特徴とする温度補償機能を有する自動
利得制御装置。 - 【請求項２】 ゲート端子、ドレイン端子、及びソース
端子を有するトランジスタと、前記トランジスタのソー
ス端子に並列に接続された第１の容量及び抵抗と、前記
トランジスタのゲート端子に接続された第２の容量とを
含むバイアス部と、 前記バイアス部の出力信号と基準信号とを比較して、比
較結果を示す信号を前記ゲート端子に出力する利得増幅
器と、 前記利得増幅器へ基準信号を出力する差動増幅器と、 前記バイアス部にバイアス電流を供給するバイアス入力
部とを備えることを特徴とする温度補償機能を有する自
動利得制御装置。 - 【請求項３】 前記バイアス入力部は差動増幅器である
ことを特徴とする請求項１又は２に記載の温度補償機能
を有する自動利得制御装置。 - 【請求項４】 前記差動増幅器は、 差動増幅器の電源端子に並列に接続された第１及び第２
の負荷抵抗と、 前記第１及び第２の負荷抵抗にドレイン端子が接続さ
れ、ソース端子が前記バイアス部の入力端とともに共通
に接続された第１及び第２のトランジスタとを含むこと
を特徴とする請求項３に記載の温度補償機能を有する自
動利得制御装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20638/1998 | 1998-06-03 | ||
| KR1019980020638A KR100298435B1 (ko) | 1998-06-03 | 1998-06-03 | 온도보상기능을갖는자동이득제어장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000106513A true JP2000106513A (ja) | 2000-04-11 |
Family
ID=19538310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11066466A Pending JP2000106513A (ja) | 1998-06-03 | 1999-03-12 | 温度補償機能を有する自動利得制御装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6084474A (ja) |
| JP (1) | JP2000106513A (ja) |
| KR (1) | KR100298435B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987966B1 (en) * | 1999-10-21 | 2006-01-17 | Broadcom Corporation | Adaptive radio transceiver with polyphase calibration |
| DE10066032B4 (de) * | 2000-07-28 | 2010-01-28 | Infineon Technologies Ag | Schaltungsanordnung zur Steuerung der Verstärkung einer Verstärkerschaltung |
| JP3583997B2 (ja) * | 2001-01-29 | 2004-11-04 | 三洋電機株式会社 | 演算増幅器の設計資産の再利用方法、レイアウト作成装置およびレイアウト作成プログラム |
| US6798291B2 (en) * | 2002-11-12 | 2004-09-28 | Koninklijke Philips Electronics N.V. | Variable gain current amplifier with a feedback loop including a differential pair |
| JP4578896B2 (ja) * | 2004-08-26 | 2010-11-10 | ルネサスエレクトロニクス株式会社 | クロックバッファ回路 |
| KR101595935B1 (ko) * | 2010-10-13 | 2016-02-19 | 주식회사 엘지화학 | 자기장 세기를 측정하여 배터리 사용을 중단하는 배터리 관리 장치 및 배터리 관리 방법 |
| EP2611028A1 (en) * | 2011-12-30 | 2013-07-03 | Dialog Semiconductor GmbH | Multi-stage fully differential amplifier with controlled common mode voltage |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1514136A (en) * | 1975-03-31 | 1978-06-14 | Yokogawa Electric Works Ltd | Variable resistance circuit |
| JPH05315852A (ja) * | 1992-05-12 | 1993-11-26 | Fuji Electric Co Ltd | 電流制限回路および電流制限回路用定電圧源 |
| US5339046A (en) * | 1993-06-03 | 1994-08-16 | Alps Electric Co., Ltd. | Temperature compensated variable gain amplifier |
| JPH07106875A (ja) * | 1993-09-30 | 1995-04-21 | Nec Corp | 半導体集積回路 |
| US5777518A (en) * | 1996-10-30 | 1998-07-07 | Lucent Technologies Inc. | Method of biasing mosfet amplifiers for constant transconductance |
| US5977832A (en) * | 1997-12-18 | 1999-11-02 | Philips Electronics North America Corporation | Method of biasing an MOS IC to operate at the zero temperature coefficient point |
-
1998
- 1998-06-03 KR KR1019980020638A patent/KR100298435B1/ko not_active IP Right Cessation
-
1999
- 1999-03-12 JP JP11066466A patent/JP2000106513A/ja active Pending
- 1999-03-31 US US09/282,163 patent/US6084474A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000000789A (ko) | 2000-01-15 |
| KR100298435B1 (ko) | 2001-08-07 |
| US6084474A (en) | 2000-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7268524B2 (en) | Voltage regulator with adaptive frequency compensation | |
| US8970300B2 (en) | Apparatus and method for transimpedance amplifiers with wide input current ranges | |
| JP4680447B2 (ja) | リニアレギュレータ | |
| JP2948054B2 (ja) | 送受信機 | |
| JP3678939B2 (ja) | 温度補償を行ったａｇｃ回路 | |
| US5793194A (en) | Bias circuit having process variation compensation and power supply variation compensation | |
| JP2000106513A (ja) | 温度補償機能を有する自動利得制御装置 | |
| KR101101501B1 (ko) | 온도 보상 기능을 개선한 증폭 회로 | |
| KR930002040B1 (ko) | 증폭기 | |
| KR100259745B1 (ko) | 광대역 증폭기 | |
| JP3003174B2 (ja) | 増幅回路 | |
| US6124705A (en) | Cascode current mirror with amplifier | |
| JPH08265074A (ja) | 自動利得制御回路 | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JP3833472B2 (ja) | 電子装置の温度補償 | |
| US7119605B2 (en) | Dynamic transconductance boosting technique for current mirrors | |
| JP2001068948A (ja) | Ｍｏｓｆｅｔ増幅回路 | |
| JP3348600B2 (ja) | 差動増幅装置 | |
| JP2827947B2 (ja) | 減衰回路 | |
| JP4867066B2 (ja) | 増幅回路 | |
| JP2007274626A (ja) | 自動調整回路 | |
| JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
| US7616059B2 (en) | Temperature compensation of small signal gain of an amplifier stage | |
| JP2005348109A (ja) | ｇｍＣフィルタの周波数自動調整回路、相互コンダクタンス増幅器のｇｍ自動調整回路及びそのＭＯＳ集積回路 | |
| KR0176649B1 (ko) | 전류비를 이용한 전류 증폭 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050906 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060621 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070531 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080728 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080901 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110629 |