KR0176649B1 - 전류비를 이용한 전류 증폭 제어 회로 - Google Patents

전류비를 이용한 전류 증폭 제어 회로 Download PDF

Info

Publication number
KR0176649B1
KR0176649B1 KR1019960002101A KR19960002101A KR0176649B1 KR 0176649 B1 KR0176649 B1 KR 0176649B1 KR 1019960002101 A KR1019960002101 A KR 1019960002101A KR 19960002101 A KR19960002101 A KR 19960002101A KR 0176649 B1 KR0176649 B1 KR 0176649B1
Authority
KR
South Korea
Prior art keywords
current
bias
value
ratio
amplifier
Prior art date
Application number
KR1019960002101A
Other languages
English (en)
Other versions
KR970060670A (ko
Inventor
김천섭
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960002101A priority Critical patent/KR0176649B1/ko
Publication of KR970060670A publication Critical patent/KR970060670A/ko
Application granted granted Critical
Publication of KR0176649B1 publication Critical patent/KR0176649B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
전류비를 이용하여 전류를 제어하는 회로
[발명이 해결하려고 하는 기술적 과제]
종래의 전류증폭기는 바이어스 저항을 칩 내에 내장할 경우 공정의 허용오차인 ±20% 변하게 된다. 이러한 경우에 상기 OTA의 전체 이득은 증폭도(gm)값에 비례하는데 상기 gm은 IA값에 비례하여 약 ±20%의 오차를 갖을 뿐 아니라 바이어스저항의 온도에 따른 변화에도 직접적인 영향을 받으므로 상기 바이어스저항을 외부에 핀을 내어 정밀한 저항을 사용하여야 한다는 문제점이 있다.
[발명의 해결방법의 요지]
두 개의 전류원으로부터 공급되는 전류비에 의해 결정되는 gm값에 따라 입력되는 전압을 증폭하여 전류를 출력하는 증폭부와, 상기 gm값을 조정하기 위해 상기 두 개의 전류원을 제어하는 바이어스제어부와, 상기 바이어스제어부로 바이어스 전류를 공급하는 바이어스부로 구성되는 비를 이용한 전류 증폭 제어회로.
[발명의 중요한 용도]
전류증폭기

Description

전류비를 이용한 전류 증폭 제어 회로
제1도는 종래의 블럭 구성도.
제2도는 종래의 회로도.
제3도는 본 발명에 따른 블럭 구성도.
제4도는 본 발명의 구체적인 실시예에 따른 회로도.
본 발명은 전류 증폭 제어 회로에 관한 것으로, 특히 온도 변화 및 파라미터 변화에 따라 전류비를 변화시키므로 안정된 증폭도를 유지할 수 있는 전류 증폭 제어 회로에 관한 것이다.
일반적인 전류증폭기라 함은 미세한 공급 전압을 증폭도에 따라 일정 레벨의 전류로 증폭하여 출력하는 회로인 OTA(Operational Transconductance Amplifier)를 말한다.
종래의 블럭 구성을 제1도를 참조하여 설명하면, 입력 전류를 증폭하여 출력하는 OTA(110)와, 상기 OTA(110)로 전류를 공급하는 전류원(112)과, 상기 전류원(112)으로부터 출력되는 전류의 크기를 제어하는 바이어스부(114)로 구성된다.
제2도는 OTA의 상세 회로도이며, 통상적인 회로이므로 상세한 설명은 생략한다.
종래에 OTA(110)의 증폭도를 결정하는 것은 전류원(112)으로부터 출력되는 전류의 크기에 따라 결정되었다. 그리고 상기 전류원(112)으로부터 출력되는 전류의 크기는 바이어스부(114)에 의해 결정되었다. 즉, 바이어스부(114)가 설계되면 공급전류(IA)의 절대값이 결정되므로 상기 결정된 값에 의해 상기 OTA(110)의 증폭도(gm)값이 결정된다. 따라서 온도변화와 같은 외부요인에 의해 공급되는 전류가 영향을 받으면, 상기 공급전류의 변화에 의해 OTA(110)의 출력이 영향을 받는다.
제2도를 참조하여 종래의 동작을 설명하면, 바이어스전류 IA는 공급전류인 IR을 미러(mirror)하여 사용하므로 바이어스 저항(REXT)값에 의해 크기가 결정된다.
그런데 IC 내부의 바이어스값은 외부와 달리 제조공정 상태에 따라 ±20%정도 변할 수 있다. 이러한 경우에 상기 OTA(110)의 전체 이득은 증폭도(gm)값에 비례하는데 상기 gm은 IA값에 비례하여 약 ±20%의 오차를 갖을 뿐 아니라 바이어스저항(REXT)의 온도에 따른 변화에도 직접적인 영향을 받으므로 IC 내부에 내장하기 어렵다. 그러므로, 종래에는 바이어스 저항을 외부에 핀을 내어 정밀한 저항을 사용하여야 한다는 문제점이 있다.
따라서 본 발명의 목적은 전류증폭기에서 상대값에 의해 증폭도를 결정하도록 하여 필터 주파수 대역 절환시 상대값에 의해 이동하도록 하여 그 정확도를 증가시키는 전류 증폭 제어 회로를 제공함에 있다.
본 발명의 다른 목적은 전류증폭기에서 두 전류의 비를 이용하여 gm값을 일정하도록 제어하는 전류 증폭 제어 회로를 제공함에 있다.
본 발명의 또다른 목적은 전류증폭기에서 온도 변화에 따른 gm값의 오차를 보상하는 전류 증폭 제어 회로를 제공함에 있다.
본 발명의 또다른 목적은 전류증폭기에서 모드 전환에 따라 gm값을 변동시키는 전류 증폭 제어 회로를 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명은 공급되는 두 전류의 비에 의해 결정되는 gm값에 따라 입력전압을 증폭하여 전류로 출력하는 증폭부와, 상기 증폭부로 제1전류를 공급하는 제1전류원과, 상기 증폭부로 제2전류를 공급하는 제2전류원과, 상기 증폭부로 공급되는 두 전류의 비를 조정하기 위해 상기 제1전류원 및 상기 제2전류원을 제어하는 바이어스제어부와, 상기 바이어스제어부로 공급되는 바이어스 전류를 공급하는 바이어스부로 구성되는 것을 특징으로 한다.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
본 발명에 따른 블럭 구성을 제3도에 도시하였다. 상기 제1도에 도시된 동일한 구성의 설명은 생략하고 상기 제3도를 참조하여 본 발명에 따라 첨부된 구성을 설명하면, 바이어스제어부(310)는 바이어스부(114)로부터 제공되는 바이어스 전류와 외부로부터 제공되는 제어신호(ICt) 및 절환신호(Vnp)에 따라 제1, 제2전류원(312,314)을 제어한다. 제1전류원(312)는 바이어스제어부(310)의 제어에 따라 그 크기가 결정되는 제1전류(I1)를 OTA(110)로 제공한다. 그리고, 제2전류원(314)은 바이어스제어부(310)의 제어에 따라 그 크기가 결정되는 제2전류(I2)를 OTA(110)로 제공한다. 즉, 바이어스제어부(310)는 제1전류(I1)와 제2전류(I2)의 비가 일정하도록 제1,2전류원(312, 314)를 각각 제어한다. 그러면, OTA(110)는 소정 전압(Vin)을 입력받고, 제1전류원(312)으로부터 제1전류(I1)를 제공받고, 제2전류원(314)으로부터 제2전류(I2)를 제공받아 상기 제1전류와 제2전류의 비(I1/I2)에 의해 결정된 gm값에 따라 상기 입력 전압을 증폭된 전류(Iout)를 출력한다.
본 발명의 실시예에 따른 상세한 회로는 제4도에 도시된 바와 같다.
본 발명의 일 실시예를 제3,4도를 참조하여 상세히 설명한다.
먼저 공정 허용오차 및 외부 변수 등에 바이어스가 영향을 받지 않기 위해서는 공정시의 기본인 전류비(ratio)에 대한 설계가 필요하다. 제4도를 참조하여 상기 설계를 설명하면, OTA(110)의 gm값은 바이어스 전류(I1,I2)의 비로서 결정된다.
상기 바이어스 전류(I1,I2)의 비에 따른 gm값의 결정을 수식으로 보면,
에서 gm값은 다음과 같이 구할 수 있다.
여기서를 나타내는 전달저항이므로,
여기서 I2×R12 4VT이므로,(식1) 로 나타낸다.
즉, gm값은 제1전류와 제2전류의 비로 나타나게 된다.
상기 식1에서 나타낸 바와 같이 gm값은 1/R12의 오차만을 보상하여 주면, 바이어스 변화에 이득이 영향을 받지 않음을 알 수 있다.
바이어스제어부(310)는 바이어스부(114)로부터 I1/I2의 비가 일정하도록 하는 역할을 하여 OTA(110)가 포화되지 않도록 IA값을 자동조정한다. 그리고, 바이어스제어부(310)는 외부로부터 제어신호(Ict)를 인가받아 온도 변화 등으로 인해 저항값(R12)의 변화에 따른 gm값의 오차를 보상한다. 또한, 바이어스제어부(310)는 외부로부터 NTSC모드 또는 PAL모드의 절환에 따른 절환신호(Vnp)를 인가받아 제1전류원(312)과 제2전류원(314)를 제어하여 상기 모드 절환에 따라 OTA(110)의 gm값을 변동시킨다.
상기 바이어스부(114)의 변화에 따른 OTA(110)의 바이어스 전류 변화에 따른 동작을 다음에서 설명한다.
바이어스부(114)는 저항(Rref)에 따라 결정된 Iref값을 바이어스제어부(310)으로 공급하고, 제2전류원(314)으로도 공급한다. 그러면, 바이어스제어부(310)은 공급된 Iref값에 따라 전류 미러(mirror)를 통해 IB값이 결정되고, 상기 IB값에 의해 IC, IA값이 결정된다. 그리고, 바이어스제어부(310)은 제1전류원(312)의 전류값(I1) 및 제2전류원(314)의 전류값(I2)을 제어한다.
상기 Iref값이 결정되는 것을 수식으로 보이면,로 결정되며, 상기 결정된 Rref값에 의해 다른 전류값들이 결정된다.
예를 들면, 상기 Rref값이 약 10% 변동하였을 경우 Iref값이 약 10% 변동하므로 제1전류(I1) 및 제2전류(I2)의 값도 약 10% 변동된 값으로 결정된다. 상기 변동된 값에 따른 I1/I2값이 결정되는 과정을 수식으로 보면,로 I1/I2비는 제1전류 및 제2전류값의 변동폭이 동일하므로써 일정한 값을 유지하게 된다.
그러므로, OTA(110)의 gm값은 바이어스의 변동에도 영향을 받지 않고 일정한 값을 유지한다.
특히 IA값을 IC에 미러(mirror)되게 한 것은 활성화 영역에서 정확한 동작을 하기 위해서는 IA와 I1값을 같도록 하기 위한 것으로 바이어스 전류의 변화에 대해서도 IA가 동시에 대응함으로서 정확한 동작을 수행하도록 하였다.
상술한 바와 같이 본 발명은 전류증폭기에서 바이어스 변화에 따른 gm값의 변화를 극복할 수 있고 전류비만큼만의 오차(약 1% 이내)에 맞추어 제어할 수 있다. 또한, 본 발명은 전류증폭기에서 NTSC모드를 PAL모드로 전환시 gm값을 그에 따라 일정하게 전환할 수 있는 효과가 있다.

Claims (3)

  1. 전류비를 이용한 전류 증폭 제어 회로에 있어서, 소정 바이어스 전류를 공급하는 바이어스부와, 소정 전압(Vin)을 입력받아 소정 두 개의 전류원으로부터 공급되는 전류의 비에 의해 결정되는 gm값에 따라 증폭된 전류(Iout)를 출력하는 증폭부와, 상기 증폭부로 제1전류를 공급하는 제1전류원과, 상기 증폭부로 제2전류를 공급하는 제2전류원과, 상기 바이어스부로부터 바이어스 전류를 공급받고, 소정 제어신호와 절환신호를 인가받아 상기 gm값을 조정하기 위해 상기 제1전류원 및 상기 제2전류원을 제어하는 바이어스제어부로 구성됨을 특징으로 하는 전류비를 이용한 전류 증폭 제어회로.
  2. 제1항에 있어서, 상기 바이어스제어부는, 상기 절환신호에 따라 상기 gm값을 일정하게 변동시킴을 특징으로 하는 전류비를 이용한 전류 증폭 제어회로.
  3. 제1항에 있어서, 상기 바이어스제어부는, 상기 제어신호에 의해 상기 gm값의 오차를 보상함을 특징으로 하는 전류비를 이용한 전류 증폭 제어회로.
KR1019960002101A 1996-01-30 1996-01-30 전류비를 이용한 전류 증폭 제어 회로 KR0176649B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960002101A KR0176649B1 (ko) 1996-01-30 1996-01-30 전류비를 이용한 전류 증폭 제어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002101A KR0176649B1 (ko) 1996-01-30 1996-01-30 전류비를 이용한 전류 증폭 제어 회로

Publications (2)

Publication Number Publication Date
KR970060670A KR970060670A (ko) 1997-08-12
KR0176649B1 true KR0176649B1 (ko) 1999-04-01

Family

ID=19450375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002101A KR0176649B1 (ko) 1996-01-30 1996-01-30 전류비를 이용한 전류 증폭 제어 회로

Country Status (1)

Country Link
KR (1) KR0176649B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618786B1 (ko) * 1997-09-12 2006-12-13 삼성전자주식회사 전류원을 사용하는 전류증폭장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618786B1 (ko) * 1997-09-12 2006-12-13 삼성전자주식회사 전류원을 사용하는 전류증폭장치

Also Published As

Publication number Publication date
KR970060670A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
FI89110B (fi) Effektdetektor
US5442322A (en) Power amplifier bias control circuit and method
US5432475A (en) Method of offset voltage trim for automatic gain controls
US4760347A (en) Controlled-output amplifier and power detector therefor
US7612613B2 (en) Self regulating biasing circuit
US7395308B1 (en) Grounded emitter logarithmic circuit
US5181420A (en) Hot wire air flow meter
US6933786B1 (en) Amplifier circuit and method
SE9701480D0 (sv) Korrektionskrets för en spänning för automatisk förstärkningskontroll
US4928074A (en) Automatic gain control circuit
KR0176649B1 (ko) 전류비를 이용한 전류 증폭 제어 회로
JPH0653749A (ja) 広帯域増幅器
KR100298435B1 (ko) 온도보상기능을갖는자동이득제어장치
JP3003174B2 (ja) 増幅回路
JPH0580843B2 (ko)
US6292056B1 (en) Differential amplifier with adjustable common mode output voltage
US6784746B1 (en) Circuit and method for correcting thermal deviations of one or more output signals from an amplifier with early effect compensation
US11764736B2 (en) Bias compensation circuit of amplifier
US6545539B1 (en) Amplifier for use in a mobile phone
JP2903126B2 (ja) 発振回路
US5321371A (en) Current mirror with error correction
KR20000046295A (ko) 오피앰프 입력오프셋전압 자동조정회로
KR100523799B1 (ko) 정전압 발생회로
JP2565289B2 (ja) 指数アンプ
JPH06152259A (ja) 送信電力制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee