JP3003174B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP3003174B2 JP3003174B2 JP2200029A JP20002990A JP3003174B2 JP 3003174 B2 JP3003174 B2 JP 3003174B2 JP 2200029 A JP2200029 A JP 2200029A JP 20002990 A JP20002990 A JP 20002990A JP 3003174 B2 JP3003174 B2 JP 3003174B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- differential amplifier
- transistor
- circuit
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばAGC（自動利得制御）増幅回路等の
ように、ゲインの安定性が要求される増幅回路に関す
る。
ように、ゲインの安定性が要求される増幅回路に関す
る。
［従来の技術］ 従来、この種の増幅回路は、第２図に示すような構成
となっている。
となっている。
即ち、入力信号源V1からの入力信号を増幅する差動増
幅回路は、ソースが共通接続された一対のＮチャネルMO
SトランジスタN1,N2と、そのソースと接地端子との間に
接続された定電流源を構成するＮチャネルMOSトランジ
スタN3と、前記トランジスタN1,N2のドレインと電源で
ある定電圧源V3との間に夫々接続された負荷抵抗R1,R2
とから構成され、トランジスタN2のドレインから出力端
子OUTを介して出力を取り出すようになっている。
幅回路は、ソースが共通接続された一対のＮチャネルMO
SトランジスタN1,N2と、そのソースと接地端子との間に
接続された定電流源を構成するＮチャネルMOSトランジ
スタN3と、前記トランジスタN1,N2のドレインと電源で
ある定電圧源V3との間に夫々接続された負荷抵抗R1,R2
とから構成され、トランジスタN2のドレインから出力端
子OUTを介して出力を取り出すようになっている。
定電流源を構成するトランジスタN3は、ＮチャネルMO
SトランジスタN4と共に第１のカレントミラー回路を構
成している。また、この第１のカレントミラー回路の入
力側には、ＰチャネルMOSトランジスタP1,P2からなる第
２のカレントミラー回路の出力が接続されている。
SトランジスタN4と共に第１のカレントミラー回路を構
成している。また、この第１のカレントミラー回路の入
力側には、ＰチャネルMOSトランジスタP1,P2からなる第
２のカレントミラー回路の出力が接続されている。
更に、この第２のカレントミラー回路に流す電流値
は、ＮチャネルMOSトランジスタN5によって制御される
ようになっている。このトランジスタN5のソースと接地
端子との間には、抵抗R3が接続され、ゲートには、演算
増幅器OP1の出力端が接続されている。また、演算増幅
器OP1の非反転出力端子には、定電圧源V2が接続され、
演算増幅器OP1の非反転入力端子は、トランジスタN5の
ソースと抵抗R3との接続点に接続されている。
は、ＮチャネルMOSトランジスタN5によって制御される
ようになっている。このトランジスタN5のソースと接地
端子との間には、抵抗R3が接続され、ゲートには、演算
増幅器OP1の出力端が接続されている。また、演算増幅
器OP1の非反転出力端子には、定電圧源V2が接続され、
演算増幅器OP1の非反転入力端子は、トランジスタN5の
ソースと抵抗R3との接続点に接続されている。
次にこの回路の動作について説明する。
演算増幅器OP1の非反転入力端子に定電圧源V2の電圧
が印加されると、反転入力端子にも電圧V2が印加され
る。従って、ＮチャネルMOSトランジスタN5のドレイン
には、次の（１）式で示す電流i0が流れることになる。
が印加されると、反転入力端子にも電圧V2が印加され
る。従って、ＮチャネルMOSトランジスタN5のドレイン
には、次の（１）式で示す電流i0が流れることになる。
この電流i0は、ＰチャネルMOSトランジスタP1,P2によ
って構成される第２のカレントミラー回路及びＮチャネ
ルMOSトランジスタN3,N4によって構成される第１のカレ
ントミラー回路にも同様に流れるから、ＮチャネルMOS
トランジスタN1,N2によって構成される差動増幅回路に
も、定電流i0が流れる。
って構成される第２のカレントミラー回路及びＮチャネ
ルMOSトランジスタN3,N4によって構成される第１のカレ
ントミラー回路にも同様に流れるから、ＮチャネルMOS
トランジスタN1,N2によって構成される差動増幅回路に
も、定電流i0が流れる。
一方、差動増幅回路のゲインＧは、下記（２）式のよ
うに表すことができる。
うに表すことができる。
ここで、Ｌはトランジスタのゲート長、Ｗは同じくゲ
ート幅、Ｋは同じく単位チャネルコンダクタンスであ
る。
ート幅、Ｋは同じく単位チャネルコンダクタンスであ
る。
（２）式に（１）式を代入すると、下記（３）式を得
ることができる。
ることができる。
ここで、定電圧V2が温度変化、電源電圧変化及び素子
バラツキ等によらず、一定であり、抵抗R1,R3の変動が
常に一定であり、更にW/Lの変動がないものと仮定する
と、差動増幅回路のゲイン変動ΔＧは、次の（４）式の
ようになる。
バラツキ等によらず、一定であり、抵抗R1,R3の変動が
常に一定であり、更にW/Lの変動がないものと仮定する
と、差動増幅回路のゲイン変動ΔＧは、次の（４）式の
ようになる。
但し、ａ＝V2×R1/R3である。ここで、Ｋのバラツキ
ΔＫ及びR1のバラツキΔR1を±20％以内と仮定すると、
ゲインの変動率は、下記（５）式のようになる。
ΔＫ及びR1のバラツキΔR1を±20％以内と仮定すると、
ゲインの変動率は、下記（５）式のようになる。
［発明が解決しようとする課題］ この従来の増幅回路では、（１）式からも明らかなよ
うに、入力信号を増幅する差動増幅回路への供給電流の
電流値i0が、ゲインを決定するＫ（トランジスタの単位
チャネルコンダクタンス）の値によらず、抵抗値R3に反
比例する。
うに、入力信号を増幅する差動増幅回路への供給電流の
電流値i0が、ゲインを決定するＫ（トランジスタの単位
チャネルコンダクタンス）の値によらず、抵抗値R3に反
比例する。
従って、電流値i0を決定する前記抵抗R3と差動増幅回
路の負荷抵抗R1,R2の相対精度がとれていると仮定して
も、ゲインＧは、（３）式に示すように、負荷抵抗R1の
絶対値と単位チャネルコンダクタンスＫの絶対値とに大
きく影響を受けてしまう。事実、この増幅回路をICで構
成する場合、抵抗のバラツキ及び単位チャネルコンダク
タンスのバラツキを20％程度と考えると、ゲインＧのバ
ラツキは、−22.5％〜＋18.3％と非常に大きな値となっ
てしまう。これは、温度変動、電源電圧及び素子バラツ
キがない状況を想定しての数字であるから、実際の回路
では、更に大きくばらついてしまうという問題点があ
る。
路の負荷抵抗R1,R2の相対精度がとれていると仮定して
も、ゲインＧは、（３）式に示すように、負荷抵抗R1の
絶対値と単位チャネルコンダクタンスＫの絶対値とに大
きく影響を受けてしまう。事実、この増幅回路をICで構
成する場合、抵抗のバラツキ及び単位チャネルコンダク
タンスのバラツキを20％程度と考えると、ゲインＧのバ
ラツキは、−22.5％〜＋18.3％と非常に大きな値となっ
てしまう。これは、温度変動、電源電圧及び素子バラツ
キがない状況を想定しての数字であるから、実際の回路
では、更に大きくばらついてしまうという問題点があ
る。
本発明は係る問題点に鑑みてなされたものであって、
抵抗値及びトランジスタの単位チャネルコンダクタンス
の絶対値の影響を受けず、常に一定のゲインが得られる
高精度の増幅回路を提供することを目的とする。
抵抗値及びトランジスタの単位チャネルコンダクタンス
の絶対値の影響を受けず、常に一定のゲインが得られる
高精度の増幅回路を提供することを目的とする。
［課題を解決するための手段］ 本発明に係る増幅回路は、入力信号を増幅する第１の
差動増幅回路と、この第１の差動増幅回路を構成するト
ランジスタ及び負荷抵抗との間の相対精度が夫々所定値
に設定されたトランジスタ及び負荷抵抗から構成され一
対の入力端子に夫々定電圧源を接続してなる第２の差動
増幅回路と、この第２の差動増幅回路の出力を反転入力
端に入力し定電圧を非反転入力端に入力しその出力が前
記第１及び第２の差動増幅回路を構成する各定電流源を
制御する信号として帰還されている演算増幅器とを有す
ることを特徴とする。
差動増幅回路と、この第１の差動増幅回路を構成するト
ランジスタ及び負荷抵抗との間の相対精度が夫々所定値
に設定されたトランジスタ及び負荷抵抗から構成され一
対の入力端子に夫々定電圧源を接続してなる第２の差動
増幅回路と、この第２の差動増幅回路の出力を反転入力
端に入力し定電圧を非反転入力端に入力しその出力が前
記第１及び第２の差動増幅回路を構成する各定電流源を
制御する信号として帰還されている演算増幅器とを有す
ることを特徴とする。
［作用］ 本発明によれば、第２の差動増幅回路の出力が演算増
幅器によるフィードバック制御によって安定化されるの
で、第２の差動増幅回路のゲインをその入力に接続され
た定電圧源の電圧と演算増幅器の入力端子に接続された
定電圧源の電圧との比によって決定することができる。
また、この第２の差動増幅回路と同様に第１の差動増幅
回路もその電流値を演算増幅器によって制御され、しか
も第１及び第２の差動増幅回路のトランジスタ及び負荷
抵抗の相対精度がとれているので、第１の差動増幅回路
のゲインも安定化することができる。
幅器によるフィードバック制御によって安定化されるの
で、第２の差動増幅回路のゲインをその入力に接続され
た定電圧源の電圧と演算増幅器の入力端子に接続された
定電圧源の電圧との比によって決定することができる。
また、この第２の差動増幅回路と同様に第１の差動増幅
回路もその電流値を演算増幅器によって制御され、しか
も第１及び第２の差動増幅回路のトランジスタ及び負荷
抵抗の相対精度がとれているので、第１の差動増幅回路
のゲインも安定化することができる。
この場合、第１の差動増幅回路のゲインは、電源電圧
の絶対値及び単位チャネルコンダクタンスの絶対値によ
らず、第１及び第２の差動増幅回路を夫々構成するトラ
ンジスタ及び負荷抵抗の相対精度によって決定されるこ
とになる。
の絶対値及び単位チャネルコンダクタンスの絶対値によ
らず、第１及び第２の差動増幅回路を夫々構成するトラ
ンジスタ及び負荷抵抗の相対精度によって決定されるこ
とになる。
［実施例］ 以下、添付の図面を参照して本発明の実施例について
説明する。
説明する。
第１図は本発明の実施例に係る増幅回路の構成を示す
回路図である。
回路図である。
即ち、入力信号源V1からの入力信号を増幅する第１の
差動増幅回路は、ソースが共通接続された一対のＮチャ
ネルMOSトランジスタN1,N2と、そのソースと接地端子と
の間に接続された定電流源を構成するＮチャネルMOSト
ランジスタN3と、前記トランジスタN1,N2のドレインと
電源である定電圧源V6との間に夫々接続された負荷抵抗
R1,R2とから構成され、トランジスタN2のドレインから
出力端子OUTを介して出力を取り出すようになってい
る。
差動増幅回路は、ソースが共通接続された一対のＮチャ
ネルMOSトランジスタN1,N2と、そのソースと接地端子と
の間に接続された定電流源を構成するＮチャネルMOSト
ランジスタN3と、前記トランジスタN1,N2のドレインと
電源である定電圧源V6との間に夫々接続された負荷抵抗
R1,R2とから構成され、トランジスタN2のドレインから
出力端子OUTを介して出力を取り出すようになってい
る。
また、この回路には、上記第１の差動増幅回路と並列
に、第２の差動増幅回路が接続されている。この第２の
差動増幅回路は、定電圧源V2,V3からの定電圧を夫々入
力とし、ソースが共通接続された一対のＮチャネルMOS
トランジスタN4,N5と、そのソースと接地端子との間に
接続された定電流源を構成するＮチャネルMOSトランジ
スタN6と、前記トランジスタN4,N5のドレインと電源で
ある定電圧源V6との間に夫々接続された負荷としてのＰ
チャネルMOSトランジスタP1,P2と、これらのトランジス
タP1,P2と夫々第１及び第２のカレントミラー回路を構
成するＰチャネルMOSトランジスタP3,P4と、これらトラ
ンジスタP3,P4のソースと接地端子との間に接続され
た、ＮチャネルMOSトランジスタN7,N8からなる第３のカ
レントミラー回路とから構成されている。
に、第２の差動増幅回路が接続されている。この第２の
差動増幅回路は、定電圧源V2,V3からの定電圧を夫々入
力とし、ソースが共通接続された一対のＮチャネルMOS
トランジスタN4,N5と、そのソースと接地端子との間に
接続された定電流源を構成するＮチャネルMOSトランジ
スタN6と、前記トランジスタN4,N5のドレインと電源で
ある定電圧源V6との間に夫々接続された負荷としてのＰ
チャネルMOSトランジスタP1,P2と、これらのトランジス
タP1,P2と夫々第１及び第２のカレントミラー回路を構
成するＰチャネルMOSトランジスタP3,P4と、これらトラ
ンジスタP3,P4のソースと接地端子との間に接続され
た、ＮチャネルMOSトランジスタN7,N8からなる第３のカ
レントミラー回路とから構成されている。
トランジスタP4,N8の接続点の電圧VAは、演算増幅器O
P1の反転入力端に入力されている。また、この反転入力
端と接地端子との間には、抵抗R3と定電圧源V4との直列
回路が接続されている。更に、演算増幅器OP1の非反転
入力端と接地端子との間には、定電圧源V5が接続されて
いる。演算増幅器OP1の出力端と反転入力端との間に
は、位相補償用のコンデンサC1が接続されている。ま
た、演算増幅器OP1の出力端は、第１及び第２の差動増
幅回路の定電流源を構成するトランジスタN3,N6のゲー
トに接続されている。
P1の反転入力端に入力されている。また、この反転入力
端と接地端子との間には、抵抗R3と定電圧源V4との直列
回路が接続されている。更に、演算増幅器OP1の非反転
入力端と接地端子との間には、定電圧源V5が接続されて
いる。演算増幅器OP1の出力端と反転入力端との間に
は、位相補償用のコンデンサC1が接続されている。ま
た、演算増幅器OP1の出力端は、第１及び第２の差動増
幅回路の定電流源を構成するトランジスタN3,N6のゲー
トに接続されている。
次に、このように構成された本実施例の増幅回路の動
作について説明する。
作について説明する。
いま、第２の差動増幅回路の相互コンダクタンスをgm
2とすると、演算増幅器OP1の反転入力端子の電圧VAは、
次のように表すことができる。
2とすると、演算増幅器OP1の反転入力端子の電圧VAは、
次のように表すことができる。
VA＝２（V3−V2）×gm2×R3＋V4 …（６） ここで、ＮチャネルトランジスタN6のドレイン電流を
I0すると、gm2は、下記（７）式のように表すことがで
きる。
I0すると、gm2は、下記（７）式のように表すことがで
きる。
また、演算増幅器OP1の非反転入力端子には、定電圧
源V5が接続され、出力端子は、上記ドレイン電流I0を制
御するＮチャネルMOSトランジスタN6のゲートに接続さ
れているので、反転入力端子の電圧VAと、非反転入力端
子の電圧V5とが等しくなるように帰還がかかる。
源V5が接続され、出力端子は、上記ドレイン電流I0を制
御するＮチャネルMOSトランジスタN6のゲートに接続さ
れているので、反転入力端子の電圧VAと、非反転入力端
子の電圧V5とが等しくなるように帰還がかかる。
従って、VAは、下記（８）式に示すような値となる。
VA＝V5 ＝２×（V3−V2）gm2×R3＋V4 …（８） この（８）式を変形すると、次の（９）式のようにな
る。
る。
この（９）式の右辺は第２の差動増幅回路のゲインを
表している。
表している。
一方、入力信号源V1が接続された第１の差動増幅回路
の定電流源を構成するＮチャネルMOSトランジスタN3の
ゲートにも前記演算増幅器OP1の出力が接続されている
ため、（９）式から、第１の差動増幅回路のゲインG
1は、下記（10）式のように表される。
の定電流源を構成するＮチャネルMOSトランジスタN3の
ゲートにも前記演算増幅器OP1の出力が接続されている
ため、（９）式から、第１の差動増幅回路のゲインG
1は、下記（10）式のように表される。
但し、Ａ＝gm1R1/（2gm2R3）、gm1は第１の差動増幅
回路の相互コンダクタンスである。
回路の相互コンダクタンスである。
ここで、第２の差動増幅回路を構成するＮチャネルMO
SトランジスタN4,N5と第１の差動増補回路を構成するＮ
チャネルMOSトランジスタN1,N2の相対精度がとれてお
り、且つ負荷抵抗R3,R1の相対精度がとれていると仮定
すると、上記Ａは、素子バラツキ、温度変動及び電源電
圧変動によらず、常に一定値を得ることができる。
SトランジスタN4,N5と第１の差動増補回路を構成するＮ
チャネルMOSトランジスタN1,N2の相対精度がとれてお
り、且つ負荷抵抗R3,R1の相対精度がとれていると仮定
すると、上記Ａは、素子バラツキ、温度変動及び電源電
圧変動によらず、常に一定値を得ることができる。
また、V5−V4、V3−V2が素子バラツキ、温度変動及び
電源電圧変動によらず、常に一定の値をとると仮定する
と、第１の差動増幅回路のゲインG1は常に一定になるこ
とが理解できる。
電源電圧変動によらず、常に一定の値をとると仮定する
と、第１の差動増幅回路のゲインG1は常に一定になるこ
とが理解できる。
ちなみに、抵抗の相対精度を±５％、gmの相対精度を
＋５％とすると、ゲインG1のバラツキは、±10％以内と
なり、相対精度を考慮しても、従来の回路よりもゲイン
の安定性に優れていることが明らかである。
＋５％とすると、ゲインG1のバラツキは、±10％以内と
なり、相対精度を考慮しても、従来の回路よりもゲイン
の安定性に優れていることが明らかである。
また、特にIC内部において、電圧源の絶対値の安定性
を良くするためには、バンドギャップレギュレータ等を
使用する必要があるが、この実施例の回路によれば、電
圧源の絶対値の安定性は要求されず、相対値（V5−V4,V
3−V2）が安定であれば、ゲインを一定にすることがで
きるので、バンドギャップレギュレータ等の複雑な回路
を使用する必要がないという利点がある。
を良くするためには、バンドギャップレギュレータ等を
使用する必要があるが、この実施例の回路によれば、電
圧源の絶対値の安定性は要求されず、相対値（V5−V4,V
3−V2）が安定であれば、ゲインを一定にすることがで
きるので、バンドギャップレギュレータ等の複雑な回路
を使用する必要がないという利点がある。
なお、本発明の回路は、第１の差動増幅回路の入力
に、検波電圧を供給することにより、AGC回路として優
れた機能を発揮することは明らかである。
に、検波電圧を供給することにより、AGC回路として優
れた機能を発揮することは明らかである。
［発明の効果］ 以上説明したように、本発明は、トランジスタ及び負
荷抵抗の相対精度がとれている第１及び第２の差動増幅
回路を設け、前記第２の差動増幅回路の出力を演算増幅
器による帰還制御によって安定化し、第２の差動増幅回
路のゲインを安定化させることにより、第１の差動増幅
回路のゲインも常に一定の値にすることができる。
荷抵抗の相対精度がとれている第１及び第２の差動増幅
回路を設け、前記第２の差動増幅回路の出力を演算増幅
器による帰還制御によって安定化し、第２の差動増幅回
路のゲインを安定化させることにより、第１の差動増幅
回路のゲインも常に一定の値にすることができる。
従って、本発明によれは、回路のゲインは、素子のバ
ラツキ、温度変動及び電源電圧の変動の影響を受けず、
ゲインの安定性及び精度に優れた増幅回路を提供するこ
とができる。
ラツキ、温度変動及び電源電圧の変動の影響を受けず、
ゲインの安定性及び精度に優れた増幅回路を提供するこ
とができる。
第１図は本発明の実施例に係る増幅回路の回路図、第２
図は従来の増幅回路の回路図である。 N1〜N8;NチャネルMOSトランジスタ、P1〜P4;PチャネルM
OSトランジスタ、V1;入力信号源、V2〜V6;定電圧源、OP
1;演算増幅器、C1;コンデンサ、R1〜R3;抵抗、OUT;出力
端子
図は従来の増幅回路の回路図である。 N1〜N8;NチャネルMOSトランジスタ、P1〜P4;PチャネルM
OSトランジスタ、V1;入力信号源、V2〜V6;定電圧源、OP
1;演算増幅器、C1;コンデンサ、R1〜R3;抵抗、OUT;出力
端子
Claims (1)
- 【請求項１】入力信号を増幅する第１の差動増幅回路
と、この第１の差動増幅回路を構成するトランジスタ及
び負荷抵抗との間の相対精度が夫々所定値に設定された
トランジスタ及び負荷抵抗から構成され一対の入力端子
に夫々定電圧源を接続してなる第２の差動増幅回路と、
この第２の差動増幅回路の出力を反転入力端に入力し定
電圧を非反転入力端に入力しその出力が前記第１及び第
２の差動増幅回路を構成する各定電流源を制御する信号
として帰還されている演算増幅器とを有することを特徴
とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200029A JP3003174B2 (ja) | 1990-07-28 | 1990-07-28 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200029A JP3003174B2 (ja) | 1990-07-28 | 1990-07-28 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0486008A JPH0486008A (ja) | 1992-03-18 |
| JP3003174B2 true JP3003174B2 (ja) | 2000-01-24 |
Family
ID=16417637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2200029A Expired - Lifetime JP3003174B2 (ja) | 1990-07-28 | 1990-07-28 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003174B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102156B2 (en) | 2006-09-08 | 2012-01-24 | Ricoh Company, Ltd. | Differential amplifier circuit and electric charge control apparatus using differential amplifier circuit |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0561099B1 (en) * | 1992-03-20 | 1995-09-06 | STMicroelectronics S.r.l. | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage |
| JPH10150333A (ja) * | 1996-11-18 | 1998-06-02 | Toshiba Corp | 電圧変換回路及び差動差分増幅器 |
| JP4652863B2 (ja) * | 2005-03-23 | 2011-03-16 | 富士通セミコンダクター株式会社 | フィルタ回路のｑ補正 |
| JP2009088582A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
| JP6228770B2 (ja) * | 2013-07-17 | 2017-11-08 | サイプレス セミコンダクター コーポレーション | 充放電型発振回路 |
-
1990
- 1990-07-28 JP JP2200029A patent/JP3003174B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102156B2 (en) | 2006-09-08 | 2012-01-24 | Ricoh Company, Ltd. | Differential amplifier circuit and electric charge control apparatus using differential amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0486008A (ja) | 1992-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100655203B1 (ko) | 레귤레이터 | |
| JPH10283043A (ja) | 負荷ポール安定化電圧調整器回路 | |
| JPH0410093B2 (ja) | ||
| US4301421A (en) | Direct-coupled amplifier with output offset regulation | |
| JPH11272346A (ja) | 電流ソース | |
| US4207475A (en) | Efficient bipolar regulated power supply | |
| JP3003174B2 (ja) | 増幅回路 | |
| JP3839651B2 (ja) | 安定化電源回路 | |
| US4604586A (en) | Amplifier with current mirror circuit for controlling amplification temperature dependency | |
| US4100478A (en) | Monolithic regulator for CML devices | |
| JP2515070B2 (ja) | 増幅器 | |
| JP2000106513A (ja) | 温度補償機能を有する自動利得制御装置 | |
| JP2912512B2 (ja) | 増幅器の位相補償回路 | |
| JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 | |
| US3950708A (en) | Gain-controlled amplifier | |
| JPH05143181A (ja) | 定電圧回路 | |
| JPH0629751A (ja) | 温度補償型増幅器 | |
| JP2021096554A (ja) | 定電流回路 | |
| JPS6133707Y2 (ja) | ||
| US3011130A (en) | Temperature compensated amplifier | |
| JPS63185208A (ja) | 差動増幅回路 | |
| SU594492A1 (ru) | Транзисторный стабилизатор посто нного напр жени | |
| JPS61145616A (ja) | 定電流源回路 | |
| JPH0537530Y2 (ja) | ||
| JP3018435B2 (ja) | サーボ回路 |