JPH0410093B2 - - Google Patents
Info
- Publication number
- JPH0410093B2 JPH0410093B2 JP56037370A JP3737081A JPH0410093B2 JP H0410093 B2 JPH0410093 B2 JP H0410093B2 JP 56037370 A JP56037370 A JP 56037370A JP 3737081 A JP3737081 A JP 3737081A JP H0410093 B2 JPH0410093 B2 JP H0410093B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- field effect
- coupling circuit
- terminal
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 43
- 230000008878 coupling Effects 0.000 claims description 38
- 238000010168 coupling process Methods 0.000 claims description 38
- 238000005859 coupling reaction Methods 0.000 claims description 38
- 239000003381 stabilizer Substances 0.000 claims description 19
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、２つの供給端子間に流れる電流を安
定化する電流安定器に関する。
定化する電流安定器に関する。
更に詳述すると、本発明は、エンハンスメント
電界効果トランジスタを有し、第１供給端子と第
２供給端子との間に流れる電流を安定化する電流
安定器であつて、 入力端子と、出力端子と、前記第１供給端子に
結合された共通端子とを有する第１電流結合回路
と、 前記第１電流結合回路の出力端子へ結合された
入力端子と、前記第１電流結合回路の入力端子に
結合された出力端子と、前記第２供給端子に結合
された共通端子とを有する第２電流結合回路と、 を具備し、前記第１供給端子と前記第２の供給端
子との間に前記第１電流結合回路の出力端子と前
記第２電流結合回路の入力端子とを介して第１電
流路が形成される一方、前記第１供給端子と前記
第２の供給端子との間に前記第１電流結合回路の
入力端子と前記第２電流結合回路の出力端子とを
介して第２電流路が形成され、且つ、前記第１電
流結合回路は前記第１及び第２電流路に各々流れ
る電流が一定の関係を有するように構成された電
流安定器に関するものである。
電界効果トランジスタを有し、第１供給端子と第
２供給端子との間に流れる電流を安定化する電流
安定器であつて、 入力端子と、出力端子と、前記第１供給端子に
結合された共通端子とを有する第１電流結合回路
と、 前記第１電流結合回路の出力端子へ結合された
入力端子と、前記第１電流結合回路の入力端子に
結合された出力端子と、前記第２供給端子に結合
された共通端子とを有する第２電流結合回路と、 を具備し、前記第１供給端子と前記第２の供給端
子との間に前記第１電流結合回路の出力端子と前
記第２電流結合回路の入力端子とを介して第１電
流路が形成される一方、前記第１供給端子と前記
第２の供給端子との間に前記第１電流結合回路の
入力端子と前記第２電流結合回路の出力端子とを
介して第２電流路が形成され、且つ、前記第１電
流結合回路は前記第１及び第２電流路に各々流れ
る電流が一定の関係を有するように構成された電
流安定器に関するものである。
（従来の技術）
バイポーラ形式では（特公昭53−27461号「電
流調整回路」参照）、このような回路がしばしば
用いられている。この場合、第１電流結合回路は
第１および第２電流路内の電流間の直線関係を定
める電流ミラーであり、第２電流結合回路はこの
電流ミラーの一方のトランジスタのエミツタ回路
内に抵抗を有する電流ミラーであり、前記抵抗に
より２つの電流路内の電流の間に非直線関係を規
定するようになつている。この方法では、第１お
よび第２電流路内の各電流に対して、１つの独特
の電流値のみがあり得る。第１および第２供給端
子間の供給電圧はこれらの電流にほとんど影響し
ない。
流調整回路」参照）、このような回路がしばしば
用いられている。この場合、第１電流結合回路は
第１および第２電流路内の電流間の直線関係を定
める電流ミラーであり、第２電流結合回路はこの
電流ミラーの一方のトランジスタのエミツタ回路
内に抵抗を有する電流ミラーであり、前記抵抗に
より２つの電流路内の電流の間に非直線関係を規
定するようになつている。この方法では、第１お
よび第２電流路内の各電流に対して、１つの独特
の電流値のみがあり得る。第１および第２供給端
子間の供給電圧はこれらの電流にほとんど影響し
ない。
そのような形の電流安定器は、電界効果トラン
ジスタを具えた集積回路にもしばしば必要にな
る。空乏形のトランジスタを用いる場合には、空
乏形の電界効果トランジスタはゲート電極とソー
ス電極との間の接続によつて電流源として機能す
ることができるので、問題は生じない。エンハン
スメント形の電界効果トランジスタを用いる場合
には、このことは不可能である。
ジスタを具えた集積回路にもしばしば必要にな
る。空乏形のトランジスタを用いる場合には、空
乏形の電界効果トランジスタはゲート電極とソー
ス電極との間の接続によつて電流源として機能す
ることができるので、問題は生じない。エンハン
スメント形の電界効果トランジスタを用いる場合
には、このことは不可能である。
（発明が解決しようとする課題）
トランジスタに電界効果トランジスタを用いる
ことによつて、前記バイポーラ安定器を電界効果
トランジスタを有する変形に“変換する”ことは
本質的に可能であり既知である。然し乍ら、この
場合、回路それ自身が安定できる電流が前記抵抗
の値について２乗則（squarerlaw）関係を有し、
従つてこの安定器は抵抗値のバラツキ（spread）
における変化に非常に敏感であり、且つそのよう
な抵抗は一般に集積回路内に多くのスペースを占
めるので、前記の抵抗の使用は魅力的ではない。
前記の抵抗を抵抗として働く（エンハンスメント
形の）電界効果トランジスタによつて置き変える
ことにより、これらの問題を防止できるが、この
とき前記電界効果トランジスタのゲートを安定電
圧源によりバイアスしなければならず、この電圧
源もバラツキやすい電流安定器を再び必要とする
から、これは単に問題を置き換えるだけである。
ことによつて、前記バイポーラ安定器を電界効果
トランジスタを有する変形に“変換する”ことは
本質的に可能であり既知である。然し乍ら、この
場合、回路それ自身が安定できる電流が前記抵抗
の値について２乗則（squarerlaw）関係を有し、
従つてこの安定器は抵抗値のバラツキ（spread）
における変化に非常に敏感であり、且つそのよう
な抵抗は一般に集積回路内に多くのスペースを占
めるので、前記の抵抗の使用は魅力的ではない。
前記の抵抗を抵抗として働く（エンハンスメント
形の）電界効果トランジスタによつて置き変える
ことにより、これらの問題を防止できるが、この
とき前記電界効果トランジスタのゲートを安定電
圧源によりバイアスしなければならず、この電圧
源もバラツキやすい電流安定器を再び必要とする
から、これは単に問題を置き換えるだけである。
本発明の目的は、安定化のために同様なまた同
様にバイアスされた要素を用いることにより、最
小のバラツキの影響しか受けない冒頭に記した種
類の回路を提供することである。
様にバイアスされた要素を用いることにより、最
小のバラツキの影響しか受けない冒頭に記した種
類の回路を提供することである。
（課題を解決するための手段）
この目的のために、本発明は、前記第１電流結
合回路が第１導電形の電界効果トランジスタを有
して構成され、 前記第２電流結合回路は、前記第１導電形とは
反対の第２導電形であつてドレイン電極及びソー
ス電極が当該第２電流結合回路の入力端子及び共
通端子に各々結合された第１電界効果トランジス
タと、ドレイン電極及びソース電極が当該第２電
流結合回路の出力端子及び共通端子に各々結合さ
れた第２電界効果トランジスタとを有すると共
に、ゲート電極とドレイン電極とが接続され且つ
ソース・ドレインチヤンネルが当該第２電流結合
回路の共通端子と前記第１電界効果トランジスタ
のソース電極との間に介挿された第２導電形の少
なくとも１個の第３電界効果トランジスタを有す
る一方、前記第１及び第２電界効果トランジスタ
のゲート電極間の電圧を略零にする零電圧回路を
有していることを特徴とする。
合回路が第１導電形の電界効果トランジスタを有
して構成され、 前記第２電流結合回路は、前記第１導電形とは
反対の第２導電形であつてドレイン電極及びソー
ス電極が当該第２電流結合回路の入力端子及び共
通端子に各々結合された第１電界効果トランジス
タと、ドレイン電極及びソース電極が当該第２電
流結合回路の出力端子及び共通端子に各々結合さ
れた第２電界効果トランジスタとを有すると共
に、ゲート電極とドレイン電極とが接続され且つ
ソース・ドレインチヤンネルが当該第２電流結合
回路の共通端子と前記第１電界効果トランジスタ
のソース電極との間に介挿された第２導電形の少
なくとも１個の第３電界効果トランジスタを有す
る一方、前記第１及び第２電界効果トランジスタ
のゲート電極間の電圧を略零にする零電圧回路を
有していることを特徴とする。
本発明による安定器は、安定化のために付加的
バイアス電圧源を用いずに単に電界効果トランジ
スタが使用されるので、また安定化が工程従属性
に対して相関関係を有する工程パラメータによつ
て決定されるので、前述の問題を有しない。更
に、本発明の構成によれば、回路を小型化するこ
とができる。
バイアス電圧源を用いずに単に電界効果トランジ
スタが使用されるので、また安定化が工程従属性
に対して相関関係を有する工程パラメータによつ
て決定されるので、前述の問題を有しない。更
に、本発明の構成によれば、回路を小型化するこ
とができる。
（実施例）
以下、本発明を図面に基づいて詳細に説明す
る。
る。
第１図は、バイポーラ形式にしばしば用いられ
る電界効果トランジスタによる電流安定器の変形
を示す。この電流安定器は、Ｐチヤンネルのトラ
ンジスタ４および５による電流ミラーを具える。
この電流ミラーは、Ｎチヤンネルのトランジスタ
１および２による電流ミラーへ結合されており、
その電流ミラーはトランジスタ１のソース回路に
抵抗Ｒを含ませることによつて、非線形に作られ
ている。
る電界効果トランジスタによる電流安定器の変形
を示す。この電流安定器は、Ｐチヤンネルのトラ
ンジスタ４および５による電流ミラーを具える。
この電流ミラーは、Ｎチヤンネルのトランジスタ
１および２による電流ミラーへ結合されており、
その電流ミラーはトランジスタ１のソース回路に
抵抗Ｒを含ませることによつて、非線形に作られ
ている。
第２図は、トランジスタ１および４のチヤンネ
ルの直列接続、およびトランジスタ２および５の
チヤンネルの直列接続によつてそれぞれ構成され
る電流路に流れる電流I1およびI2を、トランジス
タ２のゲート・ソース電圧Vgs2の関数として示
す。トランジスタ１および２は、Vgs2＝VTで共
にターンオンされる。VTは用いるＮチヤンネル
のトランジスタ１および２のしきい電圧である。
Vgs2の関数としての電流I1は、抵抗Ｒの存在のた
めに初めのうちはゆるやかに変化する。トランジ
スタ１のβ（βは電界効果トランジスタのチヤン
ネルの幅と長さとの比である）をトランジスタ２
のβよりも大きくなるように選ぶことによつて、
２つの電流は点Ａで互いに交差する。この点では
I1＝I2である。トランジスタ４および５による電
流ミラーが、電流間の関係I1＝I2を定めるなら
ば、この回路は点Ａで安定する。トランジスタ１
の係数βがトランジスタ２の係数βに等しい場合
には、これらの曲線は互いに交差しない。この場
合、トランジスタ５のβを、トランジスタ４のβ
のｎ倍の大きさとなるように選んだ場合には、安
定点を依然として得ることができて、動作点はI2
＝nI1となる。βの２つの不等の組み合わせも可
能である。
ルの直列接続、およびトランジスタ２および５の
チヤンネルの直列接続によつてそれぞれ構成され
る電流路に流れる電流I1およびI2を、トランジス
タ２のゲート・ソース電圧Vgs2の関数として示
す。トランジスタ１および２は、Vgs2＝VTで共
にターンオンされる。VTは用いるＮチヤンネル
のトランジスタ１および２のしきい電圧である。
Vgs2の関数としての電流I1は、抵抗Ｒの存在のた
めに初めのうちはゆるやかに変化する。トランジ
スタ１のβ（βは電界効果トランジスタのチヤン
ネルの幅と長さとの比である）をトランジスタ２
のβよりも大きくなるように選ぶことによつて、
２つの電流は点Ａで互いに交差する。この点では
I1＝I2である。トランジスタ４および５による電
流ミラーが、電流間の関係I1＝I2を定めるなら
ば、この回路は点Ａで安定する。トランジスタ１
の係数βがトランジスタ２の係数βに等しい場合
には、これらの曲線は互いに交差しない。この場
合、トランジスタ５のβを、トランジスタ４のβ
のｎ倍の大きさとなるように選んだ場合には、安
定点を依然として得ることができて、動作点はI2
＝nI1となる。βの２つの不等の組み合わせも可
能である。
第１図の回路の欠点は、抵抗Ｒを用いることで
ある。
ある。
第３図は、本発明回路の一実施例を示す。この
回路は第１図の回路と同様の構成であるが、抵抗
Ｒがゲート電極とドレイン電極とを相互接続した
Ｎチヤンネル電界効果トランジスタ３によつて置
き換えられている。
回路は第１図の回路と同様の構成であるが、抵抗
Ｒがゲート電極とドレイン電極とを相互接続した
Ｎチヤンネル電界効果トランジスタ３によつて置
き換えられている。
第４図は、電流I1およびI2を、トランジスタ２
のゲート・ソース電圧Vgs2の関数として示す。
Vgs2＞VTのときに電流I2が流れ始め、Vgs2＞2VT
のときに電流I1が流れ始める。トランジスタ１お
よび３のβをトランジスタ２のβよりも大きくな
るように選ぶことによつて（トランジスタ１およ
び３は必ずしも同じチヤンネル寸法を有する必要
はない）、Vgs2の関数としての電流I2が一層ゆる
やかな変化を有するようにしている。この場合、
電流I1およびI2は交点Ａを有する。この交点は、
トランジスタ４および５を有する電流ミラーが電
流I1およびI2に１の比（unity ratio）を与えるな
らば安定点である。第１図の回路と同様に第３図
の回路において、トランジスタ１，２，３のβを
等しく選んで、関数I1およびI2が第４図のグラフ
において交差しないようにすることができる。こ
の場合、トランジスタ５がトランジスタ４のβの
ｎ倍のβを有するならば安定は可能であり、回路
はI1＝nI2で安定する。この場合にはまた、２つ
の可能性の組み合わせを用いることもできる。
のゲート・ソース電圧Vgs2の関数として示す。
Vgs2＞VTのときに電流I2が流れ始め、Vgs2＞2VT
のときに電流I1が流れ始める。トランジスタ１お
よび３のβをトランジスタ２のβよりも大きくな
るように選ぶことによつて（トランジスタ１およ
び３は必ずしも同じチヤンネル寸法を有する必要
はない）、Vgs2の関数としての電流I2が一層ゆる
やかな変化を有するようにしている。この場合、
電流I1およびI2は交点Ａを有する。この交点は、
トランジスタ４および５を有する電流ミラーが電
流I1およびI2に１の比（unity ratio）を与えるな
らば安定点である。第１図の回路と同様に第３図
の回路において、トランジスタ１，２，３のβを
等しく選んで、関数I1およびI2が第４図のグラフ
において交差しないようにすることができる。こ
の場合、トランジスタ５がトランジスタ４のβの
ｎ倍のβを有するならば安定は可能であり、回路
はI1＝nI2で安定する。この場合にはまた、２つ
の可能性の組み合わせを用いることもできる。
第５図は、第３図の回路の変形例を示す。この
回路では、トランジスタ１および２のゲート電極
を相互接続せずに、差動増幅器１１の反転および
非反転入力端子に接続する。この増幅器の出力端
子をトランジスタ４および５のゲート電極に接続
する。この場合、トランジスタ５のゲート電極お
よびドレイン電極は、相互接続しない。第５図の
回路は、さらに、第３図の回路と同様に動作す
る。それは、トランジスタ４および５のゲート電
極を駆動することによつて、増幅器１１が電流I1
およびI2を制御して、トランジスタ１および２の
ゲート電極の電圧を等しくするからである。
回路では、トランジスタ１および２のゲート電極
を相互接続せずに、差動増幅器１１の反転および
非反転入力端子に接続する。この増幅器の出力端
子をトランジスタ４および５のゲート電極に接続
する。この場合、トランジスタ５のゲート電極お
よびドレイン電極は、相互接続しない。第５図の
回路は、さらに、第３図の回路と同様に動作す
る。それは、トランジスタ４および５のゲート電
極を駆動することによつて、増幅器１１が電流I1
およびI2を制御して、トランジスタ１および２の
ゲート電極の電圧を等しくするからである。
この実施例によれば、ゲート電極をドレイン電
極に接続したトランジスタ９を第５図の回路のト
ランジスタ３と共通点７との間に設ける。このこ
とは、回路の動作をほとんど変更しない。第４図
において、電流I1の零点は電圧Vgs2＝3VTに位置
することとなる。
極に接続したトランジスタ９を第５図の回路のト
ランジスタ３と共通点７との間に設ける。このこ
とは、回路の動作をほとんど変更しない。第４図
において、電流I1の零点は電圧Vgs2＝3VTに位置
することとなる。
電源電圧からの独立性に対する安定電流の改善
を、トランジスタ４および５を有する電流ミラー
に対し、トランジスタ１および２を有する電流ミ
ラーに対すると同じ手段を用いることによつて達
成することができる。これは、第３図の回路と同
様の第６図の回路において行つたが、ゲート電極
とドレイン電極とを相互接続したＰチヤンネルト
ランジスタ６が、トランジスタ５のソース電極と
共通点８との間に設けられている。
を、トランジスタ４および５を有する電流ミラー
に対し、トランジスタ１および２を有する電流ミ
ラーに対すると同じ手段を用いることによつて達
成することができる。これは、第３図の回路と同
様の第６図の回路において行つたが、ゲート電極
とドレイン電極とを相互接続したＰチヤンネルト
ランジスタ６が、トランジスタ５のソース電極と
共通点８との間に設けられている。
本発明電流安定器に対する多くの変形および改
良は、第１図の回路のバイポーラ変形にしばしば
用いられている変形および改善と同様に可能であ
る。一例として第７図は、電流安定器のインピー
ダンスを増大するために、Ｐチヤンネルトランジ
スタ９およびＮチヤンネルトランジスタ１０を、
それぞれトランジスタ４および２に縦続接続した
第６図の回路の変形を示す。この場合、トランジ
スタ１および５のゲート電極とドレイン電極との
間の接続を省略し、トランジスタ２および４に対
しこのような接続を行う。
良は、第１図の回路のバイポーラ変形にしばしば
用いられている変形および改善と同様に可能であ
る。一例として第７図は、電流安定器のインピー
ダンスを増大するために、Ｐチヤンネルトランジ
スタ９およびＮチヤンネルトランジスタ１０を、
それぞれトランジスタ４および２に縦続接続した
第６図の回路の変形を示す。この場合、トランジ
スタ１および５のゲート電極とドレイン電極との
間の接続を省略し、トランジスタ２および４に対
しこのような接続を行う。
本発明回路の原理は、I1の電流路に含まれるト
ランジスタ１が、電流I2の電流路のトランジスタ
２のゲート・ソース電圧の一部（第３，６，７図
の回路に対しては1/2、第５図の回路に対しては
１／３）をゲート・ソース電圧として受け取り、こ
のため２つのトランジスタの一方のVgsに関係す
るならばVgs2−Ｉ特性（第４図）が異なる零点を
有し、およびトランジスタ１および２および／ま
たは４と５を異なつて寸法設定することによつ
て、安定点が得られることである。
ランジスタ１が、電流I2の電流路のトランジスタ
２のゲート・ソース電圧の一部（第３，６，７図
の回路に対しては1/2、第５図の回路に対しては
１／３）をゲート・ソース電圧として受け取り、こ
のため２つのトランジスタの一方のVgsに関係す
るならばVgs2−Ｉ特性（第４図）が異なる零点を
有し、およびトランジスタ１および２および／ま
たは４と５を異なつて寸法設定することによつ
て、安定点が得られることである。
トランジスタ１がトランジスタ２のゲート・ソ
ース電圧の一部を受けるという本発明の原理は、
ドレイン回路とゲート回路とを相互接続した１以
上の同様なトランジスタをトランジスタ１のソー
ス回路中に設けることによつて、第３，５，６，
７図の回において実現できるが、トランジスタ２
のゲート電圧を測定し、ソース電極がトランジス
タ２のソース電極に直接接続されたトランジスタ
１のゲートに前記トランジスタ２のゲート・ソー
ス電圧の一部を供給し、あるいは逆に、トランジ
スタ１のゲート・ソース電圧を測定し、一定率で
増幅したこの電圧をトランジスタ２のゲート電極
に供給することによつて同様に行うことができ
る。第８図および第９図は、この例を示す。
ース電圧の一部を受けるという本発明の原理は、
ドレイン回路とゲート回路とを相互接続した１以
上の同様なトランジスタをトランジスタ１のソー
ス回路中に設けることによつて、第３，５，６，
７図の回において実現できるが、トランジスタ２
のゲート電圧を測定し、ソース電極がトランジス
タ２のソース電極に直接接続されたトランジスタ
１のゲートに前記トランジスタ２のゲート・ソー
ス電圧の一部を供給し、あるいは逆に、トランジ
スタ１のゲート・ソース電圧を測定し、一定率で
増幅したこの電圧をトランジスタ２のゲート電極
に供給することによつて同様に行うことができ
る。第８図および第９図は、この例を示す。
第８図の回路は増幅器２０を具え、この増幅器
は、トランジスタ２のゲート・ソース電圧を測定
し、率ｋだけ減少させてトランジスタ１のゲート
電極に印加する。この実施例のトランジスタ１の
ドレイン電流が増幅器２０の出力端子に流れない
ようにするために（これは、トランジスタ１のゲ
ート電極がそのドレイン電極に相互接続されてい
る場合である）、トランジスタ１のゲート電極を
ドレイン電極に接続しない。この代わりに、トラ
ンジスタ２のゲート電極を、トランジスタ２のド
レイン電極に接続する。トランジスタ１の側にト
ランジスタ１および２との組み合わせの低抵抗電
流路を保持するためには、第７図に示す変形例に
従つてトランジスタ１０を設ける。前記低抵抗電
流路を保持するのは、安定性の理由のために必要
である。なぜならば、第１図の種類の安定器およ
び本発明に従つて、トランジスタ４および５を有
する電流ミラーの入力回路をトランジスタ５のド
レイン回路によつて構成しなければならず、トラ
ンジスタ１および２の組み合わせの入力回路をト
ランジスタ１のドレイン回路によつて構成しなけ
ればならないからである。
は、トランジスタ２のゲート・ソース電圧を測定
し、率ｋだけ減少させてトランジスタ１のゲート
電極に印加する。この実施例のトランジスタ１の
ドレイン電流が増幅器２０の出力端子に流れない
ようにするために（これは、トランジスタ１のゲ
ート電極がそのドレイン電極に相互接続されてい
る場合である）、トランジスタ１のゲート電極を
ドレイン電極に接続しない。この代わりに、トラ
ンジスタ２のゲート電極を、トランジスタ２のド
レイン電極に接続する。トランジスタ１の側にト
ランジスタ１および２との組み合わせの低抵抗電
流路を保持するためには、第７図に示す変形例に
従つてトランジスタ１０を設ける。前記低抵抗電
流路を保持するのは、安定性の理由のために必要
である。なぜならば、第１図の種類の安定器およ
び本発明に従つて、トランジスタ４および５を有
する電流ミラーの入力回路をトランジスタ５のド
レイン回路によつて構成しなければならず、トラ
ンジスタ１および２の組み合わせの入力回路をト
ランジスタ１のドレイン回路によつて構成しなけ
ればならないからである。
トランジスタ２のゲート・ソース電圧を、Ｎチ
ヤンネルトランジスタ１２に印加する。このよう
にして、トランジスタ１２はトランジスタ２と同
一の電流またはこれと一定の関係にある電流を流
す。Ｎチヤンネルトランジスタ１５のドレイン電
流を、Ｐチヤンネルトランジスタ１３および１４
を具える電流ミラーを経てトランジスタ１２のド
レイン電極に“反射”する。抵抗１７および１８
を有する抵抗分圧器を経てトランジスタ１５のゲ
ートを駆動するＰチヤンネルトランジスタ１６の
ゲート電極を、前記トランジスタ１２のドレイン
電極に接続する。したがつて、トランジスタ１５
はトランジスタ１２と同じドレイン電流を有する
ように駆動され、トランジスタ１５はトランジス
タ２と同じドレイン電流を有する。このためトラ
ンジスタ１５のゲート・ソース電圧は、トランジ
スタ２のゲート・ソース電圧に等しくなる。抵抗
１７および１８を有する抵抗分圧器によつて定め
られるトランジスタ１５のゲート・ソース間電
圧、すなわちトランジスタ２のゲート・ソース電
圧、の一部は、トランジスタ１のゲート・ソース
電圧を構成し、したがつて第３，５，６，７図の
安定器と同様に安定化を行うことができる。増幅
器２０を、電源端子＋VDDと−VSSとの間に接続
する。
ヤンネルトランジスタ１２に印加する。このよう
にして、トランジスタ１２はトランジスタ２と同
一の電流またはこれと一定の関係にある電流を流
す。Ｎチヤンネルトランジスタ１５のドレイン電
流を、Ｐチヤンネルトランジスタ１３および１４
を具える電流ミラーを経てトランジスタ１２のド
レイン電極に“反射”する。抵抗１７および１８
を有する抵抗分圧器を経てトランジスタ１５のゲ
ートを駆動するＰチヤンネルトランジスタ１６の
ゲート電極を、前記トランジスタ１２のドレイン
電極に接続する。したがつて、トランジスタ１５
はトランジスタ１２と同じドレイン電流を有する
ように駆動され、トランジスタ１５はトランジス
タ２と同じドレイン電流を有する。このためトラ
ンジスタ１５のゲート・ソース電圧は、トランジ
スタ２のゲート・ソース電圧に等しくなる。抵抗
１７および１８を有する抵抗分圧器によつて定め
られるトランジスタ１５のゲート・ソース間電
圧、すなわちトランジスタ２のゲート・ソース電
圧、の一部は、トランジスタ１のゲート・ソース
電圧を構成し、したがつて第３，５，６，７図の
安定器と同様に安定化を行うことができる。増幅
器２０を、電源端子＋VDDと−VSSとの間に接続
する。
トランジスタ２のソース電極は、トランジスタ
１２のソース電極およびトランジスタ１５および
１のソース電極にも接続されているので、点７も
電源端子−VSSに接続される。このようにして、
安定電流が点７に得られる（抵抗１７および１８
が、トランジスタ１および２のソース電流の倍数
であるトランジスタ１２，１５，１，２の全ソー
ス電流に対してトランジスタ１６のソース電流が
無視できるような大きい抵抗値を有さなければ）。
また、点８に安定電流が得られる。点８を、正の
電源端子＋VDDに接続することもできる。この場
合たとえば第８図に点線で示すように、Ｐチヤン
ネルトランジスタ２１によつてトランジスタ４お
よび５に流れる電流を“反射”することにより、
あるいはＮチヤンネルトランジスタ２２によつて
トランジスタ２（または場合によつてはトランジ
スタ１）に流れる電流を“反射”することによつ
て、安定電流が得られる。安定電流を結合抽出
（couple out）するこの方法を、他の実施例にお
いて用いることも勿論できる。
１２のソース電極およびトランジスタ１５および
１のソース電極にも接続されているので、点７も
電源端子−VSSに接続される。このようにして、
安定電流が点７に得られる（抵抗１７および１８
が、トランジスタ１および２のソース電流の倍数
であるトランジスタ１２，１５，１，２の全ソー
ス電流に対してトランジスタ１６のソース電流が
無視できるような大きい抵抗値を有さなければ）。
また、点８に安定電流が得られる。点８を、正の
電源端子＋VDDに接続することもできる。この場
合たとえば第８図に点線で示すように、Ｐチヤン
ネルトランジスタ２１によつてトランジスタ４お
よび５に流れる電流を“反射”することにより、
あるいはＮチヤンネルトランジスタ２２によつて
トランジスタ２（または場合によつてはトランジ
スタ１）に流れる電流を“反射”することによつ
て、安定電流が得られる。安定電流を結合抽出
（couple out）するこの方法を、他の実施例にお
いて用いることも勿論できる。
第９図は、第８図の回路路の変形例を示す。ゲ
ート電極とソース電極とが相互接続されたトラン
ジスタ１の両端間の電圧を測定し、一定率だけ増
幅して、トランジスタ２のゲート・ソース電極に
印加する。この例によれば、増幅器２０をわずか
に変形した。Ｐチヤンネルトランジスタ１６の代
わりに、Ｎチヤンネルトランジスタ１９を用い、
そのゲート電極をトランジスタ１５および１３の
ドレイン電極に接続する。トランジスタ１３およ
び１４を有する電流ミラーの入力を、トランジス
タ１４のゲート電極をそのソース電極に相互接続
することによつて、トランジスタ１４に転送し
た。トランジスタ１９はトランジスタ１５のゲー
ト電極を駆動するので、この場合にも、トランジ
スタ１５のゲート・ソース電圧は、トランジスタ
１２のゲート・ソース電圧に等しくすることがで
きる。トランジスタ１２のゲート電極をトランジ
スタ１のゲート電極に接続したので、その結果こ
のトランジスタ１５はトランジスタ１と同じゲー
ト・ソース電圧を有することになる。トランジス
タ１９は、抵抗１７，１８による分圧器を経てト
ランジスタ１５のゲート電極を駆動するので、ト
ランジスタ１９のソース電極の電圧は、抵抗１７
と１８との比によつて決定される一定係数だけト
ランジスタ１５のゲート・ソース電圧よりも（従
つてトランジスタ１のゲート・ソース電圧より
も）大きい。この高電圧を、トランジスタ２のゲ
ート電極に印加する。安定器の機能は、第８図の
安定器の機能に類似する。
ート電極とソース電極とが相互接続されたトラン
ジスタ１の両端間の電圧を測定し、一定率だけ増
幅して、トランジスタ２のゲート・ソース電極に
印加する。この例によれば、増幅器２０をわずか
に変形した。Ｐチヤンネルトランジスタ１６の代
わりに、Ｎチヤンネルトランジスタ１９を用い、
そのゲート電極をトランジスタ１５および１３の
ドレイン電極に接続する。トランジスタ１３およ
び１４を有する電流ミラーの入力を、トランジス
タ１４のゲート電極をそのソース電極に相互接続
することによつて、トランジスタ１４に転送し
た。トランジスタ１９はトランジスタ１５のゲー
ト電極を駆動するので、この場合にも、トランジ
スタ１５のゲート・ソース電圧は、トランジスタ
１２のゲート・ソース電圧に等しくすることがで
きる。トランジスタ１２のゲート電極をトランジ
スタ１のゲート電極に接続したので、その結果こ
のトランジスタ１５はトランジスタ１と同じゲー
ト・ソース電圧を有することになる。トランジス
タ１９は、抵抗１７，１８による分圧器を経てト
ランジスタ１５のゲート電極を駆動するので、ト
ランジスタ１９のソース電極の電圧は、抵抗１７
と１８との比によつて決定される一定係数だけト
ランジスタ１５のゲート・ソース電圧よりも（従
つてトランジスタ１のゲート・ソース電圧より
も）大きい。この高電圧を、トランジスタ２のゲ
ート電極に印加する。安定器の機能は、第８図の
安定器の機能に類似する。
第１図の回路において抵抗Ｒを用いることは欠
点であると説明したことに注意すべきである。し
かし、抵抗１７および１８を用いることは、欠点
とはならない。これら抵抗は、バラツキ
（spread）をほとんど生じない。その理由は、重
要なのは前記抵抗の絶対値ではなく抵抗値の比だ
からである。さらに、これら抵抗値は、安定電流
の所望値とは無関係に選ぶ、すなわち抵抗をそれ
らの寸法に関して集積化するのが便利なように選
ぶことができる。第８図および第９図の回路の追
加の利点は、安定電流の非常に正確な値が要求さ
れる応用に対して、これをたとえばレーザによつ
て分圧器の抵抗をトリミングすることによつて実
現できることである。例えば、第３図の回路にお
いてトランジスタ４と５にＮチヤンネルトランジ
スタを、トランジスタ１，２，３にＰチヤンネル
トランジスタを用いることによつて、種々の回路
をそれらの導電形に対して反転し、電流方向およ
び電圧極性に対してゆとりをもたせることができ
ることは明らかである。
点であると説明したことに注意すべきである。し
かし、抵抗１７および１８を用いることは、欠点
とはならない。これら抵抗は、バラツキ
（spread）をほとんど生じない。その理由は、重
要なのは前記抵抗の絶対値ではなく抵抗値の比だ
からである。さらに、これら抵抗値は、安定電流
の所望値とは無関係に選ぶ、すなわち抵抗をそれ
らの寸法に関して集積化するのが便利なように選
ぶことができる。第８図および第９図の回路の追
加の利点は、安定電流の非常に正確な値が要求さ
れる応用に対して、これをたとえばレーザによつ
て分圧器の抵抗をトリミングすることによつて実
現できることである。例えば、第３図の回路にお
いてトランジスタ４と５にＮチヤンネルトランジ
スタを、トランジスタ１，２，３にＰチヤンネル
トランジスタを用いることによつて、種々の回路
をそれらの導電形に対して反転し、電流方向およ
び電圧極性に対してゆとりをもたせることができ
ることは明らかである。
第１図は、バイポーラ形式で既知の電界効果ト
ランジスタを有する電流安定器を示す図、第２図
は、第１図の回路の動作を示す図、第３図は、本
発明安定器の第１実施例を示す図、第４図は、第
３図の回路の動作を示す図、第５図は、本発明安
定器の第２実施例を示す図、第６図は、第３図の
安定器の改良を示す図、第７図は、安定化インピ
ーダンスに対する第６図の安定器の改良を示す
図、第８図は、本発明安定器の第３実施例を示す
図、第９図は、第８図の安定器の変形例を示す図
である。 １，２，３，１０，１２，１５，１９，２２…
…Ｎチヤンネルトランジスタ、４，５，６，１
３，１４，１６，２１……Ｐチヤンネルトランジ
スタ、１１……差動増幅器、１７，１８……抵
抗、２０……増幅器。
ランジスタを有する電流安定器を示す図、第２図
は、第１図の回路の動作を示す図、第３図は、本
発明安定器の第１実施例を示す図、第４図は、第
３図の回路の動作を示す図、第５図は、本発明安
定器の第２実施例を示す図、第６図は、第３図の
安定器の改良を示す図、第７図は、安定化インピ
ーダンスに対する第６図の安定器の改良を示す
図、第８図は、本発明安定器の第３実施例を示す
図、第９図は、第８図の安定器の変形例を示す図
である。 １，２，３，１０，１２，１５，１９，２２…
…Ｎチヤンネルトランジスタ、４，５，６，１
３，１４，１６，２１……Ｐチヤンネルトランジ
スタ、１１……差動増幅器、１７，１８……抵
抗、２０……増幅器。
Claims (1)
- 【特許請求の範囲】 １ エンハンスメント電界効果トランジスタを有
し、第１供給端子と第２供給端子との間に流れる
電流を安定化する電流安定器であつて、 入力端子と、出力端子と、前記第１供給端子に
結合された共通端子とを有する第１電流結合回路
と、 前記第１電流結合回路の出力端子へ結合された
入力端子と、前記第１電流結合回路の入力端子に
結合された出力端子と、前記第２供給端子に結合
された共通端子とを有する第２電流結合回路と、 を具備し、前記第１供給端子と前記第２供給端子
との間に前記第１電流結合回路の出力端子と前記
第２電流結合回路の入力端子とを介して第１電流
路が形成される一方、前記第１供給端子と前記第
２供給端子との間に前記第１電流結合回路の入力
端子と前記第２電流結合回路の出力端子とを介し
て第２電流路が形成され、且つ、前記第１電流結
合回路は前記第１及び第２電流路に各々流れる電
流が一定の関係を有するように構成された電流安
定器において、 前記第１電流結合回路は第１導電形の電界効果
トランジスタを有して構成され、 前記第２電流結合回路は、前記第１導電形とは
反対の第２導電形であつてドレイン電極及びソー
ス電極が当該第２電流結合回路の入力端子及び共
通端子に各々結合された第１電界効果トランジス
タと、ドレイン電極及びソース電極が当該第２電
流結合回路の出力端子及び共通端子に各々結合さ
れた第２導電形の第２電界効果トランジスタとを
有すると共に、ゲート電極とドレイン電極とが接
続され且つソース・ドレインチヤンネルが当該第
２電流結合回路の共通端子と前記第１電界効果ト
ランジスタのソース電極との間に介挿された第２
導電形の少なくとも１個の第３電界効果トランジ
スタを有する一方、前記第１及び第２電界効果ト
ランジスタのゲート電極間の電圧を略零にする零
電圧回路を有していることを特徴とする電流安定
器。 ２ 前記第１電流結合回路における前記第１導電
形の電界効果トランジスタが、各ソース電極が当
該第１電流結合回路の共通端子に結合され各ゲー
ト電極が相互に接続され且つ各ドレイン電極が当
該第１電流結合回路の出力端子及び入力端子に
各々結合された第４及び第５電界効果トランジス
タを含むことを特徴とする特許請求の範囲第１項
に記載の電流安定器。 ３ 前記第１電界効果トランジスタのドレイン電
極とゲート電極との間及び前記第５電界効果トラ
ンジスタのドレイン電極とゲート電極との間に正
帰還路が各々設けられ、前記零電圧回路が前記第
１及び第２電界効果トランジスタのゲートを相互
に接続して構成されていることを特徴とする特許
請求の範囲第１項又は第２項に記載の電流安定
器。 ４ 前記第１及び第２電界効果トランジスタのゲ
ート電極はこれらトランジスタのドレイン電極に
再生的に各々結合され、前記零電圧回路は反転入
力端子及び非反転入力端子が前記第１及び第２電
界効果トランジスタのゲート電極に各々接続され
且つ出力端子が前記第４及び第５電界効果トラン
ジスタの両ゲート電極に接続された増幅器を有し
てなることを特徴とする特許請求の範囲第２項に
記載の電流安定器。 ５ 前記第５電界効果トランジスタのソース電極
と前記第１電流結合回路の共通端子との間に第１
導電形の少なくとも１個の第６電界効果トランジ
スタを設け、該第６電界効果トランジスタのゲー
ト電極とドレイン電極とを接続したことを特徴と
する特許請求の範囲第２項、第３項又は第４項に
記載の電流安定器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8001558A NL8001558A (nl) | 1980-03-17 | 1980-03-17 | Stroomstabilisator opgebouwd met veldeffekttransistor van het verrijkingstype. |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110850A Division JPH0623938B2 (ja) | 1980-03-17 | 1991-04-17 | 電流安定器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56143028A JPS56143028A (en) | 1981-11-07 |
| JPH0410093B2 true JPH0410093B2 (ja) | 1992-02-24 |
Family
ID=19835004
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3737081A Granted JPS56143028A (en) | 1980-03-17 | 1981-03-17 | Current stabilizer |
| JP3110850A Expired - Lifetime JPH0623938B2 (ja) | 1980-03-17 | 1991-04-17 | 電流安定器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110850A Expired - Lifetime JPH0623938B2 (ja) | 1980-03-17 | 1991-04-17 | 電流安定器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4399374A (ja) |
| JP (2) | JPS56143028A (ja) |
| CA (1) | CA1173501A (ja) |
| DE (1) | DE3110167A1 (ja) |
| FR (1) | FR2478342A1 (ja) |
| GB (1) | GB2071955B (ja) |
| NL (1) | NL8001558A (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2494519A1 (fr) * | 1980-11-14 | 1982-05-21 | Efcis | Generateur de courant integre en technologie cmos |
| US4495425A (en) * | 1982-06-24 | 1985-01-22 | Motorola, Inc. | VBE Voltage reference circuit |
| US4453094A (en) * | 1982-06-30 | 1984-06-05 | General Electric Company | Threshold amplifier for IC fabrication using CMOS technology |
| US4477737A (en) * | 1982-07-14 | 1984-10-16 | Motorola, Inc. | Voltage generator circuit having compensation for process and temperature variation |
| US4471292A (en) * | 1982-11-10 | 1984-09-11 | Texas Instruments Incorporated | MOS Current mirror with high impedance output |
| JPS5990412A (ja) * | 1982-11-15 | 1984-05-24 | Nec Corp | 双方向性定電流駆動回路 |
| JPS59214311A (ja) * | 1983-05-18 | 1984-12-04 | Mitsubishi Electric Corp | 集積回路装置 |
| US4599554A (en) * | 1984-12-10 | 1986-07-08 | Texet Corportion | Vertical MOSFET with current monitor utilizing common drain current mirror |
| US4618815A (en) * | 1985-02-11 | 1986-10-21 | At&T Bell Laboratories | Mixed threshold current mirror |
| JPH0640290B2 (ja) * | 1985-03-04 | 1994-05-25 | 株式会社日立製作所 | 安定化電流源回路 |
| US4612497A (en) * | 1985-09-13 | 1986-09-16 | Motorola, Inc. | MOS current limiting output circuit |
| DE3671587D1 (de) * | 1985-09-30 | 1990-06-28 | Siemens Ag | Digital-analog-umsetzer mit temperaturkompensation. |
| JPS62115858A (ja) * | 1985-11-15 | 1987-05-27 | Nec Ic Microcomput Syst Ltd | 定電圧回路 |
| FR2651881B1 (fr) * | 1989-09-12 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de detection de seuil de temperature. |
| US5099156A (en) * | 1990-10-02 | 1992-03-24 | California Institute Of Technology | Subthreshold MOS circuits for correlating analog input voltages |
| DE4034371C1 (ja) * | 1990-10-29 | 1991-10-31 | Eurosil Electronic Gmbh, 8057 Eching, De | |
| US5739682A (en) * | 1994-01-25 | 1998-04-14 | Texas Instruments Incorporated | Circuit and method for providing a reference circuit that is substantially independent of the threshold voltage of the transistor that provides the reference circuit |
| JPH07225622A (ja) * | 1994-02-10 | 1995-08-22 | Fujitsu Ltd | 電界効果トランジスタを用いた定電流回路 |
| US5545978A (en) * | 1994-06-27 | 1996-08-13 | International Business Machines Corporation | Bandgap reference generator having regulation and kick-start circuits |
| DE69418206T2 (de) * | 1994-12-30 | 1999-08-19 | Cons Ric Microelettronica | Verfahren zur Spannungsschwelleextraktierung und Schaltung nach dem Verfahren |
| DE69434039T2 (de) * | 1994-12-30 | 2006-02-23 | Co.Ri.M.Me. | Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren |
| FR2732129B1 (fr) * | 1995-03-22 | 1997-06-20 | Suisse Electronique Microtech | Generateur de courant de reference en technologie cmos |
| EP0733959B1 (en) * | 1995-03-24 | 2001-06-13 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Circuit for generating a reference voltage and detecting an undervoltage of a supply voltage and corresponding method |
| FR2734378B1 (fr) * | 1995-05-17 | 1997-07-04 | Suisse Electronique Microtech | Circuit integre dans lequel certains composants fonctionnels sont amenes a travailler avec une meme caracteristique de fonctionnement |
| JP2891297B2 (ja) * | 1996-09-30 | 1999-05-17 | 日本電気株式会社 | 電圧電流変換回路 |
| EP0851585A1 (en) * | 1996-12-24 | 1998-07-01 | STMicroelectronics S.r.l. | Circuit for generating an electric signal of constant duration, said duration being independant of temperature and process variations |
| US6049244A (en) * | 1997-12-18 | 2000-04-11 | Sgs-Thomson Microelectronics S.R.L. | Circuit generator of a constant electric signal which is independent from temperature and manufacturing process variables |
| JP3629939B2 (ja) * | 1998-03-18 | 2005-03-16 | セイコーエプソン株式会社 | トランジスタ回路、表示パネル及び電子機器 |
| GB9920080D0 (en) * | 1999-08-24 | 1999-10-27 | Sgs Thomson Microelectronics | Current reference circuit |
| US7333156B2 (en) * | 1999-08-26 | 2008-02-19 | Canadian Space Agency | Sequential colour visual telepresence system |
| DE10146849A1 (de) * | 2001-09-24 | 2003-04-10 | Atmel Germany Gmbh | Verfahren zur Erzeugung einer Ausgangsspannung |
| DE102006043453A1 (de) * | 2005-09-30 | 2007-04-19 | Texas Instruments Deutschland Gmbh | CMOS-Referenzspannungsquelle |
| US8760216B2 (en) | 2009-06-09 | 2014-06-24 | Analog Devices, Inc. | Reference voltage generators for integrated circuits |
| US11068011B2 (en) * | 2019-10-30 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company Ltd. | Signal generating device and method of generating temperature-dependent signal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109684A (ja) * | 1974-01-24 | 1975-08-28 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7017919A (ja) * | 1970-12-09 | 1972-06-13 | ||
| JPS5422557A (en) * | 1977-07-22 | 1979-02-20 | Hitachi Ltd | Constant current circuit |
| US4188588A (en) * | 1978-12-15 | 1980-02-12 | Rca Corporation | Circuitry with unbalanced long-tailed-pair connections of FET's |
| US4300091A (en) * | 1980-07-11 | 1981-11-10 | Rca Corporation | Current regulating circuitry |
-
1980
- 1980-03-17 NL NL8001558A patent/NL8001558A/nl not_active Application Discontinuation
-
1981
- 1981-02-25 US US06/238,294 patent/US4399374A/en not_active Expired - Fee Related
- 1981-03-12 CA CA000372828A patent/CA1173501A/en not_active Expired
- 1981-03-13 FR FR8105097A patent/FR2478342A1/fr active Granted
- 1981-03-13 GB GB8107958A patent/GB2071955B/en not_active Expired
- 1981-03-16 DE DE19813110167 patent/DE3110167A1/de active Granted
- 1981-03-17 JP JP3737081A patent/JPS56143028A/ja active Granted
-
1991
- 1991-04-17 JP JP3110850A patent/JPH0623938B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109684A (ja) * | 1974-01-24 | 1975-08-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0623938B2 (ja) | 1994-03-30 |
| JPH0535348A (ja) | 1993-02-12 |
| DE3110167A1 (de) | 1982-01-28 |
| GB2071955A (en) | 1981-09-23 |
| FR2478342A1 (fr) | 1981-09-18 |
| CA1173501A (en) | 1984-08-28 |
| FR2478342B1 (ja) | 1984-05-11 |
| DE3110167C2 (ja) | 1990-07-26 |
| JPS56143028A (en) | 1981-11-07 |
| GB2071955B (en) | 1983-12-14 |
| NL8001558A (nl) | 1981-10-16 |
| US4399374A (en) | 1983-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0410093B2 (ja) | ||
| US5266887A (en) | Bidirectional voltage to current converter | |
| US3984780A (en) | CMOS voltage controlled current source | |
| JPS63107210A (ja) | 差電圧−電流変換器 | |
| US4247824A (en) | Linear amplifier | |
| JPH0584963B2 (ja) | ||
| JPH04229315A (ja) | 基準発生器 | |
| US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
| US7872519B2 (en) | Voltage divider circuit | |
| US5525927A (en) | MOS current mirror capable of operating in the triode region with minimum output drain-to source voltage | |
| US5847556A (en) | Precision current source | |
| EP0880735B1 (en) | Cmos current mirror | |
| WO2000020942A1 (en) | Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices | |
| US10503197B2 (en) | Current generation circuit | |
| JPH0133047B2 (ja) | ||
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| US6727757B1 (en) | Biasing circuit for transconductors | |
| US6194956B1 (en) | Low critical voltage current mirrors | |
| US4297644A (en) | Amplifier with cross-over current control | |
| JP2000114891A (ja) | 電流源回路 | |
| JPH0159763B2 (ja) | ||
| US20220337198A1 (en) | Amplifier circuit, corresponding device and method | |
| US6707286B1 (en) | Low voltage enhanced output impedance current mirror | |
| KR930001294B1 (ko) | 전류미러(current mirror) | |
| KR20040079821A (ko) | 바이어스 전압 발생 회로 및 차동 증폭 회로 |