JPH07225622A - 電界効果トランジスタを用いた定電流回路 - Google Patents

電界効果トランジスタを用いた定電流回路

Info

Publication number
JPH07225622A
JPH07225622A JP6016200A JP1620094A JPH07225622A JP H07225622 A JPH07225622 A JP H07225622A JP 6016200 A JP6016200 A JP 6016200A JP 1620094 A JP1620094 A JP 1620094A JP H07225622 A JPH07225622 A JP H07225622A
Authority
JP
Japan
Prior art keywords
constant current
voltage
field effect
circuit
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6016200A
Other languages
English (en)
Inventor
Kazuyuki Mori
和行 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6016200A priority Critical patent/JPH07225622A/ja
Priority to DE69508826T priority patent/DE69508826T2/de
Priority to EP95100974A priority patent/EP0667673B1/en
Publication of JPH07225622A publication Critical patent/JPH07225622A/ja
Priority to US08/630,881 priority patent/US5801584A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/085—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light using opto-couplers between stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45456—Indexing scheme relating to differential amplifiers the CSC comprising bias stabilisation means, e.g. DC-level stability, positive or negative temperature coefficient dependent control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45508—Indexing scheme relating to differential amplifiers the CSC comprising a voltage generating circuit as bias circuit for the CSC

Abstract

(57)【要約】 【目的】 電圧が変動しても電流を一定にでき、しか
も、所望の電源電圧特性及び温度特性を設定できるよう
にする。 【構成】 電界効果トランジスタ（ＦＥＴ）２１のゲー
ト端子にゲートバイアス回路２３よりバイアス電圧を供
給し、電圧変動検出部２５で定電流回路にかかる電圧Ｖ
csの変動を検出し、ゲートバイアス制御部２７は電圧Ｖ
csの変動が増加方向に変化した場合にはゲートバイアス
回路２３を制御してゲートバイアス電圧を減少し、電圧
変動が減少方向に変化した場合にはゲートバイアス電圧
を増加するようにゲートバイアス電圧を制御する。ま
た、ＦＥＴ５１ａ，５２ａ・・と所定の電源電圧特性及
び温度特性を設定するバイアス回路５１ｂ，５２ｂ・・
とをそれぞれ備えた複数の定電流源５１，５２ｓ・・を
設け、これら複数の定電流源におけるＦＥＴのドレイン
・ソース間を並列接続して定電流回路を構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタ
（ＦＥＴ）を用いた定電流回路に係わり、特に定電流源
にかかる電圧が変動しても電流値を一定にできるＦＥＴ
を用いた定電流回路並びに温度・電源電圧変動に対する
電流特性を所望の特性にできるＦＥＴを用いた定電流回
路に関する。
【０００２】
【従来の技術】電界効果トランジスタ（以後、ＦＥＴと
いう）を用いた定電流回路が種々提案されている。図１
４及び図１５は従来のＦＥＴを用いた定電流回路の構成
図である。図１４の定電流回路ではＦＥＴ１１のソース
端子Ｓに抵抗１２を接続し、ゲート端子Ｇにバイアス電
圧Ｖssを接続した構成であり、ドレイン端子Ｄに差動増
幅器等の負荷回路が接続されるようになっている。図１
５の定電流回路では抵抗１３、１４で電源電圧を分圧
し、分圧した電圧をＦＥＴ１１のゲート端子Ｇに入力す
るゲートバイアス部１５を有する構成になっており、ド
レイン端子Ｄに差動増幅器等の負荷回路が接続されるよ
うになっている。かかる従来のＦＥＴを用いた定電流回
路では、図１６に示すように定電流源にかかる電圧Ｖcs
が変動するとドレイン電流Ｉｄが変動する。電圧変動で
電流値が変動すると負荷回路に応じて種々の問題が生じ
る。例えば、負荷回路として差動増幅器がドレイン端子
Ｄに接続された構成では以下の問題がある。
【０００３】図１７は定電流源として図１４に示す定電
流回路を用いた差動アンプの構成図であり、１０は定電
流回路、１６はＦＥＴ１６ａ，１６ｂ構成の差動回路で
あり、ＦＥＴ１６ａのゲート端子には入力端子ＩＮ１よ
りデータ信号が入力され、ＦＥＴ１６ｂのゲート端子に
は入力端子ＩＮ２より基準電圧（固定電圧）が入力され
る。ＦＥＴ１６ａ，１６ｂのソース端子は定電流回路１
０のＦＥＴ１１のドレインＤに接続され、ＦＥＴ１６
ａ，１６ｂのドレイン端子は負荷抵抗１６ｃ，１６ｄを
介してグランド（アースレベル）に接続されると共に出
力端子ＯＵＴ１，ＯＵＴ２に接続され、互いに極性の異
なる差動信号が出力されるようになっている。尚、ＦＥ
Ｔとしては例えばGaAs MESFETを用いる。データ信号が
基準電圧より大きい場合には、ＦＥＴ１６ａがオン、Ｆ
ＥＴ１６ｂがオフし、出力端子ＯＵＴ１からローレベル
の信号が、出力端子ＯＵＴ２からハイレベルの信号が出
力される。又、データ信号が基準電圧より小さい場合に
は、ＦＥＴ１６ａがオフ、ＦＥＴ１６ｂがオンし、出力
端子ＯＵＴ１からハイレベルの信号が、出力端子ＯＵＴ
２からローレベルの信号が出力される。
【０００４】かかる差動アンプにおいて、入力端子ＩＮ
１より振幅の大きなデータ信号、例えば１ボルトピーク
・ツー・ピークのデータ信号が入力されると、出力端子
ＯＵＴ１，ＯＵＴ２の出力レベル（ローレベル）が異な
り、又、波形歪やジッタが増加する現象が生じる。この
原因はＡ点における電位がデータ信号の電位に引きずら
れて変化するためである。すなわち、データ信号の振幅
が大きいとＦＥＴではショートチャンネル効果によりＡ
点における電位がデータ信号の電位に引きずられて変化
する。Ａ点の電位が変化すれば、定電流源にかかる電圧
Ｖcsが変化し、図１６より電流値が変化し、このため出
力端子ＯＵＴ１，ＯＵＴ２の出力レベルが異なり、波形
歪やジッタが増加する現象が生じる。
【０００５】例えば、データ信号レベルが基準電圧より
小さい場合には、Ａ点の電位が下がり、電圧Ｖcsが減少
する。このため、ＦＥＴ１６ｂを流れる電流値は本来の
正常値より小さくなり、負荷抵抗１６ｄにおける電圧降
下が小さくなり、ローレベルが本来のローレベル値より
高くなる。一方、データ信号レベルが基準電圧より大き
い場合には、Ａ点の電位が上がり、電圧Ｖcsが増加す
る。このため、ＦＥＴ１６ａを流れる電流値は本来の正
常値より大きくなり、負荷抵抗１６ｃにおける電圧降下
が大きくなり、ローレベルが本来のローレベル値より低
くなる。この結果、差動出力のクロスポイントのレベル
が変化し、位相方向のずれが生じる。図１８はデータ信
号として１ボルトピーク・ツー・ピークの振幅を有する
データ列"101010・・・"を入力した場合において、アナロ
グ回路設計用のシュミレータツールＳＰＩＣＥ（Simula
tion Program with Integrated Circuit Emphasis:カリ
フォルニア大バークレー校が開発したも)によりシュミ
レーションした場合の波形応答特性である。この図から
も明らかなように、出力端子ＯＵＴ１，ＯＵＴ２の差動
出力レベルが異なり、又、差動出力のクロスポイントＸ
1，Ｘ2のレベルが変化し、位相方向のずれ（ジッタ）が
生じる。以上が従来のＦＥＴを用いた定電流回路の第１
の問題点となる。
【０００６】ところで、負荷回路によっては所望の温度
特性（温度・電流特性）、電源電圧特性（電源電圧・電
流特性）を有する定電流回路が要求される場合がある。
例えば、光出力が一定となるようにレーザダイオードを
駆動する場合である。レーザダイオードの光出力を一定
にするには、レーザダイオードから出力される光量を検
出し、該光量が一定となるようにフィードバック制御す
ればよい。しかし、最近は、コストの低減からフィード
バック制御なしで光出力を一定にすることが要求されて
いる。図１９はレーザダイオード駆動回路の構成図であ
り、１０は定電流回路である。この定電流回路１０は、
図１５に示す定電流回路のＦＥＴ１１のソースに、温度
に対して負の特性を有するダイオード１７を挿入した構
成を有している。１８はレーザダイオードを負荷とする
ＦＥＴ構成の差動回路であり、１８ａ，１８ｂはＦＥ
Ｔ、１８ｃはダイオード、１８ｄはレーザダイオードで
ある。
【０００７】レーザダイオード１８ｄの光パワーと電流
値の関係は図２０に示すようになっており、光パワー・
電流特性は温度によって変化する。このため、温度に関
係なく一定の光出力Ｐ0を発生するためには、温度変動
に応じて定電流回路１０の電流値Ｉを低温の場合にはＩ
ｂ1にし、常温の場合にはＩｂ2にし、高温の場合にはＩ
ｂ3にする必要がある。そこで、定電流回路１０のＦＥ
Ｔ１１のソースに温度に対して負の特性を有するダイオ
ード１７が挿入されている。温度に対して負の特性とは
高温になると、ダイオードの電圧降下が小さくなり、低
温になるとダイオードの電圧降下が大きくなる特性であ
る。このため、高温になるとダイオード１７の降下電圧
が減少し、ＦＥＴ１１のゲート・ソース間電圧Ｖgsが大
きくなり、電流Ｉが増加してＩｂ 3になる。又、低温に
なると、ダイオード１７の降下電圧が増大し、ＦＥＴ１
１のゲート・ソース間電圧Ｖgsが小さくなり、電流Ｉが
減少してＩｂ1になる。尚、常温では電流値はＩｂ2にな
る。すなわち、定電流回路１０の温度・電流特性は図２
１(a)の点線で示す特性になる。かかる定電流回路１０
によれば、入力端子ＩＮ１から入力されるデータ信号に
よりＦＥＴ１８ｂがオンしたとき、レーザダイオード１
８ｄに流れる電流値が温度によって図２１(a)に示すよ
うに変化するから、温度に関係なく一定の光パワーＰ0
が得られる。
【０００８】しかし、図１９のレーザダイオード駆動回
路における定電流回路１０の構成では、電源電圧が変動
すると、電流値が変化して光パワーが変動する。例え
ば、電源電圧Ｖss（負極性）の絶対値が増加すると、Ｆ
ＥＴ１１のゲート・ソース間電圧Ｖgsが大きくなり、電
流値が増加する。又、電源電圧Ｖss（負極性）の絶対値
が減少すると、ＦＥＴ１１のゲート・ソース間電圧Ｖgs
が小さくなり、電流値が減少する。すなわち、定電流回
路１０の電源電圧・電流特性は図２１(b)の点線で示す
特性になる。このように電源電圧の変動により電流値が
変動するとレーザダイオードの光パワーも変動し、一定
の光パワーＰ0が得られない。これが従来のＦＥＴを用
いた定電流回路の第２の問題点となる。以上より、レー
ザダイオード駆動回路には、温度変動に対して図２１
(a)の実線で示す特性が要求され、電源電圧変動に対し
ては図２１(b)の実線で示す特性(電源電圧変動に対して
電流値が一定の特性)が要求される。
【０００９】
【発明が解決しようとする課題】以上のように、従来の
ＦＥＴを用いた定電流回路では、定電流源にかかる電圧
Ｖcsが変動すると電流が変動する問題があった。又、従
来のＦＥＴを用いた定電流回路では、温度・電流特性と
電源電圧・電流特性の両方を簡単に所望の特性にするこ
とができない問題があった。以上から本発明の第１の目
的は、定電流源にかかる電圧Ｖcsが変動しても簡単な構
成で電流を一定にできるＦＥＴを用いた定電流回路を提
供することである。本発明の第２の目的は、温度・電流
特性と電源電圧・電流特性の両方を簡単に所望の特性に
できる定電流回路を提供することである。
【００１０】
【課題を解決するための手段】図１は本発明の原理説明
図である。２１は電界効果トランジスタ（ＦＥＴ）、２
３は電界効果トランジスタのゲート端子にバイアス電圧
を供給するゲートバイアス回路、２５は定電流回路にか
かる電圧変動を検出する電圧変動検出部、２７は電圧変
動が増加方向に変化した場合にはゲートバイアス電圧を
下降させ、電圧変動が減少方向に変化した場合にはゲー
トバイアス電圧を上昇させるようにゲートバイアス電圧
を制御するゲートバイアス制御部である。又、５１、５
２、・・・は定電流源、５１ａ，５２ａ・・・は電界効
果トランジスタ、５１ｂ，５２ｂ，・・・は電界効果ト
ランジスタに所定の電源電圧特性及び温度特性を設定す
るバイアス回路である。
【００１１】
【作用】電界効果トランジスタ２１のゲート端子にゲー
トバイアス回路２３よりバイアス電圧を供給し、電圧変
動検出部２５で定電流回路にかかる電圧Ｖcsの変動を検
出し、ゲートバイアス制御部２７は電圧Ｖcsの変動が増
加方向に変化した場合にはゲートバイアス回路２３を制
御してゲートバイアス電圧を下降させ、電圧変動が減少
方向に変化した場合にはゲートバイアス電圧を上昇させ
るようにゲートバイアス電圧を制御する。このように定
電流回路にかかる電圧Ｖcsの変動を検出し、該変動の増
加／減少に応じてＦＥＴのゲートバイアス電圧を減少／
増加するようにフィードバック制御しているため、電圧
Ｖcsが変動しても電流Ｉｄを一定にできる。又、電圧変
動検出部２５を電界効果トランジスタ２１のソース端子
に接続された抵抗で構成し、ゲートバイアス制御部を第
２の電界効果トランジスタで構成し、該第２の電界効果
トランジスタのゲート・ソース間に前記抵抗を並列接続
し、ドレイン端子を第１の電界効果トランジスタ２１の
ゲート端子に接続すれば、抵抗の端子電圧（定電流回路
にかかる電圧Ｖcs）に基づいて第１電界効果トランジス
タのゲートバイアス電圧を制御でき、簡単な構成で電圧
Ｖcsが変動しても電流を一定にできる。
【００１２】更に、電界効果トランジスタ５１ａ，５２
ａ・・・と所定の電源電圧特性及び温度特性を設定する
バイアス回路５１ｂ，５２ｂ・・・とをそれぞれ備えた
複数の定電流源５１，５２・・・を設け、これら複数の
定電流源における電界効果トランジスタのドレイン・ソ
ース間を並列接続して定電流回路を構成する。このよう
にすれば、個々の定電流源５１，５２・・・の電源電圧
特性及び温度特性を調整することにより総合的に所望の
電源電圧特性及び温度特性が得られるようになる。例え
ば、電源電圧の増加に応じてドレイン電流が増加する電
源電圧特性と温度増加に応じてドレイン電流が増加する
温度特性をそれぞれ設定するバイアス回路を有する第１
の定電流源５１と、電源電圧の増加に応じてドレイン電
流が減少する電源電圧特性と温度が変動してもドレイン
電流がほぼ一定になる温度特性をそれぞれ設定するバイ
アス回路を有する第２の定電流源５２を設け、これら第
１、第２の定電流源のドレイン・ソース間を並列接続す
ることにより、定電流回路に電源電圧が変動してもドレ
イン電流がほぼ一定になる電源電圧特性と温度増加に応
じてドレイン電流が増加する温度特性をそれぞれ設定す
ることができる。そして、かかる定電流回路をレーザダ
イオード駆動回路の定電流源として用いれば、光パワー
が一定になるようにレーザダイオードを駆動することが
できる。
【００１３】
【実施例】
(a) 本発明の第１の実施例 (a-1) 構成 図２は本発明の第１の実施例におけるＦＥＴを用いた定
電流回路の構成図である。図中、２１は電界効果トラン
ジスタ（ＦＥＴ）、２３は電界効果トランジスタのゲー
ト端子にバイアス電圧を供給するゲートバイアス回路で
あり、バイアス電源ＶDD（例えばアースレベル）を抵抗
Ｒ２を介してゲート端子に接続する構成を有している。
２５は定電流回路にかかる電圧Ｖcsの変動を検出する電
圧変動検出部であり、電源（負電圧）ＶssとＦＥＴ２１
のソース端子間に接続された抵抗Ｒ１で構成されてい
る。２７は定電流回路にかかる電圧Ｖcsの変動が増加方
向に変化した場合にはゲートバイアス電圧を下降させ、
電圧変動が減少方向に変化した場合にはゲートバイアス
電圧を上昇させるようにゲートバイアス電圧を上昇・下
降させるゲートバイアス制御部である。ゲートバイアス
制御部２７は第２のＦＥＴ２８で構成し、この第２のＦ
ＥＴ２８のゲート・ソース間には前記抵抗Ｒ２が並列接
続され、ドレイン端子は第１のＦＥＴ２１のゲート端子
に接続されている。２９は定電流回路の負荷回路であ
り、第１のＦＥＴ２１のドレイン端子に接続されてい
る。負荷回路としては、例えば、ＦＥＴ構成の差動増幅
回路等がある。
【００１４】(a-2) 動作 定電流回路にかかる電圧Ｖcsが増加方向に変化した場合
には、ドレイン電流Ｉdが増加する。ドレイン電流Ｉdが
増加すると、抵抗Ｒ１の電圧降下が大きくなり、第２の
ＦＥＴ２８のゲート・ソース間電圧Ｖgsが増加し、ゲー
トバイアス回路２３の抵抗Ｒ２を流れる電流（ＦＥＴ２
８のドレイン電流）Ｉd′が増加し、抵抗Ｒ２の電圧降
下が増大し、第１のＦＥＴ２１のゲート電圧が下降す
る。この結果、第１のＦＥＴ２１のゲート・ソース間電
圧Ｖgsが減少し、ドレイン電流Ｉdを減少させるように
作用する。一方、定電流回路にかかる電圧Ｖcsが減少方
向に変化した場合には、ドレイン電流Ｉdが減少する。
ドレイン電流Ｉdが減少すると、抵抗Ｒ１の電圧降下が
小さくなり、第２のＦＥＴ２８のゲート・ソース間電圧
Ｖgsが減少し、ゲートバイアス回路２３の抵抗Ｒ２を流
れる電流Ｉd′が減少し、その電圧降下が減少し、第１
のＦＥＴ２１のゲート電圧が上昇する。この結果、第１
のＦＥＴ２１のゲート・ソース間電圧Ｖgsが増大し、ド
レイン電流Ｉdを増加させるように作用する。
【００１５】以上により、図２の定電流回路によれば、
電圧Ｖcsが変動してドレイン電流Ｉdが変動しても、該
電流値を一定にするようにフィードバックがかかるた
め、ドレイン電流値Ｉdを電圧Ｖcsに関係なく一定にで
きる。図３は本発明と従来の定電流回路における電圧・
電流特性図で、実線は従来の定電流回路（図１５）にお
ける特性、点線は図２の本発明の定電流回路（負荷回路
を除去）の特性である。これより、本発明の定電流回路
ではドレイン電流値Ｉdを電圧Ｖcsが変動しても一定に
できることがわかる。
【００１６】(a-3) 応用例 図４は図２の定電流回路を差動アンプの定電流源として
用いた応用例である。図中、２０は図２の定電流回路、
３０はＦＥＴ３０ａ，３０ｂ構成の差動回路である。差
動回路３０において、ＦＥＴ３０ａのゲート端子は入力
端子ＩＮ１よりデータ信号が入力され、ＦＥＴ３０ｂの
ゲート端子は入力端子ＩＮ２より基準電圧（固定電圧）
が入力される。ＦＥＴ３０ａ，３０ｂのソース端子は定
電流回路２０のＦＥＴ２１のドレインＤに接続され、Ｆ
ＥＴ３０ａ，３０ｂのドレイン端子は負荷抵抗３０ｃ，
３０ｄを介してバイアス電源（グランドレベル）に接続
されると共に出力端子ＯＵＴ１，ＯＵＴ２に接続され、
互いに極性の異なる信号が出力されるようになってい
る。ＦＥＴとしては例えばGaAs MESFETを用いる。
【００１７】データ信号が基準電圧より大きい場合に
は、ＦＥＴ３０ａがオン、ＦＥＴ３０ｂがオフし、出力
端子ＯＵＴ１からローレベルの信号が、出力端子ＯＵＴ
２からハイレベルの信号が出力される。又、データ信号
が基準電圧より小さい場合には、ＦＥＴ３０ａがオフ、
ＦＥＴ３０ｂがオンし、出力端子ＯＵＴ１からハイレベ
ルの信号が、出力端子ＯＵＴ２からローレベルの信号が
出力される。かかる差動アンプによれば、入力端子ＩＮ
１より振幅の大きなデータ信号、例えば１ボルトピーク
・ツー・ピークのデータ信号が入力されて、Ａ点の電位
がショートチャンネル効果により変動しても、出力端子
ＯＵＴ１，ＯＵＴ２の出力レベル(ローレベル）は同一
になり、ジッタが増加する現象が生じない。すなわち、
データ信号の振幅が大きいとＦＥＴではショートチャン
ネル効果によりＡ点における電位がデータ信号の電位に
引きずられて変化し、定電流回路にかかる電圧Ｖcsが変
化する。しかし、定電流回路２０では電圧Ｖcsが変化し
てもドレイン電流値が一定になるため、出力端子ＯＵＴ
１，ＯＵＴ２の出力レベルが変化せず、又、ジッタも生
じない。
【００１８】図５はデータ信号として１ボルトピーク・
ツー・ピークの振幅を有するデータ列"101010・・・"を入
力した場合において、アナログ回路設計用のシュミレー
タツールＳＰＩＣＥによりシュミレーションした場合の
波形応答特性である。この図からも明らかなように、出
力端子ＯＵＴ１，ＯＵＴ２の差動出力レベルが同一にな
り、又、差動出力のクロスポイントＸ1，Ｘ2のレベルが
同一になり、位相方向のずれ（ジッタ）が生じない。
【００１９】(b) 本発明の第２の実施例 (b-1) 背景 定電流回路として所望の温度特性（温度・電流特性）、
電源電圧特性（電源電圧・電流特性）を有するものが要
求される場合がある。例えば、レーザダイオード駆動回
路では、温度変動に対して図２１(a)の実線で示す特性
が要求され、電源電圧変動に対しては図２１(b)の実線
で示す特性(電源電圧変動に対して電流値が一定の特性)
が要求される。かかる温度特性、電源電圧特性の両方を
１つの定電流源で満足することは難しい。そこで、本発
明の第２実施例では、所定の電源電圧特性及び温度特性
を有するＦＥＴ構成の定電流源を複数設け、これらを並
列接続して定電流回路を構成する。このようにすれば、
個々の定電流源の電源電圧特性及び温度特性を調整する
ことにより総合的に所望の電源電圧特性及び温度特性が
得られるようになる。
【００２０】(b-2) 構成 図６は本発明の第２の実施例である定電流回路の構成図
である。図中、５０は定電流回路、５１、５２は第１、
第２の定電流源、５１ａ，５２ａは電界効果トランジス
タ（ＦＥＴ）、５１ｂ，５２ｂは所定の電源電圧特性及
び温度特性を設定するバイアス回路である。第１の定電
流源のバイアス回路５１ｂは例えば、図７(a),(b)に示
す温度特性、電源電圧特性を設定する。すなわち、バイ
アス回路５１ｂは温度Ｔaの増加に応じてドレイン電流
Ｉ1が増加する温度特性と、電源電圧Ｖssの増加に応じ
てドレイン電流Ｉ1が増加する電源電圧特性をそれぞれ
設定する。第２の定電流源のバイアス回路５２ｂは例え
ば、図８(a),(b)に示す温度特性、電源電圧特性を設定
する。すなわち、バイアス回路５２ｂは温度Ｔaが変動
してもドレイン電流Ｉ1がほぼ一定になる温度特性と、
電源電圧Ｖssの増加に応じてドレイン電流Ｉ1が減少す
る電源電圧特性をそれぞれ設定する。
【００２１】６１は負荷回路であり、例えば、ＦＥＴ６
１ａ，６１ｂを差動的に接続して構成された差動回路で
ある。差動回路６１において、ＦＥＴ６１ａのゲート端
子は入力端子ＩＮ１よりデータ信号が入力され、ＦＥＴ
６１ｂのゲート端子は入力端子ＩＮ２より基準電圧（固
定電圧）が入力される。ＦＥＴ６１ａ，６１ｂのソース
端子は定電流源５１，５２のＦＥＴ５１ａ，５１ｂのド
レインＤに接続され、ＦＥＴ６１ａのドレイン端子は負
荷抵抗６１ｃを介してバイアス電源（グランドレベル）
に接続され、ＦＥＴ６１ｂのドレイン端子は出力端子Ｏ
ＵＴを介して例えばレーザダイオードに接続される。
【００２２】第１、第２の定電流源５１，５２における
ＦＥＴ５１ａ，５２ａのドレイン・ソース間を並列接続
して定電流回路５０を構成すると、該定電流回路の温度
特性は第１、第２の定電流源５１，５２の温度特性を合
成したものとなり、図９(a)に示すように温度Ｔaの増加
に応じて電流Ｉが増加する特性になる。又、定電流回路
の電源電圧特性は第１、第２の定電流源５１，５２の電
源電圧特性を合成したものとなり、図９(b)に示すよう
に電源電圧Ｖssが増加しても電流Ｉが一定の特性にな
る。この温度特性と電源電圧特性はレーザダイオード駆
動回路の定電流源に要求される特性である。尚、かかる
温度特性と電源電圧特性に限らず、複数の定電流源を並
列接続し、個々の定電流源の特性を調整することにより
任意の特性を有する定電流回路を構成することができ
る。
【００２３】各定電流源の電流レベル合わせはそれぞれ
のバイアス回路により、あるいは、それぞれのＦＥＴの
ゲート長あるいはゲート幅を調整することにより可能で
ある。すなわち、ドレイン電流Ｉdは次式、 Ｉd＝Ｋ(Ｖgs-Vth）2（１＋λＶds) により与えられ、図１０に示すＩd・Ｖds特性を有してい
る。ただし、 Ｋ＝（Ｗg／Ｌg）β Ｗg：ゲート幅 Ｌg：ゲート長 β ：トランスコンダクタンスパラメータ Ｖth:しきい値電圧 Ｖgs:ゲート・ソース間電圧 Ｖds:ドレイン・ソース間電圧 λ ：１／ＶA ＶA：アーリー電圧 である。したがって、ゲート長Ｌgが短い程ドレイン電
流Ｉdが大きくなり、ゲート長Ｌgが長い程ドレイン電流
Ｉdが小さくなり、これにより、電流レベル合わせはそ
れぞれのＦＥＴのゲート長を調整することにより可能と
なる。又、同様にゲート幅Ｗgを調整することにより電
流合わせが可能となる。
【００２４】(b-3) レーザダイオード駆動回路 ・構成 図１１は本発明の定電流回路を定電流源として用いたレ
ーザダイオード駆動回路の構成図であり、図６と同一部
分には同一符号を付している。５０は定電流回路、５
１、５２は第１、第２の定電流源、５１ａ，５２ａは電
界効果トランジスタ（ＦＥＴ）、５１ｂ，５２ｂは所定
の電源電圧特性及び温度特性を設定するバイアス回路で
ある。第１、第２の定電流源５１，５２におけるＦＥＴ
５１ａ，５２ａのドレイン・ソース間は並列接続され、
全体的に１つの定電流回路５０を構成している。６１は
負荷回路であり、ＦＥＴ６１ａ，６１ｂを差動的に接続
して構成されている。負荷回路（差動回路）６１におい
て、ＦＥＴ６１ａのゲート端子は入力端子ＩＮ１よりデ
ータ信号が入力され、ＦＥＴ６１ｂのゲート端子は入力
端子ＩＮ２より基準電圧（固定電圧）が入力される。Ｆ
ＥＴ６１ａ，６１ｂのソース端子は定電流源５１，５２
を構成するＦＥＴ５１ａ，５１ｂのドレインＤに接続さ
れ、ＦＥＴ６１ａのドレイン端子はダイオード６１ｃを
介して電源（グランド）Ｖ DDに接続され、ＦＥＴ６１ｂ
のドレイン端子はレーザダイオード６１ｄに接続されて
いる。
【００２５】・第１の定電流源におけるバイアス回路の
動作 第１の定電流源のバイアス回路５１ｂは図７(a),(b)に
示す温度特性、電源電圧特性を設定するもので、電源電
圧を分圧してＦＥＴ５１ａのゲート端子に入力する抵抗
分圧部51b-1(抵抗Ｒ１，Ｒ２)と、ＦＥＴ５１ａのソー
ス端子と電源Ｖss（負極性）間に接続され、温度上昇に
対して負の特性を備えたダイオード(Ｄ１)51b-2を有し
ている。ダイオードＤ１は図１２に示すように温度に対
して負の特性を有しているから、温度が上昇すると電圧
降下が減少し、ＦＥＴ５１ａのゲート・ソース電圧Ｖgs
が大きくなり、ドレイン電流I1が増加する。逆に、温度
が減少すると電圧降下が増大し、ＦＥＴ５１ａのゲート
・ソース電圧Ｖgsが小さくなりドレイン電流I1が減少す
る。この結果、図７(a)に示す温度特性を設定できる。
又、電源電圧Ｖss（負極性）の絶対値が増加すると、Ｆ
ＥＴ５１ａのゲート・ソース間電圧Ｖgsが大きくなり、
電流値が増加する。逆に、バイアス電圧Ｖss（負極性）
の絶対値が減少すると、ＦＥＴ５１ａのゲート・ソース
間電圧Ｖgsが小さくなり、電流値が減少する。この結
果、図７(b)に示す電源電圧特性を設定できる。
【００２６】・第２の定電流源におけるバイアス回路の
動作 第２の定電流源のバイアス回路５２ｂは図８(a),(b)に
示す温度特性、電源電圧特性を設定するもので、ＦＥＴ
５２ａのゲートにバイアス電圧を供給するバイアス電圧
供給部52b-1（抵抗Ｒ３）と、バイアス電圧制御用のＦ
ＥＴ52b-2と、ＦＥＴ５２ａのゲート端子と電源Ｖss間
に接続され、温度上昇に対して負の特性を備えたダイオ
ード（Ｄ２）52b-3と、電源電圧を分圧してＦＥＴ52b-2
のゲート端子に入力する抵抗分圧部52b-4(抵抗Ｒ４，Ｒ
５）を有している。ダイオードＤ１，Ｄ２の温度に対す
る特性を同じにしておけば、温度が変動してもＦＥＴ５
２ａゲート・ソース間電圧Ｖgsが変化しないため、ドレ
イン電流Ｉ 2は一定となり、図８(a)に示す温度特性を設
定できる。電源電圧Ｖssの絶対値が増加すると、ＦＥＴ
52b-2のゲート電圧が増加し、そのドレイン電流Ｉ2′が
増加する。この結果、ダイオード52b-3を流れる電流が
減少する。電流が減少すれば、ダイオードの端子間電圧
（電圧降下）が減少する。図１３はダイオードの電流・
電圧特性であり、ダイオードのゲート幅により特性が変
化する。すなわち、同じ電流変化ΔＩに対して、ゲート
幅が小さいダイオード程、電圧変化幅ΔＶが大きくな
る。そこで、ダイオード52b-3のゲート幅を比較的狭く
しておけば、ダイオードＤ２を流れる電流の減少により
ＦＥＴ５２ａのゲート・ソース間電圧Ｖgsが減少し、該
ＦＥＴのドレイン電流Ｉ2が減少する。すなわち、ダイ
オード52b-3のゲート幅をダイオード51b-2のゲート幅よ
り相当量狭くしておけば、図１３に示すようにゲート・
ソース間電圧Ｖgsはからに減少し、ドレイン電流Ｉ
2が減少する。
【００２７】電源電圧Ｖssの絶対値が減少する場合は上
記と逆の動作となり、ドレイン電流が増加する。以上に
より、図８(b)に示す特性が得られる。以上の特性を有
する第１、第２の定電流源を並列接続すると、総合の温
度特性は第１、第２の定電流源５１，５２の温度特性を
合成したものとなり、図９(a)に示すようになり、ま
た、総合の電源電圧特性は第１、第２の定電流源５１，
５２の電源電圧特性を合成したものとなり、図９(b)に
示すようになる。この図９の特性はレーザダイオードの
光パワーを一定にするために必要な定電流回路の特性と
なる。尚、電流値を調整できるように抵抗Ｒ１，Ｒ２及
び抵抗Ｒ４，Ｒ５を可変抵抗に置き換えてもよい。又、
各ＦＥＴ５１ａ，５２ａのゲート幅等を同一にする必要
はなく、必要な条件に合わせて各ＦＥＴにおけるゲート
幅の比率を変えるようにもできる。以上、本発明を実施
例により説明したが、本発明は請求の範囲に記載した本
発明の主旨に従い種々の変形が可能であり、本発明はこ
れらを排除するものではない。
【００２８】
【発明の効果】以上本発明によれば、定電流回路にかか
る電圧Ｖcsの変動を検出し、該変動の増加／減少に応じ
てＦＥＴのゲートバイアス電圧を減少／増加するように
フィードバック制御しているため、電圧Ｖcsが変動して
も電流を一定にすることができる。又、本発明によれ
ば、電圧変動検出部やバイアス電圧制御部を抵抗やＦＥ
Ｔ素子で構成でき、したがって、簡単な構成により電圧
Ｖcsが変動しても電流を一定にできる。
【００２９】更に、本発明によれば、複数の定電流源を
設け、これらを並列接続して定電流回路を構成したか
ら、個々の定電流源の電源電圧特性及び温度特性を調整
することにより総合的に所望の電源電圧特性及び温度特
性を定電流回路に設定することができる。例えば、電源
電圧の増加に応じてドレイン電流が増加する電源電圧特
性と温度増加に応じてドレイン電流が増加する温度特性
をそれぞれ設定するバイアス回路を有する第１の定電流
源と、電源電圧の増加に応じてドレイン電流が減少する
電源電圧特性と温度が変動してもドレイン電流がほぼ一
定になる温度特性をそれぞれ設定するバイアス回路を有
する第２の定電流源を設け、これら第１、第２の定電流
源のドレイン・ソース間を並列接続することにより、定
電流回路に電源電圧が変動してもドレイン電流がほぼ一
定になる電源電圧特性と温度増加に応じてドレイン電流
が増加する温度特性をそれぞれ設定することができ、光
パワーが一定となるようにレーザダイオードを駆動する
レーザダイオード駆動回路の定電流源としてに用いるこ
とができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】本発明の第１実施例におけるＦＥＴを用いた定
電流回路の構成図である。
【図３】電圧Ｖcs・電流Ｉd特性図である。
【図４】本発明の定電流回路の応用例である。
【図５】本発明の差動出力の波形図である。
【図６】本発明の第２実施例の定電流回路の構成図であ
る。
【図７】第１の定電流源の特性図である。
【図８】第２の定電流源の特性図である。
【図９】定電流回路の特性図である。
【図１０】ＦＥＴのＩｄ−Ｖds特性図である。
【図１１】レーザダイオード駆動回路の構成図である。
【図１２】ダイオードの温度変動に対する電流・電圧特
性図である。
【図１３】ダイオードのゲート幅に対する電流・電圧特
性図である。
【図１４】従来の第１のＦＥＴを用いた定電流回路の構
成図である。
【図１５】従来の第２のＦＥＴを用いた定電流回路の構
成図である。
【図１６】従来の電圧Ｖcs・ドレイン電流Ｉd特性図であ
る。
【図１７】従来の定電流回路を用いた差動アンプの構成
図である。
【図１８】従来の差動出力の波形図である。
【図１９】従来のレーザダイオード駆動回路の構成図で
ある。
【図２０】レーザダイオードの光パワー・電流特性図で
ある。
【図２１】レーザダイオード駆動回路の定電流回路に要
求される特性（実線）と実際の特性（点線）の説明図で
ある。
【符号の説明】
２１・・電界効果トランジスタ（ＦＥＴ） ２３・・ゲートバイアス回路 ２５・・電圧変動検出部 ２７・・ゲートバイアス制御部 ５１、５２・・定電流源 ５１ａ，５２ａ・・電界効果トランジスタ（ＦＥＴ） ５１ｂ，５２ｂ・・・電源電圧特性及び温度特性を設定
するバイアス回路

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 電界効果トランジスタと、 該電界効果トランジスタのゲート端子にバイアス電圧を
    供給するゲートバイアス回路と、 定電流回路にかかる電圧変動を検出する電圧変動検出部
    と、 該電圧変動が増加方向に変化した場合にはゲートバイア
    ス電圧が下降し、電圧変動が減少方向に変化した場合に
    はゲートバイアス電圧が上昇するようにゲートバイアス
    電圧を制御するゲートバイアス制御部を備えた電界効果
    トランジスタを用いた定電流回路。
  2. 【請求項２】 前記電圧変動検出部は、電界効果トラン
    ジスタのソース端子に接続された抵抗であり、前記ゲー
    トバイアス制御部は該抵抗の端子電圧に基づいてゲート
    バイアス電圧を制御する請求項１記載の定電流回路。
  3. 【請求項３】 前記ゲートバイアス制御部は第２の電界
    効果トランジスタを備え、該第２の電界効果トランジス
    タのゲート・ソース間に前記抵抗を接続し、ドレイン端
    子を前記第１の電界効果トランジスタのゲート端子に接
    続して構成してなる請求項２記載の定電流回路。
  4. 【請求項４】 前記第１の電界効果トランジスタのドレ
    イン端子に負荷回路を接続した請求項３記載の定電流回
    路。
  5. 【請求項５】 前記負荷回路は、第３、第４の電界効果
    トランジスタのソースを互いに接続し、第３の電界効果
    トランジスタのゲート端子にデータ信号を、第４の電界
    効果トランジスタのゲート端子に基準電圧を印加して構
    成した差動構成の増幅回路である請求項４記載の定電流
    回路。
  6. 【請求項６】 電界効果トランジスタと、所定の電源電
    圧特性及び温度特性を設定するバイアス回路とをそれぞ
    れ備えた複数の定電流源と、 これら複数の定電流源における電界効果トランジスタの
    ドレイン・ソース間を並列接続する構成を備えた電界効
    果トランジスタを用いた定電流回路。
  7. 【請求項７】 前記各定電流源における電界効果トラン
    ジスタのゲート幅を調整することにより定電流回路の特
    性を変更する請求項６記載の定電流回路。
  8. 【請求項８】 電源電圧の増加に応じてドレイン電流が
    増加する電源電圧特性と温度増加に応じてドレイン電流
    が増加する温度特性をそれぞれ設定するバイアス回路を
    有する第１の定電流源と、 電源電圧の増加に応じてドレイン電流が減少する電源電
    圧特性と温度が変動してもドレイン電流がほぼ一定にな
    る温度特性をそれぞれ設定するバイアス回路を有する第
    ２の定電流源と、 第１、第２の定電流源のドレイン・ソース間を並列接続
    する構成を備え、 電源電圧が変動してもドレイン電流がほぼ一定になる電
    源電圧特性と、温度増加に応じてドレイン電流が増加す
    る温度特性をそれぞれ有する電界効果トランジスタを用
    いた定電流回路。
  9. 【請求項９】 前記定電流源のドレイン端子に、レーザ
    ダイオードを負荷とする差動構成の増幅回路を接続した
    請求項８記載の定電流回路。
  10. 【請求項１０】 前記第１の定電流源におけるバイアス
    回路は、 電源電圧を分圧し、分圧した電圧を定電流源を構成する
    第１の電界効果トランジスタのゲート端子に入力する抵
    抗分圧部と、第１の電界効果トランジスタのソース端子
    と電源間に接続され、温度上昇に対して負の特性を備え
    た第１のダイオードを有し、 前記第２の定電流源におけるバイアス回路は、 定電流源を構成する第２の電界効果トランジスタのゲー
    トにバイアス電圧を供給するバイアス電圧供給部と、 バイアス電圧制御用の第３の電界効果トランジスタと、 第２の電界効果トランジスタのゲート端子と電源間に接
    続され、温度上昇に対して負の特性を備えた第２のダイ
    オードと、 電源電圧を分圧して第３の電界効果トランジスタのゲー
    ト端子に入力する抵抗分圧部を有する請求項９記載の定
    電流回路。
JP6016200A 1994-02-10 1994-02-10 電界効果トランジスタを用いた定電流回路 Withdrawn JPH07225622A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6016200A JPH07225622A (ja) 1994-02-10 1994-02-10 電界効果トランジスタを用いた定電流回路
DE69508826T DE69508826T2 (de) 1994-02-10 1995-01-25 Konstantstromquelle mit Feldeffekttransistor
EP95100974A EP0667673B1 (en) 1994-02-10 1995-01-25 Constant-current circuit using field-effect transistor
US08/630,881 US5801584A (en) 1994-02-10 1996-04-02 Constant-current circuit using field-effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6016200A JPH07225622A (ja) 1994-02-10 1994-02-10 電界効果トランジスタを用いた定電流回路

Publications (1)

Publication Number Publication Date
JPH07225622A true JPH07225622A (ja) 1995-08-22

Family

ID=11909874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6016200A Withdrawn JPH07225622A (ja) 1994-02-10 1994-02-10 電界効果トランジスタを用いた定電流回路

Country Status (4)

Country Link
US (1) US5801584A (ja)
EP (1) EP0667673B1 (ja)
JP (1) JPH07225622A (ja)
DE (1) DE69508826T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086612A1 (ja) * 2003-03-24 2004-10-07 Ube Industries, Ltd. 半導体回路
JP2008131347A (ja) * 2006-11-21 2008-06-05 Kenwood Corp 差動増幅回路
JP2014142350A (ja) * 2008-05-23 2014-08-07 Fisher Controls International Llc 光アイソレータ多電圧検出回路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI114753B (fi) * 1997-09-19 2004-12-15 Nokia Corp Lämpötilan kompensointi elektroniikkalaitteissa
US6037807A (en) * 1998-05-18 2000-03-14 Integrated Device Technology, Inc. Synchronous sense amplifier with temperature and voltage compensated translator
US6323719B1 (en) * 2000-05-08 2001-11-27 National Science Council Pseudo bipolar junction transistor
DE10066032B4 (de) * 2000-07-28 2010-01-28 Infineon Technologies Ag Schaltungsanordnung zur Steuerung der Verstärkung einer Verstärkerschaltung
DE10147101A1 (de) * 2001-09-25 2003-04-24 Infineon Technologies Ag Temperaturstabilisierte Verstärkerschaltung
US7015746B1 (en) * 2004-05-06 2006-03-21 National Semiconductor Corporation Bootstrapped bias mixer with soft start POR
US7436242B1 (en) * 2005-01-13 2008-10-14 National Semiconductor Corporation System and method for providing an input voltage invariant current source
KR100670683B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 데이터 입력 버퍼
JP5885683B2 (ja) 2013-02-19 2016-03-15 株式会社東芝 降圧レギュレータ
US9841775B2 (en) 2014-12-11 2017-12-12 Honeywell International Inc. Systems and methods for ultra-precision regulated voltage

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8001558A (nl) * 1980-03-17 1981-10-16 Philips Nv Stroomstabilisator opgebouwd met veldeffekttransistor van het verrijkingstype.
US4532443A (en) * 1983-06-27 1985-07-30 Sundstrand Corporation Parallel MOSFET power switch circuit
JP2525346B2 (ja) * 1983-10-27 1996-08-21 富士通株式会社 定電流源回路を有する差動増幅回路
US4945259A (en) * 1988-11-10 1990-07-31 Burr-Brown Corporation Bias voltage generator and method
JPH03110512A (ja) * 1989-09-26 1991-05-10 Canon Inc 光ビーム走査装置
EP0504983A1 (en) * 1991-03-20 1992-09-23 Koninklijke Philips Electronics N.V. Reference circuit for supplying a reference current with a predetermined temperature coefficient
DE4131782A1 (de) * 1991-09-24 1993-03-25 Siemens Ag Verlustleistungsarmer treiberverstaerker fuer leistungsverstaerker hoher leistungsbandbreite
US5247209A (en) * 1992-05-12 1993-09-21 Acer Incorporated Supply independent constant output circuit having fast stabilization
US5552744A (en) * 1994-08-11 1996-09-03 Ltx Corporation High speed IDDQ monitor circuit
US5440277A (en) * 1994-09-02 1995-08-08 International Business Machines Corporation VCO bias circuit with low supply and temperature sensitivity

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004086612A1 (ja) * 2003-03-24 2004-10-07 Ube Industries, Ltd. 半導体回路
JP2008131347A (ja) * 2006-11-21 2008-06-05 Kenwood Corp 差動増幅回路
JP2014142350A (ja) * 2008-05-23 2014-08-07 Fisher Controls International Llc 光アイソレータ多電圧検出回路

Also Published As

Publication number Publication date
EP0667673B1 (en) 1999-04-07
DE69508826T2 (de) 1999-08-26
DE69508826D1 (de) 1999-05-12
EP0667673A1 (en) 1995-08-16
US5801584A (en) 1998-09-01

Similar Documents

Publication Publication Date Title
JP3510100B2 (ja) カレントミラー回路および該カレントミラー回路を有する半導体集積回路
US7113026B2 (en) Voltage generating circuit
JP3144700B2 (ja) リング発振器，リング発振器の補償回路及びリング発振器の補償方法
US5706240A (en) Voltage regulator for memory device
KR100210737B1 (ko) 전류 조정 회로
JPH07225622A (ja) 電界効果トランジスタを用いた定電流回路
US20060261863A1 (en) Circuit for generating identical output currents
US7288993B2 (en) Small signal amplifier with large signal output boost stage
US6344769B1 (en) Precision differential switched current source
US6930551B2 (en) Zero voltage class AB minimal delay output stage and method
EP0485973B1 (en) Switching constant current source circuit
JP2933070B2 (ja) チャ−ジポンプ回路
EP0189489B1 (en) Constant biasing circuit and operational amplifier using said circuit
US5682117A (en) Half power supply voltage generating circuit in a semiconductor memory device
EP0609009A2 (en) Dual gate JFET circuit to control threshold voltage
JP2003078367A (ja) 増幅回路
US6518819B2 (en) Push-pull output stage for digital signals with regulated output levels
JP2008218911A (ja) 発光ダイオード駆動回路
KR950005461Y1 (ko) 내부전압 발생회로
JP3438878B2 (ja) 定電流回路
JP3423634B2 (ja) 定電流回路
US6828831B1 (en) Circuit for controlling field effect device transconductance
JP4983319B2 (ja) 発光ダイオード駆動回路
KR20030092584A (ko) 반도체 메모리 장치의 특정 모드에 따라 승압전압의레벨을 조정할 수 있는 승압전압 발생 회로 및 승압전압을발생시키는 방법
KR950004645Y1 (ko) 전압발생회로

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010508