JP4983319B2 - 発光ダイオード駆動回路 - Google Patents

発光ダイオード駆動回路 Download PDF

Info

Publication number
JP4983319B2
JP4983319B2 JP2007057590A JP2007057590A JP4983319B2 JP 4983319 B2 JP4983319 B2 JP 4983319B2 JP 2007057590 A JP2007057590 A JP 2007057590A JP 2007057590 A JP2007057590 A JP 2007057590A JP 4983319 B2 JP4983319 B2 JP 4983319B2
Authority
JP
Japan
Prior art keywords
current
mos transistor
mos transistors
light emitting
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007057590A
Other languages
English (en)
Other versions
JP2008218909A (ja
Inventor
公一 山口
尚史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2007057590A priority Critical patent/JP4983319B2/ja
Publication of JP2008218909A publication Critical patent/JP2008218909A/ja
Application granted granted Critical
Publication of JP4983319B2 publication Critical patent/JP4983319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は発光ダイオード駆動回路に関し、配列された複数の発光ダイオードそれぞれを駆動する発光ダイオード駆動回路に関する。
プリンタ等において感光体を感光させる手段として、発光ダイオード(以下、「LED」という)をリニアに配列したLEDアレイを用いたものがある。このようなLEDアレイの各LEDを駆動する駆動回路としては、例えば特許文献1,2等に記載されているものがある。
図6は、従来の発光ダイオード駆動回路の一例の回路構成図を示す。この駆動回路は半導体集積回路化されている。
同図中、演算増幅器10の反転入力端子には基準電圧源11より基準電圧Vrefが印加されている。演算増幅器10の出力端子はpチャネルMOS電界効果トランジスタ(以下、単に「MOSトランジスタ」という)M0のゲートに接続されると共に、pチャネルMOSトランジスタM1のゲートに接続され、また、アナログスイッチ等のスイッチ12,13を介してpチャネルMOSトランジスタM2,M3のゲートに接続されている。MOSトランジスタM0,M1,M2,M3のソースは電源Vdd1に接続されている。MOSトランジスタM0,M1はカレントミラー回路を構成し、スイッチ12,13のオン時にMOSトランジスタM0はMOSトランジスタM1〜M3と共にカレントミラー回路を構成する。
MOSトランジスタM0のドレインは演算増幅器10の非反転入力端子に接続されると共に、抵抗R1を介して接地されている。MOSトランジスタM1,M2,M3のドレインはnチャネルMOSトランジスタM4のドレインに共通接続されている。スイッチ12,13は端子14a,14bそれぞれから供給される輝度調整用のスイッチ制御信号に応じてオン/オフを切り換える。
MOSトランジスタM4のドレインはnチャネルMOSトランジスタM4,M5のゲートに共通接続され、MOSトランジスタM4,M5のソースは接地されており、MOSトランジスタM4,M5はカレントミラー回路を構成している。
MOSトランジスタM5のドレインはpチャネルMOSトランジスタM6のゲートとドレインに接続されている。MOSトランジスタM6のゲートはアナログスイッチ等のスイッチ15,16それぞれを介してpチャネルMOSトランジスタM7,M8のゲートに接続されている。MOSトランジスタM6,M7,M8のソースは電源Vdd2に接続され、MOSトランジスタM7,M8のドレインはLED(発光ダイオード)18のアノードに接続され、LED18のカソードは接地されている。
スイッチ15,16は、端子17a,17bそれぞれから供給される階調制御用のスイッチ制御信号に応じてオン/オフを切り換える。MOSトランジスタM7,M8はスイッチ15,16がオンのときにMOSトランジスタM6とカレントミラー回路を構成する。スイッチ15はLED18を発光させるタイミングでオンとなり、スイッチ16はLED18の発光輝度を増大させて階調表現を行う場合にオンとなる。
演算増幅器10は基準電圧Vrefと抵抗R1により、(1)式で表わされる基準電流IrefをMOSトランジスタM0のドレインに流し、MOSトランジスタM0,M1のゲート面積比が1:Aであれば、MOSトランジスタM4のドレインに電流A×Irefが流れる(スイッチ12,13がオフの状態)。
Iref=Vref/R1 …(1)
MOSトランジスタM1とMOSトランジスタM2,M3のゲート面積比が10:1である場合、スイッチ12をオンとしてMOSトランジスタM2をオンすると、MOSトランジスタM1のドレイン電流にMOSトランジスタM2のドレイン電流が加算されてMOSトランジスタM4のドレイン電流(1.1×A×Iref)となる。また、スイッチ12,13をオンとしてMOSトランジスタM2,M3をオンすると、MOSトランジスタM1のドレイン電流にMOSトランジスタM2,M3のドレイン電流が加算されてMOSトランジスタM4のドレイン電流(1.2×A×Iref)となる。このMOSトランジスタM4のドレイン電流が基準電流となってMOSトランジスタM5,M6のドレイン電流を決定するため、階調表現にかかわらず、LED18に流れる電流はスイッチ12のオンにより1.1倍となってLED18の発光輝度を約1.1倍とし、スイッチ12,13のオンにより1.2倍となってLED18の発光輝度を約1.2倍とする。
なお、特許文献3には出力電流の直線性を保ちながら高速な立ち上がり時間、立ち下がり時間を得る発光素子駆動回路が記載されている。
特許第3296882号公報 特許第2516236号公報 特開2005−191036号公報
従来の発光ダイオード駆動回路では、MOSトランジスタM1と並列に、スイッチ12,13及びMOSトランジスタM2,M3を設け、スイッチ12,13のオン/オフ制御を行うことで、LED18の発光輝度を調整している。
この場合、LED18の発光輝度をより細かに調整しようとすると、MOSトランジスタM1と並列に設けるスイッチ及びMOSトランジスタの段数を10数段から数10段と増加させなければならず、回路規模が大きくなるという問題があった。
本発明は、上記の点に鑑みなされたものであり、回路規模の増大を抑えて発光ダイオードの発光輝度を高精度に調整することができ、かつ、階調制御を行ったときの発光ダイオード駆動電流の立ち上がり及び立ち下がりの特性を改善できる発光ダイオード駆動回路を提供することを目的とする。
本発明の発光ダイオード駆動回路は、基準電流を異なる値に切り替えて生成する基準電流部(33)と、複数系統のスイッチ(36,38,40)をオン/オフ制御して前記基準電流に比例した複数系統の駆動電流を生成し発光ダイオード(45〜45m)に供給する電流出力部(44〜44m)からなる発光ダイオード駆動回路であって、
前記電流出力部(44〜44m)は、
前記基準電流部の一部と共に構成され前記基準電流に基づく第1、第2の電流を生成する第1のカレントミラー回路(M16,M18,M36〜M39,42)と、
前記複数系統のスイッチ(36,38,40)のうちオンとなったスイッチに対応してゲートに前記第1の電流を供給されて前記第1の電流に比例した電流を流す複数系統の上段トランジスタ(M23,M25,M27)と、前記複数系統の上段トランジスタ(M23,M25,M27)にカスケード接続されると共にゲートに前記第2の電流に基づく電圧を印加されており前記発光ダイオード(45〜45m)に電流を供給する複数系統の下段トランジスタ(M24,M26,M28)とからなる第2のカレントミラー回路(36,38,40,M21〜M28)とを有し、
前記第1のカレントミラー回路(M16,M18,M36〜M39,42)は、前記基準電流が所定値未満のときと所定値以上のときとで前記第2の電流を可変する電流可変回路(M38,M39,42)を有することにより、回路規模の増大を抑えて発光ダイオードの発光輝度を高精度に調整することができ、かつ、階調制御を行ったときの発光ダイオード駆動電流の立ち上がり及び立ち下がりの特性を改善できる。
前記発光ダイオード駆動回路において、
前記電流可変回路は、前記基準電流が所定値未満のとき前記第2の電流を増大させる構成とすることができる。
前記発光ダイオード駆動回路において、
前記電流可変回路(M38,M39,42)は、前記基準電流が所定値未満のときオンするスイッチ(42)と、前記第1のカレントミラー回路を構成するトランジスタ(M38,M39)からなる構成とすることができる。
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
本発明によれば、回路規模の増大を抑えて発光ダイオードの発光輝度を高精度に調整することができ、かつ、階調制御を行ったときの発光ダイオード駆動電流の立ち上がり及び立ち下がりの特性を改善できる。
以下、図面に基づいて本発明の実施形態について説明する。
<LEDアレイ駆動回路の構成>
図1は、本発明の発光ダイオード駆動回路を用いたLEDアレイ装置の一実施形態のブロック構成図を示す。このLEDアレイ装置は例えば48チャネル構成である。
同図中、シフトレジスタ20には1チャネルについて例えば6ビットの発光時間データが48チャネル分時系列で供給され、シフトレジスタ20で順次シフトされてラッチされたのち、パルス幅変調回路22に供給される。パルス幅変調回路22は、チャネル毎に発光時間データで指示されるパルス幅の発光パルスを生成し、48チャネル分の発光パルスをLEDアレイ駆動回路26に供給する。
シフトレジスタ24には1チャネルについて例えば6ビットの発光輝度データが48チャネル分時系列で供給され、シフトレジスタ24で順次シフトされてラッチされたのち、LEDアレイ駆動回路26に供給される。LEDアレイ駆動回路26は、チャネル毎に発光輝度データをデコードしてn系統の階調制御用のスイッチ制御信号を生成し、チャネル毎に発光パルスでオンさせるMOSトランジスタを上記n系統の階調制御用のスイッチ制御信号によって決定する。LEDアレイ駆動回路26はLEDアレイ28を構成する48チャネルのLEDをチャネル単位に駆動する。
<発光ダイオード駆動回路の構成>
図2は、本発明の発光ダイオード駆動回路の一実施形態の回路構成図を示す。この駆動回路は半導体集積回路化されている。
同図中、演算増幅器30の反転入力端子にはレギュレータ31より基準電圧Vrefが印加されている。演算増幅器30の出力端子はpチャネルMOSトランジスタM11,M12それぞれのゲートに接続されている。MOSトランジスタM11,M12それぞれのソースは抵抗R11,R12それぞれを介して電源Vdd1に接続されてカレントミラー回路を構成している。MOSトランジスタM11,M12それぞれのドレインはpチャネルMOSトランジスタM13,M14それぞれのソースに接続されている。
MOSトランジスタM13,M14のゲートはMOSトランジスタM13のドレインに共通接続されてカレントミラー回路を構成しており、MOSトランジスタM13のドレインは演算増幅器30の非反転入力端子に接続されると共に、抵抗R13,R14,R15,R16それぞれの一端に接続されている。抵抗R13の他端は接地されている。
MOSトランジスタM11〜M14はカレントミラー回路がカスケード接続された構成とすることにより、MOSトランジスタM11,M12のドレイン電位が略同一となり、ゲート面積が同一の場合MOSトランジスタM13,M14のドレイン電流は略同一となる。
抵抗R14,R15,R16それぞれの他端にはnチャネルMOSトランジスタM31,M32,M33のドレインが接続され、MOSトランジスタM31,M32,M33のソースは接地されている。MOSトランジスタM31,M32,M33のゲートには端子32a,32b,32cから輝度調整用のスイッチ制御信号(第2の制御信号)が供給される。
なお、抵抗R13の他端及びMOSトランジスタM31〜M33のソースと接地点との間に順方向にダイオードを入れても同様の動作を行うことができる。このダイオードを設けることにより、0.4%/°Cの温度特性を持たせることができる。これにより、後述するLED45〜45mの電流補正を行うことができ、LED45〜45mの輝度の温度による変化を抑えることができる。
MOSトランジスタM14のドレインはnチャネルMOSトランジスタM15のゲートとドレインに接続されている。MOSトランジスタM15のゲートはnチャネルMOSトランジスタM16のゲートと接続されてカレントミラー回路を構成している。
MOSトランジスタM15,M16それぞれのソースはnチャネルMOSトランジスタM17,M18それぞれのドレインに接続されている。MOSトランジスタM17,M18のゲートはMOSトランジスタM15のゲートとドレインに共通接続されてカレントミラー回路を構成し、MOSトランジスタM17,M18のソースは抵抗R17,R18を介して接地されている。
MOSトランジスタM15〜M18はカレントミラー回路がカスケード接続された構成となっており、MOSトランジスタM15,M16のソース電位が略同一となり、ゲート面積が同一の場合MOSトランジスタM15,M16のドレイン電流は略同一となる。
上記の演算増幅器30,レギュレータ31,MOSトランジスタM11〜M15,M17及び抵抗R17は基準電流部33を構成している。演算増幅器30は、MOSトランジスタM13のドレイン電流が抵抗R13,R14,R15,R16を流れることにより生じるMOSトランジスタM13のドレイン電圧をレギュレータ31からの基準電圧Vrefと差動増幅して、両者が同一となるようにMOSトランジスタM11のドレイン電流を制御してMOSトランジスタM13のドレインに一定の基準電流Irefを流す。また、カレントミラー回路によってMOSトランジスタM16のドレインに基準電流Irefに比例した基準電流Iref1が流れる。
MOSトランジスタM16のドレインはpチャネルMOSトランジスタM22のドレインに接続されている。MOSトランジスタM22のソースはpチャネルMOSトランジスタM21のドレインに接続されている。MOSトランジスタM21のソースは抵抗R20を介して電源Vdd2に接続されている。
MOSトランジスタM21のゲートはMOSトランジスタM22のドレインに接続されると共に、アナログスイッチ等のスイッチ36,38,40それぞれを介してpチャネルMOSトランジスタM23,M25,M27のゲートに接続されている。スイッチ36,38,40がオンするとMOSトランジスタM23,M25,M27のゲート電位をMOSトランジスタM21のゲート電圧と同一にしてMOSトランジスタM23,M25,M27をオンし、スイッチ36,38,40がオフするとMOSトランジスタM23,M25,M27のゲート電位を電源電圧Vdd2としてMOSトランジスタM23,M25,M27をオフする。
MOSトランジスタM23,M25,M27それぞれのソースは抵抗R21,R22,R23それぞれを介して電源Vdd2に接続されており、MOSトランジスタM23,M25,M27はスイッチ36,38,40がオンのときにMOSトランジスタM21とカレントミラー回路を構成する。
MOSトランジスタM22のゲートはpチャネルMOSトランジスタM24,M26,M28のゲートに接続されている。MOSトランジスタM23,M25,M27それぞれのドレインはMOSトランジスタM24,M26,M28のソースに接続されており、MOSトランジスタM22,M24,M26,M28はカレントミラー回路を構成している。
MOSトランジスタM21〜M28はカレントミラー回路がカスケード接続された構成となることにより、MOSトランジスタM21,M23,M25,M27のドレイン電位が略同一となり、ゲート面積が同一の場合MOSトランジスタM22,M24,M26,M28のドレイン電流は略同一となる。ここでは、階調表現を行うために、例えばMOSトランジスタM21,M22のゲート面積に対して、MOSトランジスタM23,M24のゲート面積は6倍、MOSトランジスタM25,M26のゲート面積は3倍、MOSトランジスタM27,M28のゲート面積は2倍というように、ゲート面積をそれぞれ異ならせている。
MOSトランジスタM22,M24,M26,M28それぞれのゲートが共通接続された接続点Aは、抵抗R40を介してpチャネルMOSトランジスタM35のゲート及びドレインに接続されており、MOSトランジスタM35のソースは電源Vdd2に接続されている。
また、接続点AはnチャネルMOSトランジスタM36,M38のドレインに接続されている。MOSトランジスタM36,M38のソースはnチャネルMOSトランジスタM37,M39のドレインに接続され、MOSトランジスタM37,M39のソースは抵抗R41を介して接地されている。MOSトランジスタM36,M37のゲートはMOSトランジスタM16のゲートに接続され、MOSトランジスタM38,M39のゲートはスイッチ42を介してMOSトランジスタM16のゲートに接続されている。即ち、MOSトランジスタM36,M37はMOSトランジスタM16,M17と共にカレントミラー回路を構成し、MOSトランジスタM38,M39はスイッチ42がオンのときMOSトランジスタM16,M17と共にカレントミラー回路を構成する。
スイッチ42は端子43から輝度調整用のスイッチ制御信号(第1の制御信号)を供給されており、スイッチ42はスイッチ制御信号がローレベルのときオン(導通)し、ハイレベルのときオフする。なお、MOSトランジスタM15とM17のゲート面積,M16とM18のゲート面積,M36とM37のゲート面積,M38とM39のゲート面積の比は例えば2:2:1:1とされている。
スイッチ42がオフのとき、MOSトランジスタM36のドレイン電流である電流Ibが抵抗R40を流れ、スイッチ42がオンのとき、MOSトランジスタM36,M38のドレイン電流である電流Ibが抵抗R40を流れ、これによって、接続点A即ちMOSトランジスタM22,M24,M26,M28のソース電圧が決定される。
スイッチ36,38,40それぞれは端子37,39,41それぞれから供給されるn(ここではn=3)系統の階調制御用のスイッチ制御信号に応じてオン/オフを切り換える。なお、nは3に限らない。MOSトランジスタM24,M26,M28のドレインはLED45のアノードに接続され、LED45のカソードは接地されている。
ここで、スイッチ36,38,40がオフのときMOSトランジスタM23,M25,M27はオフしLED45に電流は流れない。スイッチ36がオンするとMOSトランジスタM23のドレイン電流がLED45に流れ、スイッチ36,38がオンするとMOSトランジスタM23,M25のドレイン電流の和がLED45に流れ、スイッチ36,38,40がオンするとMOSトランジスタM23,M25,M27のドレイン電流の和がLED45に流れ、LED45は流れる電流が大きくなるほど発光輝度が大となる。
上記のスイッチ36,38,40,MOSトランジスタM16,M18〜M28,抵抗R18〜R23が1チャネル分の電流出力部44を構成しており、m(例えばm=48)チャネル分の同一構成の電流出力部44〜44mが基準電流部33に接続されている。各チャネルの電流出力部44〜44mはそれぞれに接続されているLEDアレイ28のLED45〜45mを駆動する。
<レギュレータの構成>
図3は、レギュレータ31の詳細な回路構成図を示す。同図中、演算増幅器50の反転入力端子には基準電圧源51より基準電圧Vref1が印加されている。演算増幅器50の出力端子はpチャネルMOSトランジスタM40のゲートに接続されている。MOSトランジスタM40のソースは電源Vdd1に接続されている。MOSトランジスタM40のドレインは出力端子52に接続されると共に、直列接続された抵抗R31,R32,R33,R34を介して接地されている。
抵抗R32,R33の接続点即ち分圧点は演算増幅器50の非反転入力端子に接続されており、抵抗R32と並列にスイッチとしてのトランスミッションゲート53が接続され、抵抗R33と並列にスイッチとしてのトランスミッションゲート54が接続されている。
演算増幅器50は、MOSトランジスタM40のドレイン電流が抵抗R31〜R34を流れることにより生じる出力端子52の出力電圧を分圧点である抵抗R32,R33の接続点から取り出し、この分圧点の電圧を基準電圧源51よりの基準電圧Vref1と差動増幅して、両者が同一となるようにMOSトランジスタM40のドレイン電流を制御している。
端子55には輝度調整用のスイッチ制御信号(第1の制御信号)が供給され、縦続接続されたインバータ56,57で反転される。インバータ56の出力する反転スイッチ制御信号はトランスミッションゲート53の制御端子に供給され、インバータ57の出力する非反転スイッチ制御信号はトランスミッションゲート54の制御端子に供給される。
トランスミッションゲート53,54それぞれは制御端子にローレベルのスイッチ制御信号を供給されるとオフ(遮断)し、ハイレベルのスイッチ制御信号を供給されるとオン(導通)する。トランスミッションゲート53はオンすると抵抗R32の両端間を短絡し、オフすると抵抗R32の両端間を開放する。トランスミッションゲート54はオンすると抵抗R33の両端間を短絡し、オフすると抵抗R33の両端間を開放する。
<発光ダイオードの輝度調整>
ここで、図2に示す抵抗R13,R14,R15,R16それぞれの抵抗値の比は、例えば1:2:4:8とされている。端子32a〜32cからのスイッチ制御信号が総てローレベルのときMOSトランジスタM31〜M33はオフしてMOSトランジスタM13のドレインは抵抗R13を介して接地される。
端子32aからのスイッチ制御信号がハイレベルのときMOSトランジスタM31がオンしてMOSトランジスタM13のドレインは抵抗R13と抵抗R14の並列接続を介して接地される。同様に、端子32bからのスイッチ制御信号がハイレベルのときMOSトランジスタM32がオンしてMOSトランジスタM13のドレインは抵抗R13と抵抗R15の並列接続を介して接地され、端子32cからのスイッチ制御信号がハイレベルのときMOSトランジスタM33がオンしてMOSトランジスタM13のドレインは抵抗R13と抵抗R16の並列接続を介して接地される。
また、端子32a,32bからのスイッチ制御信号がハイレベルのときMOSトランジスタM31,M32がオンしてMOSトランジスタM13のドレインは抵抗R13と抵抗R14とR15の並列接続を介して接地され、端子32b,32cからのスイッチ制御信号がハイレベルのときMOSトランジスタM32,M33がオンしてMOSトランジスタM13のドレインは抵抗R13と抵抗R15と抵抗R16の並列接続を介して接地され、端子32a,32cからのスイッチ制御信号がハイレベルのときMOSトランジスタM31,M33がオンしてMOSトランジスタM13のドレインは抵抗R13と抵抗R14と抵抗R16の並列接続を介して接地され、端子32a,32b,32cからのスイッチ制御信号がハイレベルのときMOSトランジスタM31,M32,M33がオンしてMOSトランジスタM13のドレインは抵抗R13と抵抗R14と抵抗R15と抵抗R16の並列接続を介して接地される。
つまり、MOSトランジスタM13のドレイン抵抗を最大で抵抗R13とし、最小で(R13//R14//R15//R16)とすることができる。なお、R13//R14//R15//R16は抵抗R13,R14,R15,R16の並列接続の合成抵抗を表す。
これによって、MOSトランジスタM13のドレインを流れる基準電流Irefの最小値Iref(min)が(2)式で表わされ、最大値Iref(max)が(3)式で表される。
Iref(min)=Vref/R13 …(2)
Iref(max)=Vref/(R13//R14//R15//R16)…(3)
本発明では、LED45の発光輝度が所望の値となるように、端子32a〜32cからのスイッチ制御信号によりMOSトランジスタM13のドレインに流れる基準電流Irefを調整する。
更に、図3に示す端子55のスイッチ制御信号がハイレベルのとき、出力端子52の出力電圧Vout(H)は(4)式で表される。また、端子55のスイッチ制御信号がローレベルのとき、出力端子52の出力電圧Vout(L)は(5)式で表される。
Vout(H)=Vref×(R31+R32+R34)/R34 …(4)
Vout(L)=Vref×(R31+R33+R34)/(R33+R34)
…(5)
このため、例えばR31=R32=R33=R34とすると、スイッチ制御信号がハイレベルのときのVout(H)は、スイッチ制御信号がローレベルのときのVout(L)の2倍となる。図3の出力電圧Vout(H),Vout(L)は、即ち図2における基準電圧Vrefであり、基準電圧Vrefが2倍になると、基準電流Irefは2倍となる。
図4に輝度調整による発光輝度データとLED45に流れる電流の関係を示す。同図中、実線L1はVout(L)でのIref(min)における発光輝度データとLED45に流れる電流の関係を示し、実線L2はVout(L)でのIref(max)における発光輝度データとLED45に流れる電流の関係を示す。
また、実線L3はVout(H)でのIref(min)における発光輝度データとLED45に流れる電流の関係を示し、実線L4はVout(H)でのIref(max)における発光輝度データとLED45に流れる電流の関係を示す。なお、Vout(L)でのIref(min)は例えば200μAであり、Vout(H)でのIref(max)は例えば1.32mAである。
従来は、LED18の発光輝度をより細かに調整しようとすると、MOSトランジスタM1と並列に設けるスイッチ及びMOSトランジスタの段数を10数段から数10段と増加させなければならなかったが、本発明ではMOSトランジスタM31,M32,M33と抵抗R14,R15,R16の簡単な構成で、輝度調整を行うことができる。更に、抵抗R31〜R34とトランスミッションゲート53,54の簡単な構成で、1ビットのスイッチ制御信号で基準電流Irefを切り替えて輝度調整を行うことができる。本実施形態では、スイッチ制御信号のビット数をNとすると2通りの輝度調整を行うことができる。
ところで、基準電流Irefの可変幅を大きくすると、基準電流Iref1の可変幅も大きくなり、例えば基準電流Iref1の最大値は基準電流Iref1の最小値の3倍以上となる。
ここで、スイッチ36,38,40をオン/オフしてMOSトランジスタM24,M26,M28がオン/オフを切り替えるときMOSトランジスタM24,M26,M28のゲート・ソース間容量に電流が流れるため、MOSトランジスタM24,M26,M28を高速にスイッチングするためには電流Ibを大きくした方が良いが、電流Ibを常時大きくすると消費電流が大きくなる。
図5に、電流Ibを各種設定し、階調制御用のスイッチ36をオフからオン、その後、オフした場合にLED45に流れる電流の波形を示す。電流Ibが100μAと最小の場合は、実線J1に示すように電流の波形の立ち上がりが遅くなり、立ち下がりにオーバーシュートを生じている。また、電流Ibが150μAの場合は、破線J2に示すように立ち上がり及び立ち下がりにオーバーシュートを生じている。これに対し、電流Ibが300μAの場合は一点鎖線J3に示すように立ち上がり及び立ち下がりにオーバーシュートを生じていない。立ち上がりの遅れや立ち上がり及び立ち下がりにオーバーシュートが生じるのは、電流Ibが過少であると、スイッチ36のオン/オフ時に接続点Aの電位が変動するためである。
本実施形態では、基準電流Iref1及び電流Ibが小さくなる輝度調整用のスイッチ制御信号(第1の制御信号)のローレベル時に、この輝度調整用のスイッチ制御信号(第1の制御信号)によってスイッチ42をオンすることで、MOSトランジスタM36と並列にMOSトランジスタM38をオンして電流Ibを増大させて、立ち上がりの遅れや立ち上がり及び立ち下がりのオーバーシュートの発生を抑制して立ち上がり及び立ち下がりの特性を改善している。
本発明の発光ダイオード駆動回路を用いたLEDアレイ装置の一実施形態のブロック構成図である。 本発明の発光ダイオード駆動回路の一実施形態の回路構成図である。 レギュレータの詳細な回路構成図である。 輝度調整による発光輝度データとLEDに流れる電流の関係を示す図である。 電流Ibを可変しスイッチをオフ/オンした際にLEDに流れる電流の波形を示す図である。 従来の発光ダイオード駆動回路の一例の回路構成図である。
符号の説明
30,50 演算増幅器
31 レギュレータ
33 基準電流部
36,38,40 スイッチ
44〜44m 電流出力部
45〜45m LED
53,54 トランスミッションゲート
56,57 インバータ
M11〜M40 MOSトランジスタ
R11〜R41 抵抗
Vdd1,Vdd2 電源

Claims (3)

  1. 基準電流を異なる値に切り替えて生成する基準電流部と、複数系統のスイッチをオン/オフ制御して前記基準電流に比例した複数系統の駆動電流を生成し発光ダイオードに供給する電流出力部からなる発光ダイオード駆動回路であって、
    前記電流出力部は、
    前記基準電流部の一部と共に構成され前記基準電流に基づく第1、第2の電流を生成する第1のカレントミラー回路と、
    前記複数系統のスイッチのうちオンとなったスイッチに対応してゲートに前記第1の電流を供給されて前記第1の電流に比例した電流を流す複数系統の上段トランジスタと、前記複数系統の上段トランジスタにカスケード接続されると共にゲートに前記第2の電流に基づく電圧を印加されており前記発光ダイオードに電流を供給する複数系統の下段トランジスタとからなる第2のカレントミラー回路とを有し、
    前記第1のカレントミラー回路は、前記基準電流が所定値未満のときと所定値以上のときとで前記第2の電流を可変する電流可変回路を有する
    ことを特徴とする発光ダイオード駆動回路。
  2. 請求項1記載の発光ダイオード駆動回路において、
    前記電流可変回路は、前記基準電流が所定値未満のとき前記第2の電流を増大させることを特徴とする発光ダイオード駆動回路。
  3. 請求項2記載の発光ダイオード駆動回路において、
    前記電流可変回路は、前記基準電流が所定値未満のときオンするスイッチと、前記第1のカレントミラー回路を構成するトランジスタからなることを特徴とする発光ダイオード駆動回路。
JP2007057590A 2007-03-07 2007-03-07 発光ダイオード駆動回路 Active JP4983319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007057590A JP4983319B2 (ja) 2007-03-07 2007-03-07 発光ダイオード駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007057590A JP4983319B2 (ja) 2007-03-07 2007-03-07 発光ダイオード駆動回路

Publications (2)

Publication Number Publication Date
JP2008218909A JP2008218909A (ja) 2008-09-18
JP4983319B2 true JP4983319B2 (ja) 2012-07-25

Family

ID=39838552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007057590A Active JP4983319B2 (ja) 2007-03-07 2007-03-07 発光ダイオード駆動回路

Country Status (1)

Country Link
JP (1) JP4983319B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3296882B2 (ja) * 1993-05-26 2002-07-02 株式会社リコー 輝度制御回路装置
JP2005116616A (ja) * 2003-10-03 2005-04-28 Toshiba Corp Led駆動回路及びled駆動システム
JP2005122033A (ja) * 2003-10-20 2005-05-12 Seiko Epson Corp 電流生成回路、電気光学装置及び電子機器
JP4826056B2 (ja) * 2003-11-25 2011-11-30 セイコーエプソン株式会社 電流生成回路、電気光学装置及び電子機器
JP2005191036A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路
JP4614713B2 (ja) * 2004-08-13 2011-01-19 三洋電機株式会社 Led制御回路
JP4536526B2 (ja) * 2005-01-14 2010-09-01 株式会社沖データ 駆動装置並びにこれを用いたledヘッド及び画像形成装置
JP4848689B2 (ja) * 2005-07-11 2011-12-28 セイコーエプソン株式会社 半導体集積回路

Also Published As

Publication number Publication date
JP2008218909A (ja) 2008-09-18

Similar Documents

Publication Publication Date Title
JP5233136B2 (ja) 定電流回路及び定電流回路を使用した発光ダイオード駆動装置
JP3315652B2 (ja) 電流出力回路
JP5168910B2 (ja) 定電流回路及び定電流回路を使用した発光ダイオード駆動装置
US8471633B2 (en) Differential amplifier and data driver
US7436248B2 (en) Circuit for generating identical output currents
JP5032893B2 (ja) 昇圧回路
US20200127564A1 (en) Current Regulator
JP3832943B2 (ja) 定電流源回路とそれを用いたディジタル/アナログ変換回路
JP2009087293A (ja) 安定化電源回路
JP4477381B2 (ja) レーザダイオード駆動回路
JP4118562B2 (ja) 低電圧カレントミラー回路
JP2008004706A (ja) 発光ダイオード駆動回路
JP2007317933A (ja) 発光ダイオード駆動回路
JP6514946B2 (ja) 電流ドライバ回路
JP4116003B2 (ja) 電流駆動回路
JP4792933B2 (ja) 電流制御回路およびled駆動用半導体集積回路
JP4983319B2 (ja) 発光ダイオード駆動回路
JP2008218910A (ja) 発光ダイオード駆動回路
JP2008218911A (ja) 発光ダイオード駆動回路
JP2008004705A (ja) 発光ダイオード駆動回路
JP5040185B2 (ja) 発光ダイオード駆動回路
JP2010074379A (ja) ドライバ回路、及び電子回路装置
JP2007213027A (ja) 電流駆動回路
JP2009294632A (ja) ディスプレイ・パネル・ドライバー
JP2008016732A (ja) 発光ダイオード駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Ref document number: 4983319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250