JP2007213027A - 電流駆動回路 - Google Patents

Abstract

【課題】電流駆動回路の使用個数を容易に変更することができるようにする。
【解決手段】カレントミラー回路１２は、基準電流入力端子１１を介して入力された基準電流Ｉｒｅｆｉを受け、内部電流Ｉｒｅｆａを生成する。カレントミラー回路１３は、内部電流Ｉｒｅｆａを受け、内部基準電流Ｉｒｅｆｂを生成するとともに、基準電流Ｉｒｅｆｉに電流値が等しい出力基準電流を生成する。出力基準電流Ｉｒｅｆｏは、基準電流出力端子１４を介して外部へ出力される。出力電流生成部１５は、内部基準電流Ｉｒｅｆｂを受け、基準電流Ｉｒｅｆｉに応じた電流値を有する出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎを生成する。出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎは、出力電流出力端子１６−１〜１６−ｎを介して外部へ供給される。
【選択図】図１

Description

この発明は、基準電流に応じた複数の出力電流を出力する電流駆動回路に関する。

定電流駆動が必要な負荷として、多数の発光ダイオードを配列して形成されたＬＥＤディスプレイパネル（ＬＥＤ：Light Emitting Diode）や、有機化合物のエレクトロルミネッセンス現象を利用する多数の有機ＥＬ素子（ＥＬ：electro luminescence）を配列して形成された有機ＥＬディスプレイパネル等が知られている。これらのディスプレイパネルには多数のＬＥＤや有機ＥＬが発光素子として使用されており、ディスプレイ面積が大きい。そのため、ディスプレイパネルを駆動させるための電流駆動装置を１個の駆動回路（ＩＣ）で構成することができない。そこで、一般に、１つのディスプレイパネルに対して複数の電流駆動回路を使用し、電流駆動回路の各々にディスプレイパネルの駆動を分担させている。

図１３は、従来の電流駆動装置の一例を示す。この電流駆動装置は、２個の電流駆動回路９０と、基準電流供給回路９１とから構成される。電流駆動回路９０は、基準電流入力端子９０１と、バイアス電圧生成トランジスタ９０２と、ｎ個（ｎは自然数）の駆動トランジスタ９０３−１〜９０３−ｎと、ｎ個の出力電流出力端子９０４−１〜９０４−ｎとを備える。電流駆動回路９０は、与えられた基準電流Ｉｒｅｆに応じた電流値を有するｎ個の出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎを出力する。基準電流供給回路９１は、ＰＭＯＳトランジスタ９１１，９１２−１，９１２−２を備える。基準電流供給回路９１は、電流駆動回路９０の各々に基準電流Ｉｒｅｆを供給する。図１３では、電流駆動回路９０の使用個数が２個であるので、２個の基準電流が供給されるように基準電流供給回路９１が構成されている。
特開２００２−２０２８２３号公報 特開２００３−２８８０４５号公報

しかしながら、従来では、電流駆動回路は、予め定められた個数しか使用することができない。すなわち、電流駆動回路の各々に基準電流を供給しなければならないので、電流駆動回路の使用個数は、基準電流の供給数よりも多くすることができない。このように、基準電流供給回路の構成によって電流駆動回路の使用個数が制限されてしまうので、電流駆動回路の使用個数を自由に変更することができなかった。

この発明の１つの局面に従うと、電流駆動回路は、第１の基準電流が与えられる基準電流入力端子と、上記基準電流入力端子に与えられた第１の基準電流を入力端に受け、該第１の基準電流に応じた第１の内部電流を出力端から出力するカレントミラー回路と、上記カレントミラー回路からの第１の内部電流を受け、該第１の内部電流に応じたバイアス電圧を生成するバイアス電圧生成部と、上記バイアス電圧生成部によって生成されたバイアス電圧を受け、該バイアス電圧に応じた第２の基準電流を生成する出力基準電流生成部と、上記出力基準電流生成部によって生成された第２の基準電流を外部へ出力するための基準電流出力端子と、上記バイアス電圧生成部によって生成されたバイアス電圧をゲートに受け、該バイアス電圧に応じた第２の内部電流を生成する内部電流生成トランジスタと、上記内部電流生成トランジスタによって生成された第２の内部電流と受け、該第２の内部電流に応じたｎ個の出力電流を生成する出力電流生成部とを備える。

このように構成することにより、電流駆動回路を連鎖的に接続して駆動させることができるので、基準電流の供給数を変更することなく、電流駆動回路の接続個数を容易に変更することができる。

好ましくは、上記電流駆動回路は、基準電圧ノードと、演算増幅器と、調整用トランジスタとをさらに備え、上記基準電圧ノードは、基準電圧を受け、上記演算増幅器の非反転入力端子は、上記基準電圧ノードに接続され、上記演算増幅器の反転入力端子は、上記調整用トランジスタのソースに接続され、上記調整用トランジスタのソースは、上記基準電流入力端子に接続され、上記調整用トランジスタのドレインは、上記カレントミラー回路の入力端に接続され、上記調整用トランジスタのゲートは、上記演算増幅器の出力を受ける。

上記電流駆動回路では、基準電流供給回路を外部に別途設けることなく、電流駆動回路を連鎖的に接続することができる。

好ましくは、上記バイアス電圧生成部は、上記第１の内部電流から上記バイアス電圧への電流／電圧変換係数が変更可能なものであり、上記出力基準電流生成部は、上記バイアス電圧から上記第２の基準電流への電圧／電流変換係数が変更可能なものである。

上記電流駆動回路では、電流／電圧変換係数を調整することによって、出力電流生成部において生成される各出力電流の電流値を制御することができる。また、電圧／電流変換係数を調整することによって、次段の電流駆動回路に適切な電流値を有する基準電流を供給することができる。

好ましくは、上記出力電流生成部は、ゲート電圧生成部と、ゲート線と、ｎ個の駆動トランジスタとを含み、上記ゲート電圧生成部は、上記第２の内部電流を受け、該第２の内部電流に応じたゲート電圧を生成し、上記ゲート線の一方端は、上記ゲート電圧生成部によって生成されたゲート電圧を受け、上記ゲート線の他方端は、上記ｎ個の駆動トランジスタのうちいずれか１つのゲートに接続され、上記ｎ個の駆動トランジスタの各々のゲートは、上記ゲート線に接続され、上記ｎ個の駆動トランジスタの各々は、自己のゲートに与えられた電圧に応じた出力電流を出力し、上記バイアス電圧生成部の電流／電圧変換係数は、上記第１の基準電流の電流値が予め定められた値であるときに上記ｎ個の駆動トランジスタのうち第１の駆動トランジスタによって出力される第１の出力電流の電流値が所望値になるように、設定され、上記出力基準電流生成部の電圧／電流変換係数は、上記ｎ個の駆動トランジスタのうち第２の駆動トランジスタによって出力される第２の出力電流の電流値に対する上記第２の基準電流の電流値の比率が上記第１の出力電流の電流値に対する上記第１の基準電流の電流値の比率とほぼ等しくなるように、設定され、上記第２の駆動トランジスタのゲートと上記ゲート線との接続点は、上記第１の駆動トランジスタのゲートと上記ゲート線との接続点よりも上記ゲート線の他方端に近い。

このように構成することにより、隣接する電流駆動回路間における出力電流の電流値のばらつきを抑制することができる。これにより、電流駆動回路間において出力電流の電流値の変化を連続的にすることができ、ディスプレイパネルの輝度ばらつきを目立たなくすることができる。

好ましくは、上記電流駆動回路は、上記バイアス電圧生成部の電流／電圧変換係数および上記出力基準電流生成部の電圧／電流変換係数を調整する制御部をさらに備える。

好ましくは、上記電流駆動回路は、上記第１の出力電流の電流値が上記所望値であり且つ上記第２の出力電流の電流値に対する上記第２の基準電流の電流値の比率が上記第１の出力電流の電流値に対する上記第１の基準電流の電流値の比率とほぼ等しい場合における、上記バイアス電圧生成部の電流／電圧変換係数および上記出力基準電流生成部の電圧／電流変換係数についての情報を記憶する記憶部をさらに備え、上記制御部は、上記記憶部に記憶された情報に基づいて、上記バイアス電圧生成部の電流／電圧変換係数および上記出力基準電流生成部の電圧／電流変換係数を調整する。

上記電流駆動回路では、電流駆動回路を駆動するたびに制御信号を設定する必要がなくなる。

以上のように、電流駆動回路を連鎖的に接続して駆動させることができるので、基準電流の供給数に関わらず、電流駆動回路の使用個数を容易に変更することができる。

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（第１の実施形態）
＜構成＞
図１は、この発明の第１の実施形態による電流駆動回路１の全体構成を示す。この装置１は、基準電流入力端子１１と、カレントミラー回路１２，１３と、基準電流出力端子１４と、出力電流生成部１５と、ｎ個（ｎは自然数）の出力電流出力端子１６−１〜１６−ｎとを備える。この装置１は、基準電流Ｉｒｅｆｉに応じた出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎを生成するとともに、基準電流Ｉｒｅｆｉに応じた出力基準電流Ｉｒｅｆｏを生成する。

カレントミラー回路１２は、基準電流入力端子１１を介して外部から入力された基準電流（第１の基準電流）Ｉｒｅｆｉを受け、基準電流Ｉｒｅｆｉの電流値に応じた電流値を有する内部電流（第１の内部電流）Ｉｒｅｆａを出力する。

また、カレントミラー回路１２は、基準電流Ｉｒｅｆｉの電流値に応じたゲート電圧を生成するＰＭＯＳトランジスタ１０１と、ＰＭＯＳトランジスタ１０１によって生成されたゲート電圧をゲートに受けるＰＭＯＳトランジスタ１０２とを含む。

カレントミラー回路１３は、カレントミラー回路１２からの内部電流Ｉｒｅｆａを受け、内部基準電流（第２の内部電流）Ｉｒｅｆｂを出力するとともに、出力基準電流（第２の基準電流）Ｉｒｅｆｏを出力する。出力基準電流Ｉｒｅｆｏは、基準電流出力端子１４を介して外部へ出力される。内部基準電流Ｉｒｅｆｂ，出力基準電流Ｉｒｅｆｏの各々の電流値は、基準電流Ｉｒｅｆｉの電流値に応じた値である。

また、カレントミラー回路１３は、バイアス電圧生成トランジスタ（バイアス電圧生成部）１０３と、出力基準電流生成トランジスタ（出力基準電流生成部）１０４と、内部電流生成トランジスタ１０５とを含む。バイアス電圧生成トランジスタ１０３は、内部電流Ｉｒｅｆａの電流値に応じた電圧値を有するバイアス電圧を生成する。出力基準電流生成トランジスタ１０４は、バイアス電圧生成トランジスタ１０３によって生成されたバイアス電圧をゲートに受け、バイアス電圧の電圧値に応じた電流値を有する出力基準電流Ｉｒｅｆｏを出力する。内部電流生成トランジスタ１０５は、バイアス電圧生成トランジスタ１０３によって生成されたバイアス電圧をゲートに受け、バイアス電圧の電圧値に応じた電流値を有する内部基準電流Ｉｒｅｆｂを出力する。

出力電流生成部１５は、カレントミラー回路１３からの内部基準電流Ｉｒｅｆｂを受け、ｎ個の出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎを出力する。ｎ個の出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎは、ｎ個の出力電流出力端子１６−１〜１６−ｎを介して外部へ出力される。ｎ個の出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎの各々の電流値は、基準電流Ｉｒｅｆｉの電流値に応じた値である。

また、出力電流生成部１５は、カレントミラー回路を構成するＰＭＯＳトランジスタ１１１，１１２と、ゲート電圧生成トランジスタ１１３と、ゲート線１１４と、ｎ個の駆動トランジスタ１１４−１〜１１４−ｎとを含む。ＰＭＯＳトランジスタ１１１は、内部基準電流Ｉｒｅｆｂを受け、内部基準電流Ｉｒｅｆｂの電流値に応じた電圧値を有するゲート電圧を生成し、ＰＭＯＳトランジスタ１１２は、ＰＭＯＳトランジスタ１１１によって生成されたゲート電圧の電圧値に応じた電流値を有する電流を出力する。ゲート電圧生成トランジスタ１１３は、ＰＭＯＳトランジスタ１１２からの電流を受け、内部基準電流Ｉｒｅｆｂの電流値に応じた電圧値を有するゲート電圧を生成する。ゲート線１１４の一方端は、ゲート電圧生成トランジスタ１１３のゲートに接続され、ゲート線１１４の他方端は、駆動トランジスタ１１４−ｎのゲートに接続される。ｎ個の駆動トランジスタ１１４−１〜１１４−ｎの各々のゲートは、ゲート線１１４に接続され、ｎ個の駆動トランジスタ１１４−１〜１１４−ｎの各々は、自己のゲートに受けた電圧に応じた電流値を有する出力電流を出力する。これにより、ｎ個の出力電流が出力される。

＜接続例＞
図２は、図１に示した電流駆動回路１を連鎖的に接続して構成された大型電流駆動装置を示す。なお、図中、符号「１Ａ」は、１段目の電流駆動回路１を示し、符号「１Ｂ」は２段目の電流駆動回路１を示し、符号「１Ｃ」は３段目の電流駆動回路１を示す。また、電流駆動回路１Ａの基準電流入力端子１１は、基準電流Ｉｒｅｆを供給する定電流源ＲＥＦ１に接続される。電流駆動回路１Ｂの基準電流入力端子１１は、前段の電流駆動回路１Ａの基準電流出力端子１４に接続され、電流駆動回路１Ｃの基準電流入力端子１１は、前段の電流駆動回路１Ｂの基準電流出力端子１４に接続される。

なお、ここでは、出力基準電流生成トランジスタ１０４は、基準電流入力端子１４に与えられた基準電流に電流値が等しい（または、ほぼ等しい）出力基準電流を生成するものとする。

電流駆動回路１Ａでは、基準電流入力端子１１に流れる基準電流Ｉｒｅｆに応じた出力電流ＩｏｕｔＡ−１〜ＩｏｕｔＡ−ｎが出力電流出力端子１６−１〜１６−ｎを介して外部へ出力される。また、基準電流Ｉｒｅｆに電流値が等しい出力基準電流ＩｒｅｆｏＡが基準電流出力端子１４を介して電流駆動回路１Ｂの基準電流入力端子１１へ供給される。

電流駆動回路１Ｂでは、基準電流入力端子１１に流れる出力基準電流ＩｒｅｆｏＡに応じた出力電流ＩｏｕｔＢ−１〜ＩｏｕｔＢ−ｎが出力電流出力端子１６−１〜１６−ｎを介して外部へ出力される。また、出力基準電流ＩｒｅｆｏＡに電流値が等しい出力基準電流ＩｒｅｆｏＢが基準電流出力端子１４を介して電流駆動回路１Ｃの基準電流入力端子１１へ供給される。

電流駆動回路１Ｃでは、基準電流入力端子１１に流れる出力基準電流ＩｒｅｆｏＢに応じた出力電流ＩｏｕｔＣ−１〜ＩｏｕｔＣ−ｎが出力電流出力端子１６−１〜１６−ｎを介して外部へ出力される。

ここで、出力基準電流ＩｒｅｆｏＡ，ＩｒｅｆｏＢの各々の電流値は、基準電流Ｉｒｅｆの電流値に等しい（または、ほぼ等しい）。すなわち、電流駆動回路１Ａ，１Ｂ，１Ｃに同一の基準電流（または、ほぼ等しい基準電流）が与えられたことになる。

＜効果＞
以上のように、電流駆動回路を連鎖的に接続して駆動させることができるので、基準電流の供給数を変更することなく、電流駆動回路の接続個数を容易に変更することができる。

（第２の実施形態）
＜構成＞
図３は、この発明の第２の実施形態による電流駆動回路２の全体構成を示す。この回路２は、図１に示した電流駆動回路１に加えて、基準電圧ノード２１と、演算増幅器２２と、調整用トランジスタ２３と、スイッチング素子２４とを備える。

基準電圧ノード２１は、基準電圧Ｖｒｅｆを受ける。演算増幅器２２の非反転入力端子は、基準電圧ノード２１に接続され、演算増幅器２２の出力端子は、調整用トランジスタ２３のゲートに接続され、演算増幅器２２の反転入力端子は、調整用トランジスタ２３のソースに接続される。また、演算増幅器２２は、動作状態（駆動状態，停止状態）を切換可能である。調整用トランジスタ２３は、基準電流入力端子１１とＰＭＯＳトランジスタ１０１のドレインとの間に接続される。スイッチング素子２４は、ＯＮ状態，ＯＦＦ状態を切換可能であり、電源ノードと調整用トランジスタ２３のゲートとの間に接続される。

さらに、この電流駆動回路２は、２つの動作モード（基準電流生成モード，基準電流入力モード）を有する。

基準電流生成モードでは、演算増幅器２２は駆動状態になり、スイッチング素子２４はＯＦＦ状態になる。ここで、基準電流入力端子１１が抵抗素子（図示せず）を介して接地ノードに接続されると、基準電圧ノード２１に与えられた基準電圧Ｖｒｅｆの電圧値と抵抗素子の抵抗値によって定まる電流値を有する基準電流Ｉｒｅｆｉが、電源ノードからカレントミラー回路１２（ＰＭＯＳトランジスタ１０１），調整用トランジスタ２３，および基準電流入力端子１１を介して接地ノードへ流れる。また、カレントミラー回路１２のＰＭＯＳトランジスタ１０２には、ＰＭＯＳトランジスタ１０１に流れる基準電流Ｉｒｅｆｉに応じた電流値を有する内部電流Ｉｒｅｆａが流れる。これにより、図１に示した電流駆動回路と同様に、出力基準電流Ｉｒｅｆｏ，内部基準電流Ｉｒｅｆｂ，出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎの生成が行われる。

一方、基準電流入力モードでは、演算増幅器２２は停止状態になり、スイッチング素子２４はＯＮ状態になる。これにより、調整用トランジスタ２３は、ＯＮ状態のスイッチング素子と同等になる（すなわち、調整用トランジスタ２３は、導通状態になる。）。ここで、外部から基準電流入力端子１１に基準電流Ｉｒｅｆｉが与えられると、基準電流Ｉｒｅｆｉは、基準電圧ノード２１および演算増幅器２２による影響を受けることなく、カレントミラー回路１２（ＰＭＯＳトランジスタ１０１）に供給され、カレントミラー回路１２のＰＭＯＳトランジスタ１０２には、ＰＭＯＳトランジスタ１０１に流れる基準電流Ｉｒｅｆｉに応じた電流値を有する内部電流Ｉｒｅｆａが流れる。これにより、図１に示した電流駆動回路と同様に、出力基準電流Ｉｒｅｆｏ，内部基準電流Ｉｒｅｆｂ，出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎの生成が行われる。

＜接続例＞
図４は、図３に示した電流駆動回路２を連鎖的に接続して構成された大型電流駆動回路を示す。なお、図中、符号「２Ａ」は、１段目の電流駆動回路２を示し、符号「２Ｂ」は２段目の電流駆動回路２を示し、符号「２Ｃ」は３段目の電流駆動回路２を示す。また、電流駆動回路２Ａの基準電流入力端子１１は、抵抗素子ＲＲＥＦを介して接地電位に接続される。電流駆動回路２Ｂ，２Ｃは、図２に示した電流駆動回路１Ｂ，１Ｃと同様の接続状態になる。また、電流駆動回路２Ａの動作モードは、基準電流生成モードに設定され、電流駆動回路２Ｂ，２Ｃの動作モードは、基準電流入力モードに設定される。

電流駆動回路２Ａでは、演算増幅器２２が駆動状態でありスイッチング素子２４がＯＦＦ状態であるので、基準電流入力端子１１には、基準電圧ノード２１に与えられた基準電圧Ｖｒｅｆと抵抗素子ＲＲＥＦの抵抗値とで定められる電流値を有する基準電流Ｉｒｅｆが流れる。これにより、基準電流Ｉｒｅｆに応じた出力電流ＩｏｕｔＡ−１〜ＩｏｕｔＡ−ｎが出力電流出力端子１６−１〜１６−ｎを介して外部へ出力される。また、基準電流Ｉｒｅｆに電流値が等しい出力基準電流ＩｒｅｆｏＡが基準電流出力端子１４を介して電流駆動回路２Ａの基準電流入力端子１１へ供給される。

電流駆動回路２Ｂでは、図２に示した電流駆動回路１Ａと同様に、出力基準電流ＩｒｅｆｏＡに応じた出力電流ＩｏｕｔＢ−１〜ＩｏｕｔＢ−ｎが出力され、出力基準電流ＩｒｅｆｏＡに電圧値が等しい出力基準電流ＩｒｅｆｏＢが生成される。

電流駆動回路２Ｃでは、図２に示した電流駆動回路１Ｃと同様に、出力基準電流ＩｒｅｆｏＢに応じた出力電流ＩｏｕｔＣ−１〜ＩｏｕｔＣ−ｎが出力される。

このように、電流駆動回路２Ａにおいて生成された基準電流と同一（または、ほぼ同一）の基準電流が電流駆動回路２Ｂ，２Ｃの各々に与えられたことになる。

＜効果＞
以上のように、電流駆動回路に基準電流供給機能を備えることにより、基準電流供給回路を外部に別途設けることなく、電流駆動回路を連鎖的に接続することができる。

また、基準電流入力モードに設定された電流駆動装置では、演算増幅器が停止状態であるので、不要な電力消費を抑制することができる。

（第３の実施形態）
例えば、図２の場合、電流駆動回路１Ａ，１Ｂ，１Ｃの各々が製造上の特性ばらつき（電気的な特性ばらつき）を有していると、電流駆動回路１Ａ，１Ｂ，１Ｃの各々において生成される出力基準電流Ｉｒｅｆｏは、互いに異なる値になってしまう。内部電流Ｉｒｅｆａ，内部基準電流Ｉｒｅｆｂ等についても同様の現象が生じる。そのため、電流駆動回路の各々において出力電流の電流値の変化が連続的であっても、電流駆動回路の隣接箇所では、出力電流の電流値の変化が不連続になる場合がある。この場合、電流駆動回路の隣接箇所では、ディスプレイパネルの輝度ばらつきが目立ってしまう。また、内部基準電流Ｉｒｅｆｂの誤差が大きいと、出力電流Ｉｏｕｔ−１〜Ｉｏｕｔ−ｎの各々の電流値が所望の範囲内に収まらない場合がある。

＜構成＞
図５は、この発明の第３の実施形態による電流駆動回路３の全体構成を示す。この回路３は、図３に示したカレントミラー回路１３に代えて、カレントミラー回路３１を備える。カレントミラー回路３１は、図３に示したバイアス電圧生成トランジスタ１０３，出力基準電流生成トランジスタ１０４に代えて、バイアス電圧生成部３０１と、出力基準電流生成部３０２とを含む。その他の構成は、図３と同様である。

バイアス電圧生成部３０１は、カレントミラー回路１２からの内部電流Ｉｒｅｆａの電流値に応じた電圧値を有するバイアス電圧Ｖｂｉａｓを生成する。また、バイアス電圧生成部３０１において、内部電流Ｉｒｅｆａの電流値に対するバイアス電圧Ｖｂｉａｓの電圧値の大きさは、制御信号Ｓ３２による制御によって調整することができる。すなわち、バイアス電圧生成部３０１の電流／電圧変換係数は、変更可能である。

出力基準電流生成部３０２は、バイアス電圧生成部３０１によって生成されたバイアス電圧Ｖｂｉａｓの電圧値に応じた電流値を有する出力基準電流Ｉｒｅｆｏを生成する。また、出力基準電流生成部３０２において、バイアス電圧Ｖｂｉａｓの電圧値に対する出力基準電流Ｉｒｅｆｏの電流値の大きさは、制御信号Ｓ３３による制御によって調整することができる。すなわち、出力基準電流生成部３０２の電圧／電流変換係数は、変更可能である。

＜バイアス電圧生成部の構成例＞
図６は、バイアス電圧生成部３０１の内部構成を示す。バイアス電圧生成部３０１は、
Ｐ個（Ｐは自然数）の電圧生成トランジスタＴ３０１−１〜Ｔ３０１−Ｐと、Ｐ個の電圧生成トランジスタに対応するＰ個の選択トランジスタＴａ３０１−１〜Ｔａ３０１−Ｐと、Ｐ個の電圧生成トランジスタに対応するＰ個の選択トランジスタＴｂ３０１−１〜Ｔｂ３０１−Ｐとを含む。

電圧生成トランジスタＴ３０１−１のソースは、接地電位に接続され、ドレインは、カレントミラー回路１２の出力端（ＰＭＯＳトランジスタ１０２のドレイン）に接続される。選択トランジスタＴａ３０１−１のソースは、対応する電圧生成トランジスタＴ３０１−１のゲートに接続され、ドレインは、対応する電圧生成トランジスタＴ３０１−１のドレインに接続される。選択トランジスタＴｂ３０１−１のソースは、接地電位に接続され、ドレインは、対応する電圧生成トランジスタＴ３０１−１のゲートに接続される。なお、電圧生成トランジスタＴ３０１−２〜Ｔ３０１−Ｐの接続関係は、電圧生成トランジスタＴ３０１−１と同様であり、選択トランジスタＴａ３０１−２〜Ｔａ３０１−Ｐの接続関係は、選択トランジスタＴａ３０１−１と同様であり、選択トランジスタＴｂ３０１−２〜Ｔｂ３０１−Ｐの接続関係は、選択トランジスタＴｂ３０１−１と同様である。

制御信号Ｓ３２は、Ｐ個の選択トランジスタＴａ３０１−１〜Ｔａ３０１−Ｐに対応するＰ本の制御信号Ｓ３２ａ−１〜Ｓ３２ａ−Ｐと、Ｐ個の選択トランジスタＴｂ３０１−１〜Ｔｂ３０１−Ｐに対応するＰ本の制御信号Ｓ３２ｂ−１〜Ｓ３２ｂ−Ｐとから構成される。なお、制御信号Ｓ３２ｂ−１〜Ｓ３２ｂ−Ｐは、制御信号Ｓ３２ａ−１〜Ｓ３２ａ−Ｐの反転信号である。制御信号Ｓ３２ａ−１〜Ｓ３２ａ−Ｐは、対応する選択トランジスタＴａ３０１−１〜Ｔａ３０１−Ｐのゲートに供給され、制御信号Ｓ３２ｂ−１〜Ｓ３２ｂ−Ｐは、対応する選択トランジスタＴｂ３０１−１〜Ｔｂ３０１−Ｐのゲートに供給される。

バイアス電圧生成部３０１において、制御信号Ｓ３２ａ−１がハイレベルである場合、制御信号Ｓ３２ｂ−１はローレベルであるので、選択トランジスタＴａ３０１−１がＯＮ状態になり、選択トランジスタＴｂ３０１−１がＯＦＦ状態になる。これにより、電圧生成トランジスタＴ３０１−１には、内部電流Ｉｒｅｆａが流れ、電圧生成トランジスタＴ３０１−１のゲートには、内部電流Ｉｒｅｆａに応じたゲート電圧が発生する。一方、制御信号Ｓ３２ａ−１がローレベルである場合、制御信号Ｓ３２ｂ−１はハイレベルであるので、電圧生成トランジスタＴ３０１−１には、内部電流Ｉｒｅｆａが流れない。このように、内部電流Ｉｒｅｆａが流れる電圧生成トランジスタの個数を制御信号Ｓ３２によって調整することによって、バイアス電圧生成部３０１によって生成されるバイアス電圧Ｖｂｉａｓの電圧値を変更することができる。

＜出力基準電流生成部の構成例＞
図７は、出力基準電流生成部３０２の内部構成を示す。出力基準電流生成部３０２は、Ｑ個（Ｑは自然数）の電流生成トランジスタＴ３０２−１〜Ｔ３０２−Ｑと、Ｑ個の電流生成トランジスタに対応するＱ個の選択トランジスタＴａ３０２−１〜Ｔａ３０２−Ｑと、Ｑ個の電流生成トランジスタに対応するＱ個の選択トランジスタＴｂ３０２−１〜Ｔｂ３０２−Ｑとを含む。

電流生成トランジスタＴ３０２−１のソースは、接地電位に接続され、ドレインは、基準電流出力端子１４に接続される。選択トランジスタＴａ３０２−１のソースは、対応する電流生成トランジスタＴ３０２−１のゲートに接続され、ドレインは、バイアス電圧生成部３０１からのバイアス電圧Ｖｂｉａｓを受ける。選択トランジスタＴｂ３０２−１のソースは、接地電位に接続され、ドレインは、対応する電流生成トランジスタＴ３０２−１のゲートに接続される。なお、電流生成トランジスタＴ３０２−２〜Ｔ３０２−Ｑの接続関係は、電流生成トランジスタＴ３０２−１と同様であり、選択トランジスタＴａ３０２−２〜Ｔａ３０２−Ｑの接続関係は、選択トランジスタＴａ３０２−１と同様であり、選択トランジスタＴｂ３０２−２〜Ｔｂ３０２−Ｑの接続関係は、選択トランジスタＴｂ３０２−１と同様である。

制御信号Ｓ３３は、Ｑ個の選択トランジスタＴａ３０２−１〜Ｔａ３０２−Ｑに対応するＱ本の制御信号Ｓ３３ａ−１〜Ｓ３３ａ−Ｑと、Ｑ個の選択トランジスタＴｂ３０２−１〜Ｔｂ３０２−Ｐに対応するＱ本の制御信号Ｓ３３ｂ−１〜Ｓ３３ｂ−Ｐとから構成される。なお、制御信号Ｓ３３ｂ−１〜Ｓ３３ｂ−Ｑは、制御信号Ｓ３３ａ−１〜Ｓ３３ａ−Ｑの反転信号である。制御信号Ｓ３３ａ−１〜Ｓ３３ａ−Ｑは、対応する選択トランジスタＴａ３０２−１〜Ｔａ３０２−Ｑのゲートに供給され、制御信号Ｓ３３ｂ−１〜Ｓ３３ｂ−Ｑは、対応する選択トランジスタＴｂ３０２−１〜Ｔｂ３０２−Ｑのゲートに供給される。

出力基準電流生成部３０２において、制御信号Ｓ３３ａ−１がハイレベルである場合、制御信号Ｓ３３ｂ−１はローレベルであるので、選択トランジスタＴａ３０２−１がＯＮ状態になり、選択トランジスタＴｂ３０２−１がＯＦＦ状態になる。これにより、電流生成トランジスタＴ３０２−１のゲートには、バイアス電圧Ｖｂｉａｓが与えられ、電流生成トランジスタＴ３０２には、バイアス電圧Ｖｂｉａｓの電圧値に応じた電流値を有するドレイン電流が発生する。一方、制御信号Ｓ３３ａ−１がローレベルである場合、制御信号Ｓ３３ｂ−１はハイレベルであるので、電流生成トランジスタＴ３０２−１のゲートには、バイアス電圧Ｖｂｉａｓが与えられない。このように、バイアス電圧Ｖｂｉａｓを受ける電流生成トランジスタの個数を制御信号Ｓ３３によって調整することにより、出力基準電流生成部３０２によって生成される出力基準電流Ｉｒｅｆｏの電流値を変更することができる。

＜調整処理＞
次に、図８を参照しつつ、電流駆動回路３においてバイアス電圧生成部３０１の電流／電圧変換係数および出力基準電流生成部３０２の電流／電圧変換係数を調整する処理について説明する。図中、なお、符号「３Ａ」は、１段目の電流駆動回路３を示し、符号「３Ｂ」は２段目の電流駆動回路３を示し、符号「３Ｃ」は３段目の電流駆動回路３を示す。また、電流駆動回路３Ａ，３Ｂ，３Ｃの各々は、製造上の特性ばらつきを有しているものとする。すなわち、電流駆動回路３Ａ，３Ｂ，３Ｃの各々に同一の基準電流Ｉｒｅｆを供給しても、電流駆動回路３Ａ，３Ｂ，３Ｃの各々から出力される出力電流の電流値は、互いに同一にはならないものとする。また、出力基準電流ＩｒｅｆｏＡ，ＩｒｅｆｏＢの各々の電流値も、互いに同一にならないものとする。

まず、電流駆動装置３Ａ，３Ｂ，３Ｃの各々の基準電流入力端子１１は、抵抗素子ＲＲＥＦを介して接地ノードに接続される。また、電流駆動装置３Ａ，３Ｂ，３Ｃの各々の動作モードは、基準電流生成モードに設定される。

次に、電流駆動装置３Ａにおいて、出力電流Ｉｏｕｔ−１の電流値が予め定められた目標値になるように、バイアス電圧生成部３０１の電流／電圧変換係数が調整される。また、基準電流Ｉｒｅｆ，出力電流Ｉｏｕｔ−１，出力基準電流Ｉｒｅｆｏ，出力電流Ｉｏｕｔ−ｎの各々の電流値の関係が、
（Ｉｒｅｆｉ）／（Ｉｏｕｔ−１）＝（Ｉｒｅｆｏ）／（Ｉｏｕｔ−ｎ）・・・〔式Ａ〕
になるように、出力基準電流生成部３０２の電圧／電流変換係数が調整される。すなわち、出力基準電流Ｉｒｅｆｏの電流値が、
（Ｉｒｅｆｏ）＝（Ｉｏｕｔ−ｎ）・（Ｉｒｅｆｉ）／（Ｉｏｕｔ−１）
になるように、出力基準電流生成部３０２の電圧／電流変換係数が調整される。電流駆動装置３Ｂ，３Ｃにおいても、電流駆動回路３Ａと同様の調整がなされる。

ここで、上記調整処理について具体的に説明する。なお、電流駆動回路３Ａ，３Ｂ，３Ｃの各々に与えられる基準電流Ｉｒｅｆは、「１０．０μＡ」であるものとする。また、出力電流の目標値は「１．０μＡ」であるものとする。

図９Ａのように、調整処理が成される前では、同一の基準電流が供給されていても、出力電流ＩｏｕｔＡ−１，ＩｏｕｔＢ−１，ＩｏｕｔＣ−１の各々の電流値は、互いに同一にはならない。また、出力電流ＩｏｕｔＡ−１〜ＩｏｕｔＡ−ｎは、「１．１μＡ」から「１．２μＡ」へ連続的に変化しているが、出力電流ＩｏｕｔＢ−１〜ＩｏｕｔＢ−ｎ，出力電流ＩｏｕｔＣ−１〜ＩｏｕｔＣ−ｎの変化の様子は、出力電流ＩｏｕｔＡ−１〜ＩｏｕｔＡ−ｎの変化の様子と異なる。

一方、図９Ｂのように、調整処理が成された後では、出力電流ＩｏｕｔＡ−１，ＩｏｕｔＢ−１，ＩｏｕｔＣ−１の各々の電流値は、同一値（１．０μＡ）になる。すなわち、出力電流ＩｏｕｔＡ−１，ＩｏｕｔＢ−１，ＩｏｕｔＣ−１の各々と基準電流Ｉｒｅｆとの関係は、次のようになる。

（ＩｏｕｔＡ−１）／（Ｉｒｅｆ）＝（１．０）／（１０．０）
（ＩｏｕｔＢ−１）／（Ｉｒｅｆ）＝（１．０）／（１０．０）
（ＩｏｕｔＣ−１）／（Ｉｒｅｆ）＝（１．０）／（１０．０）
また、出力基準電流の電流値が調整され、出力基準電流ＩｒｅｆｏＡ，ＩｒｅｆｏＢの各々の電流値は、次のように設定される。

（ＩｒｅｆｏＡ）＝（ＩｏｕｔＡ−ｎ）・（１０．０）／（１．０）
（ＩｒｅｆｏＢ）＝（ＩｏｕｔＢ−ｎ）・（１０．０）／（１．０）
（ＩｒｅｆｏＣ）＝（ＩｏｕｔＣ−ｎ）・（１０．０）／（１．０）
このように、電流駆動回路３Ａ，３Ｂ，３Ｃの各々において、基準電流と出力電流との関係，出力電流と出力基準電流との関係が調整される。

＜電流駆動回路の接続例＞
図１０は、図８に示した電流駆動回路３Ａ，３Ｂ，３Ｃを連鎖的に接続して構成された大型電流駆動装置を示す。なお、電流駆動回路３Ａ，３Ｂ，３Ｃは、調整処理が成されており、電流駆動回路３Ａ，３Ｂ，３Ｃの各々の接続関係および動作モードは、図４に示した電流駆動回路２Ａ，２Ｂ，２Ｃと同様である。

出力基準電流ＩｒｅｆｏＡの電流値は、〔式１〕のようになり、出力基準電流ＩｒｅｆｏＢの電流値は、〔式２〕のようになる。

（ＩｒｅｆｏＡ）＝（ＩｏｕｔＡ−ｎ）・（１０．０）／（１．０）・・・〔式１〕
（ＩｒｅｆｏＢ）＝（ＩｏｕｔＢ−ｎ）・（１０．０）／（１．０）・・・〔式２〕
また、出力電流ＩｏｕｔＢ−１の電流値は、〔式３〕のようになり、出力電流ＩｏｕｔＣ−１の電流値は、〔式４〕のようになる。

（ＩｏｕｔＢ−１）＝（ＩｒｅｆｏＡ）・（１．０）／（１０．０）・・・〔式３〕
（ＩｏｕｔＣ−１）＝（ＩｒｅｆｏＢ）・（１．０）／（１０．０）・・・〔式４〕
ここで、〔式３〕に〔式１〕を代入すると、（ＩｏｕｔＢ−１）＝（ＩｏｕｔＡ−ｎ）になり、〔式４〕に〔式２〕を代入すると、（ＩｏｕｔＣ−１）＝（ＩｏｕｔＢ−ｎ）になる。

すなわち、出力電流ＩｏｕｔＡ−ｎの電流値は、出力電流ＩｏｕｔＢ−１の電流値と同一値になり、出力電流ＩｏｕｔＢ−ｎの電流値は、出力電流ＩｏｕｔＣ−１の電流値と同一値になる。よって、図１０に示した電流駆動回路３Ａ，３Ｂ，３Ｃの各々から出力される出力電流の電流値は、図１１のようになる。

＜効果＞
以上のように、バイアス電圧生成部における電流／電圧変換係数を調整することによって、出力電流の電流値を所望の範囲内に収めることができる。また、出力基準電流生成部における電圧／電流変換係数を調整することによって、後段の電流駆動回路に適切な電流値を有する基準電流を供給することができる。

また、隣接する電流駆動回路間における出力電流の電流値のばらつきを抑制することができる。すなわち、電流駆動回路間において出力電流の電流値の変化が不連続になることを抑制することができる。これにより、電流駆動回路間において出力電流の電流値の変化を連続的することができ、ディスプレイパネルの輝度ばらつきを目立たなくすることができる。

（その他の実施形態）
なお、図１２のように、電流駆動回路３が、制御部４０１をさらに備えていても構わない。制御部４０１は、出力電流Ｉｏｕｔ−１の電流値が所望値になるように、制御信号Ｓ３２ａ−１〜Ｓ３２ａ−ｎのうちハイレベルである制御信号の本数を増加または減少させる。また、制御部４０１は、〔式Ａ〕が成立するように、制御信号Ｓ３３ａ−１〜Ｓ３３ａ−ｎのうちハイレベルである制御信号の本数を増加または減少させる。

また、電流駆動回路３が、記憶部４０２をさらに備えていても良い。記憶部４０２は、出力電流Ｉｏｕｔ−１の電流値が所望値であり且つ〔式Ａ〕が成立する場合における制御信号Ｓ３２，Ｓ３３の出力状態についての情報を記憶する。制御部４０１は、記憶部４０２に記憶された情報に基づいて、制御信号Ｓ３２，Ｓ３３を出力する。このように構成すれば、電流駆動回路を駆動するたびに制御信号を設定する必要がなくなる。

さらに、記憶部４０２が、レーザトリミングによって切断可能な複数のヒューズによって構成されていても良い。このように構成すれば、製造・出荷時にレーザトリミングを実行して記憶部４０２の回路構成を変更することにより、出力電流Ｉｏｕｔ−１の電流値，出力基準電流Ｉｒｅｆｏの電流値が所望の値になるときの制御信号Ｓ３２，Ｓ３３の出力状態を記憶させることができる。

この発明による電流駆動回路は、有機ＥＬパネルなど電流駆動型の表示用ドライバ等として有用である。また複数の回路ブロックに分かれて、互いに電流値を合わせながら高精度に出力するプリンタドライバ等の用途にも応用できる。

この発明の第１の実施形態による電流駆動回路の構成を示す回路図である。 図１に示した電流駆動回路の接続例について説明するための図である。 この発明の第２の実施形態による電流駆動回路の構成を示す回路図である。 図３に示した電流駆動回路の接続例について説明するための図である。 この発明の第３の実施形態による電流駆動回路の構成を示す回路図である。 図５に示したバイアス電圧生成部の内部構成を示す回路図である。 図５に示した出力基準電流生成部の内部構成を示す回路図である。 図５に示した電流駆動回路に対する調整処理について説明するための図である。 （Ａ）調整処理が成される前の各電流駆動装置から出力される出力電流の電流値を示すグラフである。（Ｂ）調整処理が成された後の各電流駆動装置から出力される出力電流の電流値を示すグラフである。 図８に示した電流駆動回路の接続例について説明するための図である。 図１０に示した各電流駆動回路から出力される出力電流の電流値を示すグラフである。 図５に示した電流駆動回路の変形例を示す回路図である。 従来の電流駆動回路の構成を示す回路図である。

符号の説明

１，２，３ 電流駆動回路
１１ 基準電流入力端子
１２，１３，３１ カレントミラー回路
１４ 基準電流出力端子
１５ 出力電流生成部
１６−１〜１６−ｎ 出力端子
１０１，１０２ ＰＭＯＳトランジスタ
１０３ バイアス電圧生成トランジスタ
１０４ 出力基準電流生成トランジスタ
１０５ 内部電流生成トランジスタ
１１１，１１２ ＰＭＯＳトランジスタ
１１３ ゲート電圧生成トランジスタ
１１４−１〜１１４−ｎ 駆動トランジスタ
２１ 基準電源ノード
２２ 演算増幅部
２３ 調整用トランジスタ
２４ スイッチング素子
３０１ バイアス電圧生成部
３０２ 出力基準電流生成部
４１ 制御部
４２ 記憶部

Claims (12)

1. 第１の基準電流が与えられる基準電流入力端子と、
   前記基準電流入力端子に与えられた第１の基準電流を入力端に受け、該第１の基準電流に応じた第１の内部電流を出力端から出力するカレントミラー回路と、
   前記カレントミラー回路からの第１の内部電流を受け、該第１の内部電流に応じたバイアス電圧を生成するバイアス電圧生成部と、
   前記バイアス電圧生成部によって生成されたバイアス電圧を受け、該バイアス電圧に応じた第２の基準電流を生成する出力基準電流生成部と、
   前記出力基準電流生成部によって生成された第２の基準電流を外部へ出力するための基準電流出力端子と、
   前記バイアス電圧生成部によって生成されたバイアス電圧をゲートに受け、該バイアス電圧に応じた第２の内部電流を生成する内部電流生成トランジスタと、
   前記内部電流生成トランジスタによって生成された第２の内部電流と受け、該第２の内部電流に応じたｎ個の出力電流を生成する出力電流生成部とを備える
   ことを特徴とする電流駆動回路。
2. 請求項１において、
   前記バイアス電圧生成部は、ゲートとドレインとが互いに接続されたバイアス電圧生成トランジスタであり、
   前記出力基準電流生成部は、出力基準電流生成トランジスタであり、
   前記バイアス電圧生成トランジスタのドレインは、前記カレントミラー回路の出力端に接続され、前記バイアス電圧生成トランジスタのゲートは、前記内部電流生成トランジスタのゲートに接続され、
   前記出力基準電流生成トランジスタのドレインは、前記基準電流出力端子に接続され、前記出力基準電流生成トランジスタのゲートは、前記バイアス電圧生成トランジスタのゲートに接続される
   ことを特徴とする電流駆動回路。
3. 請求項１において、
   基準電圧ノードと、演算増幅器と、調整用トランジスタとをさらに備え、
   前記基準電圧ノードは、基準電圧を受け、
   前記演算増幅器の非反転入力端子は、前記基準電圧ノードに接続され、前記演算増幅器の反転入力端子は、前記調整用トランジスタのソースに接続され、
   前記調整用トランジスタのソースは、前記基準電流入力端子に接続され、前記調整用トランジスタのドレインは、前記カレントミラー回路の入力端に接続され、前記調整用トランジスタのゲートは、前記演算増幅器の出力を受ける
   ことを特徴とする電流駆動回路。
4. 請求項３において、
   電源ノードと前記調整用トランジスタのゲートとの間に接続され、第１のモードのときにはＯＮ状態になり、第２のモードのときにはＯＦＦ状態になるスイッチング素子をさらに備え、
   前記演算増幅器は、動作状態が切替可能であり、前記第１のモードのときには駆動状態になり、前記第２のモードのときには停止状態になる
   ことを特徴とする電流駆動回路。
5. 請求項１，３，４のいずれか１項において、
   前記バイアス電圧生成部は、前記第１の内部電流から前記バイアス電圧への電流／電圧変換係数が変更可能なものである
   ことを特徴とする電流駆動回路。
6. 請求項１，３，４のいずれか１項において、
   前記出力基準電流生成部は、前記バイアス電圧から前記第２の基準電流への電圧／電流変換係数が変更可能なものである
   ことを特徴とする電流駆動回路。
7. 請求項１，３，４のいずれか１項において、
   前記バイアス電圧生成部は、前記第１の内部電流から前記バイアス電圧への電流／電圧変換係数が変更可能なものであり、
   前記出力基準電流生成部は、前記バイアス電圧から前記第２の基準電流への電圧／電流変換係数が変更可能なものである
   ことを特徴とする電流駆動回路。
8. 請求項７において、
   前記出力電流生成部は、ゲート電圧生成部と、ゲート線と、ｎ個の駆動トランジスタとを含み、
   前記ゲート電圧生成部は、前記第２の内部電流を受け、該第２の内部電流に応じたゲート電圧を生成し、
   前記ゲート線の一方端は、前記ゲート電圧生成部によって生成されたゲート電圧を受け、前記ゲート線の他方端は、前記ｎ個の駆動トランジスタのうちいずれか１つのゲートに接続され、
   前記ｎ個の駆動トランジスタの各々のゲートは、前記ゲート線に接続され、前記ｎ個の駆動トランジスタの各々は、自己のゲートに与えられた電圧に応じた出力電流を出力し、
   前記バイアス電圧生成部の電流／電圧変換係数は、前記第１の基準電流の電流値が予め定められた値であるときに前記ｎ個の駆動トランジスタのうち第１の駆動トランジスタによって出力される第１の出力電流の電流値が所望値になるように、設定され、
   前記出力基準電流生成部の電圧／電流変換係数は、前記ｎ個の駆動トランジスタのうち第２の駆動トランジスタによって出力される第２の出力電流の電流値に対する前記第２の基準電流の電流値の比率が前記第１の出力電流の電流値に対する前記第１の基準電流の電流値の比率とほぼ等しくなるように、設定され、
   前記第２の駆動トランジスタのゲートと前記ゲート線との接続点は、前記第１の駆動トランジスタのゲートと前記ゲート線との接続点よりも前記ゲート線の他方端に近い
   ことを特徴とする電流駆動回路。
9. 請求項８において、
   前記第１の駆動トランジスタのゲートと前記ゲート線との接続点は、前記ゲート線の一方端または該一方端近傍に位置し、
   前記第２の駆動トランジスタのゲートと前記ゲート線との接続点は、前記ゲート線の他方端または該他方端近傍に位置する
   ことを特徴とする電流駆動回路。
10. 請求項８において、
    前記バイアス電圧生成部の電流／電圧変換係数および前記出力基準電流生成部の電圧／電流変換係数を調整する制御部をさらに備える
    ことを特徴とする電流駆動回路。
11. 請求項１０において、
    前記第１の出力電流の電流値が前記所望値であり且つ前記第２の出力電流の電流値に対する前記第２の基準電流の電流値の比率が前記第１の出力電流の電流値に対する前記第１の基準電流の電流値の比率とほぼ等しい場合における、前記バイアス電圧生成部の電流／電圧変換係数および前記出力基準電流生成部の電圧／電流変換係数についての情報を記憶する記憶部をさらに備え、
    前記制御部は、前記記憶部に記憶された情報に基づいて、前記バイアス電圧生成部の電流／電圧変換係数および前記出力基準電流生成部の電圧／電流変換係数を調整する
    ことを特徴とする電流駆動回路。
12. 請求項１１において、
    前記記憶部は、レーザトリミングによって切断可能な複数のヒューズによって構成されたものであり、該ヒューズの切断状態に応じて前記情報を記憶する
    ことを特徴とする電流駆動回路。

Images