CN111341252A - 像素电路 - Google Patents

Abstract

一种像素电路包含第一开关、第二开关、第三开关、第一电容器、脉冲宽度调变晶体管、脉冲振幅调变晶体管、第四开关、第二电容器以及发光单元。第一开关与第二开关在写入端点耦接。第二开关以及第一电容器与第三开关耦接。脉冲宽度调变晶体管与第一开关、第三开关及第一电容器耦接。脉冲振幅调变晶体管与第二开关、第三开关、第四开关、脉冲宽度调变晶体管以及发光单元耦接。第四开关耦接至第一电压端点以接收第一供应电压。第二电容器与第二开关、脉冲振幅调变晶体管以及发光单元耦接。发光单元耦接至第二电压端点以接收第二供应电压。

Description

像素电路

技术领域

本公开文件有关一种像素电路和显示设备，特别是关于一种包含脉冲宽度调变电路以及脉冲振幅调变电路的像素电路。

背景技术

发光二极管(LED)具有低功率消耗、和高反应速度等优点。而应用于驱动LED的脉冲宽度调变(Pulse Width Modulation,PWM)技术使得LED具有低色偏、可弹性调整驱动信号等特征。同时，配合脉冲振幅调变(Pulse Amplitude Modulation,PAM)技术可进一步控制流经发光二极管的驱动电流的大小，使得发光二极管操作以达所期望的亮度和/或色点。因此，如果更有效率地在LED驱动电路中结合PWM以及PAM技术是业界一重要课题。

发明内容

根据本申请的一实施例，本申请提供一种像素电路，其包含第一开关、第二开关、第三开关、第一电容器、脉冲宽度调变晶体管、脉冲振幅调变晶体管、第四开关、第二电容器以及发光单元。第二开关的第一端与第一开关的第一端在写入端点耦接。第三开关的第一端与第二开关的第二端耦接。第一电容器的第一端与第三开关的第二端耦接。脉冲宽度调变晶体管的第一端与第一开关的第二端点耦接，脉冲宽度调变晶体管的第二端与第三开关的第一端耦接，脉冲宽度调变晶体管的控制端与第一电容器的第一端耦接。脉冲振幅调变晶体管的控制端与第二开关的第二端耦接。第四开关的第一端与脉冲振幅调变晶体管的第一端耦接，第四开关的第二端耦接至第一电压端点以接收第一供应电压。第二电容器，第二电容器的第一端与脉冲振幅调变晶体管的第二端耦接，第二电容器的第二端与第二开关的第二端耦接。发光单元的第一端与第二电容器的第一端耦接，发光单元的第二端耦接至第二电压端点以接收第二供应电压。第一开关、第二开关、第三开关、第一电容器、脉冲宽度调变晶体管、脉冲振幅调变晶体管、第四开关、第二电容器用以协同操作而产生驱动发光单元的驱动电流。

根据本申请的另一实施例，本申请提供一种像素电路，其包含发光单元、脉冲振幅调变电路以及脉冲宽度调变电路。发光单元用于根据驱动电流发光。脉冲振幅调变电路与第一数据线以及发光单元耦接，脉冲振幅调变电路包含脉冲振幅调变晶体管，脉冲振幅调变晶体管的控制端耦接于第一节点。脉冲振幅调变电路用以根据自第一数据线接收的数据信号设置第一节点的电平，以使脉冲振幅调变晶体管导通以提供具有对应大小的驱动电流至发光单元。脉冲宽度调变电路与第一数据线、第二数据线耦接，脉冲宽度调变电路包含脉冲宽度调变晶体管，脉冲宽度调变晶体管的控制端耦接于第二节点。脉冲宽度调变电路用以根据自第一数据线接收的数据信号设置第二节点的电平，其中脉冲宽度调变电路还用以根据自第二数据线接收的线性变化电压调整第二节点的电平，并将一经调整第二节点的电平与默认值比较，再根据比较结果决定脉冲宽度调变晶体管的导通时间与驱动电流的脉冲宽度。

附图说明

为让本申请内容的上述和其他目的、特征、优点与实施例能更明显易懂，附图的说明如下：

图1为根据本申请一实施例所绘示的像素电路的示意图；

图2为根据本申请一实施例所绘示的多种数据信号和控制信号的波形示意图；

图3A为图1的像素电路于重置阶段的等效电路操作示意图；

图3B为图1的像素电路于PWM补偿与写入阶段的等效电路操作示意图；

图3C为图1的像素电路于电压保持阶段的等效电路操作示意图；

图3D为图1的像素电路于PAM补偿阶段的等效电路操作示意图；

图3E为图1的像素电路于PAM写入阶段的等效电路操作示意图；

图3F为图1的像素电路于电压保持阶段的等效电路操作示意图；

图3G为图1的像素电路于发光阶段的第一子阶段的等效电路操作示意图；

图3H为图1的像素电路于发光阶段的第二子阶段的等效电路操作示意图；

图4为根据本申请一实施例所绘示的像素电路的示意图；

图5为根据本申请一实施例所绘示的像素电路的示意图；

图6为根据本申请一实施例所绘示的多种数据信号和控制信号的波形示意图；

图7A为图5的像素电路于重置阶段的等效电路操作示意图；

图7B为图5的像素电路于PWM补偿与写入阶段的等效电路操作示意图；

图7C为图5的像素电路于电压保持阶段的等效电路操作示意图；

图7D为图5的像素电路于PAM补偿阶段的等效电路操作示意图；

图7E为图5的像素电路于PAM写入阶段的等效电路操作示意图；

图7F为图5的像素电路于电压保持阶段的等效电路操作示意图；

图7G为图5的像素电路于发光阶段的第一子阶段的等效电路操作示意图；以及

图7H为图5的像素电路于发光阶段的第二子阶段的等效电路操作示意图。

具体实施方式

以下将配合相关附图来说明本公开文件的实施例。在附图中，相同的附图标记表示相同或类似的组件或方法流程。

在说明书及权利要求书中使用了某些词汇来指称特定的组件。然而，所属技术领域中具有通常知识者应可理解，同样的组件可能会用不同的名词来称呼。说明书及权利要求书并不以名称的差异做为区分组件的方式，而是以组件在功能上的差异来做为区分的基准。在说明书及权利要求书所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一组件耦接于第二组件，则代表第一组件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二组件，或者通过其他组件或连接手段间接地电性或信号连接至该第二组件。

另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。

请参照图1。图1为根据本申请一实施例所绘示的像素电路100的示意图。如图1中所示的实施例，像素电路100包含开关M1～M6、电容器C1～C3，其中开关M1、M3、M5和电容器C1被包含在脉冲宽度调变电路(Pulse Width Modulation,PWM)110中，开关M2、M6和电容器C2被包含在脉冲振幅调变电路(Pulse Amplitude Modulation,PAM)120中。像素电路100还包含发光单元130，在一些实施例中，发光单元130包含发光二极管(LED)Dd，或是有机发光二极管(Organic Light-Emitting Diode，简称OLED)来实现，且发光单元130的第一端和第二端可以分别是阳极端和阴极端。需注意的是，在不同的实施例中，发光单元130可包含电容器C3或是不包含电容器C3。

在连接关系上，脉冲宽度调变电路110与数据线端Vdata、SW耦接，脉冲振幅调变电路120与数据线端Vdata、发光单元130、电容器C3以及开关M4耦接。具体来说，在一些实施例中，如图1所示，开关M1的第一端与数据线端Vdata耦接，开关M2的第一端与开关M1的第一端在数据线端Vdata的写入端点nw1耦接，开关M2的第二端与开关M3的第一端耦接在节点n1，开关M3的第二端与开关M5的控制端以及电容器C1的第一端耦接在节点n2，电容器C1的第二端与数据线端SW耦接，开关M5的第一端与开关M1的第二端耦接，开关M5的第二端与开关M3的第一端以及开关M2的第二端在节点n1耦接，开关M6的控制端耦接节点n1，开关M6的第一端与开关M4的第一端耦接，开关M6的第二端与电容器C2的第一端耦接在节点n3，电容器C2的第二端与开关M2的第二端以及开关M6的控制端耦接在节点n1，发光单元中所包含的发光二极管Dd与电容器C3并联，发光二极管Dd与电容器C3耦接于节点n3与供应电压端点VSS(在本文中亦指供应电压VSS)之间，开关M4的第二端与供应电压端点VDD(在本文中亦指供应电压VDD)耦接。

在运作上，像素电路100由供应电压VDD与VSS驱动，脉冲宽度调变电路110用以根据自数据线端Vdata接收的数据信号data设置节点n2的电平，脉冲宽度调变电路110还用以根据自数据线端SW接收的线性变化电压Vsw调整节点n2的电平，并将经调整节点n2的电平与默认值比较，再根据比较结果决定脉冲宽度调变电路110中的开关M5的导通时间与驱动电流Id的脉冲宽度；脉冲振幅调变电路120用以根据自数据线端Vdata接收的数据信号data设置节点n1的电压电平，以使脉冲振幅调变电路120中的开关M6相应地切换以提供具有对应大小的驱动电流Id至发光单元130，以及发光单元130根据驱动电流Id发光。此外，开关M1～M4用以分别响应于控制信号S1～S4切换。换句话说，开关M1～M6、电容器C1～C3用以协同操作而产生驱动发光单元130的驱动电流Id。

在一些实施例中，脉冲宽度调变电路110中的开关M5包含晶体管并作为脉冲宽度调变晶体管运作，用以响应于节点n2的电压电平切换，以控制发光单元130的发光时间。举例而言，线性变化电压Vsw的电压电平随着时间线性递增或递减，在一些实施例中，当该脉冲宽度调变晶体管为P型晶体管，该线性变化电压的电平随着时间线性递减，相对地，当该脉冲宽度调变晶体管为N型晶体管，该线性变化电压的电平随着时间线性递增。在一些实施例中，藉由根据数据信号data所决定的默认值(例如0Volt)，脉冲宽度调变电路110将节点n2的电压电平(例如-3Volts)与默认值比较，随着线性变化电压Vsw增加，节点n2的电压电平相应地增加，当节点n2的电压电平达到默认值时，开关M5顺应导通并使供应电压端VDD停止输出驱动电流Id，由此决定驱动电流Id的脉冲宽度(亦可被视为发光单元130被驱动电流Id驱动而发光的时间)。在一些实施例中，通过调变每次产生的驱动电流的脉冲宽度的方式，来让使用者感受到多种亮度。

在一些实施例中，脉冲振幅调变电路120中的开关M6包含晶体管并作为脉冲振幅调变晶体管运作，用以响应于节点n1的电压电平切换，同时根据节点n1的电压电平使相应大小的驱动电流Id被输出。举例而言，在一些实施例中，当开关M6以N型CMOS晶体管实施，驱动电流Id的大小与开关M6的栅极与源极的电压差有关。

上述关于像素电路100中各组件的描述是作为了解本申请的实施方式的举例用，并不用以限制本申请。其他不同实施本申请的方式亦属本申请的涵盖范围。例如本申请中的开关M1～M6可以是任何合适种类的N型晶体管来实现，例如N型薄膜晶体管(Thin-filmTransistor，简称TFT)或是N型金氧半导体晶体管等等，在一些实施例中，开关M1-M6可以是任何合适种类的P型晶体管来实现。本申请相关的实施方式将于下面的篇幅详细说明。

请参照图2。图2为根据本申请一实施例所绘示的多种数据信号和控制信号的波形示意图。在一些实施例中，如图2中所示的数据信号和控制信号可被实施在如图1中所示的像素电路100中，并且像素电路100响应于如图2中所示各种信号而运作的方式将如在图3A至图3H中的实施例所示。

请参照图2。如图2中所示，在时间间隔t1中，像素电路100处于重置阶段，数据信号data提供重置电压Vr(例如具有正电压的电平，如5Volts)，控制信号S1具有禁能电压(例如，具有低电平的电压)，控制信号S2、S3、S4具有致能电压(例如，具有高电平的电压)，供应电压VSS为接地(例如，0Volt)以及供应电压VDD提供负电压(例如，-10Volts)。在一些实施例中，供应电压VSS、VDD以及重置电压Vr的电压电平可依据所需要的实施方式被调整，本申请不被上述所提供用以易于了解本申请的实施例限制。

请参照图3A。图3A为图1的像素电路100于重置阶段的等效电路操作示意图。如图3A所示，开关M1关断而开关M2、M3、M4、M5、M6导通，因此节点n1以及n2的电压会被设置为接近重置电压Vr。具体来说，如上述实施例，节点n1以及n2是正电压，例如5Volts。此外，如图3A所示，在开关M4、M6导通时，节点n3的电压电平接近供应电压VDD，例如-10Volts。为简洁之故，在以下的篇幅中，节点n1的电压被表示为V1，节点n2的电压被表示为V2，以及节点n3的电压被表示为V3。

接着，如图2中所示，在时间间隔t2中，像素电路100处于PWM补偿与写入阶段，数据信号data提供具有负电压的电压-VP，控制信号S1、S3、S4具有致能电压，控制信号S2具有禁能电压，供应电压VSS维持接地以及供应电压VDD维持具有负电压(例如，-10Volts)。

请参照图3B。图3B为图1的像素电路100于PWM补偿与写入阶段的等效电路操作示意图。如图3B所示，开关M1、M3、M4、M5、M6导通而开关M2关断，因此，节点n1以及n2的电压电平根据电压-VP而被设置。具体来说，如上述实施例，根据数据信号data，节点n1与n2被充电/放电，直到电压V1与电压V2分别具有下列《公式1》和《公式2》所示的电平：

V1＝-VP+Vth《公式1》

V2＝-VP+Vth《公式2》

其中Vth为开关M3的临界电压。需注意的是，后续阶段中开关M5的导通时间以及驱动电流Id的脉冲宽度与《公式2》有关，换句话说，藉由驱动电流Id驱动的发光单元130的发光时间与写入节点n1及n2的电压-VP有关，详细的运作将于后续的篇幅说明。此外，节点n3的电压电平维持接近供应电压VDD，例如-10Volts。

在上述如图3A以及图3B所示的实施例中，开关M1及M2响应控制信号S1及S2交互切换，例如，在重置阶段为开关M1关断、开关M2导通以重置节点n1及n2的电压；相应地，在PWM补偿与写入阶段为开关M1导通、开关M2关断以写入关于PWM补偿及数据的电压至节点n1及n2。换句话说，通过切换开关M1及M2，像素电路100可切换以进行重置、补偿及写入的操作。

接着，如图2中所示，在时间间隔t3中，像素电路100处于PWM电压保持阶段，在一些实施例中，此PWM电压保持阶段亦为PAM重置阶段。数据信号data提供具有，例如0Volt，的电压(换句话说，数据信号data不做任何数据写入，维持0Volt)，控制信号S2、S4具有致能电压，控制信号S1、S3具有禁能电压，供应电压VSS维持接地以及供应电压VDD维持具有负电压(例如，-10Volts)。

请参照图3C。图3C为图1的像素电路100于电压保持阶段的等效电路操作示意图。如图3C所示，开关M1、M3、M5关断，开关M2、M4、M6导通，因此，电压V2被维持如《公式1》所示，电压V1根据具有例如0Volt的数据信号data被设置为例如0Volt。

之后，如图2中所示，在时间间隔t4中，像素电路100处于PAM补偿阶段。数据信号data提供具有，例如0Volt，的电压(换句话说，数据信号data不做任何数据写入，维持0Volt)，控制信号S2、S4具有致能电压，控制信号S1、S3具有禁能电压，供应电压VSS维持接地，供应电压VDD改变为具有正电压(例如，10Volts)。

请参照图3D。图3D为图1的像素电路100于PAM补偿阶段的等效电路操作示意图。如图3D所示，开关M1、M3、M5关断，开关M2、M4导通，因此，电压V2被维持如《公式1》所示，电压V1维持为例如0Volt，同时，供应电压VDD对节点n3充电(如图3D中的虚线所示)，直到节点n3的电压V3具有电压-Vth为止，此外，开关M6将会相应地自我关闭，其中Vth为开关M6的临界电压。

在一些实施例中，供应电压VDD以交流的供应电压VDD实施，如此可使像素电路100达到PAM补偿的操作。

接着，如图2中所示，在时间间隔t5中，像素电路100处于PAM写入阶段。数据信号data提供具有正电压的电压VA，控制信号S2、S4具有致能电压，控制信号S1、S3具有禁能电压，供应电压VSS维持接地，供应电压VDD改变为具有正电压(例如，10Volts)。

请参照图3E。图3E为图1的像素电路100于PAM写入阶段的等效电路操作示意图。如图3E所示，开关M1、M3、M5、M6关断，开关M2、M4导通，因此，电压V2被维持如《公式1》所示，电压V1根据电压VA而被设置。此外，如图3E所示，由于电压V1为电压VA，供应电压VSS为例如0Volt，电压V3具有下列《公式3》所示的电平：

V3＝-Vth+ΔV《公式3》

其中ΔV与电容器C2与C3的电容值有关，更进一步说明，如上述的实施例，当电压V1由0Volt增加至电压VA时，位于电容器C2与C3之间的节点n3经分压后具有如《公式3》所示的电平，其中ΔV的数值小于电压VA。

在一些发光单元130包含电容器C3的实施例中，ΔV的数值与发光单元130所包含的电容器C3有关，换句话说，在一些实施例中，ΔV的数值与发光单元130的配置有关，而在一些不同的实施例中，像素电路100中的发光单元130具有电容器C3时，像素电路100可不额外包含另一个与发光单元130并联的电容器。

接着，如图2中所示，在时间间隔t6中，像素电路100处于PAM电压保持阶段。数据信号data提供具有，例如0Volt，的电压(换句话说，数据信号data不写入任何数据，维持0Volt)，控制信号S1、S2、S3、S4皆具有禁能电压，供应电压VSS维持接地以及供应电压VDD维持具有正电压。

请参照图3F。图3F为图1的像素电路100于电压保持阶段的等效电路操作示意图。如图3F所示，开关M1、M2、M3、M4、M5关断，开关M6导通，因此，电压V1被保持为电压VA，电压V2被维持如《公式1》所示，电压V3为如《公式1》所示。

之后，如图2中所示，在时间间隔t7中，像素电路100处于发光阶段的第一子阶段。数据信号data不写入数据，维持具有0Volt的电平，控制信号S1、S4具有致能电压，控制信号S2、S3具有禁能电压，供应电压VSS维持接地以及供应电压VDD维持具有正电压，同时，线性变化电压Vsw随时间增加。

请参照图3G。图3G为图1的像素电路100于发光阶段的第一子阶段的等效电路操作示意图。如图3G所示，开关M1、M4、M6导通，驱动电流Id自供应电压VDD流至发光单元130使发光单元130导通而发光，此外，在发光单元130导通时，电压V1与V2分别具有如《公式4》、《公式5》所示的电平：

V1＝VA-ΔV+Vth+VLED《公式4》

V2＝-VP+Vth+Vsw《公式5》

其中VLED为发光单元130的导通顺向偏压，电压V3的电压为VLED。需注意的是，流经开关M6的驱动电流Id的大小与节点n1的电压V1有关，换句话说，电压VA决定驱动电流Id的大小。

请一并参照图3G和图3H，其中图3H为图1的像素电路100于发光阶段的第二子阶段的等效电路操作示意图。如图3G所示，在发光阶段的第一子阶段中，线性变化电压Vsw会逐渐增加，使得电压V2相应地增加，当电压V2达到默认值时，如图3H所示，开关M5导通以及开关M6关掉，而进入发光阶段的第二子阶段，同时无驱动电流Id输出。换言之，电容器C1两端的电压(线性变化电压Vsw与电压V2)决定第一子阶段的时间长度，亦即决定驱动电流Id的脉冲宽度。

需注意的是，如图2中所示的时间间隔t1～t8可根据实施本申请的方式及需要而被调整，本领域具通常知识者通过改变数据信号data中电压VP及VA的输出周期(脉冲周期)、控制信号S1～S4的输出周期等变化如上述像素电路100各阶段的时间。

在一些实施例中，通过如图2、图3A至图3H中像素电路100的配置，PWM补偿及写入以及PAM补偿及写入可在简易的电路配置下完成。

请参照图4。图4为根据本申请一实施例所绘示的像素电路400的示意图。根据图4的实施例，如图1中的组件皆标示相同的符号以利理解。在此，除了需介绍的与图4中组件间的相互关系，为简洁，将省略相似组件在前面之篇幅已仔细地讨论的具体操作。

与图1所示的实施例中的像素电路100相比，如图4所示，在一些实施例中，发光单元130耦接于供应电压VDD与开关M6之间，以及开关M4的一端与供应电压VSS耦接，开关M1～M6以P型CMOS晶体管实施，此时，控制信号S1～S4的波形会反向于图2中的对应波形。

请参照图5。图5为根据本申请一实施例所绘示的像素电路500的示意图。根据图5的实施例，如图1中的组件皆标示相同的符号以利理解。在此，除了需介绍的与图5中组件间的相互关系，为简洁，将省略相似组件在前面之篇幅已仔细地讨论的具体操作。

与图1所示的实施例中的像素电路100相比，如图5所示，像素电路500不包含开关M4，脉冲振幅调变电路120直接通过开关M6与供应电压VDD耦接。

请参照图6。图6为根据本申请一实施例所绘示的多种数据信号和控制信号的波形示意图。根据图6的实施例，如图2中的组件皆标示相同的符号以利理解。在此，除了需介绍的与图6中信号间的相互关系，为简洁，将省略相似信号在前面之篇幅已仔细地讨论的具体操作。在一些实施例中，如图6中所示的数据信号和控制信号可被实施在如图5中所示的像素电路500中，并且像素电路500响应于如图6中所示各种信号而运作的方式将如在图7A至图7H中的实施例所示。

与图2中的实施例相比，如图6所示，在时间间隔t1～t6中，供应电压VSS具有正电压的电平，之后在时间间隔t7～t8中，供应电压VSS改变至具有低电压或负电压的电平。在一些实施例中，供应电压VSS具有例如10Volts改变至0Volt的电平。

请参照图7A至图7H。图7A至图7H分别为图5的像素电路500于重置、PWM补偿与写入、PWM电压保持、PAM补偿、PAM写入、PAM电压保持、发光阶段的第一及第二子阶段的等效电路操作示意图。根据图7A至图7H的实施例，如图3A至图3H中的组件皆标示相同的符号以利理解。在此，除了需介绍的与图7A至图7H中组件间的相互关系，为简洁，将省略相似组件在前面的篇幅已仔细地讨论的具体操作。

如图7A至图7D所示，像素电路500中的组件分别响应于如图6中各种数据及控制信号作动，并完成重置、PWM补偿与写入、PWM电压保持、PAM补偿阶段的操作，在以上阶段中，像素电路500与如图3A至图3D中所示之像素电路100有类似操作，在此不再赘述。需特别这注意的是，供应电压VSS均维持为例如10Volts的正电压，而供应电压VDD于如图7C所示的PWM电压保持阶段的例如-10Volts改变至如图7D所示的PAM补偿阶段的例如10Volts。

接着，如图7E所示，在像素电路500处于PAM写入阶段时，与如图3E所示之实施例不同的是，在一些实施例中，数据信号data是以短脉冲(short pulse)的形式实施，使得电压V1达到电压VA，以及电压V3具有如《公式6》所示的电平：

V3＝VA-ΔV-Vth《公式6》

其中ΔV与电容器C2与C3的电容值有关，Vth为开关M6的临界电压。

之后，如图7F所示，像素电路500处于PAM电压保持阶段。在一些实施例中，供应电压VDD持续对节点n3充电，使得开关M6的控制端(栅极)与连接节点n3的源极之间的电位差相应地缩小，因此在这些实施例中，将缩短像素电路500处于PAM电压保持阶段的时间。

如图7G以及图7H所示，像素电路500中完成发光阶段的第一以及第二子阶段的操作，在以上阶段中，像素电路500与如图3G以及图3H中所示之像素电路100有类似操作，在此不再赘述。须特别注意的是，在如图7G所示发光阶段的第一子阶段的操作中，电压V2具有如《公式7》所示的电平：

V2＝VLED+ΔV《公式7》

其中VLED为发光单元130的导通顺向偏压。

综合以上所述，本申请所提供的像素电路通过单纯的电路配置，达成PWM以及PAM信号补偿、写入以及最后控制发光单元的发光亮度，简化控制电路。

以上仅为本公开文件的较佳实施例，凡依本公开文件权利要求所做的均等变化与修饰，皆应属本公开文件的涵盖范围。

【符号说明】

100、400、500：像素电路

110：脉冲宽度调变电路

120：脉冲振幅调变电路

130：发光单元

Vdata、SW：数据线端

VSS、VDD：供应电压端点

Vsw：线性变化电压

M1、M2、M3、M4、M5、M6：开关

S1、S2、S3、S4：控制信号

C1、C2、C3：电容器

nw、n1、n2、n3：节点

Dd：发光二极管

t1、t2、t3、t4、t5、t6、t7、t8：时间间隔

Vr：重置电压

VP、VA：电压

Claims (13)

1.一种像素电路，包含：

第一开关；

第二开关，该第二开关的第一端与该第一开关的第一端在写入端点耦接；

第三开关，该第三开关的第一端与该第二开关的第二端耦接；

第一电容器，该第一电容器的第一端与该第三开关的第二端耦接；

脉冲宽度调变晶体管，该脉冲宽度调变晶体管的第一端与该第一开关的第二端点耦接，该脉冲宽度调变晶体管的第二端与该第三开关的该第一端耦接，该脉冲宽度调变晶体管的控制端与该第一电容器的该第一端耦接；

脉冲振幅调变晶体管，该脉冲振幅调变晶体管的控制端与该第二开关的该第二端耦接；

第四开关，该第四开关的第一端与该脉冲振幅调变晶体管的第一端耦接，该第四开关的第二端耦接至第一电压端点以接收第一供应电压；

第二电容器，该第二电容器的第一端与该脉冲振幅调变晶体管的第二端耦接，该第二电容器的第二端与该第二开关的该第二端耦接；以及

发光单元，该发光单元的第一端与该第二电容器的该第一端耦接，该发光单元的第二端耦接至第二电压端点以接收第二供应电压；

其中该第一开关、该第二开关、该第三开关、该第一电容器、该脉冲宽度调变晶体管、该脉冲振幅调变晶体管、该第四开关、该第二电容器用以协同操作而产生驱动该发光单元的驱动电流。

2.如权利要求1所述的像素电路，其中

当该第一开关关断时，该第二开关与该第三开关用以导通以根据初始电压设置该脉冲宽度调变晶体管的该控制端的电压电平。

3.如权利要求1所述的像素电路，其中

该第一开关、该第二开关、该第三开关以及该第四开关用以分别响应第一控制信号、第二控制信号、第三控制信号以及第四控制信号而切换，以根据自该写入端点接收的数据信号设置该脉冲宽度调变晶体管的该控制端的电压电平以及该脉冲振幅调变晶体管的该控制端的电压电平。

4.如权利要求3所述的像素电路，其中

当该数据信号具有负电压电平时，该第一开关导通、该第二开关关断、该第三开关导通以及该第四开关导通，以根据该负电压电平设置该脉冲宽度调变晶体管的该控制端的电压电平。

5.如权利要求1所述的像素电路，其中

当该第一开关关断、该第三开关关断以及该第四开关根据该第四控制信号而切换时，该第二开关用以导通以根据数据信号以及该第一供应电压设置该脉冲振幅调变晶体管的该控制端的电压电平。

6.如权利要求1所述的像素电路，其中

该脉冲宽度调变晶体管的该控制端的电压电平以及该脉冲振幅调变晶体管的该控制端的电压电平用以根据数据信号被设置以切换该脉冲宽度调变晶体管以及该脉冲振幅调变晶体管；

其中当该第一开关根据第一控制信号切换而导通以及该第四开关根据第四控制信号切换而导通时，该脉冲振幅调变晶体管导通以输出该驱动电流至该发光单元。

7.如权利要求1所述的像素电路，其中

该第一电容器的第二端用以接收线性变化电压，并且该线性变化电压的电压电平随着时间线性变化；

其中当该第一开关导通、该第二开关关断、该第三开关关断以及该第四开关导通，且该脉冲宽度调变晶体管是N型晶体管时，该脉冲宽度调变晶体管响应于增加的该线性变化电压的电平切换以控制该发光单元的发光时间。

8.如权利要求1所述的像素电路，还包含：

第三电容器，该第三电容器的第一端与该发光单元的该第一端耦接，以及该第三电容器的第二端与该发光单元的该第二端耦接。

9.一种像素电路，包含：

发光单元，用于根据驱动电流发光；

脉冲振幅调变电路，与第一数据线以及该发光单元耦接，该脉冲振幅调变电路包含：

脉冲振幅调变晶体管，该脉冲振幅调变晶体管的控制端耦接于第一节点；以及

该脉冲振幅调变电路用以根据自该第一数据线接收的数据信号设置该第一节点的电平，以使该脉冲振幅调变晶体管导通以提供具有对应大小的该驱动电流至该发光单元；以及

脉冲宽度调变电路，与该第一数据线、第二数据线耦接，该脉冲宽度调变电路包含：

脉冲宽度调变晶体管，该脉冲宽度调变晶体管的控制端耦接于第二节点；以及

该脉冲宽度调变电路用以根据自该第一数据线接收的该数据信号设置该第二节点的电平，其中该脉冲宽度调变电路还用以根据自该第二数据线接收的线性变化电压调整该第二节点的电平，并将经调整该第二节点的电平与默认值比较，再根据比较结果决定该脉冲宽度调变晶体管的导通时间与该驱动电流的脉冲宽度。

10.如权利要求9所述的像素电路，其中该脉冲振幅调变电路还包含：

第一开关，该第一开关的第一端耦接于该第一数据线，该第一开关的第二端耦接该第一端点；以及

电容器，该电容器的第一端耦接该第一端点，该电容器的该第二端耦接该发光单元以及该脉冲振幅调变晶体管的第一端；

其中该脉冲振幅调变晶体管的第二端用以接收第一供应电压。

11.如权利要求9所述的像素电路，其中该脉冲宽度调变电路还包含：

第一开关，该第一开关的第一端耦接该第一数据线，该第一开关的第二端耦接该脉冲宽度调变晶体管的第一端；

第二开关，该第二开关的第一端耦接该第一节点，该第二开关的第二端耦接该脉冲宽度调变晶体管的该控制端，其中该该脉冲宽度调变晶体管的第二端耦接该第一节点；以及

电容器，该电容器的第一端耦接该第二开关的该第二端，该电容器的第二端用以接收该线性变化电压。

12.如权利要求9所述的像素电路，其中

该脉冲宽度调变电路还用以藉由响应该数据信号的该第二节点的电平切换该脉冲宽度调变晶体管以控制该发光单元的发光时间。

13.如权利要求9所述的像素电路，其中

当该脉冲宽度调变晶体管为P型晶体管，该线性变化电压的电平随着时间线性递减，

当该脉冲宽度调变晶体管为N型晶体管，该线性变化电压的电平随着时间线性递增。

Images