TWI766639B - 自發光畫素電路 - Google Patents

自發光畫素電路 Download PDF

Info

Publication number
TWI766639B
TWI766639B TW110112547A TW110112547A TWI766639B TW I766639 B TWI766639 B TW I766639B TW 110112547 A TW110112547 A TW 110112547A TW 110112547 A TW110112547 A TW 110112547A TW I766639 B TWI766639 B TW I766639B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
self
pixel circuit
system voltage
Prior art date
Application number
TW110112547A
Other languages
English (en)
Other versions
TW202240566A (zh
Inventor
洪嘉澤
徐聖淯
高振凱
陳勇志
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW110112547A priority Critical patent/TWI766639B/zh
Priority to CN202111339996.5A priority patent/CN113889034B/zh
Application granted granted Critical
Publication of TWI766639B publication Critical patent/TWI766639B/zh
Publication of TW202240566A publication Critical patent/TW202240566A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一種自發光畫素電路，包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第一電容、第二電容及發光元件。第四電晶體耦接於第一系統電壓與第五電晶體的控制端之間。第五電晶體與發光元件串聯耦接於第二系統電壓與第三系統電壓之間。第一電晶體耦接於第一節點與第四電晶體的控制端之間。第二電晶體耦接於第一節點與第五電晶體的控制端之間。第三電晶體耦接於第一節點與第五電晶體的第二端之間。第一電容耦接於第五電晶體的第一端與控制端之間。第二電容耦接於掃盪信號與第四電晶體的控制端之間。

Description

自發光畫素電路
本發明是有關於一種畫素電路，且特別是有關於一種自發光畫素電路。
在現代，由於發光二極體顯示器具備自發光的特性，可省略背光模組，進而降低體積與重量而趨於薄型化，更具有未來競爭力。由於，發光二極體顯示器相對有機發光二極體顯示器(Organic Light-Emitting Diode，OLED)更具備材料穩定性高、使用壽命長、高亮度、奈秒等級的高速響應、高速調變及承載訊號的優勢，因此逐漸成為新一代顯示器的開發主流。
在發光二極體畫素電路中，是以脈波振幅調變(pulse amplitude modulation，PAM)來驅動微型發光二極體。然而，由於脈波寬度調變(Pulse width modulation，PWM)操作可提供固定電流驅動發光二極體以達最大發光效率點和改善色偏現象，於是發展出以脈波振幅調變與脈波寬度調變混合驅動微型發光二極體的畫素電路。
本發明提供一種自發光畫素電路，可以較少的電晶體數量完成利用脈波振幅調變與脈波寬度調變的混合地驅動方式。
本發明的自發光畫素電路，包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第一電容、第二電容及發光元件。第一電晶體具有耦接第一節點的第一端、第二端及接收第一掃描信號的控制端。第二電晶體具有耦接第一節點的第一端、第二端及接收第二掃描信號的控制端。第三電晶體具有耦接第一節點的第一端、第二端及接收第三掃描信號的控制端。第四電晶體具有接收第一系統電壓的第一端、耦接第二電晶體的第二端的第二端及耦接第一電晶體的第一端的控制端。第五電晶體具有接收第二系統電壓的第一端、耦接第三電晶體的第二端的第二端及耦接第二電晶體的第二端的控制端。第一電容耦接於第五電晶體的第一端與第五電晶體的控制端之間。第二電容耦接於掃盪信號與第四電晶體的控制端之間。發光元件耦接於第五電晶體的第二端與第三系統電壓之間。
基於上述，本發明實施例的自發光畫素電路，是由五個電晶體及兩個電容所構成，其中一個電晶體用以控制發光元件的驅動電流的提供時時，另一個電晶體用以控制發光元件的驅動電流的振幅。藉此，自發光畫素電路可以較少的電晶體數量完成利用脈波振幅調變與脈波寬度調變來混合地驅動微型發光二極體的操作，以便於應用於較高解析度的畫素陣列。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200:自發光畫素電路
C1、C1’:第一電容
C2、C2’:第二電容
EMI:發光期間
H:高電壓準位
ILED:驅動電流
ISE1:第一感測電流
ISE2:第二感測電流
L:低電壓準位
LED1、LED1’:微型發光二極體
N1、N1’:第一節點
PAM:脈波振幅資料輸入期間
PAM_VDD、PAM_VSS:第二系統電壓
PR1:第一程式化期間
PR2:第二程式化期間
PVSS、PVDD:第三系統電壓
PWM:脈波寬度資料輸入期間
PWM_VDD、PWM_VSS:第一系統電壓
RST:重置期間
S1[n]:第一掃描信號
S2[n]:第二掃描信號
S3[n]:第三掃描信號
SE1:第一感測期間
SE2:第二感測期間
SWEEP[n]:掃盪信號
T1、T1’:第一電晶體
T2、T2’:第二電晶體
T3、T3’:第三電晶體
T4、T4’:第四電晶體
T5、T5’:第五電晶體
VDATA_PAM:脈波振幅資料電壓
VDATA_PWM:脈波寬度資料電壓
圖1為依據本發明一實施例的自發光畫素電路的電路示意圖。
圖2A為依據本發明一實施例的自發光畫素電路的外部感測模式的波形示意圖。
圖2B為依據本發明一實施例的自發光畫素電路操作於第一程式化期間的操作示意圖。
圖2C為依據本發明一實施例的自發光畫素電路操作於第一感測期間的操作示意圖。
圖2D為依據本發明一實施例的自發光畫素電路操作於第二程式化期間的操作示意圖。
圖2E為依據本發明一實施例的自發光畫素電路操作於第二感測期間的操作示意圖。
圖3A為依據本發明一實施例的自發光畫素電路的正常操作模式的波形示意圖。
圖3B為依據本發明一實施例的自發光畫素電路操作於重置期間的操作示意圖。
圖3C為依據本發明一實施例的自發光畫素電路操作於脈波 寬度資料輸入期間的操作示意圖。
圖3D為依據本發明一實施例的自發光畫素電路操作於脈波振幅資料輸入期間的操作示意圖。
圖3E為依據本發明一實施例的自發光畫素電路操作於發光期間的操作示意圖。
圖4為依據本發明另一實施例的自發光畫素電路的電路示意圖。
圖5為依據本發明另一實施例的自發光畫素電路的外部感測模式的波形示意圖。
圖6為依據本發明另一實施例的自發光畫素電路的正常操作模式的波形示意圖。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅 用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
圖1為依據本發明一實施例的自發光畫素電路的電路示意圖。請參照圖1，在本實施例中，多個自發光畫素電路100可以配置於基板上以形成畫素陣列，其中各個自發光畫素電路100包括第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第一電容C1、第二電容C2及發光元件(在此以微型發光二極體LED1為例)。
第一電晶體T1具有耦接第一節點N1的第一端、第二端及接收第一掃描信號S1[n]的一控制端。第二電晶體T2具有耦接第一節點N1的第一端、第二端及接收第二掃描信號S2[n]的控制端。第三電晶體T3具有耦接第一節點N1的第一端、第二端及接 收第三掃描信號S3[n]的控制端。第四電晶體T4具有接收第一系統電壓PWM_VDD的第一端、耦接第二電晶體T2的第二端的第二端及耦接第一電晶體T1的第二端的控制端。其中，第一掃描信號S1[n]、第二掃描信號S2[n]及第三掃描信號S3[n]可以由外部的控制電路來提供，但本發明實施例不以為限。
第五電晶體T5具有接收第二系統電壓PAM_VDD的第一端、耦接第三電晶體T3的第二端的第二端及耦接第二電晶體T2的第二端的控制端。第一電容C1耦接於第五電晶體T5的第一端與第五電晶體T5的控制端之間。第二電容C2耦接於掃盪信號SWEEP[n]與第四電晶體T4的控制端之間。微型發光二極體LED1順向耦接於第五電晶體T5的第二端與第三系統電壓PVSS之間。
在本發明實施例中，第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4及第五電晶體T5是以P型電晶體為例，其中第一系統電壓PWM_VDD及第二系統電壓PAM_VDD可以大於第三系統電壓PVSS，並且第一系統電壓PWM_VDD可以大於等於第二系統電壓PAM_VDD。
在本發明實施例中，自發光畫素電路100可以操作於外部感測模式及正常操作模式。當自發光畫素電路100操作於外部感測模式時，會在第一系統電壓PWM_VDD、第四電晶體T4及第一節點N之間形成第一電流路徑，以感測第四電晶體T4的第一臨界電壓，並且在第二系統電壓PAM_VDD、第五電晶體T5及第一節點N之間形成第二電流路徑，以感測第五電晶體T5的第二臨界 電壓。其中，第一電流路徑及第二電流路徑是在不同時期中形成，並且第四電晶體T4的第一臨界電壓及第五電晶體T5的第二臨界電壓是由自發光畫素電路100的外部的感測電路所感測，藉此外部電路可個別針對第四電晶體T4的第一臨界電壓及第五電晶體T5的第二臨界電壓進行補償。
接著，當自發光畫素電路100操作於正常操作模式時，則寫入脈波寬度資料電壓VDATA_PWM至第二電容C2及寫入脈波振幅資料電壓VDATA_PAM至第一電容C1，其中脈波寬度資料電壓VDATA_PWM控制第四電晶體的導通時間，以控制第五電晶體T5提供驅動微型發光二極體LED1的電流的時間，並且脈波振幅資料電壓VDATA_PAM控制第五電晶體T5所提供的驅動微型發光二極體LED1的電流的振幅。藉此，自發光畫素電路100可以較少的電晶體數量完成利用脈波振幅調變與脈波寬度調變來混合地驅動微型發光二極體LED1的操作，以便於應用於較高解析度的畫素陣列(亦即每英寸具有較多的畫素)。
圖2A為依據本發明一實施例的自發光畫素電路的外部感測模式的波形示意圖。請參照圖1及圖2A，在本實施例中，外部感測模式包括第一程式化期間PR1、第一感測期間SE1、第二程式化期間PR2、第二感測期間SE2。
在第一程式化期間PR1中，第一掃描信號S1[n]設定為低電壓準位L(對P型電晶體而言為導通電壓)，第二掃描信號S2[n]、第三掃描信號S3[n]及掃盪信號SWEEP[n]設定為高電壓準 位H(對P型電晶體而言為截止電壓)。
在第一感測期間SE1及第二程式化期間PR2中，第二掃描信號S2[n]設定為低電壓準位L(對P型電晶體而言為導通電壓)，第一掃描信號S1[n]、第三掃描信號S3[n]及掃盪信號SWEEP[n]設定為高電壓準位H(對P型電晶體而言為截止電壓)。
在第二感測期間SE2中，第三掃描信號S3[n]設定為低電壓準位L(對P型電晶體而言為導通電壓)，第一掃描信號S1[n]、第二掃描信號S2[n]及掃盪信號SWEEP[n]設定為高電壓準位H(對P型電晶體而言為截止電壓)。
並且，在外部感測模式中，第三系統電壓PVSS等於第二系統電壓PAM_VDD(例如皆為高電壓準位H)，以使微型發光二極體LED1因逆向偏壓而截止。
圖2B為依據本發明一實施例的自發光畫素電路操作於第一程式化期間的操作示意圖。請參照圖1、圖2A及圖2B，在第一程式化期間PR1，第一電晶體T1受控於第一掃描信號S1[n]而導通，並且第二電晶體T2及第三電晶體T3受控於第二掃描信號S2[n]及第三掃描信號S3[n]而截止。並且，第一節點N1接收參考電壓VREF後經導通的第一電晶體T1傳送至第四電晶體T4的閘極。
圖2C為依據本發明一實施例的自發光畫素電路操作於第一感測期間的操作示意圖。請參照圖1、圖2A及圖2C，在第一感測期間SE1中，第二電晶體T2受控於第二掃描信號S2[n]而導通，並且第一電晶體T1及第三電晶體T3受控於第一掃描信號S1[n] 及第三掃描信號S3[n]而截止。此時，與第四電晶體T4相關聯的第一感測電流ISE1從第一系統電壓PWM_VDD經過第四電晶體T4及導通的第二電晶體T2到達第一節點N1，並且接著傳送到外部的感測電路，以經由第一感測電流ISE1判斷操作於線性區的第四電晶體T4的電氣特性，例如第四電晶體T4的第一臨界電壓。其中，外部的感測電路中可建立查找表來判斷第一感測電流ISE1所對應的第四電晶體T4的電氣特性。
圖2D為依據本發明一實施例的自發光畫素電路操作於第二程式化期間的操作示意圖。請參照圖1、圖2A及圖2D，在第二程式化期間PR2中，第二電晶體T2受控於第二掃描信號S2[n]而導通，並且第一電晶體T1及第三電晶體T3受控於第一掃描信號S1[n]及第三掃描信號S3[n]而截止。並且，第一節點N1接收參考電壓VREF後經導通的第二電晶體T2傳送至第五電晶體T5的閘極。
圖2E為依據本發明一實施例的自發光畫素電路操作於第二感測期間的操作示意圖。請參照圖1、圖2A及圖2E，在第二感測期間SE2中，第三電晶體T3受控於第三掃描信號S3[n]而導通，並且第一電晶體T1及第二電晶體T2受控於第一掃描信號S1[n]及第二掃描信號S2[n]而截止。此時，與第五電晶體T5相關聯的第二感測電流ISE2從第二系統電壓PAM_VDD經過第五電晶體T5及導通的第三電晶體T3到達第一節點N1，並且接著傳送到外部的感測電路，以經由第二感測電流ISE2判斷操作於線性區的第五 電晶體T5的電氣特性，例如第五電晶體T5的第一臨界電壓。其中，外部的感測電路中可建立查找表來判斷第二感測電流ISE2所對應的第五電晶體T5的電氣特性。
圖3A為依據本發明一實施例的自發光畫素電路的正常操作模式的波形示意圖。請參照圖1及圖3A，在本實施例中，正常操作模式包括重置期間RST、脈波寬度資料輸入期間PWM、脈波振幅資料輸入期間PAM及發光期間EMI。
在重置期間RST中，第一掃描信號S1[n]及第三掃描信號S3[n]設定為低電壓準位L(對P型電晶體而言為導通電壓)，第二掃描信號S2[n]及掃盪信號SWEEP[n]設定為高電壓準位H(對P型電晶體而言為截止電壓)。
在脈波寬度資料輸入期間PWM中，第一掃描信號S1[n]設定為低電壓準位L(對P型電晶體而言為導通電壓)，第二掃描信號S2[n]、第三掃描信號S3[n]及掃盪信號SWEEP[n]設定為高電壓準位H(對P型電晶體而言為截止電壓)。
在脈波振幅資料輸入期間PAM中，第二掃描信號S2[n]設定為低電壓準位L(對P型電晶體而言為導通電壓)，第一掃描信號S1[n]、第三掃描信號S3[n]及掃盪信號SWEEP[n]設定為高電壓準位H(對P型電晶體而言為截止電壓)。
在發光期間EMI中，第一掃描信號S1[n]、第二掃描信號S2[n]、第三掃描信號S3[n]及掃盪信號SWEEP[n]設定為高電壓準位H(對P型電晶體而言為截止電壓)，並且掃盪信號SWEEP[n] 設定為隨時間從高電壓準位H過渡至低電壓準位L(對P型電晶體而言，是從截止電壓過渡至導通電壓)。
在正常操作模式中，第一系統電壓PWM_VDD及第二系統電壓PAM_VDD高於第三系統電壓PVSS，以使微型發光二極體LED1因順向偏壓而導通。
圖3B為依據本發明一實施例的自發光畫素電路操作於重置期間的操作示意圖。請參照圖1、圖3A及圖3B，在重置期間RST中，第一電晶體T1及第三電晶體T3受控於第一掃描信號S1[n]及第三掃描信號S3[n]而導通，並且第二電晶體T2受控於第二掃描信號S2[n]而截止。並且，第一節點N1接收接地電壓(對P型電晶而言為電晶體導通電壓)，並且接著傳送至第四電晶體T4的閘極及微型發光二極體LED1的陽極。第四電晶體T4受控於接地電壓而導通，而第一系統電壓PWM_VDD經由導通的第四電晶體T4導送至第五電晶體T5的閘極以截止第五電晶體T5，進而重置提供至微型發光二極體LED1的驅動電流ILED。微型發光二極體LED1的陽極及陰極皆為接地電壓，以重置微型發光二極體LED1的發光狀態。
圖3C為依據本發明一實施例的自發光畫素電路操作於脈波寬度資料輸入期間的操作示意圖。請參照圖1、圖3A及圖3C，在脈波寬度資料輸入期間PWM中，第一電晶體T1受控於第一掃描信號S1[n]而導通，並且第二電晶體T2及第三電晶體T3受控於第二掃描信號S2[n]及第三掃描信號S3[n]而截止。並且，第一節 點N1接收脈波寬度資料電壓VDATA_PWM，以經由導通的第一電晶體T1傳送至第四電晶體T4的閘極，並且儲存於第二電容C2中。在本實施例中，脈波寬度資料電壓VDATA_PWM是大於等於第一系統電壓PWM_VDD，並且脈波寬度資料電壓VDATA_PWM與第一系統電壓PWM_VDD的差決定微型發光二極體LED1的驅動電流ILED的提供時間(亦即決定驅動電流ILED的脈波寬度)。
圖3D為依據本發明一實施例的自發光畫素電路操作於脈波振幅資料輸入期間的操作示意圖。請參照圖1、圖3A及圖3D，在在脈波振幅資料輸入期間PAM中，第二電晶體T2受控於第二掃描信號S2[n]而導通，並且第一電晶體T1及第三電晶體T3受控於第一掃描信號S1[n]及第三掃描信號S3[n]而截止。並且，第一節點N1接收脈波振幅資料電壓VDATA_PAM，以經由導通的第二電晶體T2傳送至第五電晶體T5的閘極，並且儲存於第一電容C1中。
圖3E為依據本發明一實施例的自發光畫素電路操作於發光期間的操作示意圖。請參照圖1、圖3A及圖3E，在發光期間中，第一電晶體T1、第二電晶體T2及第三電晶體T3受控於第一掃描信號S1[n]、第二掃描信號S2[n]及第三掃描信號S3[n]而截止，掃盪信號SWEEP[n]設定為隨時間從截止電壓過渡至導通電壓。
在掃盪信號SWEEP[n]的電壓準位隨著時間下降至低於第四電晶體T4的第一臨界電壓之前，第四電晶體T4呈現截止。此時，第五電晶體T5的導通程度與儲存於第一電容C1中的脈波 振幅資料電壓VDATA_PAM對應，亦即脈波振幅資料電壓VDATA_PAM決定微型發光二極體LED1的驅動電流ILED的幅度。
在掃盪信號SWEEP[n]的電壓準位隨著時間下降至低於第四電晶體T4的第一臨界電壓時，第四電晶體T4呈現導通。此時，第五電晶體T5受控於第一系統電壓PWM_VDD而截止。
圖4為依據本發明另一實施例的自發光畫素電路的電路示意圖。請參照圖1及圖4，在本實施例中，自發光畫素電路200與自發光畫素電路100大致相同，其不同之處在於自發光畫素電路100包括的第一電晶體T1’、第二電晶體T2’、第三電晶體T3’、第四電晶體T4’及第五電晶體T5是以N型電晶體為例，其中相同或相似的元件使用相同相似的標號。
第一電容C1’耦接於耦接於第五電晶體T5’的第一端與第五電晶體T5’的控制端之間。第二電容C2’耦接於掃盪信號SWEEP[n]與第四電晶體T4’的控制端之間。微型發光二極體LED1’順向耦接於第五電晶體T5’的第二端與第三系統電壓PVDD之間。微型發光二極體LED1’順向耦接於第三系統電壓PVDD與第五電晶體T5’的第二端之間。
在本發明實施例中，第一系統電壓PWM_VSS及第二系統電壓PAM_VSS可以小於第三系統電壓PVDD，並且第一系統電壓PWM_VSS可以小於等於第二系統電壓PAM_VSS。
圖5為依據本發明另一實施例的自發光畫素電路的外部感測模式的波形示意圖。請參照圖2A及圖5，圖5的波形與圖2A 的波形相反，以使自發光畫素電路200在外部感測模式中的操作與自發光畫素電路100相同。其中，在外部感測模式中，第二系統電壓PAM_VSS等於第三系統電壓PVDD，並且自第一節點N1’接收的脈波振幅資料電壓VDATA_PAM低於第一系統電壓PWM_VSS。
圖6為依據本發明另一實施例的自發光畫素電路的正常操作模式的波形示意圖。請參照圖3A及圖6，圖6的波形與圖3A的波形相反，以使自發光畫素電路200在外部感測模式中的操作與自發光畫素電路100相同。其中，在正常操作模式中，第一系統電壓PWM_VSS及第二系統電壓PAM_VSS低於第三系統電壓PVDD。
綜上所述，本發明實施例的自發光畫素電路，是由五個電晶體及兩個電容所構成，其中一個電晶體用以控制發光元件的驅動電流的提供時間，另一個電晶體用以控制發光元件的驅動電流的振幅。藉此，自發光畫素電路可以較少的電晶體數量完成利用脈波振幅調變與脈波寬度調變來混合地驅動微型發光二極體的操作，以便於應用於較高解析度的畫素陣列。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:自發光畫素電路
C1:第一電容
C2:第二電容
LED1:微型發光二極體
N1:第一節點
PAM_VDD:第二系統電壓
PVSS:第三系統電壓
PWM_VDD:第一系統電壓
S1[n]:第一掃描信號
S2[n]:第二掃描信號
S3[n]:第三掃描信號
SWEEP[n]:掃盪信號
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體

Claims (11)

  1. 一種自發光畫素電路，包括：一第一電晶體，具有耦接一第一節點的一第一端、一第二端及接收一第一掃描信號的一控制端；一第二電晶體，具有耦接該第一節點的一第一端、一第二端及接收一第二掃描信號的一控制端；一第三電晶體，具有耦接該第一節點的一第一端、一第二端及接收一第三掃描信號的一控制端；一第四電晶體，具有接收一第一系統電壓的一第一端、耦接該第二電晶體的該第二端的一第二端及耦接該第一電晶體的該第二端的一控制端；一第五電晶體，具有接收一第二系統電壓的一第一端、耦接該第三電晶體的該第二端的一第二端及耦接該第二電晶體的該第二端的一控制端；一第一電容，耦接於該第五電晶體的該第一端與該第五電晶體的該控制端之間；一第二電容，耦接於一掃盪信號與該第四電晶體的該控制端之間；以及一發光元件，耦接於該第五電晶體的該第二端與一第三系統電壓之間。
  2. 如請求項1所述的自發光畫素電路，其中該自發光畫素電路操作於一外部感測模式以感測該第四電晶體的一第一臨界電壓及該第五電晶體的一第二臨界電壓，並且該自發光畫素電路操作於一正常操作模式以寫入一脈波寬度資料電壓至該第二電容及寫入一脈波振幅資料電壓至該第一電容。
  3. 如請求項2所述的自發光畫素電路，其中該外部感測模式包括一第一程式化期間、一第一感測期間、一第二程式化期間、一第二感測期間，在該第一程式化期間中，導通該第一電晶體，截止該第二電晶體及該第三電晶體，該掃盪信號設定為一截止電壓，且該第一節點接收一參考電壓，在該第一感測期間中，導通該第二電晶體，截止該第一電晶體及該第三電晶體，該掃盪信號設定為該截止電壓，且該第一節點提供與該第四電晶體相關聯的一第一感測電流，在該第二程式化期間中，導通該第二電晶體，截止該第一電晶體及該第三電晶體，該掃盪信號設定為該截止電壓，且該第一節點接收該參考電壓，且在該第二感測期間中，導通該第三電晶體，截止該第一電晶體及該第二電晶體，該掃盪信號設定為該截止電壓，且該第一節點提供與該第五電晶體相關聯的一第二感測電流。
  4. 如請求項2所述的自發光畫素電路，其中該正常操作模式包括一重置期間、一脈波寬度資料輸入期間、一脈波振幅資料輸入期間、一發光期間，在該重置期間中，導通該第一電晶體及該第三電晶體，截止該第二電晶體，該掃盪信號設定為一截止電壓，且該第一節點接收一電晶體導通電壓，在該脈波寬度資料輸入期間中，導通該第一電晶體，截止該第二電晶體及該第三電晶體，該掃盪信號設定為該截止電壓，且該第一節點接收該脈波寬度資料電壓，在該脈波振幅資料輸入期間中，導通該第二電晶體，截止該第一電晶體及該第三電晶體，該掃盪信號設定為該截止電壓，且該第一節點接收該脈波振幅資料電壓，且在該發光期間中，截止該第一電晶體、該第二電晶體及該第三電晶體，該掃盪信號設定為隨時間從該截止電壓過渡至一導通電壓。
  5. 如請求項4所述的自發光畫素電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體及該第五電晶體個別為一P型電晶體。
  6. 如請求項5所述的自發光畫素電路，其中在該外部感測模式中，該第二系統電壓等於該第三系統電壓，在該正常操作模式中，該第一系統電壓及該第二系統電壓高於該第三系統電壓。
  7. 如請求項6所述的自發光畫素電路，其中該脈波振幅資料電壓高於該第一系統電壓。
  8. 如請求項4所述的自發光畫素電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體及該第五電晶體個別為一N型電晶體。
  9. 如請求項8所述的自發光畫素電路，其中在該外部感測模式中，該第二系統電壓等於該第三系統電壓，在該正常操作模式中，該第一系統電壓及該第二系統電壓低於該第三系統電壓。
  10. 如請求項9所述的自發光畫素電路，其中該脈波振幅資料電壓低於該第一系統電壓。
  11. 如請求項9所述的自發光畫素電路，其中該發光元件為一微型發光二極體。
TW110112547A 2021-04-07 2021-04-07 自發光畫素電路 TWI766639B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110112547A TWI766639B (zh) 2021-04-07 2021-04-07 自發光畫素電路
CN202111339996.5A CN113889034B (zh) 2021-04-07 2021-11-12 自发光像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110112547A TWI766639B (zh) 2021-04-07 2021-04-07 自發光畫素電路

Publications (2)

Publication Number Publication Date
TWI766639B true TWI766639B (zh) 2022-06-01
TW202240566A TW202240566A (zh) 2022-10-16

Family

ID=79017415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112547A TWI766639B (zh) 2021-04-07 2021-04-07 自發光畫素電路

Country Status (2)

Country Link
CN (1) CN113889034B (zh)
TW (1) TWI766639B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799244B (zh) * 2022-04-26 2023-04-11 友達光電股份有限公司 畫素電路及其關機供電順序的供電方法
TWI827343B (zh) * 2022-11-07 2023-12-21 友達光電股份有限公司 畫素電路及其驅動方法
TWI847772B (zh) * 2023-06-20 2024-07-01 大陸商集創北方（珠海）科技有限公司 畫素電路、oled顯示裝置及資訊處理裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739464A (zh) * 2020-06-22 2020-10-02 季华实验室 一种像素驱动电路、显示阵列及其驱动控制方法
TWI716160B (zh) * 2019-10-22 2021-01-11 友達光電股份有限公司 畫素電路
US20210065616A1 (en) * 2019-08-30 2021-03-04 Samsung Display Co., Ltd. Pixel circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488348B (zh) * 2012-05-24 2015-06-11 Au Optronics Corp 發光二極體顯示器之畫素電路及其驅動方法與發光二極體顯示器
CN104821150B (zh) * 2015-04-24 2018-01-16 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
TWI653617B (zh) * 2017-10-13 2019-03-11 友達光電股份有限公司 畫素電路和驅動方法
TWI639149B (zh) * 2018-03-09 2018-10-21 友達光電股份有限公司 畫素電路
CN111312168B (zh) * 2018-12-11 2022-10-04 成都辰显光电有限公司 一种像素电路、显示装置和像素电路的驱动方法
TWI693589B (zh) * 2019-09-16 2020-05-11 友達光電股份有限公司 畫素電路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210065616A1 (en) * 2019-08-30 2021-03-04 Samsung Display Co., Ltd. Pixel circuit
TWI716160B (zh) * 2019-10-22 2021-01-11 友達光電股份有限公司 畫素電路
CN111739464A (zh) * 2020-06-22 2020-10-02 季华实验室 一种像素驱动电路、显示阵列及其驱动控制方法

Also Published As

Publication number Publication date
CN113889034B (zh) 2023-11-10
TW202240566A (zh) 2022-10-16
CN113889034A (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
TWI766639B (zh) 自發光畫素電路
KR101157979B1 (ko) 유기발광다이오드 구동회로와 이를 이용한유기발광다이오드 표시장치
TWI623927B (zh) 顯示面板及其畫素的驅動方法
CN104200778B (zh) 像素电路及其驱动方法、显示面板、显示装置
CN106531075A (zh) 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN104200777B (zh) 像素电路及其驱动方法、显示面板、显示装置
TW201503084A (zh) 有機發光顯示裝置之像素
CN104200771A (zh) 像素电路、阵列基板及显示装置
TWI713011B (zh) 畫素電路
CN114299864A (zh) 像素电路及其驱动方法、阵列基板、显示面板和显示装置
TW202113784A (zh) 畫素電路
CN114783353A (zh) 一种μLED单元发光电路、其发光控制方法和显示装置
CN114743501A (zh) 补偿电路、控制芯片和显示装置
TWI725768B (zh) 發光單元驅動電路與相關的顯示面板
CN211604647U (zh) 一种驱动电路及显示装置
US11847963B2 (en) Driving circuit and display apparatus
CN116682358A (zh) 像素电路、像素电路的驱动方法和显示面板
CN113948040A (zh) 显示面板
TWI825947B (zh) 顯示面板
TWI816519B (zh) 畫素電路
TWI830435B (zh) 畫素電路
TWI829428B (zh) 畫素電路
TWI805373B (zh) 畫素電路
TWI830433B (zh) 畫素電路
TWI827343B (zh) 畫素電路及其驅動方法