TWI716160B - 畫素電路 - Google Patents

Abstract

一種畫素電路包含第一開關、第二開關、第三開關、第一電容器、脈波寬度調變電晶體、脈波振幅調變電晶體、第四開關、第二電容器以及發光單元。第一開關與第二開關在寫入端點耦接。第二開關以及第一電容器與第三開關耦接。脈波寬度調變電晶體與第一開關、第三開關及第一電容器耦接。脈波振幅調變電晶體與第二開關、第三開關、第四開關、脈波寬度調變電晶體以及發光單元耦接。第四開關耦接至第一電壓端點以接收第一供應電壓。第二電容器與第二開關、脈波振幅調變電晶體以及發光單元耦接。發光單元耦接至第二電壓端點以接收第二供應電壓。

Description

畫素電路

本揭示文件有關一種畫素電路和顯示裝置，特別是關於一種包含脈波寬度調變電路以及脈波振幅調變電路的畫素電路。

發光二極體(LED)具有低功率消耗、和高反應速度等優點。而應用於驅動LED的脈波寬度調變(Pulse Width Modulation,PWM)技術使得LED具有低色偏、可彈性調整驅動訊號等特徵。同時，配合脈波振幅調變(Pulse Amplitude Modulation,PAM)技術可進一步控制流經發光二極體之驅動電流的大小，使得發光二極體操作以達所期望的亮度和/或色點。因此，如果更有效率地在LED驅動電路中結合PWM以及PAM技術是業界一重要課題。

根據本案的一實施例，本案提供一種畫素電路，其包含第一開關、第二開關、第三開關、第一電容器、脈波寬度調變電晶體、脈波振幅調變電晶體、第四開關、 第二電容器以及發光單元。第二開關的第一端與第一開關的第一端在寫入端點耦接。第三開關的第一端與第二開關的第二端耦接。第一電容器的第一端與第三開關的第二端耦接。脈波寬度調變電晶體的第一端與第一開關的第二端點耦接，脈波寬度調變電晶體的第二端與第三開關的第一端耦接，脈波寬度調變電晶體的控制端與第一電容器的第一端耦接。脈波振幅調變電晶體的控制端與第二開關的第二端耦接。第四開關的第一端與脈波振幅調變電晶體的第一端耦接，第四開關的第二端耦接至第一電壓端點以接收第一供應電壓。第二電容器，第二電容器的第一端與脈波振幅調變電晶體的第二端耦接，第二電容器的第二端與第二開關的第二端耦接。發光單元的第一端與第二電容器的第一端耦接，發光單元的第二端耦接至第二電壓端點以接收第二供應電壓。第一開關、第二開關、第三開關、第一電容器、脈波寬度調變電晶體、脈波振幅調變電晶體、第四開關、第二電容器用以協同操作而產生驅動發光單元的驅動電流。

根據本案的另一實施例，本案提供一種畫素電路，其包含發光單元、脈波振幅調變電路以及脈波寬度調變電路。發光單元用於根據驅動電流發光。脈波振幅調變電路與第一資料線以及發光單元耦接，脈波振幅調變電路包含脈波振幅調變電晶體，脈波振幅調變電晶體的控制端耦接於第一節點。脈波振幅調變電路用以根據自第一資料線接收的資料訊號設置第一節點的準位，以使脈波振幅調 變電晶體導通以提供具有對應大小的驅動電流至發光單元。脈波寬度調變電路與第一資料線、第二資料線耦接，脈波寬度調變電路包含脈波寬度調變電晶體，脈波寬度調變電晶體的控制端耦接於第二節點。脈波寬度調變電路用以根據自第一資料線接收的資料訊號設置第二節點的準位，其中脈波寬度調變電路更用以根據自第二資料線接收的線性變化電壓調整第二節點的準位，並將一經調整第二節點的準位與預設值比較，再根據比較結果決定脈波寬度調變電晶體的導通時間與驅動電流的脈波寬度。

100、400、500‧‧‧畫素電路

110‧‧‧脈波寬度調變電路

120:脈波振幅調變電路

130:發光單元

Vdata、SW:資料線端

VSS、VDD:供應電壓端點

Vsw:線性變化電壓

M1、M2、M3、M4、M5、M6:開關

S1、S2、S3、S4:控制訊號

C1、C2、C3:電容器

nw、n1、n2、n3:節點

Dd:發光二極體

t1、t2、t3、t4、t5、t6、t7、t8:時間間隔

Vr:重置電壓

VP、VA:電壓

為讓本案內容之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

第1圖為根據本案一實施例所繪示的畫素電路的示意圖；

第2圖為根據本案一實施例所繪示的多種資料信號和控制信號的波形示意圖；

第3A圖為第1圖的畫素電路於重置階段的等效電路操作示意圖；

第3B圖為第1圖的畫素電路於PWM補償與寫入階段的等效電路操作示意圖；

第3C圖為第1圖的畫素電路於電壓保持階段的等效電路操作示意圖；

第3D圖為第1圖的畫素電路於PAM補償階段的等效電 路操作示意圖；

第3E圖為第1圖的畫素電路於PAM寫入階段的等效電路操作示意圖；

第3F圖為第1圖的畫素電路於電壓保持階段的等效電路操作示意圖；

第3G圖為第1圖的畫素電路於發光階段的第一子階段的等效電路操作示意圖；

第3H圖為第1圖的畫素電路於發光階段的第二子階段的等效電路操作示意圖；

第4圖為根據本案一實施例所繪示的畫素電路的示意圖；

第5圖為根據本案一實施例所繪示的畫素電路的示意圖；

第6圖為根據本案一實施例所繪示的多種資料信號和控制信號的波形示意圖；

第7A圖為第5圖的畫素電路於重置階段的等效電路操作示意圖；

第7B圖為第5圖的畫素電路於PWM補償與寫入階段的等效電路操作示意圖；

第7C圖為第5圖的畫素電路於電壓保持階段的等效電路操作示意圖；

第7D圖為第5圖的畫素電路於PAM補償階段的等效電路操作示意圖；

第7E圖為第5圖的畫素電路於PAM寫入階段的等效電 路操作示意圖；

第7F圖為第5圖的畫素電路於電壓保持階段的等效電路操作示意圖；

第7G圖為第5圖的畫素電路於發光階段的第一子階段的等效電路操作示意圖；以及

第7H圖為第5圖的畫素電路於發光階段的第二子階段的等效電路操作示意圖。

以下將配合相關圖式來說明本揭示文件的實施例。在圖式中，相同的標號表示相同或類似的元件或方法流程。

在說明書及申請專利範圍中使用了某些詞彙來指稱特定的元件。然而，所屬技術領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。說明書及申請專利範圍並不以名稱的差異做為區分元件的方式，而是以元件在功能上的差異來做為區分的基準。在說明書及申請專利範圍所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可通過電性連接或無線傳輸、光學傳輸等信號連接方式而直接地連接於第二元件，或者通過其他元件或連接手段間接地電性或信號連接至該第二元件。

另外，除非說明書中特別指明，否則任何單數格的用語都同時包含複數格的涵義。

請參照第1圖。第1圖為根據本案一實施例所繪示的畫素電路100的示意圖。如第1圖中所示的實施例，畫素電路100包含開關M1~M6、電容器C1~C3，其中開關M1、M3、M5和電容器C1被包含在脈波寬度調變電路(Pulse Width Modulation,PWM)110中，開關M2、M6和電容器C2被包含在脈波振幅調變電路(Pulse Amplitude Modulation,PAM)120中。畫素電路100更包含發光單元130，在一些實施例中，發光單元130包含發光二極體(LED)Dd，或是有機發光二極體(Organic Light-Emitting Diode，簡稱OLED)來實現，且發光單元130的第一端和第二端可以分別是陽極端和陰極端。需注意的是，在不同的實施例中，發光單元130可包含電容器C3或是不包含電容器C3。

在連接關係上，脈波寬度調變電路110與資料線端Vdata、SW耦接，脈波振幅調變電路120與資料線端Vdata、發光單元130、電容器C3以及開關M4耦接。具體來說，在一些實施例中，如第1圖所示，開關M1的第一端與資料線端Vdata耦接，開關M2的第一端與開關M1的第一端在資料線端Vdata的寫入端點nw耦接，開關M2的第二端與開關M3的第一端耦接在節點n1，開關M3的第二端與開關M5的控制端以及電容器C1的第一端耦接在節點n2，電容器C1的第二端與資料線端SW耦接，開關M5的第一端與開 關M1的第二端耦接，開關M5的第二端與開關M3的第一端以及開關M2的第二端在節點n1耦接，開關M6的控制端耦接節點n1，開關M6的第一端與開關M4的第一端耦接，開關M6的第二端與電容器C2的第一端耦接在節點n3，電容器C2的第二端與開關M2的第二端以及開關M6的控制端耦接在節點n1，發光單元中所包含的發光二極體Dd與電容器C3並聯，發光二極體Dd與電容器C3耦接於節點n3與供應電壓端點VSS(在本文中亦指供應電壓VSS)之間，開關M4的第二端與供應電壓端點VDD(在本文中亦指供應電壓VDD)耦接。

在運作上，畫素電路100由供應電壓VDD與VSS驅動，脈波寬度調變電路110用以根據自資料線端Vdata接收的資料訊號data設置節點n2的準位，脈波寬度調變電路110更用以根據自資料線端SW接收的線性變化電壓Vsw調整節點n2的準位，並將經調整節點n2的準位與一預設值比較，再根據比較結果決定脈波寬度調變電路110中之開關M5的導通時間與驅動電流Id的脈波寬度；脈波振幅調變電路120用以根據自資料線端Vdata接收的資料訊號data設置節點n1的電壓準位，以使脈波振幅調變電路120中的開關M6相應地切換以提供具有對應大小的驅動電流Id至發光單元130，以及發光單元130根據驅動電流Id發光。此外，開關M1~M4用以分別響應於控制訊號S1~S4切換。換句話說，開關M1~M6、電容器C1~C3用以協同操作而產生驅動發光單元130的驅動電流Id。

在一些實施例中，脈波寬度調變電路110中的開關M5包含一電晶體並作為脈波寬度調變電晶體運作，用以響應於節點n2的電壓準位切換，以控制發光單元130的發光時間。舉例而言，線性變化電壓Vsw的電壓準位隨著時間線性遞增或遞減，在一些實施例中，當該脈波寬度調變電晶體為P型電晶體，該線性變化電壓的準位隨著時間線性遞減，相對地，當該脈波寬度調變電晶體為N型電晶體，該線性變化電壓的準位隨著時間線性遞增。在一些實施例中，藉由根據資料訊號data所決定的預設值(例如0Volt)，脈波寬度調變電路110將節點n2的電壓準位(例如-3Volts)與預設值比較，隨著線性變化電壓Vsw增加，節點n2的電壓準位相應地增加，當節點n2的電壓準位達到預設值時，開關M5順應導通並使供應電壓端VDD停止輸出驅動電流Id，由此決定驅動電流Id的脈波寬度(亦可被視為發光單元130被驅動電流Id驅動而發光的時間)。在一些實施例中，透過調變每次產生的驅動電流的脈波寬度的方式，來讓使用者感受到多種亮度。

在一些實施例中，脈波振幅調變電路120中的開關M6包含一電晶體並作為脈波振幅調變電晶體運作，用以響應於節點n1的電壓準位切換，同時根據節點n1的電壓準位使相應大小的驅動電流Id被輸出。舉例而言，在一些實施例中，當開關M6以一N型CMOS電晶體實施，驅動電流Id的大小與開關M6之閘極與源極的電壓差有關。

上述關於畫素電路100中各元件的描述是作為 了解本案之實施方式的舉例用，並不用以限制本案。其他不同實施本案的方式亦屬本案的涵蓋範圍。例如本案中的開關M1~M6可以是任何合適種類的N型電晶體來實現，例如N型薄膜電晶體(Thin-film Transistor，簡稱TFT)或是N型金氧半導體電晶體等等，在一些實施例中，開關M1-M6可以是任何合適種類的P型電晶體來實現。本案相關的實施方式將於下面的篇幅詳細說明。

請參照第2圖。第2圖為根據本案一實施例所繪示的多種資料信號和控制信號的波形示意圖。在一些實施例中，如第2圖中所示的資料信號和控制信號可被實施在如第1圖中所示的畫素電路100中，並且畫素電路100響應於如第2圖中所示各種訊號而運作的方式將如在第3A圖至第3H圖中的實施例所示。

請參照第2圖。如第2圖中所示，在時間間隔t1中，畫素電路100處於重置階段，資料訊號data提供重置電壓Vr(例如具有正電壓的準位，如5Volts)，控制訊號S1具有禁能電壓(例如，具有低準位的電壓)，控制訊號S2、S3、S4具有致能電壓(例如，具有高準位的電壓)，供應電壓VSS為接地(例如，0Volt)以及供應電壓VDD提供負電壓(例如，-10Volts)。在一些實施例中，供應電壓VSS、VDD以及重置電壓Vr的電壓準位可依據所需要的實施方式被調整，本案不被上述所提供用以易於了解本案的實施例限制。

請參照第3A圖。第3A圖為第1圖的畫素電路 100於重置階段的等效電路操作示意圖。如第3A圖所示，開關M1關斷而開關M2、M3、M4、M5、M6導通，因此節點n1以及n2的電壓會被設置為接近重置電壓Vr。具體來說，如上述實施例，節點n1以及n2是正電壓，例如5Volts。此外，如第3A圖所示，在開關M4、M6導通時，節點n3的電壓準位接近供應電壓VDD，例如-10Volts。為簡潔之故，在以下的篇幅中，節點n1的電壓被表示為V1，節點n2的電壓被表示為V2，以及節點n3的電壓被表示為V3。

接著，如第2圖中所示，在時間間隔t2中，畫素電路100處於PWM補償與寫入階段，資料訊號data提供具有負電壓的電壓-VP，控制訊號S1、S3、S4具有致能電壓，控制訊號S2具有禁能電壓，供應電壓VSS維持接地以及供應電壓VDD維持具有負電壓(例如，-10Volts)。

請參照第3B圖。第3B圖為第1圖的畫素電路100於PWM補償與寫入階段的等效電路操作示意圖。如第3B圖所示，開關M1、M3、M4、M5、M6導通而開關M2關斷，因此，節點n1以及n2的電壓準位根據電壓-VP而被設置。具體來說，如上述實施例，根據資料訊號data，節點n1與n2被充電/放電，直到電壓V1與電壓V2分別具有下列《公式1》和《公式2》所示的準位：V1=-VP+Vth 《公式1》

V2=-VP+Vth 《公式2》其中Vth為開關M3的臨界電壓。需注意的是，後續階段中開關M5的導通時間以及驅動電流Id的脈波寬度與《公式2》 有關，換句話說，藉由驅動電流Id驅動之發光單元130的發光時間與寫入節點n1及n2的電壓-VP有關，詳細的運作將於後續的篇幅說明。此外，節點n3的電壓準位維持接近供應電壓VDD，例如-10Volts。

在上述如第3A圖以及第3B圖所示的實施例中，開關M1及M2響應控制訊號S1及S2交互切換，例如，在重置階段為開關M1關斷、開關M2導通以重置節點n1及n2的電壓；相應地，在PWM補償與寫入階段為開關M1導通、開關M2關斷以寫入關於PWM補償及資料的電壓至節點n1及n2。換句話說，透過切換開關M1及M2，畫素電路100可切換以進行重置、補償及寫入的操作。

接著，如第2圖中所示，在時間間隔t3中，畫素電路100處於PWM電壓保持階段，在一些實施例中，此PWM電壓保持階段亦為PAM重置階段。資料訊號data提供具有，例如0Volt，的電壓(換句話說，資料訊號data不做任何資料寫入，維持0Volt)，控制訊號S2、S4具有致能電壓，控制訊號S1、S3具有禁能電壓，供應電壓VSS維持接地以及供應電壓VDD維持具有負電壓(例如，-10Volts)。

請參照第3C圖。第3C圖為第1圖的畫素電路100於電壓保持階段的等效電路操作示意圖。如第3C圖所示，開關M1、M3、M5關斷，開關M2、M4、M6導通，因此，電壓V2被維持如《公式1》所示，電壓V1根據具有例如0Volt的資料訊號data被設置為例如0Volt。

之後，如第2圖中所示，在時間間隔t4中，畫素電路100處於PAM補償階段。資料訊號data提供具有，例如0Volt，的電壓(換句話說，資料訊號data不做任何資料寫入，維持0Volt)，控制訊號S2、S4具有致能電壓，控制訊號S1、S3具有禁能電壓，供應電壓VSS維持接地，供應電壓VDD改變為具有正電壓(例如，10Volts)。

請參照第3D圖。第3D圖為第1圖的畫素電路100於PAM補償階段的等效電路操作示意圖。如第3D圖所示，開關M1、M3、M5關斷，開關M2、M4導通，因此，電壓V2被維持如《公式1》所示，電壓V1維持為例如0Volt，同時，供應電壓VDD對節點n3充電(如第3D圖中的虛線所示)，直到節點n3的電壓V3具有電壓-Vth為止，此外，開關M6將會相應地自我關閉，其中Vth為開關M6的臨界電壓。

在一些實施例中，供應電壓VDD以交流的供應電壓VDD實施，如此可使畫素電路100達到PAM補償的操作。

接著，如第2圖中所示，在時間間隔t5中，畫素電路100處於PAM寫入階段。資料訊號data提供具有正電壓的電壓VA，控制訊號S2、S4具有致能電壓，控制訊號S1、S3具有禁能電壓，供應電壓VSS維持接地，供應電壓VDD改變為具有正電壓(例如，10Volts)。

請參照第3E圖。第3E圖為第1圖的畫素電路100於PAM寫入階段的等效電路操作示意圖。如第3E圖所 示，開關M1、M3、M5、M6關斷，開關M2、M4導通，因此，電壓V2被維持如《公式1》所示，電壓V1根據電壓VA而被設置。此外，如第3E圖所示，由於電壓V1為電壓VA，供應電壓VSS為例如0Volt，電壓V3具有下列《公式3》所示的準位：V3=-Vth+△V 《公式3》其中△V與電容器C2與C3的電容值有關，更進一步說明，如上述的實施例，當電壓V1由0Volt增加至電壓VA時，位於電容器C2與C3之間的節點n3經分壓後具有如《公式3》所示的準位，其中△V的數值小於電壓VA。

在一些發光單元130包含電容器C3的實施例中，△V的數值與發光單元130所包含的電容器C3有關，換句話說，在一些實施例中，△V的數值與發光單元130的配置有關，而在一些不同的實施例中，畫素電路100中的發光單元130具有電容器C3時，畫素電路100可不額外包含另一個與發光單元130並聯的電容器。

接著，如第2圖中所示，在時間間隔t6中，畫素電路100處於PAM電壓保持階段。資料訊號data提供具有，例如0Volt，的電壓(換句話說，資料訊號data不寫入任何資料，維持0Volt)，控制訊號S1、S2、S3、S4皆具有禁能電壓，供應電壓VSS維持接地以及供應電壓VDD維持具有正電壓。

請參照第3F圖。第3F圖為第1圖的畫素電路100於電壓保持階段的等效電路操作示意圖。如第3F圖所 示，開關M1、M2、M3、M4、M5關斷，開關M6導通，因此，電壓V1被保持為電壓VA，電壓V2被維持如《公式1》所示，電壓V3為如《公式1》所示。

之後，如第2圖中所示，在時間間隔t7中，畫素電路100處於發光階段的第一子階段。資料訊號data不寫入資料，維持具有0Volt的準位，控制訊號S1、S4具有致能電壓，控制訊號S2、S3具有禁能電壓，供應電壓VSS維持接地以及供應電壓VDD維持具有正電壓，同時，線性變化電壓Vsw隨時間增加。

請參照第3G圖。第3G圖為第1圖的畫素電路100於發光階段的第一子階段的等效電路操作示意圖。如第3G圖所示，開關M1、M4、M6導通，驅動電流Id自供應電壓VDD流至發光單元130使發光單元130導通而發光，此外，在發光單元130導通時，電壓V1與V2分別具有如《公式4》、《公式5》所示的準位：V1=VA-△V+Vth+VLED 《公式4》

V2=-VP+Vth+Vsw 《公式5》其中VLED為發光單元130的導通順向偏壓，電壓V3的電壓為VLED。需注意的是，流經開關M6的驅動電流Id的大小與節點n1之電壓V1有關，換句話說，電壓VA決定驅動電流Id的大小。

請一併參照第3G圖和第3H圖，其中第3H圖為第1圖的畫素電路100於發光階段的第二子階段的等效電路操作示意圖。如第3G圖所示，在發光階段的第一子階段中， 線性變化電壓Vsw會逐漸增加，使得電壓V2相應地增加，當電壓V2達到一預設值時，如第3H圖所示，開關M5導通以及開關M6關掉，而進入發光階段的第二子階段，同時無驅動電流Id輸出。換言之，電容器C1兩端的電壓(線性變化電壓Vsw與電壓V2)決定第一子階段的時間長度，亦即決定驅動電流Id的脈波寬度。

需注意的是，如第2圖中所示的時間間隔t1~t8可根據實施本案的方式及需要而被調整，本領域具通常知識者透過改變資料訊號data中電壓VP及VA的輸出週期(脈波週期)、控制訊號S1~S4的輸出週期等變化如上述畫素電路100各階段的時間。

在一些實施例中，透過如第2圖、第3A圖至第3H圖中畫素電路100的配置，PWM補償及寫入以及PAM補償及寫入可在簡易的電路配置下完成。

請參照第4圖。第4圖為根據本案一實施例所繪示的畫素電路400的示意圖。根據第4圖的實施例，如第1圖中的元件皆標示相同的符號以利理解。在此，除了需介紹的與第4圖中元件間之相互關係，為簡潔，將省略相似元件在前面之篇幅已仔細地討論的具體操作。

與第1圖所示之實施例中的畫素電路100相比，如第4圖所示，在一些實施例中，發光單元130耦接於供應電壓VDD與開關M6之間，以及開關M4的一端與供應電壓VSS耦接，開關M1~M6以P型CMOS電晶體實施，此時，控制訊號S1~S4的波形會反向於第2圖中的對應波 形。

請參照第5圖。第5圖為根據本案一實施例所繪示的畫素電路500的示意圖。根據第5圖的實施例，如第1圖中的元件皆標示相同的符號以利理解。在此，除了需介紹的與第5圖中元件間之相互關係，為簡潔，將省略相似元件在前面之篇幅已仔細地討論的具體操作。

與第1圖所示之實施例中的畫素電路100相比，如第5圖所示，畫素電路500不包含開關M4，脈波振幅調變電路120直接透過開關M6與供應電壓VDD耦接。

請參照第6圖。第6圖為根據本案一實施例所繪示的多種資料信號和控制信號的波形示意圖。根據第6圖的實施例，如第2圖中的元件皆標示相同的符號以利理解。在此，除了需介紹的與第6圖中訊號間之相互關係，為簡潔，將省略相似訊號在前面之篇幅已仔細地討論的具體操作。在一些實施例中，如第6圖中所示的資料信號和控制信號可被實施在如第5圖中所示的畫素電路500中，並且畫素電路500響應於如第6圖中所示各種訊號而運作的方式將如在第7A圖至第7H圖中的實施例所示。

與第2圖中的實施例相比，如第6圖所示，在時間間隔t1~t6中，供應電壓VSS具有正電壓的準位，之後在時間間隔t7~t8中，供應電壓VSS改變至具有低電壓或負電壓的準位。在一些實施例中，供應電壓VSS具有例如10Volts改變至0Volt的準位。

請參照第7A圖至第7H圖。第7A圖至第7H圖分 別為第5圖的畫素電路500於重置、PWM補償與寫入、PWM電壓保持、PAM補償、PAM寫入、PAM電壓保持、發光階段的第一及第二子階段的等效電路操作示意圖。根據第7A圖至第7H圖的實施例，如第3A圖至第3H圖中的元件皆標示相同的符號以利理解。在此，除了需介紹的與第7A圖至第7H圖中元件間之相互關係，為簡潔，將省略相似元件在前面之篇幅已仔細地討論的具體操作。

如第7A圖至第7D圖所示，畫素電路500中的元件分別響應於如第6圖中各種資料及控制訊號作動，並完成重置、PWM補償與寫入、PWM電壓保持、PAM補償階段的操作，在以上階段中，畫素電路500與如第3A圖至第3D圖中所示之畫素電路100有類似操作，在此不再贅述。需特別這注意的是，供應電壓VSS均維持為例如10Volts的正電壓，而供應電壓VDD於如第7C圖所示的PWM電壓保持階段的例如-10Volts改變至如第7D圖所示的PAM補償階段的例如10Volts。

接著，如第7E圖所示，在畫素電路500處於PAM寫入階段時，與如第3E圖所示之實施例不同的是，在一些實施例中，資料訊號data是以短脈衝(short pulse)的形式實施，使得電壓V1達到電壓VA，以及電壓V3具有如《公式6》所示的準位：V3=VA-△V-Vth 《公式6》其中△V與電容器C2與C3的電容值有關，Vth為開關M6的臨界電壓。

之後，如第7F圖所示，畫素電路500處於PAM電壓保持階段。在一些實施例中，供應電壓VDD持續對節點n3充電，使得開關M6的控制端(閘極)與連接節點n3的源極之間的電位差相應地縮小，因此在這些實施例中，將縮短畫素電路500處於PAM電壓保持階段的時間。

如第7G圖以及第7H圖所示，畫素電路500中完成發光階段的第一以及第二子階段的操作，在以上階段中，畫素電路500與如第3G圖以及第3H圖中所示之畫素電路100有類似操作，在此不再贅述。須特別注意的是，在如第7G圖所示發光階段的第一子階段的操作中，電壓V2具有如《公式7》所示的準位：V2=VLED+△V 《公式7》其中VLED為發光單元130的導通順向偏壓。

綜合以上所述，本案所提供的畫素電路透過單純的電路配置，達成PWM以及PAM訊號補償、寫入以及最後控制發光單元的發光亮度，簡化控制電路。

以上僅為本揭示文件的較佳實施例，凡依本揭示文件請求項所做的均等變化與修飾，皆應屬本揭示文件的涵蓋範圍。

100:畫素電路

110:脈波寬度調變電路

120:脈波振幅調變電路

130:發光單元

Vdata、SW:資料線端

VSS、VDD:供應電壓端點

M1、M2、M3、M4、M5、M6:開關

S1、S2、S3、S4:控制訊號

C1、C2、C3:電容器

nw、n1、n2、n3:節點

Dd:發光二極體

Claims (12)

1. 一種畫素電路，包含：一第一開關；一第二開關，該第二開關的一第一端與該第一開關的一第一端在一寫入端點耦接；一第三開關，該第三開關的一第一端與該第二開關的一第二端耦接；一第一電容器，該第一電容器的一第一端與該第三開關的一第二端耦接；一脈波寬度調變電晶體，該脈波寬度調變電晶體的一第一端與該第一開關的一第二端點耦接，該脈波寬度調變電晶體的一第二端與該第三開關的該第一端耦接，該脈波寬度調變電晶體的一控制端與該第一電容器的該第一端耦接；一脈波振幅調變電晶體，該脈波振幅調變電晶體的一控制端與該第二開關的該第二端耦接；一第四開關，該第四開關的一第一端與該脈波振幅調變電晶體的一第一端耦接，該第四開關的一第二端耦接至一第一電壓端點以接收一第一供應電壓；一第二電容器，該第二電容器的一第一端與該脈波振幅調變電晶體的一第二端耦接，該第二電容器的一第二端與該第二開關的該第二端耦接；以及一發光單元，該發光單元的一第一端與該第二電容器的該第一端耦接，該發光單元的一第二端耦接至一第二電 壓端點以接收一第二供應電壓；其中該第一開關、該第二開關、該第三開關、該第一電容器、該脈波寬度調變電晶體、該脈波振幅調變電晶體、該第四開關、該第二電容器用以協同操作而產生驅動該發光單元的一驅動電流。
2. 如請求項1所述的畫素電路，其中當該第一開關關斷時，該第二開關與該第三開關用以導通以根據一重置電壓設置該脈波寬度調變電晶體的該控制端的電壓準位。
3. 如請求項1所述的畫素電路，其中該第一開關、該第二開關、該第三開關以及該第四開關用以各別響應一第一控制訊號、一第二控制訊號、一第三控制訊號以及一第四控制訊號而切換，以根據自該寫入端點接收的一資料訊號設置該脈波寬度調變電晶體之該控制端的電壓準位以及該脈波振幅調變電晶體之該控制端的電壓準位。
4. 如請求項3所述的畫素電路，其中當該資料訊號具有一負電壓準位時，該第一開關導通、該第二開關關斷、該第三開關導通以及該第四開關導通，以根據該負電壓準位設置該脈波寬度調變電晶體之該控制端的電壓準位。
5. 如請求項1所述的畫素電路，其中當該第一開關關斷、該第三開關關斷以及該第四開關根據該第四控制訊號而切換時，該第二開關用以導通以根據一資料訊號以及該第一供應電壓設置該脈波振幅調變電晶體之該控制端的電壓準位。
6. 如請求項1所述的畫素電路，其中該脈波寬度調變電晶體之該控制端的電壓準位以及該脈波振幅調變電晶體之該控制端的電壓準位用以根據一資料訊號被設置以切換該脈波寬度調變電晶體以及該脈波振幅調變電晶體；其中當該第一開關根據一第一控制訊號切換而導通以及該第四開關根據一第四控制訊號切換而導通時，該脈波振幅調變電晶體導通以輸出該驅動電流至該發光單元。
7. 如請求項1所述的畫素電路，其中該第一電容器的一第二端用以接收一線性變化電壓，並且該線性變化電壓的電壓準位隨著時間線性變化；其中當該第一開關導通、該第二開關關斷、該第三開關關斷以及該第四開關導通，且該脈波寬度調變電晶體是一N型電晶體時，該脈波寬度調變電晶體響應於增加的該線性變化電壓的準位切換以控制該發光單元的發光時 間。
8. 如請求項1所述的畫素電路，更包含：一第三電容器，該第三電容器的一第一端與該發光單元的該第一端耦接，以及該第三電容器的一第二端與該發光單元的該第二端耦接。
9. 一種畫素電路，包含：一發光單元，用於根據一驅動電流發光；一脈波振幅調變電路，與一第一資料線以及該發光單元耦接，該脈波振幅調變電路包含：一脈波振幅調變電晶體，該脈波振幅調變電晶體的一控制端耦接於一第一節點；以及該脈波振幅調變電路用以根據自該第一資料線接收的一資料訊號設置該第一節點的準位，以使該脈波振幅調變電晶體導通以提供具有對應大小的該驅動電流至該發光單元；以及一脈波寬度調變電路，與該第一資料線、一第二資料線耦接，該脈波寬度調變電路包含：一脈波寬度調變電晶體，該脈波寬度調變電晶體的一控制端耦接於一第二節點；一第一開關，該脈波寬度調變電路之該第一開關的一第一端耦接該第一資料線，該脈波寬度調變電路之該第一開關的一第二端耦接該脈波寬度調變電晶體 的一第一端；一第二開關，該第二開關的一第一端耦接該第一節點，該第二開關的一第二端耦接該脈波寬度調變電晶體的該控制端，其中該該脈波寬度調變電晶體的一第二端耦接該第一節點；以及一電容器，該脈波寬度調變電路之該電容器的一第一端耦接該第二開關的該第二端，該脈波寬度調變電路之該電容器的一第二端用以接收該線性變化電壓；其中，該脈波寬度調變電路用以根據自該第一資料線接收的該資料訊號設置該第二節點的準位，其中該脈波寬度調變電路更用以根據自該第二資料線接收的一線性變化電壓調整該第二節點的準位，並將一經調整該第二節點的準位與一預設值比較，再根據比較結果決定該脈波寬度調變電晶體的導通時間與該驅動電流的脈波寬度。
10. 如請求項9所述的畫素電路，其中該脈波振幅調變電路更包含：一第一開關，該脈波振幅調變電路之該第一開關的一第一端耦接於該第一資料線，該脈波振幅調變電路之該第一開關的一第二端耦接該第一節點；以及一電容器，該脈波振幅調變電路之該電容器的一第一端耦接該第一節點，該脈波振幅調變電路之該電容器的該第二端耦接該發光單元以及該脈波振幅調變電晶體的一 第一端；其中該脈波振幅調變電晶體的一第二端用以接收一第一供應電壓。
11. 如請求項9所述的畫素電路，其中該脈波寬度調變電路更用以藉由響應該資料訊號的該第二節點之準位切換該脈波寬度調變電晶體以控制該發光單元的發光時間。
12. 如請求項9所述的畫素電路，其中當該脈波寬度調變電晶體為P型電晶體，該線性變化電壓的準位隨著時間線性遞減，當該脈波寬度調變電晶體為N型電晶體，該線性變化電壓的準位隨著時間線性遞增。

Images