TWI824698B - 畫素電路及應用其之微發光二極體面板 - Google Patents

畫素電路及應用其之微發光二極體面板 Download PDF

Info

Publication number
TWI824698B
TWI824698B TW111133690A TW111133690A TWI824698B TW I824698 B TWI824698 B TW I824698B TW 111133690 A TW111133690 A TW 111133690A TW 111133690 A TW111133690 A TW 111133690A TW I824698 B TWI824698 B TW I824698B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
control signal
micro
voltage
Prior art date
Application number
TW111133690A
Other languages
English (en)
Other versions
TW202411971A (zh
Inventor
陳俊宇
陳怡倩
黃柏瑞
陳勇志
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111133690A priority Critical patent/TWI824698B/zh
Priority to CN202211679310.1A priority patent/CN115798399A/zh
Application granted granted Critical
Publication of TWI824698B publication Critical patent/TWI824698B/zh
Publication of TW202411971A publication Critical patent/TW202411971A/zh

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種畫素電路包括：一第一電晶體，具有一第一端，接收一第一資料電壓，一第二端，以及一控制端，接收一第一控制信號，該第一電晶體受控於該第一控制信號而導通或關閉；一第二電晶體，兼具驅動功能與開關功能，該第二電晶體具有一第一端，耦接至一操作電壓，一第二端，以及一控制端，耦接至該第一電晶體之該第二端；一第一電容，具有一第一端，耦接至該第二電晶體之該控制端，以及一第二端；一脈衝寬度調變(PWM)控制電路，耦接至該第一電容之該第二端；以及一微發光二極體，耦接至該第二電晶體之該第二端，該第二電晶體驅動該微發光二極體，以及，該第二電晶體控制是否讓一電流流經該微發光二極體，其中，該PWM控制電路透過控制該第二電晶體，以控制該微發光二極體於一圖框內進行複數次發光及複數次發光結束。

Description

畫素電路及應用其之微發光二極體面板
本發明是有關於一種畫素電路及應用其之微發光二極體(MICRO-LED)面板。
微發光二極體(Micro LED)的體積非常小，不僅省電，還能提供高亮度，且用於AR穿透性甚至高達80%。除了AR應用，微發光二極體亦非常適用於車用、百吋以上(看板、電視)顯示器等場域。
以現行的微發光二極體的畫素電路而言，畫素電路利用脈衝寬度調變(PWM，pulse width modulation)控制電路，在微發光二極體的驅動電流路徑上串聯開關電晶體來控制發光時間。此開關電晶體將增加額外功率消耗。此外，因微發光二極體的驅動電流高，此開關電晶體尺寸需放大以減少發熱，但大尺寸的開關電晶體將會佔用更多電路面積。
因電路操作限制，現在的畫素電路在一個圖框(frame)內只能發光一次，使得微發光二極體的使用受限。
故而，需要有一種畫素電路及應用其之微發光二極體面板，可達成降低功耗與降低電路面積。
根據本案一方面，提出一種畫素電路包括：一第一電晶體，具有一第一端，接收一第一資料電壓，一第二端，以及一控制端，接收一第一控制信號，該第一電晶體受控於該第一控制信號而導通或關閉；一第二電晶體，兼具驅動功能與開關功能，該第二電晶體具有一第一端，耦接至一操作電壓，一第二端，以及一控制端，耦接至該第一電晶體之該第二端；一第一電容，具有一第一端，耦接至該第二電晶體之該控制端，以及一第二端；一脈衝寬度調變(PWM)控制電路，耦接至該第一電容之該第二端；以及一微發光二極體，耦接至該第二電晶體之該第二端，該第二電晶體驅動該微發光二極體，以及，該第二電晶體控制是否讓一電流流經該微發光二極體，其中，該PWM控制電路透過控制該第二電晶體，以控制該微發光二極體於一圖框內進行複數次發光及複數次發光結束。
根據本案另一方面，提出一種微發光二極體面板，包括：一畫素電路陣列，包括複數個如上所述之畫素電路；以及一驅動電路，耦接至該畫素電路陣列，該驅動電路驅動該畫素電路陣列來發光。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100:畫素電路
T1~T7:電晶體
C1~C2:電容
110:PWM控制電路
D:微發光二極體
700:微發光二極體面板
710:畫素電路陣列
720:驅動電路
第1圖繪示依照本發明一實施例的畫素電路之電路架構圖。
第2圖繪示依照本發明一實施例的畫素電路之電路架構圖。
第3圖顯示根據本案一實施例之畫素電路之信號波形圖。
第4A圖至第4C圖分別顯示根據本案一實施例之說明畫素電路的資料寫入階段、發光階段與發光結束階段。
第5圖顯示根據本案一實施例之具有補償功能的畫素電路的架構圖。
第6圖顯示根據本案一實施例之具有補償功能的畫素電路的架構圖。
第7圖顯示根據本案一實施例之微發光二極體面板之功能方塊圖。
本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。
請參照第1圖，其繪示依照本發明一實施例的畫素電路之電路架構圖。依照本發明一實施例的畫素電路100包括： 一第一電晶體T1、一第二電晶體T2，一第一電容C1、一PWM控制電路110、與一微發光二極體(micro-LED)D。
第一電晶體T1具有：一第一端，接收一第一資料電壓Data_PAM(脈衝振幅調變，Pulse-amplitude modulation，PAM)；一第二端，耦接至該第二電晶體T2；以及一控制端，接收一第一控制信號S1。第一電晶體T1受控於第一控制信號S1而導通或關閉。
第二電晶體T2可兼具驅動功能與開關功能。亦即，第二電晶體T2可驅動該微發光二極體D(驅動功能)，以及，第二電晶體T2可控制是否讓一電流ILED流經該微發光二極體D(開關功能)。第二電晶體T2具有：一第一端，耦接至一操作電壓VDD；一第二端，耦接至該微發光二極體D；以及一控制端，耦接至該第一電晶體T1與該第一電容C1。
該第一電容C1具有：一第一端，耦接至該第二電晶體T2之該控制端；以及一第二端，耦接至該PWM控制電路110。該第一電容C1是一耦合電容。
PWM控制電路110耦接至該第一電容C1。PWM控制電路110可透過控制第二電晶體T2，以控制微發光二極體D的發光及發光結束。
微發光二極體D耦接至該第二電晶體T2。微發光二極體D被耦接至該第二電晶體T2所驅動以發光。
請參照第2圖，其繪示依照本發明一實施例的畫素 電路之電路架構圖。於第2圖中，PWM控制電路110包括：一第三電晶體T3、一第四電晶體T4、一第五電晶體T5，以及一第二電容C2。
該第三電晶體T3具有：一第一端，耦接至一第一參考電壓VL；一第二端，耦接至該第一電容C1；以及一控制端，耦接至該第二電容C2。其中，第二電晶體T2與第一電容C1之耦合點稱為第一節點N1。第三電晶體T3與第二電容C2之耦合點稱為第二節點N2。
第四電晶體T4具有：一第一端，耦接至一第二參考電壓VH；一第二端，耦接至該第一電容C1；以及一控制端，接收一第二控制信號S2。第三電晶體T3、第四電晶體T4與第一電容C1之耦合點稱為第三節點N3。第二參考電壓VH高於第一參考電壓VL。
第五電晶體T5具有：一第一端，接收一第二資料電壓Data_PWM；一第二端，耦接至該第二電容C2；以及一控制端，接收該第一控制信號S1。
第二電容C2具有：一第一端，耦接至該第三電晶體T3之該控制端；以及一第二端，接收一第三控制信號Sweep。
第3圖顯示根據本案一實施例之畫素電路之信號波形圖。如第3圖所示，當第一控制信號S1為致能時，代表一個圖框開始。在本案一實施例中，第三控制信號Sweep例如但不 受限於為三角波信號，在本案其他可能實施例中，第三控制信號Sweep可具有其他波形，此皆在本案精神範圍內。在本案一實施例中，在一個圖框時間內，第二控制信號S2與第三控制信號Sweep可以有多次被致能。第三控制信號Sweep的致能是指由最低點上升至最高點。當第二控制信號S2被致能時，可以導通第二電晶體T2以驅動該微發光二極體D來發光。於該微發光二極體D發光時，當第三控制信號Sweep上升至一參考電位時，可以關閉第二電晶體T2以結束該微發光二極體D的發光。
在本案一實施例中，畫素電路具有三個操作階段：資料寫入階段、發光階段與發光結束階段。底下請參考第4A圖至第4C圖，以分別顯示根據本案一實施例之畫素電路的資料寫入階段、發光階段與發光結束階段。
如第4A圖所示，當畫素電路處於資料寫入階段時，第一控制信號S1為致能，第一電晶體T1為導通，而將第一資料電壓Data_PAM寫入至第一節點N1(N1=VData_PAM)；以及，第五電晶體T5為導通，而將第二資料電壓Data_PWM寫入至第二節點N2(N2=VData_PWM)。透過設計第一參考電壓VL的電壓值，可以使得VData_PWM與VL之電壓差高於第三電晶體T3的臨界電壓VTH_T3，使得第三電晶體T3為導通((VData_PWM-VL)>VTH_T3)。此外，VData_PAM與VANO(微發光二極體D之陽極電壓)之電壓差小於第二電晶體T2的臨界電壓VTH_T2，使得第二電晶體T2為關閉((VData_PAM-VANO)<VTH_T2)。故而，在資 料寫入階段，第二電晶體為關閉。
如第4B圖所示，當畫素電路處於發光階段時，第三控制信號Sweep出現電壓降△VSweep，此電壓降△VSweep將透過第二電容C2而耦合至第二節點N2，使得第二節點N2的電壓變為VData_PAM-△VSweep。由於第二節點N2有電壓變化，使得第三電晶體T3變為關閉，亦即，(VData_PWM-△VSweep-VL)<VTH_T3。由於第二控制信號S2為致能，使得第四電晶體T4為導通，故而，第三節點N3的電壓出現正電壓變化(VH-VL)，此正電壓變化(VH-VL)透過第一電容C1而耦合至第一節點N1，使得第一節點N1的電壓變為((VData_PAM-VANO+(VH-VL))>VTH_T2)，故而，第二電晶體T2變為導通。導通的第二電晶體T2可輸出驅動電流ILED以驅動微發光二極體D發光。
如第4C圖所示，當畫素電路處於發光結束階段時，當第三控制信號Sweep上升至一參考電位△VSweep_rise時，此電壓變化將透過第二電容C2而耦合至第二節點N2，使得第二節點N2的電壓變為VData_PAM-△VSweep+△VSweep_rise。由於第二節點N2有電壓變化，使得第三電晶體T3變為導通，亦即，(VData_PWM-△VSweep+△VSweep_rise-VL)>VTH_T3。由於第二控制信號S2為失能，使得第四電晶體T4為關閉，故而，第三節點N3的電壓出現負電壓變化(VL-VH)，此負電壓變化(VL-VH)透過第一電容C1而耦合至第一節點N1，使得第一節點N1的電壓變為((VData_PAM-VANO+(VH-VL)+(VL-VH)=(VData_PAM- VANO)<VTH_T2，故而，第二電晶體T2變為關閉。由於第二電晶體T2為關閉，微發光二極體D停止發光。
由上述說明可知，在本案一實施例中，於一個圖框時間內，如果第二控制信號S2與第三控制信號Sweep被多次致能的話，微發光二極體D可多次發光。雖然第3圖只顯示一個圖框，但當知其他圖框的波形亦可如第3圖所示。
第5圖顯示根據本案一實施例之具有補償功能的畫素電路的架構圖。如第5圖所示，相較於第2圖的畫素電路200，第5圖的畫素電路500更包括一第六電晶體T6。第六電晶體T6具有：一第一端，耦接至該第二電晶體T2與該微發光二極體D之耦合點；一第二端，輸出一感應電壓VSensing；以及一控制端，接收該第一控制信號S1。
第5圖的畫素電路500具有感應第二電晶體T2的電流之功能，以補償第二電晶體T2之臨界電壓偏差及導通電流偏差。細節如下。
於進行感測第二電晶體T2之電流期間，第三電晶體T3、第四電晶體T4與微發光二極體D皆為關閉。第一控制信號S1為致能以導通第六電晶體T6。此時，第一電晶體T1與第二電晶體T2皆為導通。第二電晶體T2之電流(感應電流ISensing)可透過第六電晶體T6而流至補償電路510。在本案一實施例中，藉由寫入不同的第一資料電壓Ddata_PAM至第二電晶體T2的控制端，以得到第二電晶體T2的電壓-電流(V-I)曲線。 回應於第二電晶體T2的電壓-電流(V-I)曲線，補償電路510可輸出第一補償電壓△VExternal_compensationl。亦即，經補償後，當驅動微發光二極體D時，輸入至第一電晶體T1之第一資料電壓變為：VDdata_PAM+VExternal_compensationl。亦即，可以補償第一資料電壓Ddata_PAM。
第6圖顯示根據本案一實施例之具有補償功能的畫素電路的架構圖。如第6圖所示，相較於第5圖的畫素電路500，第6圖的畫素電路600更包括一第七電晶體T7。第七電晶體T7具有：一第一端，耦接至該第三節點N3；一第二端，耦接至該第六電晶體T6；以及一控制端，接收該第一控制信號S1。
第6圖的畫素電路600具有感應第三電晶體T3的電流之功能，以補償第三電晶體T3之臨界電壓偏差及導通電流偏差。細節如下。
於進行感測第三電晶體T3之電流期間，第二電晶體T2、第四電晶體T4與微發光二極體D皆為關閉。第一控制信號S1為致能以導通第七電晶體T7。此時，第三電晶體T3與第六電晶體T6皆為導通。第三電晶體T3之電流(感應電流ISensing)可透過第七電晶體T7與第六電晶體T6而流至補償電路510。在本案一實施例中，藉由寫入不同的第二資料電壓Ddata_PWM至第五電晶體T5，以得到第三電晶體T3的電壓-電流(V-I)曲線。回應於第三電晶體T3的電壓-電流(V-I)曲線， 補償電路510可輸出第二補償電壓△VExternal_compensation2。亦即，經補償後，當驅動微發光二極體D時，輸入至第五電晶體T5之第二資料電壓變為：VDdata_PWM+VExternal_compensation2。亦即，可以補償第二資料電壓Ddata_PWM。
第7圖顯示根據本案一實施例之微發光二極體面板之功能方塊圖。微發光二極體面板700包括：畫素電路陣列710與驅動電路720。畫素電路陣列710包括如上述實施例之複數個畫素電路。畫素電路陣列710耦接至驅動電路720，以由驅動電路720所驅動並發光。驅動電路720發出第一控制信號S1、第二控制信號S2、第三控制信號Sweep、第一資料電壓Data_PAM與第二資料電壓Data_PWM等至畫素電路陣列710，以驅動畫素電路陣列710來發光。畫素電路陣列710與驅動電路720之細節如上所述，於此不重述。
如上所述，在本案實施例中，透過讓驅動電晶體兼具驅動與開關兩種功能，故而畫素電路可以不需要大尺寸的開關電晶體，可以節省電路面積及減少功率消耗。
如上所述，在本案實施例中，畫素電路在一個圖框內可以發光數次，使得微發光二極體能有更好的使用用途。
如上所述，在本案實施例中，畫素電路可以補償內部電晶體的臨界電壓偏差及導通電流偏差，以加強及改善畫素電路的性能。
綜上所述，雖然本發明已以實施例揭露如上，然其 並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:畫素電路
C1:電容
T1~T2:電晶體
110:PWM控制電路
D:微發光二極體

Claims (8)

  1. 一種畫素電路，包括：一第一電晶體，具有：一第一端，接收一第一資料電壓；一第二端；以及一控制端，接收一第一控制信號，該第一電晶體受控於該第一控制信號而導通或關閉；一第二電晶體，兼具驅動功能與開關功能，該第二電晶體具有：一第一端，耦接至一操作電壓；一第二端；以及一控制端，耦接至該第一電晶體之該第二端；一第一電容，具有：一第一端，耦接至該第二電晶體之該控制端；以及一第二端；一脈衝寬度調變(PWM，pulse width modulation)控制電路，耦接至該第一電容之該第二端；以及一微發光二極體(micro-LED)，耦接至該第二電晶體之該第二端，該第二電晶體驅動該微發光二極體，以及，該第二電晶體控制是否讓一電流流經該微發光二極體，其中，該PWM控制電路透過控制該第二電晶體，以控制該微發光二極體於一圖框內進行複數次發光及複數次發光結束，其中該PWM控制電路包括：一第三電晶體，具有：一第一端，耦接至一第一參考電壓；一第二端，耦接至該第一電容；以及一控制端，其中，該第二電晶體與該第一電容之一耦合點為一第一節點； 一第四電晶體，具有：一第一端，耦接至一第二參考電壓；一第二端，耦接至該第一電容；以及一控制端，接收一第二控制信號，該第二參考電壓高於該第一參考電壓；一第五電晶體，具有：一第一端，接收一第二資料電壓；一第二端；以及一控制端，接收該第一控制信號；以及一第二電容具有：一第一端，耦接至該第三電晶體之該控制端與該第五電晶體之該第二端；以及一第二端，接收一第三控制信號；該第三電晶體與該第二電容之一耦合點為一第二節點，該第三電晶體、該第四電晶體與該第一電容之耦合點為一第三節點。
  2. 如請求項1所述之畫素電路，其中，當該第一控制信號為致能時，代表該圖框的開始；該第三控制信號為一三角波信號；在該圖框內，該第二控制信號與該第三控制信號有複數次致能；當該第二控制信號被致能時，導通該第二電晶體以驅動該微發光二極體發光；以及於該微發光二極體發光時，當該第三控制信號上升至一參考電位時，關閉該第二電晶體以結束該微發光二極體的發光。
  3. 如請求項2所述之畫素電路，其中， 當該畫素電路處於一資料寫入階段時，該第一控制信號為致能，該第一電晶體為導通以該第一資料電壓寫入至該第一節點，該第五電晶體為導通以將該第二資料電壓寫入至該第二節點，該第二資料電壓與該第一參考電壓之電壓差高於該第三電晶體的一臨界電壓以使得該第三電晶體為導通，該第一資料電壓與該微發光二極體之一陽極電壓之電壓差小於該第二電晶體的一臨界電壓以使得該第二電晶體為關閉。
  4. 如請求項3所述之畫素電路，其中，當該畫素電路處於一發光階段時，該第三控制信號出現一電壓降，該第三控制信號的該電壓降透過該第二電容而耦合至該第二節點以使得該第三電晶體變為關閉，該第二控制信號為致能以使得該第四電晶體為導通，以及該第三節點的一正電壓變化透過該第一電容而耦合至該第一節點以導通該第二電晶體以驅動該微發光二極體發光。
  5. 如請求項4所述之畫素電路，其中，當該畫素電路處於一發光結束階段時，當該第三控制信號上升至一參考電位時，該第三控制信號的一上升電壓變化透過該第二電容而耦合至該第二節點以導通第三電晶體，該第二控制信號為失能以使得該第四電晶體為關閉，在該第三節點有一負電壓變化，該負電壓變化透過該第一電容而耦 合至該第一節點以關閉該第二電晶體且令該微發光二極體停止發光。
  6. 如請求項5所述之畫素電路，更包括一第六電晶體，具有：一第一端，耦接至該第二電晶體與該微發光二極體之一耦合點；一第二端，輸出一感應電壓；以及一控制端，接收該第一控制信號，於感測該第二電晶體之一電流時，該第三電晶體、該第四電晶體與該微發光二極體為關閉，該第一控制信號為致能以導通該第六電晶體，且該第一電晶體與該第二電晶體皆為導通，該第二電晶體之該電流透過該第六電晶體而流至一補償電路，藉由寫入不同的該第一資料電壓至該第二電晶體的該控制端，該補償電路以一第一補償電壓來補償該第一資料電壓。
  7. 如請求項6所述之畫素電路，更包括：一第七電晶體，具有：一第一端，耦接至該第三節點；一第二端，耦接至該第六電晶體；以及一控制端，接收該第一控制信號，於感測該第三電晶體之一電流時，該第二電晶體、該第四電晶體與該微發光二極體為關閉，該第一控制信號為致能以導通該第七電晶體，且該第三電晶體與該第六電晶體皆為導通，該第三電晶體之該電流透過該第七電晶體與該第六電晶體而流至該補償電路， 藉由寫入不同的該第二資料電壓至該第五電晶體，該補償電路以一第二補償電壓來補償該第二資料電壓。
  8. 一種微發光二極體面板，包括：一畫素電路陣列，包括複數個如請求項1所述之畫素電路；以及一驅動電路，耦接至該畫素電路陣列，該驅動電路驅動該畫素電路陣列來發光。
TW111133690A 2022-09-06 2022-09-06 畫素電路及應用其之微發光二極體面板 TWI824698B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111133690A TWI824698B (zh) 2022-09-06 2022-09-06 畫素電路及應用其之微發光二極體面板
CN202211679310.1A CN115798399A (zh) 2022-09-06 2022-12-26 像素电路及应用其的微发光二极管面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111133690A TWI824698B (zh) 2022-09-06 2022-09-06 畫素電路及應用其之微發光二極體面板

Publications (2)

Publication Number Publication Date
TWI824698B true TWI824698B (zh) 2023-12-01
TW202411971A TW202411971A (zh) 2024-03-16

Family

ID=85427882

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111133690A TWI824698B (zh) 2022-09-06 2022-09-06 畫素電路及應用其之微發光二極體面板

Country Status (2)

Country Link
CN (1) CN115798399A (zh)
TW (1) TWI824698B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168808A (zh) * 2019-02-20 2021-07-23 三星电子株式会社 显示面板及其驱动方法
TW202228110A (zh) * 2021-01-14 2022-07-16 友達光電股份有限公司 畫素電路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168808A (zh) * 2019-02-20 2021-07-23 三星电子株式会社 显示面板及其驱动方法
TW202228110A (zh) * 2021-01-14 2022-07-16 友達光電股份有限公司 畫素電路

Also Published As

Publication number Publication date
CN115798399A (zh) 2023-03-14
TW202411971A (zh) 2024-03-16

Similar Documents

Publication Publication Date Title
TWI683434B (zh) 畫素結構
KR101742414B1 (ko) 구동 전원, 디스플레이 구동 회로 및 유기 발광 다이오드 디스플레이
TWI716160B (zh) 畫素電路
US11961461B2 (en) Pixel circuit
TW202042201A (zh) 可調變驅動電流脈波寬度的畫素電路和相關的顯示面板
CN111583857B (zh) 像素驱动电路及其驱动方法、显示面板
WO2020228062A1 (zh) 像素驱动电路及显示面板
WO2021046999A1 (zh) 一种oled像素补偿电路及像素补偿方法
CN114299864A (zh) 像素电路及其驱动方法、阵列基板、显示面板和显示装置
TW202329068A (zh) 畫素電路、其顯示面板及其驅動方法
WO2023115533A1 (zh) 像素电路以及显示面板
CN114203103B (zh) 发光电路、背光模组以及显示面板
TW201944384A (zh) 畫素電路
TWI540565B (zh) 多工驅動器以及顯示裝置
TWI824698B (zh) 畫素電路及應用其之微發光二極體面板
TWI828403B (zh) 具有波寬補償的畫素電路及其操作方法
WO2022041329A1 (zh) 像素电路及显示面板
US11727865B1 (en) Light-emitting diode driver and display apparatus using the same
TW202420284A (zh) 具有波寬補償的畫素電路及其操作方法
TWI762137B (zh) 畫素補償電路
TWI828337B (zh) 畫素電路以及顯示面板
TWI820927B (zh) 畫素電路
TWI830435B (zh) 畫素電路
TWI777447B (zh) 驅動電路
TWI742895B (zh) 畫素電路