CN115798399A - 像素电路及应用其的微发光二极管面板 - Google Patents

像素电路及应用其的微发光二极管面板 Download PDF

Info

Publication number
CN115798399A
CN115798399A CN202211679310.1A CN202211679310A CN115798399A CN 115798399 A CN115798399 A CN 115798399A CN 202211679310 A CN202211679310 A CN 202211679310A CN 115798399 A CN115798399 A CN 115798399A
Authority
CN
China
Prior art keywords
transistor
control signal
terminal
voltage
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211679310.1A
Other languages
English (en)
Inventor
陈俊宇
陈怡倩
黄柏瑞
陈勇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN115798399A publication Critical patent/CN115798399A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种像素电路及应用其的微发光二极管面板,像素电路包括:第一晶体管,具有第一端,接收第一数据电压,第二端,及控制端,接收第一控制信号,第一晶体管受控于第一控制信号而导通或关闭;第二晶体管,兼具驱动功能与开关功能,第二晶体管具有第一端,耦接至操作电压,第二端,及控制端,耦接至第一晶体管的第二端;第一电容,具有第一端,耦接至第二晶体管的控制端,及第二端;脉冲宽度调制控制电路,耦接至第一电容的第二端;及微发光二极管,耦接至第二晶体管的第二端,第二晶体管驱动微发光二极管,及第二晶体管控制是否让电流流经微发光二极管,其中,PWM控制电路通过控制第二晶体管,以控制微发光二极管于图框内进行多次发光及多次发光结束。

Description

像素电路及应用其的微发光二极管面板
技术领域
本发明涉及一种像素电路及应用其的微发光二极管(MICRO-LED)面板。
背景技术
微发光二极管(Micro LED)的体积非常小,不仅省电,还能提供高亮度,且用于AR穿透性甚至高达80%。除了AR应用,微发光二极管亦非常适用于车用、百英寸以上(看板、电视)显示器等场域。
以现行的微发光二极管的像素电路而言,像素电路利用脉冲宽度调制(PWM,pulsewidth modulation)控制电路,在微发光二极管的驱动电流路径上串联开关晶体管来控制发光时间。此开关晶体管将增加额外功率消耗。此外,因微发光二极管的驱动电流高,此开关晶体管尺寸需放大以减少发热,但大尺寸的开关晶体管将会占用更多电路面积。
因电路操作限制,现在的像素电路在一个图框(frame)内只能发光一次,使得微发光二极管的使用受限。
故而,需要有一种像素电路及应用其的微发光二极管面板,可实现降低功耗与降低电路面积。
发明内容
根据本公开一方面,提出一种像素电路包括:一第一晶体管,具有一第一端,接收一第一数据电压,一第二端,以及一控制端,接收一第一控制信号,该第一晶体管受控于该第一控制信号而导通或关闭;一第二晶体管,兼具驱动功能与开关功能,该第二晶体管具有一第一端,耦接至一操作电压,一第二端,以及一控制端,耦接至该第一晶体管的该第二端;一第一电容,具有一第一端,耦接至该第二晶体管的该控制端,以及一第二端;一脉冲宽度调制(PWM)控制电路,耦接至该第一电容的该第二端;以及一微发光二极管,耦接至该第二晶体管的该第二端,该第二晶体管驱动该微发光二极管,以及,该第二晶体管控制是否让一电流流经该微发光二极管,其中,该PWM控制电路通过控制该第二晶体管,以控制该微发光二极管于一图框内进行多次发光及多次发光结束。
根据本公开另一方面,提出一种微发光二极管面板,包括:一像素电路阵列,包括多个如上所述的像素电路;以及一驱动电路,耦接至该像素电路阵列,该驱动电路驱动该像素电路阵列来发光。
为了对本发明的上述及其他方面有更佳的了解,下文特举实施例,并配合说明书附图详细说明如下:
附图说明
图1示出依照本发明一实施例的像素电路的电路架构图。
图2示出依照本发明一实施例的像素电路的电路架构图。
图3显示根据本公开一实施例的像素电路的信号波形图。
图4A至图4C分别显示根据本公开一实施例的说明像素电路的数据写入阶段、发光阶段与发光结束阶段。
图5显示根据本公开一实施例的具有补偿功能的像素电路的架构图。
图6显示根据本公开一实施例的具有补偿功能的像素电路的架构图。
图7显示根据本公开一实施例的微发光二极管面板的功能方框图。
附图标记说明:
100:像素电路
T1~T7:晶体管
C1~C2:电容
110:PWM控制电路
D:微发光二极管
700:微发光二极管面板
710:像素电路阵列
720:驱动电路
具体实施方式
本说明书的技术用语是参照本技术领域的习惯用语,如本说明书对部分用语有加以说明或定义,该部分用语的解释是以本说明书的说明或定义为准。本公开的各个实施例分别具有一或多个技术特征。在可能实施的前提下,本技术领域技术人员可选择性地实施任一实施例中部分或全部的技术特征,或者选择性地将这些实施例中部分或全部的技术特征加以组合。
请参照图1,其示出依照本发明一实施例的像素电路的电路架构图。依照本发明一实施例的像素电路100包括:一第一晶体管T1、一第二晶体管T2,一第一电容C1、一PWM控制电路110、与一微发光二极管(micro-LED)D。
第一晶体管T1具有:一第一端,接收一第一数据电压Data_PAM(脉冲幅度调制,Pulse-amplitude modulation,PAM);一第二端,耦接至该第二晶体管T2;以及一控制端,接收一第一控制信号S1。第一晶体管T1受控于第一控制信号S1而导通或关闭。
第二晶体管T2可兼具驱动功能与开关功能。亦即,第二晶体管T2可驱动该微发光二极管D(驱动功能),以及,第二晶体管T2可控制是否让一电流ILED流经该微发光二极管D(开关功能)。第二晶体管T2具有:一第一端,耦接至一操作电压VDD;一第二端,耦接至该微发光二极管D;以及一控制端,耦接至该第一晶体管T1与该第一电容C1。
该第一电容C1具有:一第一端,耦接至该第二晶体管T2的该控制端;以及一第二端,耦接至该PWM控制电路110。该第一电容C1是一耦合电容。
PWM控制电路110耦接至该第一电容C1。PWM控制电路110可通过控制第二晶体管T2,以控制微发光二极管D的发光及发光结束。
微发光二极管D耦接至该第二晶体管T2。微发光二极管D被耦接至该第二晶体管T2所驱动以发光。
请参照图2,其示出依照本发明一实施例的像素电路的电路架构图。于图2中,PWM控制电路110包括:一第三晶体管T3、一第四晶体管T4、一第五晶体管T5,以及一第二电容C2。
该第三晶体管T3具有:一第一端,耦接至一第一参考电压VL;一第二端,耦接至该第一电容C1;以及一控制端,耦接至该第二电容C2。其中,第二晶体管T2与第一电容C1的耦合点称为第一节点N1。第三晶体管T3与第二电容C2的耦合点称为第二节点N2。
第四晶体管T4具有:一第一端,耦接至一第二参考电压VH;一第二端,耦接至该第一电容C1;以及一控制端,接收一第二控制信号S2。第三晶体管T3、第四晶体管T4与第一电容C1的耦合点称为第三节点N3。第二参考电压VH高于第一参考电压VL
第五晶体管T5具有:一第一端,接收一第二数据电压Data_PWM;一第二端,耦接至该第二电容C2;以及一控制端,接收该第一控制信号S1。
第二电容C2具有:一第一端,耦接至该第三晶体管T3的该控制端;以及一第二端,接收一第三控制信号Sweep。
图3显示根据本公开一实施例的像素电路的信号波形图。如图3所示,当第一控制信号S1为致能时,代表一个图框开始。在本公开一实施例中,第三控制信号Sweep例如但不受限于为三角波信号,在本公开其他可能实施例中,第三控制信号Sweep可具有其他波形,此皆在本公开构思范围内。在本公开一实施例中,在一个图框时间内,第二控制信号S2与第三控制信号Sweep可以有多次被致能。第三控制信号Sweep的致能是指由最低点上升至最高点。当第二控制信号S2被致能时,可以导通第二晶体管T2以驱动该微发光二极管D来发光。于该微发光二极管D发光时,当第三控制信号Sweep上升至一参考电位时,可以关闭第二晶体管T2以结束该微发光二极管D的发光。
在本公开一实施例中,像素电路具有三个操作阶段:数据写入阶段、发光阶段与发光结束阶段。底下请参考图4A至图4C,以分别显示根据本公开一实施例的像素电路的数据写入阶段、发光阶段与发光结束阶段。
如图4A所示,当像素电路处于数据写入阶段时,第一控制信号S1为致能,第一晶体管T1为导通,而将第一数据电压Data_PAM写入至第一节点N1(N1=VData_PAM);以及,第五晶体管T5为导通,而将第二数据电压Data_PWM写入至第二节点N2(N2=VData_PWM)。通过设计第一参考电压VL的电压值,可以使得VData_PWM与VL的电压差高于第三晶体管T3的临界电压VTH_T3,使得第三晶体管T3为导通((VData_PWM-VL)>VTH_T3)。此外,VData_PAM与VANO(微发光二极管D的阳极电压)的电压差小于第二晶体管T2的临界电压VTH_T2,使得第二晶体管T2为关闭((VData_PAM-VANO)<VTH_T2)。故而,在数据写入阶段,第二晶体管为关闭。
如图4B所示,当像素电路处于发光阶段时,第三控制信号Sweep出现电压降ΔVSweep,此电压降ΔVSweep将通过第二电容C2而耦合至第二节点N2,使得第二节点N2的电压变为VData_PAM-ΔVSweep。由于第二节点N2有电压变化,使得第三晶体管T3变为关闭,亦即,(VData_PWM-ΔVSweep-VL)<VTH_T3。由于第二控制信号S2为致能,使得第四晶体管T4为导通,故而,第三节点N3的电压出现正电压变化(VH-VL),此正电压变化(VH-VL)通过第一电容C1而耦合至第一节点N1,使得第一节点N1的电压变为((VData_PAM-VANO+(VH-VL))>VTH_T2),故而,第二晶体管T2变为导通。导通的第二晶体管T2可输出驱动电流ILED以驱动微发光二极管D发光。
如图4C所示,当像素电路处于发光结束阶段时,当第三控制信号Sweep上升至一参考电位ΔVSweep_rise时,此电压变化将通过第二电容C2而耦合至第二节点N2,使得第二节点N2的电压变为VData_PAM-ΔVSweep+ΔVSweep_rise。由于第二节点N2有电压变化,使得第三晶体管T3变为导通,亦即,(VData_PWM-ΔVSweep+ΔVSweep_rise-VL)>VTH_T3。由于第二控制信号S2为失能,使得第四晶体管T4为关闭,故而,第三节点N3的电压出现负电压变化(VL–VH),此负电压变化(VL–VH)通过第一电容C1而耦合至第一节点N1,使得第一节点N1的电压变为((VData_PAM-VANO+(VH-VL)+(VL–VH)=(VData_PAM-VANO)<VTH_T2,故而,第二晶体管T2变为关闭。由于第二晶体管T2为关闭,微发光二极管D停止发光。
由上述说明可知,在本公开一实施例中,于一个图框时间内,如果第二控制信号S2与第三控制信号Sweep被多次致能的话,微发光二极管D可多次发光。虽然图3只显示一个图框,但当知其他图框的波形亦可如图3所示。
图5显示根据本公开一实施例的具有补偿功能的像素电路的架构图。如图5所示,相较于图2的像素电路200,图5的像素电路500还包括一第六晶体管T6。第六晶体管T6具有:一第一端,耦接至该第二晶体管T2与该微发光二极管D的耦合点;一第二端,输出一感应电压VSensing;以及一控制端,接收该第一控制信号S1。
图5的像素电路500具有感应第二晶体管T2的电流的功能,以补偿第二晶体管T2的临界电压偏差及导通电流偏差。细节如下。
于进行感测第二晶体管T2的电流期间,第三晶体管T3、第四晶体管T4与微发光二极管D皆为关闭。第一控制信号S1为致能以导通第六晶体管T6。此时,第一晶体管T1与第二晶体管T2皆为导通。第二晶体管T2的电流(感应电流ISensing)可通过第六晶体管T6而流至补偿电路510。在本公开一实施例中,通过写入不同的第一数据电压Ddata_PAM至第二晶体管T2的控制端,以得到第二晶体管T2的电压-电流(V-I)曲线。回应于第二晶体管T2的电压-电流(V-I)曲线,补偿电路510可输出第一补偿电压ΔVExternal_compensation1。亦即,经补偿后,当驱动微发光二极管D时,输入至第一晶体管T1的第一数据电压变为:VDdata_PAM+VExternal_compensation1。亦即,可以补偿第一数据电压Ddata_PAM。
图6显示根据本公开一实施例的具有补偿功能的像素电路的架构图。如图6所示,相较于图5的像素电路500,图6的像素电路600还包括一第七晶体管T7。第七晶体管T7具有:一第一端,耦接至该第三节点N3;一第二端,耦接至该第六晶体管T6;以及一控制端,接收该第一控制信号S1。
图6的像素电路600具有感应第三晶体管T3的电流的功能,以补偿第三晶体管T3的临界电压偏差及导通电流偏差。细节如下。
于进行感测第三晶体管T3的电流期间,第二晶体管T2、第四晶体管T4与微发光二极管D皆为关闭。第一控制信号S1为致能以导通第七晶体管T7。此时,第三晶体管T3与第六晶体管T6皆为导通。第三晶体管T3的电流(感应电流ISensing)可通过第七晶体管T7与第六晶体管T6而流至补偿电路510。在本公开一实施例中,通过写入不同的第二数据电压Ddata_PWM至第五晶体管T5,以得到第三晶体管T3的电压-电流(V-I)曲线。回应于第三晶体管T3的电压-电流(V-I)曲线,补偿电路510可输出第二补偿电压ΔVExternal_compensation2。亦即,经补偿后,当驱动微发光二极管D时,输入至第五晶体管T5的第二数据电压变为:VDdata_PWM+VExternal_compensation2。亦即,可以补偿第二数据电压Ddata_PWM。
图7显示根据本公开一实施例的微发光二极管面板的功能方框图。微发光二极管面板700包括:像素电路阵列710与驱动电路720。像素电路阵列710包括如上述实施例的多个像素电路。像素电路阵列710耦接至驱动电路720,以由驱动电路720所驱动并发光。驱动电路720发出第一控制信号S1、第二控制信号S2、第三控制信号Sweep、第一数据电压Data_PAM与第二数据电压Data_PWM等至像素电路阵列710,以驱动像素电路阵列710来发光。像素电路阵列710与驱动电路720的细节如上所述,于此不重述。
如上所述,在本公开实施例中,通过让驱动晶体管兼具驱动与开关两种功能,故而像素电路可以不需要大尺寸的开关晶体管,可以节省电路面积及减少功率消耗。
如上所述,在本公开实施例中,像素电路在一个图框内可以发光数次,使得微发光二极管能有更好的使用用途。
如上所述,在本公开实施例中,像素电路可以补偿内部晶体管的临界电压偏差及导通电流偏差,以加强及改善像素电路的性能。
综上所述,虽然本发明已以实施例公开如上,然其并非用以限定本发明。本发明所属技术领域中技术人员,在不脱离本发明的构思和范围内,当可作各种的变动与润饰。因此,本发明的保护范围当视权利要求所界定者为准。

Claims (9)

1.一种像素电路包括:
一第一晶体管,具有:一第一端,接收一第一数据电压;一第二端;以及一控制端,接收一第一控制信号,该第一晶体管受控于该第一控制信号而导通或关闭;
一第二晶体管,兼具驱动功能与开关功能,该第二晶体管具有:一第一端,耦接至一操作电压;一第二端;以及一控制端,耦接至该第一晶体管的该第二端;
一第一电容,具有:一第一端,耦接至该第二晶体管的该控制端;以及一第二端;
一脉冲宽度调制控制电路,耦接至该第一电容的该第二端;以及
一微发光二极管,耦接至该第二晶体管的该第二端,该第二晶体管驱动该微发光二极管,以及,该第二晶体管控制是否让一电流流经该微发光二极管,
其中,该PWM控制电路通过控制该第二晶体管,以控制该微发光二极管于一图框内进行多次发光及多次发光结束。
2.如权利要求1所述的像素电路,其中,该PWM控制电路包括:
一第三晶体管,具有:一第一端,耦接至一第一参考电压;一第二端,耦接至该第一电容;以及一控制端,其中,该第二晶体管与该第一电容的一耦合点为一第一节点;
一第四晶体管,具有:一第一端,耦接至一第二参考电压;一第二端,耦接至该第一电容;以及一控制端,接收一第二控制信号,该第二参考电压高于该第一参考电压;
一第五晶体管,具有:一第一端,接收一第二数据电压;一第二端;以及一控制端,接收该第一控制信号;以及
一第二电容具有:一第一端,耦接至该第三晶体管的该控制端与该第五晶体管的该第二端;以及一第二端,接收一第三控制信号;
该第三晶体管与该第二电容的一耦合点为一第二节点,
该第三晶体管、该第四晶体管与该第一电容的耦合点为一第三节点。
3.如权利要求2所述的像素电路,其中,
当该第一控制信号为致能时,代表该图框的开始;
该第三控制信号为一三角波信号;
在该图框内,该第二控制信号与该第三控制信号有多次致能;
当该第二控制信号被致能时,导通该第二晶体管以驱动该微发光二极管发光;以及
于该微发光二极管发光时,当该第三控制信号上升至一参考电位时,关闭该第二晶体管以结束该微发光二极管的发光。
4.如权利要求3所述的像素电路,其中,
当该像素电路处于一数据写入阶段时,该第一控制信号为致能,该第一晶体管为导通以该第一数据电压写入至该第一节点,该第五晶体管为导通以将该第二数据电压写入至该第二节点,该第二数据电压与该第一参考电压的电压差高于该第三晶体管的一临界电压以使得该第三晶体管为导通,该第一数据电压与该微发光二极管的一阳极电压的电压差小于该第二晶体管的一临界电压以使得该第二晶体管为关闭。
5.如权利要求4所述的像素电路,其中,当该像素电路处于一发光阶段时,
该第三控制信号出现一电压降,
该第三控制信号的该电压降通过该第二电容而耦合至该第二节点以使得该第三晶体管变为关闭,
该第二控制信号为致能以使得该第四晶体管为导通,以及
该第三节点的一正电压变化通过该第一电容而耦合至该第一节点以导通该第二晶体管以驱动该微发光二极管发光。
6.如权利要求5所述的像素电路,其中,当该像素电路处于一发光结束阶段时,
当该第三控制信号上升至一参考电位时,该第三控制信号的一上升电压变化通过该第二电容而耦合至该第二节点以导通第三晶体管,
该第二控制信号为失能以使得该第四晶体管为关闭,在该第三节点有一负电压变化,该负电压变化通过该第一电容而耦合至该第一节点以关闭该第二晶体管且令该微发光二极管停止发光。
7.如权利要求6所述的像素电路,还包括一第六晶体管,具有:一第一端,耦接至该第二晶体管与该微发光二极管的一耦合点;一第二端,输出一感应电压;以及一控制端,接收该第一控制信号,
于感测该第二晶体管的一电流时,该第三晶体管、该第四晶体管与该微发光二极管为关闭,该第一控制信号为致能以导通该第六晶体管,且该第一晶体管与该第二晶体管皆为导通,该第二晶体管的该电流通过该第六晶体管而流至一补偿电路,
通过写入不同的该第一数据电压至该第二晶体管的该控制端,该补偿电路以一第一补偿电压来补偿该第一数据电压。
8.如权利要求7所述的像素电路,还包括:
一第七晶体管,具有:一第一端,耦接至该第三节点;一第二端,耦接至该第六晶体管;以及一控制端,接收该第一控制信号,
于感测该第三晶体管的一电流时,该第二晶体管、该第四晶体管与该微发光二极管为关闭,该第一控制信号为致能以导通该第七晶体管,且该第三晶体管与该第六晶体管皆为导通,该第三晶体管的该电流通过该第七晶体管与该第六晶体管而流至该补偿电路,
通过写入不同的该第二数据电压至该第五晶体管,该补偿电路以一第二补偿电压来补偿该第二数据电压。
9.一种微发光二极管面板,包括:
一像素电路阵列,包括多个如权利要求1所述的像素电路;以及
一驱动电路,耦接至该像素电路阵列,该驱动电路驱动该像素电路阵列来发光。
CN202211679310.1A 2022-09-06 2022-12-26 像素电路及应用其的微发光二极管面板 Pending CN115798399A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111133690 2022-09-06
TW111133690A TWI824698B (zh) 2022-09-06 2022-09-06 畫素電路及應用其之微發光二極體面板

Publications (1)

Publication Number Publication Date
CN115798399A true CN115798399A (zh) 2023-03-14

Family

ID=85427882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211679310.1A Pending CN115798399A (zh) 2022-09-06 2022-12-26 像素电路及应用其的微发光二极管面板

Country Status (2)

Country Link
CN (1) CN115798399A (zh)
TW (1) TWI824698B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583109B1 (ko) * 2019-02-20 2023-09-27 삼성전자주식회사 디스플레이 패널 및 디스플레이 패널의 구동 방법
TWI761037B (zh) * 2021-01-14 2022-04-11 友達光電股份有限公司 畫素電路

Also Published As

Publication number Publication date
TW202411971A (zh) 2024-03-16
TWI824698B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
US20030184237A1 (en) Drive method of light-emitting display panel and organic EL display device
TWI716160B (zh) 畫素電路
US11961461B2 (en) Pixel circuit
CN114299864A (zh) 像素电路及其驱动方法、阵列基板、显示面板和显示装置
KR20190132525A (ko) 스캔 구동회로, 스캔 드라이버 및 디스플레이 장치
CN114038415A (zh) 像素电路及显示面板
CN114203103B (zh) 发光电路、背光模组以及显示面板
CN113487997A (zh) 像素电路及其驱动方法、显示装置
CN115565491B (zh) 具有波宽补偿的画素电路及其操作方法
JP7101463B2 (ja) 発光素子駆動装置、半導体装置、発光装置及び液晶表示装置
CN113948032B (zh) 像素电路及其驱动方法
CN115798399A (zh) 像素电路及应用其的微发光二极管面板
CN112863429B (zh) 发光二极管驱动电路及显示面板
TWI762137B (zh) 畫素補償電路
US10777617B2 (en) Display, a circuit arrangement for a display, and a method of operating a circuit arrangement of a display
WO2022133800A1 (zh) 移位寄存器及其驱动方法、栅极驱动器、显示装置
TWI828337B (zh) 畫素電路以及顯示面板
US12125435B2 (en) Pixel circuit with pulse width compensation and operation method thereof
TWI777447B (zh) 驅動電路
CN112669777B (zh) 像素电路
TWI814520B (zh) 像素單元
CN117894267A (zh) 像素电路
US20240355288A1 (en) Display panel and display device
CN118197240A (zh) 发光驱动电路、阵列基板以及显示装置
CN117409721A (zh) 驱动电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination