CN117894267A - 像素电路 - Google Patents

Abstract

本发明提供一种像素电路，其包含驱动晶体管、控制电路、第一晶体管、脉冲输入电路以及发光单元。驱动晶体管的第一端用于通过第一节点接收第一工作电压，驱动晶体管的第二端耦接于第二节点。控制电路耦接于驱动晶体管的控制端和第二节点，用于依据数据电压与驱动晶体管的临界电压控制驱动晶体管的导通程度。第一晶体管的第一端和控制端分别耦接于第一节点和第二节点。脉冲输入电路耦接于第二节点，用于依据发光控制讯号的控制，将时脉讯号耦合至第二节点。发光单元的第一端耦接于第一晶体管的第二端，发光单元的第二端用于接收第二工作电压。

Description

像素电路

相关申请的交叉引用

本发明要求于2023年10月11日提交的中国台湾专利申请No.112138779的优先权，为了所有目的通过引用将该专利申请并入本文，如同在此完全阐述一样。

技术领域

本发明是有关于显示技术，尤指一种发光二极管像素电路。

背景技术

相较于液晶显示器，微发光二极管(micro LED)显示器具有低功率消耗、高色彩饱和度和高反应速度等优点，使得微发光二极管显示器被视为下一代主流显示器产品的热门技术之一。传统的微发光二极管显示器通过调整提供给像素电路的电流，来控制像素电路中的微发光二极管产生的光线的亮度，这种方法称为脉冲振幅调制(pulse amplitudemodulation，PAM)。

另一方面，脉冲宽度调制(pulse width modulation，PWM)通过调整在一个脉冲周期内的讯号占空比(duty ratio)，利用视觉暂留的现象，使得微发光二极管在视觉上呈现不同的灰度值。相较于PAM通过电流来控制微发光二极管产生的光线的亮度，PWM控制的是发光的时间长度，故可避免微发光二极管在不同电流下发光效率及波长不同的问题，进而减少色偏。

然而，现有技术中，PWM像素电路需要大量讯号进行开关操作，通常也需要更多的元件，因此导致电路布局空间受到限制。

发明内容

本发明提供一种像素电路，其包含驱动晶体管、控制电路、第一晶体管、脉冲输入电路以及发光单元。驱动晶体管包含第一端、第二端和控制端。驱动晶体管的第一端用于通过第一节点接收第一工作电压，驱动晶体管的第二端耦接于第二节点。控制电路耦接于驱动晶体管的控制端和第二节点，用于依据数据电压与驱动晶体管的临界电压控制驱动晶体管的导通程度。第一晶体管包含第一端、第二端和控制端。第一晶体管的第一端和控制端分别耦接于第一节点和第二节点。脉冲输入电路耦接于第二节点，用于依据发光控制讯号的控制，将时脉讯号耦合至第二节点。发光单元包含第一端和第二端。发光单元的第一端耦接于第一晶体管的第二端，发光单元的第二端用于接收第二工作电压。

本发明提供一种像素电路，其包含发光单元、驱动晶体管、第一晶体管、控制电路以及脉冲输入电路。驱动晶体管用于通过第一节点接收第一工作电压以对第二节点充电。第一晶体管，耦接于第一节点与发光单元之间，包含耦接于第二节点的控制端，用于决定发光单元接收第一工作电压的时间长度。控制电路耦接于驱动晶体管的控制端和第二节点，用于依据数据电压与驱动晶体管的临界电压控制驱动晶体管的导通程度。脉冲输入电路，耦接于第二节点，用于依据发光控制讯号的控制，将时脉讯号耦合至第二节点。

上述像素电路的优点之一，在于元件数量少且具有小电路面积。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1为根据本发明一实施例的像素电路的功能方块图；

图2为根据本发明一实施例的像素电路的控制讯号波形示意图；

图3为根据本发明一实施例的像素电路于重置阶段的运作状态示意图；

图4为根据本发明一实施例的像素电路于补偿阶段的运作状态示意图；

图5为根据本发明一实施例的像素电路于发光阶段的运作状态示意图；

图6为根据本发明一实施例的像素电路的电路模拟结果示意图。

其中，附图标记：

100:像素电路

110:脉冲输入电路

120:控制电路

130:发光单元

121:数据写入电路

122:补偿电路

123:重置电路

T1:第一晶体管

T2:第二晶体管

T3:第三晶体管

T4:第四晶体管

T5:第五晶体管

T6:第六晶体管

Td:驱动晶体管

N1:第一节点

N2:第二节点

C1:第一电容

C2:第二电容

Vdata:数据电压

OVDD:第一工作电压

OVSS:第二工作电压

S1:第一控制讯号

S2:第二控制讯号

EM:发光控制讯号

EM_pulse:时脉讯号

VrefP:第一参考电压

VrefN:第二参考电压

V2:第二节点的电压

Iled:发光单元的电流。

具体实施方式

以下将配合相关图式来说明本发明的实施例。在图式中，相同的标号表示相同或类似的元件或方法流程。

关于本文中所使用的「约」、「大约」或「大致约」一般通常是指数值的误差或范围在百分之二十以内，较好地是在百分之十以内，而更佳地则是在百分五之以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如「约」、「大约」或「大致约」所表示的误差或范围。

在说明书及申请专利范围中使用了某些词汇来指称特定的元件。然而，所属技术领域中普通技术人员应可理解，同样的元件可能会用不同的名词来称呼。说明书及申请专利范围并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及申请专利范围所提及的「包含」为开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等讯号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或讯号连接至该第二元件。

另外，除非说明书中特别指明，否则任何单个的用语都同时包含多个的涵义。

图1为依据本发明一实施例的像素电路100的功能方块图。像素电路100包含驱动晶体管Td、脉冲输入电路110、控制电路120、第一晶体管T1、第一节点N1、第二节点N2以及发光单元130。第一节点N1接收一第一工作电压OVDD，并耦接于驱动晶体管Td的第一端。发光单元130包含第一端(例如，阳极端)和第二端(例如，阴极端)，发光单元130的第一端耦接于第一晶体管T1的第二端，发光单元130的第二端用于接收第二工作电压OVSS。

脉冲输入电路110包含第二晶体管T2和第一电容C1，且耦接于第二节点N2。脉冲输入电路110用于依据发光控制讯号EM的控制，将时脉讯号EM_pulse通过第一电容C1耦合至第二节点N2。第二晶体管T2包含第一端、第二端和控制端，其中第二晶体管T2的第二端和控制端分别用于接收时脉讯号EM_pulse和发光控制讯号EM。第一电容C1耦接于第二节点N2和第二晶体管T2的第一端之间。

控制电路120包含第二电容C2、数据写入电路121、补偿电路122以及重置电路123。控制电路120用于接收数据电压Vdata、发光控制讯号EM、第一参考电压VrefP和第二参考电压VrefN，且耦接于驱动晶体管Td的控制端和第二节点N2。控制电路120还用于依据数据电压Vdata将驱动晶体管Td操作于饱和区(saturation region)，且用于补偿驱动晶体管Td的临界电压变异，故控制电路120用于依据数据电压Vdata与驱动晶体管Td的临界电压，控制驱动晶体管Td的导通程度。在一些实施例中，「导通程度」可以是流过驱动晶体管Td的电流大小。

数据写入电路121包含第三晶体管T3以及第四晶体管T4，用于接收第一参考电压VrefP、发光控制讯号EM以及数据电压Vdata。第三晶体管T3与第四晶体管T4各自包含第一端、第二端和控制端。第三晶体管T3的第一端和控制端分别用于接收该第一参考电压VrefP和发光控制讯号EM。第四晶体管T4的第一端和控制端分别用于接收数据电压Vdata和第一控制讯号S1。另外，第三晶体管T3的第二端与第四晶体管T4的第二端耦接于第二电容C2的第二端。第二电容C2的第一端，耦接于驱动晶体管Td的控制端。

补偿电路122包含第五晶体管T5，用于接收第一控制讯号S1。第五晶体管T5包含第一端、第二端和控制端。第五晶体管T5的第一端和第二端分别耦接于驱动晶体管Td的控制端和第二节点N2，第五晶体管T5的控制端用于接收第一控制讯号S1。

重置电路123包含第六晶体管T6，用于接收第二控制讯号S2以及第二参考电压VrefN。第六晶体管T6包含第一端、第二端和控制端。第六晶体管T6的第一端和控制端分别用于接收第二参考电压VrefN和第二控制讯号S2，且第六晶体管T6的第二端耦接于驱动晶体管Td的控制端。

在一些实施例中，第一晶体管T1至第六晶体管T6可以由各种合适的P型晶体管来实现，例如薄膜晶体管或金氧半场效(MOS)晶体管。在一些实施例中，发光单元130可以由各种合适的发光二极管实现，例如有机发光二极管(OLED)或微发光二极管(micro-LED)。

在一些实施例中，第一工作电压OVDD大于第二工作电压OVSS。在另一些实施例中，第一参考电压VrefP大于第二参考电压VrefN。

图2为依据本发明一实施例的像素电路100的波形示意图。像素电路100在每一帧的操作包含重置阶段TR、补偿阶段TC以及发光阶段TE；在一些实施例中，像素电路100在每一帧的运作包含依序排列的重置阶段TR、补偿阶段TC以及发光阶段TE。在以下的段落中，「使能准位」指的是足以导通电晶体的一基准电压，且「禁能准位」指的是足以关断电晶体的一基准电压。在一些实施例中，第一控制讯号S1、第二控制讯号S2与发光控制讯号EM的使能准位可以相同或不同，且上述三个讯号的禁能准位也可以相同或不同。

请一并参考图2以及图3，其中图3为根据本发明一实施例的像素电路100于重置阶段的运作状态示意图。在重置阶段TR中，第一控制讯号S1和第二控制讯号S2为使能准位(例如，低基准电压)，且发光控制讯号EM为禁能准位(例如，高基准电压)。因此，第四晶体管T4、第五晶体管T5和第六晶体管T6导通，第二晶体管T2和第三晶体管T3关断。因此，第二电容C2的第一端被充电至数据电压Vdata，第二节点N2与第二电容C2的第二端与第二节点N2被重置至大约为第二参考电压VrefN。

请一并参考图2以及图4，其中图4为根据本发明一实施例的像素电路100于补偿阶段的运作状态示意图。在补偿阶段TC中，第一控制讯号S1为使能准位(例如，低基准电压)，且第二控制讯号S2和发光控制讯号EM为禁能准位(例如，高基准电压)。因此，第四晶体管T4和第五晶体管T5导通，第二晶体管T2、第三晶体管T3和第六晶体管T6关断。因此，第二节点N2与第二电容C2的第二端会被驱动晶体管Td充电至OVDD-Vthd，其中「Vthd」是驱动晶体管Td的临界电压。第二电容C2的第一端维持在数据电压Vdata。

请一并参考图2以及图5，其中图5为根据本发明一实施例的像素电路100于发光阶段的运作状态示意图。在发光阶段TE中，发光控制讯号EM为使能准位(例如，低基准电压)，且第一控制讯号S1和第二控制讯号S2为禁能准位(例如，高基准电压)。因此，第二晶体管T2和第三晶体管T3导通，第四晶体管T4、第五晶体管T5和第六晶体管T6关断。第二电容C2的第一端的电压由数据电压Vdata变为第一参考电压VrefP。因此，基于电容耦合效应，驱动晶体管Td的控制端的电压变为OVDD-Vthd+VrefP-Vdata。

在发光阶段TE中，通过驱动晶体管Td的电流可由下列公式一得到，其中「β」为驱动晶体管Td的导电参数(Conduction Parameter)，「Idri」为通过驱动晶体管Td的电流：

在一些实施例中，在发光阶段TE中，当时脉讯号EM_pulse下降时，由于电容耦合效应，第一电容C1的第一端(亦即第二节点N2)的电压下降。因此，第一晶体管T1导通且产生传递至发光单元130的电流Iled，使得发光单元130发光。与此同时，驱动晶体管Td对第二节点N2充电直至第二节点N2的电压变为OVDD。因此，第一晶体管T1关断，使得发光单元130熄灭。由于时脉讯号EM_pulse在一帧(frame)当中多次上升与下降，发光单元130在发光阶段TE中会多次发光与熄灭。

请一并参考公式一与图6，其中图6为根据本发明一实施例的像素电路100的电路模拟结果示意图。驱动晶体管Td在发光阶段TE会对第二节点N2进行多次充电，且驱动晶体管Td对第二节点N2的充电速度可由数据电压Vdata控制。第二节点N2的电压在第5～6图中标示为电压V2，电压V2的多个曲线分别代表了电压V2在不同的多个数据电压Vdata下的多个变化情况。接着，由电流Iled的多个曲线可知，当电压V2越快到达OVDD，则电流Iled的脉冲宽度越小(亦即第一晶体管T1在发光阶段TE中的导通时间越短)。因此，驱动晶体管Td对第二节点N2的充电速度决定了发光单元130每次点亮时的发光时间。由于视觉暂留的现象，驱动晶体管Td的导通程度(亦即，对第二节点N2的充电速度)决定了使用者在一帧中感受到的灰度值。

由上述可知，像素电路100是一个PWM调光电路(亦即，电流Iled具有PWM的波形)，故像素电路100可以避免发光单元130的发光效率及发光波长偏移的问题。另外，相较于传统的PWM调光像素电路通常需要多于10个晶体管，像素电路100只需要7个晶体管，故像素电路100具有元件数量少且总电路面积小的优点。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附的申请专利范围限定的为准。

Claims (10)

1.一种像素电路，其特征在于，包含：

一驱动晶体管，包含一第一端、一第二端和一控制端，其中该驱动晶体管的该第一端用于通过一第一节点接收一第一工作电压，该驱动晶体管的该第二端耦接于一第二节点；

一控制电路，耦接于该驱动晶体管的该控制端和该第二节点，用于依据一数据电压与该驱动晶体管的一临界电压控制该驱动晶体管的导通程度；

一第一晶体管，包含一第一端、一第二端和一控制端，其中该第一晶体管的该第一端和该控制端分别耦接于该第一节点和该第二节点；

一脉冲输入电路，耦接于该第二节点，用于依据一发光控制讯号的控制，将一时脉讯号耦合至该第二节点；以及

一发光单元，包含一第一端和一第二端，其中该发光单元的该第一端耦接于该第一晶体管的该第二端，该发光单元的该第二端用于接收一第二工作电压。

2.如权利要求1所述的像素电路，其特征在于，该脉冲输入电路包含：

一第二晶体管，包含一第一端、一第二端和一控制端，其中该第二晶体管的该第二端和该控制端分别用于接收该时脉讯号和该发光控制讯号；以及

一第一电容，耦接于该第二节点和该第二晶体管的该第一端之间。

3.如权利要求1所述的像素电路，其特征在于，该控制电路包含：

一第二电容，包含一第一端和一第二端，其中该第二电容的该第一端耦接于该驱动晶体管的该控制端；

一补偿电路，用于在一补偿时段将该第二节点与该驱动晶体管的该控制端互相导通；

一数据写入电路，用于在该补偿时段将一数据电压传递至该第二电容的该第二端，且用于在一发光时段将一第一参考电压传递至该第二电容的该第二端；以及

一重置电路，用于在一重置时段将一第二参考电压传递至该驱动晶体管的该控制端。

4.如权利要求3所述的像素电路，其特征在于，该重置时段、该补偿时段以及该发光时段依序排列，且该发光控制讯号在该重置时段与该补偿时段为一第一禁能基准电压，在该发光时段为一第一使能基准电压。

5.如权利要求3所述的像素电路，其特征在于，该数据写入电路包含：

一第三晶体管，包含一第一端、一第二端和一控制端，其中该第三晶体管的该第一端和该控制端分别用于接收该第一参考电压和该发光控制讯号；以及

一第四晶体管，包含一第一端、一第二端和一控制端，其中该第四晶体管的该第一端和该控制端分别用于接收该数据电压和一第一控制讯号，

其中该第三晶体管的该第二端与该第四晶体管的该第二端耦接于该第二电容的该第二端。

6.如权利要求3所述的像素电路，其特征在于，该补偿电路包含：

一第五晶体管，包含一第一端、一第二端和一控制端，其中该第五晶体管的该第一端和该第二端分别耦接于该驱动晶体管的该控制端和该第二节点，该第五晶体管的该控制端用于接收一第一控制讯号。

7.如权利要求6所述的像素电路，其特征在于，该重置时段、该补偿时段以及该发光时段依序排列，且该发光控制讯号在该重置时段与该补偿时段为一第一禁能基准电压，且在该发光时段为一第一使能基准电压；

该第一控制讯号在该重置时段与该补偿时段为一第二使能基准电压，在该发光时段为一第二禁能基准电压。

8.如权利要求3所述的像素电路，其特征在于，该重置电路包含：

一第六晶体管，包含一第一端、一第二端和一控制端，其中该第六晶体管的该第一端和该控制端分别用于接收该第二参考电压和一第二控制讯号，且该第六晶体管的该第二端耦接于该驱动晶体管的该控制端。

9.如权利要求8所述的像素电路，其特征在于，该重置时段、该补偿时段以及该发光时段依序排列，且该发光控制讯号在该重置时段与该补偿时段为一第一禁能基准电压，在该发光时段为一第一使能基准电压，

该第二控制讯号在该重置时段为一第三使能基准电压，在该补偿时段与该发光时段为一第三禁能基准电压。

10.一种像素电路，其特征在于，包含：

一发光单元；

一驱动晶体管，用于通过一第一节点接收一第一工作电压以对一第二节点充电；

一第一晶体管，耦接于该第一节点与该发光单元之间，包含耦接于该第二节点的一控制端，用于决定该发光单元接收该第一工作电压的时间长度；

一控制电路，耦接于该驱动晶体管的一控制端和该第二节点，用于依据一数据电压与该驱动晶体管的一临界电压控制该驱动晶体管的导通程度；以及

一脉冲输入电路，耦接于该第二节点，用于依据一发光控制讯号的控制，将一时脉讯号耦合至该第二节点。