TWI830433B - 畫素電路 - Google Patents
畫素電路 Download PDFInfo
- Publication number
- TWI830433B TWI830433B TW111138939A TW111138939A TWI830433B TW I830433 B TWI830433 B TW I830433B TW 111138939 A TW111138939 A TW 111138939A TW 111138939 A TW111138939 A TW 111138939A TW I830433 B TWI830433 B TW I830433B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- terminal
- control
- coupled
- voltage
- Prior art date
Links
- 238000003079 width control Methods 0.000 claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000013078 crystal Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000011664 signaling Effects 0.000 claims 1
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 12
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 12
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一種畫素電路。畫素電路包括發光二極體、脈波振幅控制區塊、脈波寬度控制區塊、以及重置區塊。發光二極體具有接收系統高電壓的陽極及陰極。脈波振幅控制區塊耦接於發光二極體的陰極與系統低電壓之間，且接收第一參考電壓，以基於第一參考電壓控制發光二極體的驅動電流。脈波寬度控制區塊耦接於脈波振幅控制區塊，接收資料電壓，且基於資料電壓控制脈波振幅控制區塊，以決定驅動電流的單次提供時間。重置區塊耦接脈波振幅控制區塊，以設置脈波振幅控制區塊的狀態。
Description
本發明是有關於一種畫素電路，且特別是有關於一種發光二極體畫素電路。
因環保意識抬頭，節能省電、使用壽命、色彩飽和度及電源品質等訴求逐漸成為消費者考慮購買的因素，同時受到半導體技術迅速發展與成本降低，驅使發光元件成為未來照明與顯示器市場的發展主流。其中，有機發光二極體(OLED)與微型發光二極體(uLED)為當下使用於自發光顯示面板的主要元件。
然而，微型發光二極體(uLED)和有機發光二極體(OLED)的發光亮度曲線不一樣，亦即操作同樣亮度下，發光二極體的發光效率非常低。並且，由於有機發光二極體的驅動電路所操作的電流區間是落在微型發光二極體的低發光效率區間，因此較早發展的有機發光二極體的驅動電路無法直接應用在微型發光二極體。藉此，為了驅動微型發光二極體，需要對現有的驅動電路作相對應的改動或重新設計。
本發明提供一種畫素電路，可以脈衝寬度調變(PWM)來驅動，但不需要外部提供斜波(sweep)信號。
本發明的畫素電路，包括發光二極體、脈波振幅控制區塊、脈波寬度控制區塊、以及重置區塊。發光二極體具有接收系統高電壓的陽極及陰極。脈波振幅控制區塊耦接於發光二極體的陰極與系統低電壓之間，且接收第一參考電壓，以基於第一參考電壓控制發光二極體的驅動電流。脈波寬度控制區塊耦接於脈波振幅控制區塊，接收資料電壓，且基於資料電壓控制脈波振幅控制區塊，以決定驅動電流的單次提供時間。重置區塊耦接脈波振幅控制區塊，以設置脈波振幅控制區塊的狀態。
基於上述，本發明實施例的畫素電路，脈波寬度控制區塊利用資料電壓及電流源決定驅動電流的單次提供時間，亦即利用電流源替換外部輸入的斜波信號，可簡化畫素電路的相關佈局方法，簡化面板整體的佈線成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100:畫素電路
110:脈波振幅控制區塊
120:重置區塊
130:脈波寬度控制區塊
A、B、C、D:節點電壓
C1:第一電容
C2:第二電容
C3:第三電容
CS:電流源
EM[n]:發光控制信號
Idr:驅動電流
LD1:發光二極體
Pcmp:補償期間
Pem:發光期間
Poff:關閉期間
Prst:重置期間
S1[n]:第一控制信號
S1[n+1]:下一級第一控制信號
S2[n]:第二控制信號
T1:第一電晶體
T10:第十電晶體
T11:第十一電晶體
T12:第十二電晶體
T13:第十三電晶體
T14:第十四電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
T9:第九電晶體
VDATA:資料電壓
VDD:系統高電壓
VL:低電壓
VREF:第一參考電壓
VREF2:第二參考電壓
VSS:系統低電壓
圖1為依據本發明一實施例的畫素電路的電路示意圖。
圖2為依據本發明一實施例的畫素電路的驅動波形示意圖。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、
區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
圖1為依據本發明一實施例的畫素電路的電路示意圖。請參照圖1，在本實施例中，畫素電路100包括發光二極體LD1、脈波振幅控制區塊110、重置區塊120、以及脈波寬度控制區塊130，其中發光二極體LD1例如包括微型發光二極體，但本發明實施例不以此為限。
發光二極體LD1具有接收系統高電壓VDD的陽極及陰極。脈波振幅控制區塊110耦接於發光二極體LD1的陰極與系統低電壓VSS之間，且接收第一參考電壓VREF，以基於第一參考電壓VREF控制發光二極體LD1的驅動電流Idr。重置區塊120耦接脈波振幅控制區塊110，以設置脈波振幅控制區塊110的狀態。脈波寬度控制區塊130耦接於脈波振幅控制區塊110，接收資料電壓VDATA，且包含電流源CS，其中脈波寬度控制區塊130基於資料電壓VDATA及電流源CS控制脈波振幅控制區塊110，以決定驅動電流Idr的單次提供時間。
依據上述，脈波寬度控制區塊130利用資料電壓VDATA及電流源CS決定驅動電流Idr的單次提供時間，亦即利用電流源CS替換外部輸入的斜波信號，亦即無需電壓準位線性上升或下降的斜波信號，可簡化畫素電路100的相關佈局方法，簡化面板整體的佈線成本。
在本實施例中，脈波振幅控制區塊110包括第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶
體T5、第六電晶體T6、以及第一電容C1，其中第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6個別以P型電晶體為例，但本發明實施例不以此為限。
第一電晶體T1具有耦接發光二極體LD1的陰極的第一端、控制端、以及第二端。第二電晶體T2具有接收低電壓VL的第一端、接收第一控制信號S1[n]的控制端、以及耦接第一電晶體T1的控制端的第二端，其中n為一引導數。第三電晶體T3具有耦接第一電晶體T1的第二端的第一端、接收發光控制信號EM[n]的控制端、以及接收系統低電壓VSS的第二端。
第四電晶體T4具有第一端、接收發光控制信號EM[n]的控制端、以及耦接發光二極體LD1的陰極的第二端。第一電容C1耦接於第一電晶體T1的控制端與第四電晶體T4的第一端之間。第五電晶體T5具有接收第一參考電壓VREF的第一端、接收第二控制信號S2[n]的控制端、以及耦收第四電晶體T4的第一端的第二端。第六電晶體T6具有耦接第一電晶體T1的控制端的第一端、接收下一級第一控制信號S1[n+1](亦即第三控制信號)的控制端、以及耦接第一電晶體T1的第二端的第二端，其中第一控制信號S1[n]與下一級第一控制信號S1[n+1]可以相差一個時脈單位。
在本實施例中，重置區塊120包括第七電晶體T7，其中第七電晶體T7以P型電晶體為例，但本發明實施例不以此為限。第七電晶體T7具有耦接發光二極體LD1的陰極的一第一端、接
收下一級的控制信號S1[n+1]的一控制端、以及接收第二參考電壓VREF2的第二端。
在本實施例中，脈波寬度控制區塊130包括第八電晶體T8、第九電晶體T9、第十電晶體T10、第十一電晶體T11、第十二電晶體T12、第十三電晶體T13、第十四電晶體T14、第二電容C2以及第三電容C3，其中第八電晶體T8、第九電晶體T9、第十電晶體T10、第十一電晶體T11、第十二電晶體T12、第十三電晶體T13以及第十四電晶體T14個別以P型電晶體為例，但本發明實施例不以此為限。
第八電晶體T8具有耦接第一電晶體T1的控制端的第一端、控制端、以及接收第二參考電壓VREF2的第二端。第二電容C2耦接於第八電晶體T8的控制端與第二參考電壓VREF2之間。第九電晶體T9作為電流源CS，且具有第一端、控制端、以及接收低電壓VL的第二端。第三電容C3耦接於第八電晶體T8的控制端與第九電晶體T9的控制端之間。第十電晶體T10具有耦接第八電晶體T8的控制端的第一端、接收發光控制信號EM[n]的控制端、以及耦接第九電晶體T9的第一端的第二端。
第十一電晶體T11具有接收第一參考電壓VREF的第一端、接收第二控制信號S2[n]的控制端、以及耦接第八電晶體T8的控制端的第二端。第十二電晶體T12具有接收低電壓VL的第一端、接收第一控制信號S1[n]的控制端、以及耦接第九電晶體T9的控制端的第二端。第十三電晶體T13具有第一端、接收第三控
制信號S1[n+1]的控制端、以及耦接第九電晶體T9的控制端的第二端。第十四電晶體T14具有接收資料電壓VDATA的第一端、耦接第十三電晶體T13的第一端的控制端、以及耦接第十三電晶體T13的第一端的第二端。其中，第十四電晶體T14是連接成二極體型態。
在本發明實施例中，第九電晶體T9可以與第十四電晶體T14匹配，亦即第九電晶體T9的通道長度比可以實質上相同於第十四電晶體T14的通道長度比。
圖2為依據本發明一實施例的畫素電路的驅動波形示意圖。請照圖1及圖2，在本實施例中，畫素電路100至少是依序操作於重置期間Prst、補償期間Pcmp、發光期間Pem、以及關閉期間Poff。
在重置期間Prst中，第一控制信號S1[n]以及第二控制信號S2[n]為致能準位(例如閘極低電壓VGL)，並且下一級第一控制信號S1[n]以及發光控制信號EM[n]為禁能準位(例如閘極高電壓VGH)。此時，第二電晶體T2、第五電晶體T5、第十一電晶體T11、以及第十二電晶體T12為導通，並且第三電晶體T3、第四電晶體T4、第六電晶體T6、第七電晶體T7、第十電晶體T10、以及第十三電晶體T13為截止。並且，第一電晶體T1的控制端的節點電壓A為低電壓VL，第五電晶體T5的第二端的節點電壓B為第一參考電壓VREF，第八電晶體的控制端的節點電壓C為第一參考電壓VREF，第九電晶體的控制端的節點電壓D為低電壓VL。其中，第
一電晶體T1因節點電壓A而導通，第八電晶體T8因節點電壓C而截止，並且第九電晶體T9因節點電壓D而導通。
在補償期間Pcmp中，第二控制信號S2[n]以及下一級第一控制信號S1[n]為致能準位，並且第一控制信號S1[n]以及發光控制信號EM[n]為禁能準位。此時，第五電晶體T5、第六電晶體T6、第七電晶體T7、第十一電晶體T11、以及第十三電晶體T13為導通，並且第二電晶體T2、第三電晶體T3、第四電晶體T4、第十電晶體T10、以及第十二電晶體T12為截止。並且，第一電晶體T1的控制端的節點電壓A為第二參考電壓VREF2-第一電晶體T1的臨界電壓VTH1，第五電晶體T5的第二端的節點電壓B為第一參考電壓VREF，第八電晶體的控制端的節點電壓C為第一參考電壓VREF，第九電晶體的控制端的節點電壓D為資料電壓VDATA-第十四電晶體T14的臨界電壓VTH14。其中，第一電晶體T1因節點電壓A而導通，第八電晶體T8因節點電壓C而截止，並且第九電晶體T9因節點電壓D而截止。
在發光期間Pem中，發光控制信號EM[n]為致能準位，並且第一控制信號S1[n]、第二控制信號S2[n]以及下一級第一控制信號S1[n]為禁能準位。此時，第三電晶體T3、第四電晶體T4、以及第十電晶體T10為導通，並且第二電晶體T2、第五電晶體T5、第六電晶體T6、第七電晶體T7、第十一電晶體T11、第十二電晶體T12以及第十三電晶體T13為截止。並且，第一電晶體T1的控制端的節點電壓A為第二參考電壓VREF2-第一電晶體T1的臨界
電壓VTH1+(系統高電壓VDD-發光二極體LD1的跨壓VLED-第一參考電壓VREF)，第五電晶體T5的第二端的節點電壓B為系統高電壓VDD-發光二極體LD1的跨壓VLED，第八電晶體的控制端的節點電壓C為第一參考電壓VREF-△V，第九電晶體的控制端的節點電壓D為資料電壓VDATA-第十四電晶體T14的臨界電壓VTH14-△V，其中△V是隨時間產生的電壓差。其中，第一電晶體T1因節點電壓A而導通，第八電晶體T8因節點電壓C而截止，並且第九電晶體T9因節點電壓D而導通。並且，驅動電流Idr是相關於第一參考電壓VREF及第二參考電壓VREF2。
進一步來說，當第二參考電壓VREF2-(第一參考電壓VREF-△V)≦第八電晶體T8的臨界電壓VTH8時，第八電晶體T8呈現截止，因而第一電晶體T1保持導通；當第二參考電壓VREF2-(第一參考電壓VREF-△V)>第八電晶體T8的臨界電壓VTH8時，第八電晶體T8呈現導通，致使節點電壓A改變為第二參考電壓VREF2，因而第一電晶體T1改變為截止。
在關閉期間Poff中，第一控制信號S1[n]、第二控制信號S2[n]、下一級第一控制信號S1[n]以及發光控制信號EM[n]為禁能準位。此時，第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第十電晶體T10、第十一電晶體T11、第十二電晶體T12以及第十三電晶體T13為截止。並且，第一電晶體T1的控制端的節點電壓A為第二參考電壓VREF2，第五電晶體T5的第二端的節點電壓B為系統高電壓VDD
-發光二極體LD1的跨壓VLED，第八電晶體的控制端的節點電壓C為低電壓VL，第九電晶體的控制端的節點電壓D為資料電壓VDATA-第十四電晶體T14的臨界電壓VTH14+(低電壓VL-第一參考電壓VREF)。其中，第一電晶體T1因節點電壓A而截止，第八電晶體T8因節點電壓C而導通，並且第九電晶體T9因節點電壓D而導通。
依據上述，本發明實施例可針對微型發光二極體畫素電路提出14T3C的電路架構，其應用於微型發光二極體拼接顯示器。其中，畫素電路100可透過脈波寬度調變(Pulse-width modulation，PWM)控制將發光二極體操作於最佳發光效率點，以降低低灰階時的功率消耗，並且補償第一電晶體T1及第九電晶體T9的臨界電壓變異及系統高電壓VDD的電源電壓降(I-R Drop)的變異，可增加驅動電流的一致性。。進一步來說，可利用第九電晶體T9產生定電流源CS以對節點電壓C放電，使節點電壓C的電壓逐漸下降，以取代斜波信號；透過決定資料電壓VDATA的值，控制第八電晶體T8的導通時間，以達到脈波寬度調變驅動，來降低整體功耗；並且，針對第一電晶體T1及第九電晶體T9的臨界電壓變異及系統高電壓VDD的電源電壓降(I-R Drop)進行補償，有效提升發光電流的穩定性。
綜上所述，本發明實施例的畫素電路，脈波寬度控制區塊利用資料電壓及電流源決定驅動電流的單次提供時間，亦即利用電流源替換外部輸入的斜波信號，可簡化畫素電路的相關佈局
方法，簡化面板整體的佈線成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:畫素電路
110:脈波振幅控制區塊
120:重置區塊
130:脈波寬度控制區塊
A、B、C、D:節點電壓
C1:第一電容
C2:第二電容
C3:第三電容
CS:電流源
EM[n]:發光控制信號
Idr:驅動電流
LD1:發光二極體
S1[n]:第一控制信號
S1[n+1]:下一級第一控制信號
S2[n]:第二控制信號
T1:第一電晶體
T10:第十電晶體
T11:第十一電晶體
T12:第十二電晶體
T13:第十三電晶體
T14:第十四電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
T9:第九電晶體
VDATA:資料電壓
VDD:系統高電壓
VL:低電壓
VREF:第一參考電壓
VREF2:第二參考電壓
VSS:系統低電壓
Claims (8)
- 一種畫素電路，包括：一發光二極體，具有接收一系統高電壓的一陽極及一陰極；一脈波振幅控制區塊，耦接於該發光二極體的該陰極與一系統低電壓之間，且接收一第一參考電壓，以基於該第一參考電壓控制該發光二極體的一驅動電流；一脈波寬度控制區塊，耦接於該脈波振幅控制區塊，接收一資料電壓，且包含一電流源，其中該脈波寬度控制區塊基於該資料電壓及該電流源控制該脈波振幅控制區塊，以決定該驅動電流的一單次提供時間；以及一重置區塊，耦接該脈波振幅控制區塊，以設置該脈波振幅控制區塊的狀態，其中該電流源的一電流相關於該資料電壓。
- 如請求項1所述的畫素電路，其中該脈波振幅控制區塊包括：一第一電晶體，具有耦接該發光二極體的該陰極的一第一端、一控制端、以及一第二端；一第二電晶體，具有接收一低電壓的一第一端、接收第一控制信號的一控制端、以及耦接該第一電晶體的該控制端的一第二端； 一第三電晶體，具有耦接該第一電晶體的該第二端的一第一端、接收一發光控制信號的一控制端、以及接收該系統低電壓的一第二端；一第四電晶體，具有一第一端、接收該發光控制信號的一控制端、以及耦接該發光二極體的該陰極的一第二端；一第一電容，耦接於該第一電晶體的該控制端與該第四電晶體的該第一端之間；一第五電晶體，具有接收該第一參考電壓的一第一端、接收一第二控制信號的一控制端、以及耦收該第四電晶體的該第一端的一第二端；以及一第六電晶體，具有耦接該第一電晶體的該控制端的一第一端、接收一第三控制信號的一控制端、以及耦接該第一電晶體的該第二端的一第二端。
- 如請求項2所述的畫素電路，其中該重置區塊包括：一第七電晶體，具有耦接該發光二極體的該陰極的一第一端、接收該第三控制信號的一控制端、以及接收一第二參考電壓的一第二端。
- 如請求項3所述的畫素電路，其中該脈波寬度控制區塊包括：一第八電晶體，具有耦接該第一電晶體的該控制端的一第一端、一控制端、以及接收該第二參考電壓的一第二端； 一第二電容，耦接於該第八電晶體的該控制端與該第二參考電壓之間；一第九電晶體，作為該電流源，且具有一第一端、一控制端、以及接收該低電壓的一第二端；一第三電容，耦接於該第八電晶體的該控制端與該第九電晶體的該控制端之間；一第十電晶體，具有耦接該第八電晶體的該控制端的一第一端、接收該發光控制信號的一控制端、以及耦接該第九電晶體的該第一端的一第二端；一第十一電晶體，具有接收該第一參考電壓的一第一端、接收該第二控制信號的一控制端、以及耦接該第八電晶體的該控制端的一第二端；一第十二電晶體，具有接收該低電壓的一第一端、接收該第一控制信號的一控制端、以及耦接該第九電晶體的該控制端的一第二端；一第十三電晶體，具有一第一端、接收該第三控制信號的一控制端、以及耦接該第九電晶體的該控制端的一第二端；以及一第十四電晶體，具有接收該資料電壓的一第一端、耦接該第十三電晶體的該第一端的一控制端、以及耦接該第十三電晶體的該第一端的一第二端。
- 如請求項4所述的畫素電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體、該第五電晶體、 該第六電晶體、該第七電晶體、該第八電晶體、該第九電晶體、該第十電晶體、該第十一電晶體、該第十二電晶體、該第十三電晶體以及該第十四電晶體個別為一P型電晶體。
- 如請求項4所述的畫素電路，其中該第九電晶體的通道長度比相同於該第十四電晶體的通道長度比。
- 如請求項2所述的畫素電路，其中該第三控制信號為下一級的該第一控制信號。
- 如請求項1所述的畫素電路，其中該發光二極體包括一微型發光二極體。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111138939A TWI830433B (zh) | 2022-10-14 | 2022-10-14 | 畫素電路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111138939A TWI830433B (zh) | 2022-10-14 | 2022-10-14 | 畫素電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI830433B true TWI830433B (zh) | 2024-01-21 |
| TW202416256A TW202416256A (zh) | 2024-04-16 |
Family
ID=90459223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111138939A TWI830433B (zh) | 2022-10-14 | 2022-10-14 | 畫素電路 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI830433B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202004722A (zh) * | 2018-06-01 | 2020-01-16 | 南韓商三星電子股份有限公司 | 顯示面板 |
| US20200365074A1 (en) * | 2019-05-17 | 2020-11-19 | Innolux Corporation | Display device |
-
2022
- 2022-10-14 TW TW111138939A patent/TWI830433B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202004722A (zh) * | 2018-06-01 | 2020-01-16 | 南韓商三星電子股份有限公司 | 顯示面板 |
| US20200365074A1 (en) * | 2019-05-17 | 2020-11-19 | Innolux Corporation | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019223341A1 (zh) | 像素电路及其驱动方法、显示装置 | |
| TWI441138B (zh) | 發光二極體電路，驅動發光二極體電路之方法及發光二極體顯示器 | |
| TW202113784A (zh) | 畫素電路 | |
| TWI766639B (zh) | 自發光畫素電路 | |
| TWI830433B (zh) | 畫素電路 | |
| TWI685832B (zh) | 像素驅動電路及其操作方法 | |
| TWI688934B (zh) | 畫素電路 | |
| CN114783358B (zh) | 像素驱动电路及其控制方法、显示面板 | |
| TWI413061B (zh) | A driving circuit and a pixel circuit having the driving circuit | |
| TWI830435B (zh) | 畫素電路 | |
| TWI820927B (zh) | 畫素電路 | |
| TWI819853B (zh) | 畫素電路 | |
| TW202416256A (zh) | 畫素電路 | |
| TWI816519B (zh) | 畫素電路 | |
| TWI701650B (zh) | 畫素電路 | |
| TWI805373B (zh) | 畫素電路 | |
| TWI834473B (zh) | 顯示面板 | |
| TWI827343B (zh) | 畫素電路及其驅動方法 | |
| TWI825947B (zh) | 顯示面板 | |
| TWI827311B (zh) | 畫素電路以及顯示面板 | |
| TW202416259A (zh) | 畫素電路 | |
| TW202410738A (zh) | 畫素電路 | |
| TW202416257A (zh) | 畫素電路 | |
| TW202414367A (zh) | 畫素電路 | |
| TWI826069B (zh) | 畫素電路 |