TWI827343B - 畫素電路及其驅動方法 - Google Patents

Abstract

一種畫素電路及其驅動方法。在畫素電路中，脈波振幅控制電路耦接於發光二極體的陰極端與系統低電壓之間，依據第一及第二控制信號、發光控制信號及脈波寬度控制信號產生發光二極體的驅動電流，依據第一及第二參考電壓控制驅動電流的大小。脈波寬度控制電路耦接於脈波振幅控制電路與第一參考電壓之間，依據第一及第二控制信號及掃描電壓調整第一控制端的電壓位準，依據第三參考電壓調整第二控制端的電壓位準，依據第一控制端的電壓位準、第二控制端的電壓位準及發光控制信號產生脈波寬度控制信號以控制發光二極體的暫態時間及發光時間。

Description

畫素電路及其驅動方法

本發明是有關於一種顯示裝置，且特別是有關於一種畫素電路及其驅動方法。

有機發光二極體(OLED)、次毫米發光二極體(Mini LED)及微型發光二極體(Micro LED)為現今使用於自發光顯示面板的主要元件。然而，次毫米發光二極體及微型發光二極體與有機發光二極體的發光亮度曲線不一樣，亦即操作於相同亮度下，次毫米發光二極體及微型發光二極體的發光效率點會改變而造成發光效率差及功率消耗大的情況。

此外，次毫米發光二極體及微型發光二極體需要較大的驅動電流，然而，系統高電壓容易因傳遞路徑的線阻產生電壓降(IR drop)，而導致每一畫素的端點電壓不同，進而使得每一畫素中流經發光二極體的驅動電流會發生誤差。且在習知的顯示技術中，顯示面板容易受到畫素電路中的電晶體的臨界電壓(threshold voltage)變異影響而降低顯示畫面的顯示品質。

有鑑於此，如何有效地改善發光效率、功率消耗、電壓降及電晶體的臨界電壓變異對於畫素電路的影響，將是本領域相關技術人員重要的課題。

本發明提供一種畫素電路及其驅動方法，其能夠控制發光二極體操作於最佳發光效率點以降低功率消耗，並且改善系統高電壓因傳遞路徑的線阻所產生電壓降以及電晶體的臨界電壓變異問題，如此可提升顯示畫面的顯示品質。

本發明的畫素電路包括發光二極體、脈波振幅控制電路以及脈波寬度控制電路。發光二極體的陽極端耦接至系統高電壓。脈波振幅控制電路耦接於發光二極體的陰極端與系統低電壓之間，依據第一控制信號、第二控制信號、發光控制信號及脈波寬度控制信號產生發光二極體的驅動電流，並依據第一參考電壓及第二參考電壓控制驅動電流的大小。脈波寬度控制電路具有第一控制端及第二控制端。脈波寬度控制電路耦接於脈波振幅控制電路與第一參考電壓之間，依據第一控制信號、第二控制信號及掃描電壓調整第一控制電壓的電壓位準，依據第三參考電壓調整第二控制端的電壓位準，並且依據第一控制電壓的電壓位準、第二控制端的電壓位準及發光控制信號產生脈波寬度控制信號以控制發光二極體的暫態時間及發光時間。

本發明的畫素電路的驅動方法，包括：使脈波振幅控制 電路依據第一控制信號、第二控制信號、發光控制信號及脈波寬度控制信號產生發光二極體的驅動電流，並依據第一參考電壓及第二參考電壓控制驅動電流的大小；使脈波寬度控制電路依據第一控制信號、第二控制信號及掃描電壓調整第一控制端的電壓位準；使脈波寬度控制電路依據第三參考電壓調整第二控制端的電壓位準；以及使脈波寬度控制電路依據第一控制端的電壓位準、第二控制端的電壓位準及發光控制信號產生脈波寬度控制信號以控制發光二極體的暫態時間及發光時間。

基於上述，本發明諸實施例的畫素電路可以透過脈波振幅控制電路來控制發光二極體的發光亮度(驅動電流的大小)，且透過脈波寬度控制電路中快速上升架構來控制發光二極體的暫態時間及發光時間。如此一來，畫素電路可以透過此快速上升架構來減少發光二極體的暫態時間，使發光二極體操作於最佳發光效率點以降低功率消耗，並且達到改善系統高電壓因傳遞路徑的線阻所產生電壓降以及電晶體的臨界電壓變異的效果。

100、500:畫素電路

120:脈波振幅控制電路

140:脈波寬度控制電路

400:方法

AP:調整階段

C1、C2、C3、C4、C5:電容器

CP:補償階段

CT1、CT2:控制端

EM:發光控制信號

EP:發光階段

EP1、EP2:子階段

Id:驅動電流

LD1:發光二極體

N1、N2、N3、N4、N5、N6、N7:節點

PWCS:脈波寬度控制信號

RP:重置階段

S420、S440、S460、S480:步驟

S1[n]、S1[n+1]:控制信號

T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15:電晶體

TFR:畫素期間

TP:截止階段

VDATA:資料電壓

VDD:系統高電壓

VH:高電壓

VL:低電壓

VREF1、VREF2、VREF3:參考電壓

VSS:系統低電壓

VSWEEP:掃描電壓

VSWH:掃描高電壓

VSWL:掃描低電壓

ΔV:電壓變化量

圖1是依照本發明一實施例的畫素電路的示意圖。

圖2是依照本發明圖1實施例的畫素電路的驅動波形示意圖。

圖3A至圖3F是依照本發明圖1實施例的畫素電路的等效 電路圖。

圖4是依照本發明一實施例的畫素電路的驅動方法的流程圖。

圖5是依照本發明一實施例的畫素電路的示意圖。

圖6是依照本發明圖5實施例的畫素電路的驅動波形示意圖。

在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖1是依照本發明一實施例的畫素電路的示意圖。請參照圖1，在本實施例中，畫素電路100包括發光二極體LD1、脈波振幅控制電路120及脈波寬度控制電路140。發光二極體LD1的陽極端耦接至系統高電壓VDD。脈波振幅控制電路120耦接於發光二極體LD1的陰極端與系統低電壓VSS之間。脈波寬度控制電路140耦接於脈波振幅控制電路120與參考電壓VREF1之間。在 一實施例中，發光二極體LD1例如是有機發光二極體、次毫米發光二極體或其他微型發光二極體，但本發明實施例不以此為限。

在本實施例中，脈波振幅控制電路120依據控制信號S1[n]、控制信號S[n+1]、發光控制信號EM及脈波寬度控制信號PWCS產生發光二極體LD1的驅動電流Id，並依據參考電壓VREF1及參考電壓VREF2控制驅動電流Id的大小(即發光二極體LD1的發光亮度)。

並且，脈波寬度控制電路140具有控制端CT1及控制端CT2。脈波寬度控制電路140依據控制信號S1[n]、控制信號S[n+1]及掃描電壓VSWEEP調整控制端CT1的電壓位準。此外，脈波寬度控制電路140在控制端CT2接收參考電壓VREF3，並依據參考電壓VREF3調整控制端CT2的電壓位準。脈波寬度控制電路140還依據控制端CT1的電壓位準、及控制端CT2的電壓位準及發光控制信號EM產生脈波寬度控制信號PWCS以控制發光二極體LD1的暫態時間及發光時間。

具體而言，脈波寬度控制電路140包括電晶體T1、T2及電容器C1、C2。電晶體T1的第一端耦接至參考電壓VREF1，電晶體T1的第二端耦接至節點N1，電晶體T1的控制端耦接至控制端CT1。電容器C1的第一端耦接至節點N1，電容器C1的第二端耦接至低電壓VL。電晶體T2的第一端耦接至節點N1，電晶體T2的第二端耦接至產生脈波寬度控制信號PWCS的節點N2，電晶體T2的控制端耦接至控制端CT2。電容器C2的第一端耦接至節點 N2，電容器C2的第二端接收發光控制信號EM。

在一實施例中，脈波寬度控制電路140還包括電晶體T3-T6及電容器C3。電晶體T3的第一端耦接至節點N2，電晶體T3的第二端耦接至低電壓VL，電晶體T3的控制端接收控制信號S1[n+1]。電晶體T4的第一端耦接至低電壓VL，電晶體T4的第二端耦接至控制端CT1，電晶體T4的控制端接收控制信號S1[n]。電容器C3的第一端耦接至掃描電壓VSWEEP，電容器C3的第二端耦接至控制端CT1。電晶體T5的第一端耦接至控制端CT1，電晶體T5的第二端耦接至節點N3，電晶體T5的控制端接收控制信號S1[n+1]。電晶體T6的第一端及控制端耦接至節點N3，電晶體T6的第二端耦接至資料電壓VDATA。

脈波振幅控制電路120包括電晶體T7-T15及電容器C4、C5。電晶體T7的第一端耦接至發光二極體LD1的陰極端，電晶體T7的第二端耦接至參考電壓VREF1，電晶體T7的控制端接收控制信號S1[n+1]。電晶體T8的第一端耦接至發光二極體LD1的陰極端，電晶體T8的第二端耦接至節點N4，電晶體T8的控制端耦接至節點N2以接收脈波寬度控制信號PWCS。電晶體T9的第一端耦接至節點N5，電晶體T9的第二端耦接至節點N4，電晶體T9的控制端接收發光控制信號EM。電容器C4的第一端耦接至節點N5，電容器C4的第二端耦接至低電壓VL。電晶體T10的第一端耦接至參考電壓VREF2，電晶體T10的第二端耦接至節點N5，電晶體T10的控制端接收控制信號S1[n]。電晶體T11的第一端耦 接至參考電壓VREF2，電晶體T11的第二端耦接至節點N5，電晶體T11的控制端接收控制信號S1[n+1]。電晶體T12的第一端耦接至節點N4，電晶體T12的第二端耦接至節點N6，電晶體T12的控制端耦接至節點N7。電容器C5的第一端耦接至節點N5，電容器C5的第二端耦接至節點N7。電晶體T13的第一端耦接至低電壓VL，電晶體T13的第二端耦接至節點N7，電晶體T13的控制端接收控制信號S1[n]。電晶體T14的第一端耦接至節點N6，電晶體T14的第二端耦接至節點N7，電晶體T14的控制端接收控制信號S1[n+1]。電晶體T15的第一端耦接至節點N6，電晶體T15的第二端耦接至系統低電壓VSS，電晶體T15的控制端接收發光控制信號EM。

順帶一提的是，在一實施例中，電晶體T1與電晶體T6彼此相互匹配。進一步說明，上述的相互匹配可意旨電晶體的尺寸相同以及/或電晶體的臨界電壓(threshold voltage)相同。此外，在一實施例中，控制信號S1[n+1]為下一級的控制信號S1[n]。在一實施例中，脈波振幅控制電路120中的所有電晶體與脈波寬度控制電路140中的所有電晶體為相同類型的電晶體，例如皆為P型電晶體或N型電晶體，但本發明實施例不以此為限。

依據上述，脈波寬度控制電路140利用快速上升架構控制並減少發光二極體的暫態時間達一灰階內，此可增加灰階控制的精準度，並且使發光二極體操作於最佳發光效率點以降低功率消耗，以及達到改善系統高電壓因傳遞路徑的線阻所產生電壓降 及電晶體的臨界電壓變異的效果。此外，本發明實施例所提出15T5C的電路架構使用全P型電晶體或全N型電晶體，可簡化畫素電路100的相關佈局及製程方法，簡化面板整體的佈線成本。

圖2是依照本發明圖1實施例的畫素電路的驅動波形示意圖。請參照圖2，在本實施例中，畫素電路100的一個畫素期間TFR可以區分為重置階段RP、補償階段CP、調整階段AP、發光階段EP以及截止階段TP。畫素電路100可以依序操作於重置階段RP、補償階段CP、調整階段AP、發光階段EP以及截止階段TP。重置階段RP、補償階段CP、調整階段AP、發光階段EP以及截止階段TP彼此不相互重疊。特別地，發光階段EP可以包括子階段EP1以及子階段EP2。

關於畫素電路100操作於各階段的實施細節，請同時參照圖2以及圖3A至圖3F，圖3A至圖3F是依照本發明圖1實施例的畫素電路的等效電路圖。需注意到的是，為了方便示意，在圖3A至圖3F中，斷開的電晶體以打叉示意，而導通的電晶體以未打叉來示意。

請同時照圖2以及圖3A，在本實施例中，圖3A為畫素電路100操作在重置階段RP時的等效電路圖。具體而言，在重置階段RP中，控制信號S1[n]以及參考電壓VREF3可以被設定為低電壓位準(例如，低電壓VL)，而控制信號S1[n+1]、發光控制信號EM以及掃描電壓VSWEEP可以被設定為高電壓位準(例如，分別為高電壓VH以及掃描高電壓VSWH)。

詳細來說，在重置階段RP中，脈波寬度控制電路140可依據被拉低的控制信號S1[n]、被拉高的控制信號S1[n+1]及被拉高的掃描電壓VSWEEP而透過電晶體T4的導通路徑來提供低電壓VL至控制端CT1以拉低控制端CT1的電壓位準，並依據被拉低的參考電壓VREF3而提供低電壓VL至控制端CT2以拉低控制端CT2的電壓位準。此外，脈波寬度控制電路140還可依據控制端CT1的電壓位準、控制端CT2的電壓位準及被拉高的發光控制信號EM而透過電晶體T1及T2的導通路徑來提供參考電壓VREF1作為脈波寬度控制信號PWCS。

脈波振幅控制電路120可依據被拉低的控制信號S1[n]及被拉高的控制信號S1[n+1]而透過電晶體T10的導通路徑來提供參考電壓VREF2至節點N5，藉以使節點N5的電壓位準對應地被拉高至等於參考電壓VREF2的電壓值。脈波振幅控制電路120可依據被拉低的控制信號S1[n]而透過電晶體T13的導通路徑來提供低電壓VL至節點N7。

值得注意的是，參考電壓VREF2大於系統高電壓VDD，系統高電壓VDD等於參考電壓VREF1，參考電壓VREF1大於高電壓VH，高電壓VH大於低電壓VL。

在完成各節點的重置動作之後，接著請同時參照圖2以及圖3B，在本實施例中，圖3B為畫素電路100操作在補償階段CP時的等效電路圖。具體而言，在補償階段CP中，控制信號S1[n]、發光控制信號EM以及掃描電壓VSWEEP可以被設定為高電壓位 準(例如，分別為高電壓VH以及掃描高電壓VSWH)，而控制信號S1[n+1]以及參考電壓VREF3可以被設定為低電壓位準(例如，低電壓VL)。

詳細來說，在補償階段CP中，脈波寬度控制電路140可依據被拉高的控制信號S1[n]、被拉低的控制信號S1[n+1]及被拉高的掃描電壓VSWEEP而透過電晶體T5及T6的導通路徑來提供資料電壓VDATA至控制端CT1，以拉高控制端CT1的電壓位準。且由於電晶體T1與電晶體T6相互匹配，將進一步對控制端CT1進行充電，使得控制端CT1的電壓位準被調整為資料電壓VDATA與電晶體T6的臨界電壓VTH6之間的電壓差值(亦即，VDATA-|VTH6|)。藉此，將電晶體T6的臨界電壓VTH6儲存在控制端CT1上能夠對電晶體T1的臨界電壓進行補償。

值得注意的是，此時的電晶體T1可以透過電晶體T6的導通路徑而依據二極體組態(diode connection)的連接方式來形成一個二極體，以對臨界電壓VTH1進行補償，藉以提高補償精準度。

並且，脈波寬度控制電路140可依據被拉低的參考電壓VREF3而提供低電壓VL至控制端CT2以拉低控制端CT2的電壓位準。此外，脈波寬度控制電路140還可依據控制端CT1的電壓位準、控制端CT2的電壓位準及被拉高的發光控制信號EM而透過電晶體T2的導通路徑來對節點N1進行放電，使得節點N1的電壓位準被調整為低電壓VL與電晶體T2的臨界電壓VTH2的總 和(亦即，VL+|VTH2|)，且節點N2的電壓位準被調整為低電壓VL以提供低電壓VL作為脈波寬度控制信號PWCS。

脈波振幅控制電路120可依據被拉高的控制信號S1[n]及被拉低的控制信號S1[n+1]而透過電晶體T11的導通路徑來提供參考電壓VREF2至節點N5，藉以使節點N5的電壓位準對應地被拉高至等於參考電壓VREF2。脈波振幅控制電路120可依據被拉低的控制信號S1[n+1]及節點N2的電壓位準而透過電晶體T7、T8、T12及T14的導通路徑來對節點N7進行充電，使得節點N7的電壓位準被調整為參考電壓VREF1與電晶體T12的臨界電壓VTH12之間的電壓差值(亦即，VREF1-|VTH12|)。

在完成各節點的補償動作之後，接著請同時參照圖2以及圖3C，在本實施例中，圖3C為畫素電路100操作在調整階段AP時的等效電路圖。具體而言，在調整階段AP中，控制信號S1[n]、控制信號S1[n+1]、參考電壓VREF3以及發光控制信號EM可以被設定為高電壓位準(例如，高電壓VH)，而掃描電壓VSWEEP可以被設定為以預定斜率下降的電壓。在此，本發明實施例對所述預定斜率的值並不設限。

詳細來說，在調整階段AP中，脈波寬度控制電路140可依據被拉高的控制信號S1[n]、被拉高的控制信號S1[n+1]及被以預定斜率拉低的掃描電壓VSWEEP而藉由電容器C3的耦合效應而使控制端CT1的電壓位準被調整為資料電壓VDATA與電晶體T6的臨界電壓VTH6之間的電壓差值再減去掃描電壓VSWEEP的 電壓變化量ΔVSWEEP以拉高控制端CT1的電壓位準。亦即，此時控制端CT1的電壓位準為VDATA-|VTH5|-ΔVSWEEP。需特別注意，掃描電壓VSWEEP的電壓變化量ΔVSWEEP為掃描高電壓VSWH與當前掃描電壓VSWEEP之間的電壓差值。

並且，脈波寬度控制電路140可依據被拉高的參考電壓VREF3而提供高電壓VH至控制端CT2以拉高控制端CT2的電壓位準。脈波寬度控制電路140還可依據控制端CT1的電壓位準、控制端CT2的電壓位準及被拉高的發光控制信號EM而提供低電壓VL作為脈波寬度控制信號PWCS。

在完成各節點的調整動作之後，接著請同時參照圖2、圖3D以及圖3E，在本實施例中，圖3D為畫素電路100操作在發光階段EP的子階段EP1時的等效電路圖，圖3E為畫素電路100操作在發光階段EP的子階段EP2時的等效電路圖。具體而言，在發光階段EP中，控制信號S1[n]、控制信號S1[n+1]以及參考電壓VREF3可以被設定為高電壓位準(例如，高電壓VH)，發光控制信號EM可以被設定為低電壓位準(例如，低電壓VL)，而掃描電壓VSWEEP可以被設定為相同於調整階段AP以預定斜率下降的電壓。

詳細來說，在發光階段EP的子階段EP1中，脈波寬度控制電路140可依據被拉高的控制信號S1[n]、被拉高的控制信號S1[n+1]及被以預定斜率拉低的掃描電壓VSWEEP而提供資料電壓VDATA與電晶體T6的臨界電壓VTH6之間的電壓差值再減去 掃描電壓VSWEEP的電壓變化量ΔVSWEEP的電壓值至控制端CT1以拉高控制端CT1的電壓位準。亦即，此時控制端CT1的電壓位準亦為VDATA-|VTH5|-ΔVSWEEP。

並且，脈波寬度控制電路140可依據被拉高的參考電壓VREF3而提供高電壓VH至控制端CT2以拉高控制端CT2的電壓位準。脈波寬度控制電路140還可依據控制端CT1的電壓位準、控制端CT2的電壓位準及被拉低的發光控制信號EM而藉由電容器C2的耦合效應而使節點N2的電壓位準被調整為低電壓VL減去發光控制信號EM的電壓變化量ΔV的電壓值作為脈波寬度控制信號PWCS。亦即，此時節點N2的電壓位準為VL-ΔV。需特別注意，上述的電壓變化量ΔV為高電壓值VH與低電壓值VL之間的電壓差值(亦即，VH-VL)。

脈波振幅控制電路120可依據節點N2的電壓位準、被拉高的控制信號S1[n]、被拉高的控制信號S1[n+1]以及被拉低的發光控制信號EM而透過電晶體T8及T9的導通路徑來提供系統高電壓VDD與發光二極體LD1的發光偏壓VLED之間的電壓差值至節點N5。亦即，此時節點N5的電壓位準為VDD-VLED。並且，脈波振幅控制電路120可藉由電容器C5的耦合效應而使節點N7的電壓位準被調整為節點N5的電壓位準與參考電壓VREF2之間的電壓差值及參考電壓VREF1的電壓值以及電晶體T12的臨界電壓VTH12之間的電壓差值的總和。亦即，此時節點N7的電壓位準為VDD-VLED-VREF2+VREF1-|VTH12|)。

在此情況下，脈波振幅控制電路120的電晶體T12可依據節點N7的電壓位準而產生驅動電流Id。此時，流經發光二極體LD1的驅動電流Id的大小可基於下列式子(1)計算並得出。

Id=K(VDD-VLED-VDD+VLED+VREF2-VREF1+|VTH12|-|VTH12|)²=K(VREF2-VREF1)² (1)

其中，上述的K為電晶體T12的製程參數。依據上述的式子可以得知，當畫素電路100操作於發光階段EP時，畫素電路100所產生的導通電流Id能夠與電晶體T12的臨界電壓VTH12以及系統高電壓VDD的電壓值無關。如此一來，畫素電路100可以改善電晶體T12因製程上的差異或長時間操作所導致臨界電壓的偏移量的影響。並且，畫素電路100所產生的導通電流Id也較不容易受到系統高電壓VDD以及系統低電壓VSS的路徑中的線阻影響而發生誤差。

接著，在發光階段EP的子階段EP2中，脈波寬度控制電路140的電晶體T1的源閘極電壓VSG大於電晶體T1的臨界電壓VTH1，也就是說，控制端CT1的電壓位準(VREF1-VDATA+|VTH6|+ΔVSWEEP)大於電晶體T1的臨界電壓VTH1(|VTH1|)。由於電晶體T1與電晶體T6彼此相互匹配(亦即，臨界電壓VTH1相同於臨界電壓VTH6)，因此，電壓變化量ΔVSWEEP大於資料電壓VDATA與參考電壓VREF1之間的電壓差值(亦即，VDATA-VREF1)。基此，依據控制端CT1的電壓位準、控制端CT2的電壓位準及被拉低的發光控制信號EM，脈波寬度控制電路140 的電晶體T1及T2被導通且透過電晶體T1及T2的導通路徑來提供參考電壓VREF1至節點N1及N2以斷開電晶體T8。也就是說，當畫素電路100操作於發光階段EP的子階段EP2時，畫素電路100可依據節點N2的電壓位準而斷開電晶體T8，並且停止產生驅動電流Id。

在完成各節點的發光動作之後，接著請同時參照圖2、圖3F，在本實施例中，圖3F為畫素電路100操作在截止階段TP時的等效電路圖。具體而言，在截止階段TP中，控制信號S1[n]、控制信號S1[n+1]、參考電壓VREF3、發光控制信號EM以及掃描電壓VSWEEP可以被設定為高電壓位準(例如，分別為高電壓VH以及掃描高電壓VSWH)。

詳細來說，在截止階段TP中，脈波寬度控制電路140再次藉由電容器C3的耦合效應而使控制端CT1的電壓位準被調整為資料電壓VDATA與電晶體T6的臨界電壓VTH6之間的電壓差值(亦即，VDATA-|VTH6|)。脈波寬度控制電路140可依據被拉高的發光控制信號EM而藉由電容器C2的耦合效應而使節點N2的電壓位準被調整為發光截止電壓VM，依據被拉低的參考電壓VREF3而透過電晶體T2的導通路徑來提供發光截止電壓VM至節點N1，並且斷開電晶體T8以停止點亮發光二極體LD1。

值得注意的是，發光截止電壓VM小於參考電壓VREF2且大於系統高電壓VDD。

依據上述，本發明實施例可針對微型發光二極體畫素電 路提出15T5C的電路架構，其應用於微型發光二極體拼接顯示器。畫素電路100可透過脈波寬度調變(pulse-width modulation，PWM)控制將發光二極體操作於最佳發光效率點，以降低低灰階時的功率消耗，並且補償電晶體T1、T2及T12的臨界電壓變異及系統高電壓VDD的電壓降(I-R Drop)的變異，可增加驅動電流的一致性，且改善顯示品質。

圖4是依照本發明一實施例的畫素電路的驅動方法的流程圖。請同時參照圖1以及圖4，本實施例的方法400適用於圖1的畫素電路100，以下即搭配畫素電路100中各元件之間的作動關係來說明本發明之畫素電路的驅動方法的詳細步驟。

在步驟S420中，脈波振幅控制電路120依據控制信號S1[n]、控制信號S[n+1]、發光控制信號EM及脈波寬度控制信號PWCS產生發光二極體LD1的驅動電流Id，並依據參考電壓VREF1及參考電壓VREF2控制驅動電流Id的大小。在步驟S440中，脈波寬度控制電路140依據控制信號S1[n]、控制信號S[n+1]及掃描電壓VSWEEP調整控制端CT1的電壓位準。在步驟S460中，脈波寬度控制電路140依據參考電壓VREF3調整控制端CT2的電壓位準。在步驟S480中，脈波寬度控制電路140依據控制端CT1的電壓位準、控制端CT2的電壓位準及發光控制信號EM產生脈波寬度控制信號PWCS以控制發光二極體LD1的暫態時間及發光時間。

關於圖4各步驟的實施細節在前述的實施例及實施方式 都有詳盡的說明，故在此則不再贅述。

圖5是依照本發明一實施例的畫素電路的示意圖。請參照圖5，在本實施例中，圖5的畫素電路500與圖1的畫素電路100畫素電路100差異僅在於電晶體的類型，畫素電路500中的所有電晶體皆為N型電晶體。

圖6是依照本發明圖5實施例的畫素電路的驅動波形示意圖。關於圖5的畫素電路500操作於各階段的實施細節可以以圖1的畫素電路100操作於各階段的實施細節進行推論，且在前述的實施例及實施方式都有詳盡的說明，故在此則不再贅述。

綜上所述，本發明諸實施例的畫素電路可以透過脈波振幅控制電路來控制發光二極體的發光亮度(驅動電流的大小)，且透過脈波寬度控制電路中快速上升架構來控制發光二極體的暫態時間及發光時間。如此一來，畫素電路可以透過此快速上升架構來減少發光二極體的暫態時間，使發光二極體操作於最佳發光效率點以降低功率消耗，並且達到改善系統高電壓因傳遞路徑的線阻所產生電壓降以及電晶體的臨界電壓變異的效果。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:畫素電路

120:脈波振幅控制電路

140:脈波寬度控制電路

C1、C2、C3、C4、C5:電容器

CT1、CT2:控制端

EM:發光控制信號

Id:驅動電流

LD1:發光二極體

N1、N2、N3、N4、N5、N6、N7:節點

PWCS:脈波寬度控制信號

S1[n]、S1[n+1]:控制信號

T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15:電晶體

VDATA:資料電壓

VDD:系統高電壓

VL:低電壓

VREF1、VREF2、VREF3:參考電壓

VSS:系統低電壓

VSWEEP:掃描電壓

Claims (13)

1. 一種畫素電路，包括：一發光二極體，其陽極端耦接至一系統高電壓；一脈波振幅控制電路，耦接於所述發光二極體的陰極端與一系統低電壓之間，依據一第一控制信號、一第二控制信號、一發光控制信號及一脈波寬度控制信號產生所述發光二極體的一驅動電流，並依據一第一參考電壓及一第二參考電壓控制所述驅動電流的大小；以及一脈波寬度控制電路，具有一第一控制端及一第二控制端，所述脈波寬度控制電路耦接於所述脈波振幅控制電路與所述第一參考電壓之間，依據所述第一控制信號、所述第二控制信號及一掃描電壓調整所述第一控制端的電壓位準，依據一第三參考電壓調整所述第二控制端的電壓位準，並且依據所述第一控制端的電壓位準、所述第二控制端的電壓位準及所述發光控制信號產生所述脈波寬度控制信號以控制所述發光二極體的暫態時間及發光時間。
2. 如請求項1所述的畫素電路，其中所述脈波寬度控制電路包括：一第一電晶體，其第一端耦接至所述第一參考電壓，其第二端耦接至一第一節點，其控制端耦接至所述第一控制端；一第一電容器，其第一端耦接至所述第一節點，其第二端耦接至一低電壓；一第二電晶體，其第一端耦接至所述第一節點，其第二端耦 接至產生所述脈波寬度控制信號的一第二節點，其控制端耦接至所述第二控制端；以及一第二電容器，其第一端耦接至所述第二節點，其第二端接收所述發光控制信號。
3. 如請求項2所述的畫素電路，其中所述脈波寬度控制電路還包括：一第三電晶體，其第一端耦接至所述第二節點，其第二端耦接至所述低電壓，其控制端接收所述第二控制信號；一第四電晶體，其第一端耦接至所述低電壓，其第二端耦接至所述第一控制端，其控制端接收所述第一控制信號；一第三電容器，其第一端耦接至所述掃描電壓，其第二端耦接至所述第一控制端；一第五電晶體，其第一端耦接至所述第一控制端，其第二端耦接至一第三節點，其控制端接收所述第二控制信號；以及一第六電晶體，其第一端及其控制端耦接至所述第三節點，其第二端耦接至一資料電壓。
4. 如請求項3所述的畫素電路，其中所述第一電晶體與所述第六電晶體彼此相互匹配。
5. 如請求項3所述的畫素電路，其中所述第二控制信號為下一級的所述第一控制信號。
6. 如請求項1所述的畫素電路，其中所述脈波振幅控制電路包括： 一第七電晶體，其第一端耦接至所述發光二極體的所述陰極端，其第二端耦接至所述第一參考電壓，其控制端接收所述第二控制信號；一第八電晶體，其第一端耦接至所述發光二極體的所述陰極端，其第二端耦接至一第四節點，其控制端耦接至一第二節點以接收所述脈波寬度控制信號；一第九電晶體，其第一端耦接至一第五節點，其第二端耦接至所述第四節點，其控制端接收所述發光控制信號；一第四電容器，其第一端耦接至所述第五節點，其第二端耦接至一低電壓；一第十電晶體，其第一端耦接至所述第二參考電壓，其第二端耦接至所述第五節點，其控制端接收所述第一控制信號；一第十一電晶體，其第一端耦接至所述第二參考電壓，其第二端耦接至所述第五節點，其控制端接收所述第二控制信號；一第十二電晶體，其第一端耦接至所述第四節點，其第二端耦接至一第六節點，其控制端耦接至一第七節點；一第五電容器，其第一端耦接至所述第五節點，其第二端耦接至所述第七節點；一第十三電晶體，其第一端耦接至所述低電壓，其第二端耦接至所述第七節點，其控制端接收所述第一控制信號；一第十四電晶體，其第一端耦接至所述第六節點，其第二端耦接至所述第七節點，其控制端接收所述第二控制信號；以及 一第十五電晶體，其第一端耦接至所述第六節點，其第二端耦接至所述系統低電壓，其控制端接收所述發光控制信號。
7. 如請求項1所述的畫素電路，其中所述脈波振幅控制電路中的所有電晶體與所述脈波寬度控制電路中的所有電晶體皆為P型電晶體或N型電晶體。
8. 如請求項1所述的畫素電路，其中當所述畫素電路操作在一重置階段時，所述脈波寬度控制電路依據被拉低的所述第一控制信號、被拉高的所述第二控制信號及被拉高的所述掃描電壓而提供一低電壓至所述第一控制端以拉低所述第一控制端的電壓位準，依據被拉低的所述第三參考電壓而提供所述低電壓至所述第二控制端以拉低所述第二控制端的電壓位準，並依據所述第一控制端的電壓位準、所述第二控制端的電壓位準及被拉高的所述發光控制信號而提供所述第一參考電壓作為所述脈波寬度控制信號。
9. 如請求項1所述的畫素電路，其中當所述畫素電路操作在一補償階段時，所述脈波寬度控制電路依據被拉高的所述第一控制信號、被拉低的所述第二控制信號及被拉高的所述掃描電壓而提供一資料電壓與一電晶體的臨界電壓之間的電壓差值至所述第一控制端以拉高所述第一控制端的電壓位準，依據被拉低的所述第三參考電壓而提供一低電壓至所述第二控制端以拉低所述第二控制端的電壓位準，並依據所述第一控制端的電壓位準、所述 第二控制端的電壓位準及被拉高的所述發光控制信號而提供所述低電壓作為所述脈波寬度控制信號。
10. 如請求項1所述的畫素電路，其中當所述畫素電路操作在一調整階段時，所述脈波寬度控制電路依據被拉高的所述第一控制信號、被拉高的所述第二控制信號及被以預定斜率拉低的所述掃描電壓而提供一資料電壓與一電晶體的臨界電壓之間的電壓差值再減去所述掃描電壓的電壓變化量的電壓值至所述第一控制端以拉高所述第一控制端的電壓位準，依據被拉高的所述第三參考電壓而提供一高電壓至所述第二控制端以拉高所述第二控制端的電壓位準，並依據所述第一控制端的電壓位準、所述第二控制端的電壓位準及被拉高的所述發光控制信號而提供一低電壓作為所述脈波寬度控制信號。
11. 如請求項1所述的畫素電路，其中當所述畫素電路操作在一發光階段的一第一子階段時，所述脈波寬度控制電路依據被拉高的所述第一控制信號、被拉高的所述第二控制信號及被以預定斜率拉低的所述掃描電壓而提供一資料電壓與一電晶體的臨界電壓之間的電壓差值再減去所述掃描電壓的電壓變化量的電壓值至所述第一控制端以拉高所述第一控制端的電壓位準，依據被拉高的所述第三參考電壓而提供一高電壓至所述第二控制端以拉高所述第二控制端的電壓位準，並依據所述第一控制端的電壓位準、所述第二控制端的電壓位準及被拉低的所述發光控制信 號而提供一低電壓減去所述發光控制信號的電壓變化量的電壓值作為所述脈波寬度控制信號。
12. 如請求項11所述的畫素電路，其中當所述畫素電路操作在所述發光階段的一第二子階段時，所述掃描電壓的電壓變化量的電壓值大於所述資料電壓減去所述第一參考電壓的電壓值而提供所述低電壓以拉低所述第一控制端的電壓位準及所述第二控制端的電壓位準，並依據所述第一控制端的電壓位準、所述第二控制端的電壓位準及被拉低的所述發光控制信號而提供所述第一參考電壓作為所述脈波寬度控制信號。
13. 一種畫素電路的驅動方法，包括：使一脈波振幅控制電路依據一第一控制信號、一第二控制信號、一發光控制信號及一脈波寬度控制信號產生一發光二極體的一驅動電流，並依據一第一參考電壓及一第二參考電壓控制所述驅動電流的大小；使一脈波寬度控制電路依據所述第一控制信號、所述第二控制信號及一掃描電壓調整一第一控制端的電壓位準；使一脈波寬度控制電路依據一第三參考電壓調整一第二控制端的電壓位準；以及使一脈波寬度控制電路依據所述第一控制端的電壓位準、所述第二控制端的電壓位準及所述發光控制信號產生所述脈波寬度控制信號以控制所述發光二極體的暫態時間及發光時間。

Images