TWI805373B - 畫素電路 - Google Patents

畫素電路 Download PDF

Info

Publication number
TWI805373B
TWI805373B TW111118521A TW111118521A TWI805373B TW I805373 B TWI805373 B TW I805373B TW 111118521 A TW111118521 A TW 111118521A TW 111118521 A TW111118521 A TW 111118521A TW I805373 B TWI805373 B TW I805373B
Authority
TW
Taiwan
Prior art keywords
transistor
voltage
terminal
receiving
signal
Prior art date
Application number
TW111118521A
Other languages
English (en)
Other versions
TW202347287A (zh
Inventor
陳怡倩
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW111118521A priority Critical patent/TWI805373B/zh
Priority to CN202211189685.XA priority patent/CN115424574A/zh
Application granted granted Critical
Publication of TWI805373B publication Critical patent/TWI805373B/zh
Publication of TW202347287A publication Critical patent/TW202347287A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

一種畫素電路。畫素電路包括發光二極體、控制區塊及發光驅動區塊。控制區塊提供內部節點電壓，並且於擺盪信號與第一資料電壓之間形成第一電壓補償路徑，以對第一核心電晶體的第一臨界電壓進行補償。發光驅動區塊提供發光電流至發光二極體的陽極，並且於系統高電壓與第二資料電壓之間形成第二電壓補償路徑，以對第二核心電晶體的第二臨界電壓進行補償。

Description

畫素電路
本發明是有關於一種畫素電路，且特別是有關於一種發光二極體畫素電路。
因環保意識抬頭，節能省電、使用壽命、色彩飽和度及電源品質等訴求逐漸成為消費者考慮購買的因素，同時受到半導體技術迅速發展與成本降低，驅使發光元件成為未來照明與顯示器市場的發展主流。其中，有機發光二極體(OLED)與微型發光二極體(uLED)為當下使用於自發光顯示面板的主要元件。
然而，微型發光二極體(uLED)和有機發光二極體(OLED)的發光亮度曲線不一樣，亦即操作同樣亮度下，發光二極體的發光效率非常低。並且，由於有機發光二極體的驅動電路所操作的電流區間是落在微型發光二極體的低發光效率區間，因此較早發展的有機發光二極體的驅動電路無法直接應用在微型發光二極體。藉此，為了驅動微型發光二極體，需要對現有的驅動電路作相對應的改動或重新設計。
本發明提供一種畫素電路，可以脈波寬度調變及脈衝振幅調變的方法驅動，並且在脈波寬度調變的驅動方式下可以讓第一核心電晶體的臨界電壓不受其他節點影響，而在脈衝振幅調變的電路補償方式下可以補償第二核心電晶體的正/負偏移的臨界電壓。
本發明的畫素電路，包括發光二極體、控制區塊及發光驅動區塊。發光二極體具有一陽極及接收系統低電壓的陰極。控制區塊接收資料高電壓、資料低電壓、第一資料電壓、畫素發光信號、擺盪信號、第一閘極信號以及脈寬調變信號，以提供一內部節點電壓。控制區塊於擺盪信號與第一資料電壓之間形成第一電壓補償路徑，以對第一核心電晶體的第一臨界電壓進行補償。發光驅動區塊耦接控制區塊及發光二極體的陽極，並且接收內部節點電壓、系統高電壓、陽極重置信號、重置電壓、第二資料電壓、以及第二閘極信號，以提供發光電流至發光二極體的陽極。發光驅動區塊於系統高電壓與第二資料電壓之間形成第二電壓補償路徑，以對第二核心電晶體的第二臨界電壓進行補償。
基於上述，本發明實施例的畫素電路，控制區塊基於第一資料電壓設定內部節點電壓的脈波寬度，並且形成補償第一核心電晶體的臨界電壓的第一電壓補償路徑；發光驅動區塊基於第二資料電壓設定發光電流的電流幅度且基於內部節點電壓的脈波寬度設定發光電流的提供時間，並且形成補償第二核心電晶體的 臨界電壓的第二電壓補償路徑。藉此，畫素電路可以脈波寬度調變及脈衝振幅調變的方法驅動發光二極體，並且在脈波寬度調變的驅動方式下可以讓第一核心電晶體的臨界電壓不受其他節點影響，而在脈衝振幅調變的電路補償方式下可以補償第二核心電晶體的正/負偏移的臨界電壓。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200、300、400、500、600:畫素電路
110:控制區塊
120、220、320、420、520、620:發光驅動區塊
C1:第一電容
C2:第二電容
C3:第三電容
C4:第四電容
Data_H:資料高電壓
Data_L:資料低電壓
Data1:第一資料電壓
Data2:第二資料電壓
ED1:微型發光二極體
EM:畫素發光信號
EM_D:調變發光信號
Iem:發光電流
OVDD:系統高電壓
P_pam:脈波振幅調變期間
P_pwm:脈波寬度調變期間
Pca:第二補償期間
Pcw:第一補償期間
Pdw:資料寫入期間
Pem:發光期間
Pr1:第一重置期間
Pr2:第二重置期間
R_anode:陽極重置信號
RG1、RG1(n)、RG1(n+1):第一閘極信號
RG2:第二閘極信號
RG3:第三閘極信號
Spwm、Spwm(n)、Spwm(n+1):脈寬調變信號
T1:第一電晶體
T10:第十電晶體
T11:第十一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
T9:第九電晶體
TCS:擺盪信號
VPath1:第一電壓補償路徑
VPath2:第二電壓補償路徑
VQ:內部節點電壓
Vnef:參考電壓
VSS:系統低電壓
Vsus:重置電壓
圖1A為依據本發明第一實施例的畫素電路的電路示意圖。
圖1B為依據本發明第一實施例的畫素電路在單一畫面期間中的驅動波形示意圖。
圖2為依據本發明第二實施例的畫素電路的電路示意圖。
圖3為依據本發明第三實施例的畫素電路的電路示意圖。
圖4為依據本發明第四實施例的畫素電路的電路示意圖。
圖5為依據本發明第五實施例的畫素電路的電路示意圖。
圖6為依據本發明第六實施例的畫素電路的電路示意圖。
除非另有定義，本文使用的所有術語(包括技術和科學術語)具有與本發明所屬領域的普通技術人員通常理解的相同的含 義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在相關技術和本發明的上下文中的含義一致的含義，並且將不被解釋為理想化的或過度正式的意義，除非本文中明確地這樣定義。
應當理解，儘管術語”第一”、”第二”、”第三”等在本文中可以用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的”第一元件”、”部件”、”區域”、”層”或”部分”可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
這裡使用的術語僅僅是為了描述特定實施例的目的，而不是限制性的。如本文所使用的，除非內容清楚地指示，否則單數形式”一”、”一個”和”該”旨在包括複數形式，包括”至少一個”。”或”表示”及/或”。如本文所使用的，術語”及/或”包括一個或多個相關所列項目的任何和所有組合。還應當理解，當在本說明書中使用時，術語”包括”及/或”包括”指定所述特徵、區域、整體、步驟、操作、元件的存在及/或部件，但不排除一個或多個其它特徵、區域整體、步驟、操作、元件、部件及/或其組合的存在或添加。
圖1A為依據本發明第一實施例的畫素電路的電路示意圖。請參照圖1A，在本實施例中，畫素電路100包括發光元件、控制區塊110、以及發光驅動區塊120，發光元件在此以微型發光 二極體ED1為例，但本發明實施例可以任何類型的發光二極體，且本發明實施例不以此為限。微型發光二極體ED1具有陽極及接收系統低電壓VSS的陰極。
控制區塊110接收資料高電壓Data_H、資料低電壓Data_L、第一資料電壓Data1、畫素發光信號EM、擺盪信號TCS、第一閘極信號RG1以及脈寬調變信號Spwm，以提供內部節點電壓VQ，其中控制區塊110於擺盪信號TCS與第一資料電壓Data1之間形成第一電壓補償路徑VPath1以對第一核心電晶體(亦即第三電晶體T3)的第一臨界電壓進行補償。發光驅動區塊120耦接控制區塊110及微型發光二極體ED1的陽極，並且接收內部節點電壓VQ、系統高電壓OVDD、陽極重置信號R_anode、重置電壓Vsus、第二資料電壓Data2、畫素發光信號EM、調變發光信號EM_D以及第二閘極信號RG2，以提供發光電流Iem至微型發光二極體ED1的陽極，其中發光驅動區塊120於系統高電壓OVDD與第二資料電壓Data2之間形成第二電壓補償路徑VPath2，以對第二核心電晶體的第二臨界電壓進行補償。
在本實施例中，控制區塊110是基於第一資料電壓Data1設定內部節點電壓VQ的脈波寬度，並且發光驅動區塊120是基於第二資料電壓Data2設定發光電流Iem的電流幅度且基於內部節點電壓VQ的脈波寬度設定發光電流Iem的提供時間。藉此，畫素電路100可以脈波寬度調變及脈衝振幅調變的方法驅動微型發光二極體ED1，並且在脈波寬度調變的驅動方式下可以讓第一 核心電晶體的臨界電壓不受其他節點影響，而在脈衝振幅調變的電路補償方式下可以補償第二核心電晶體的正/負偏移的臨界電壓。
在本實施例中，控制區塊110包括第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、以及第一電容C1，其中第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5以NMOS為例，但本發明實施例不以此為限。
第一電晶體T1具有接收資料高電壓Data_H的第一端、接收第一閘極信號RG1的控制端、以及第二端。第二電晶體T2具有接收資料低電壓Data_L的第一端、接收畫素發光信號EM的控制端、以及第二端。第三電晶體T3作為第一核心電晶體，且具有耦接第二電晶體T2的第二端的第一端、耦接第一電晶體T1的第二端的控制端、以及提供內部節點電壓VQ的第二端。
第四電晶體T4，具有接收第一資料電壓Data1的第一端、接收脈寬調變信號Spwm的控制端、以及耦接第二電晶體T2的第二端的第二端。第五電晶體T5具有耦接第一電晶體T1的第二端的第一端、接收脈寬調變信號Spwm的控制端、以及耦接第三電晶體T3的第二端的第二端。第一電容C1耦接擺盪信號TCS與第一電晶體T1的第二端之間。
發光驅動區塊120包括第六電晶體T6、第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10、第二電容C2、 以及第三電容C3，其中第六電晶體T6、第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10以NMOS為例，但本發明實施例不以此為限。
第六電晶體T6具有接收第二資料電壓Data2的第一端、接收第二閘極信號RG2的控制端、以及接收內部節點電壓VQ的第二端。第七電晶體T7作為第二核心電晶體，且具有第一端、接收內部節點電壓VQ的控制端、以及第二端。
第八電晶體T8具有耦接第七電晶體T7的第二端的第一端、接收陽極重置信號R_anode的控制端、以及接收重置電壓Vsus的第二端。第二電容C2耦接於內部節點電壓VQ與第七電晶體T7的第二端之間。第九電晶體T9具有接收系統高電壓OVDD的第一端、接收調變發光信號EM_D的控制端、以及耦接第七電晶體T7的第一端的第二端，其中第七電晶體T7的第一端透過第九電晶體T9耦接系統高電壓OVDD。
第三電容C3耦接第九電晶體T9的第一端與第七電晶體T7的第二端之間。第十電晶體T10具有耦接第七電晶體T7的第二端的一第一端、接收畫素發光信號EM的一控制端、以及耦接微型發光二極體ED1的陽極的一第二端，其中第七電晶體T7的第二端透過第十電晶體T10耦接微型發光二極體ED1的陽極。
在本發明中，畫素電路100更包括第四電容C4，其中第四電容C4耦接於微型發光二極體ED1的陽極與陰極之間。
圖1B為依據本發明第一實施例的畫素電路在單一畫面 期間中的驅動波形示意圖。請參照圖1A及圖1B，單一畫面期間分為脈波寬度調變期間P_pwm及脈波振幅調變期間P_pam。在脈波寬度調變期間P_pwm中，多個第一閘極信號(如RG1(n)、RG1(n+1))依序致能，並且多個脈寬調變信號(如Spwm(n)、Spwm(n+1))依序致能，其中各個脈寬調變信號(如Spwm(n)、Spwm(n+1))緊接著對應的第一閘極信號(如RG1(n)、RG1(n+1))致能，並且n為一導引數。
在脈波振幅調變期間P_pam中，第二閘極信號RG2致能，並且在第二閘極信號RG2致能的期間中，陽極重置信號R_anode及調變發光信號EM_D依序致能。在第二閘極信號RG2致能時，擺盪信號TCS的電壓準位由低往上爬升。在第二閘極信號RG2致能的期間之後，畫素發光信號EM及調變發光信號EM_D同時致能至脈波振幅調變期間P_pam結束。
進一步來說，在脈波寬度調變期間P_pwm中的第一重置期間Pr1中，對應的第一閘極信號(以RG1(n)為例)會致能，畫素發光信號EM、對應的脈寬調變信號(以Spwm(n)為例)、第二閘極信號RG2、陽極重置信號R_anode及調變發光信號EM_D維持禁能準位，並且擺盪信號TCS停留於共同電壓準位。此時，第一電晶體T1、第三電晶體T3會導通，並且第二電晶體T2、第四電晶體T4、第五電晶體T5、第六電晶體T6、第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10呈現截止。
在脈波寬度調變期間P_pwm中的第一補償期間Pcw中， 對應的脈寬調變信號(以Spwm(n)為例)會致能，畫素發光信號EM、對應的第一閘極信號(以RG1(n)為例)、第二閘極信號RG2、陽極重置信號R_anode及調變發光信號EM_D維持禁能準位，並且擺盪信號TCS停留於共同電壓準位。此時，第三電晶體T3、第四電晶體T4、第五電晶體T5會導通，並且第一電晶體T1、第二電晶體T2、第六電晶體T6、第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10呈現截止。藉此，可在擺盪信號TCS與第一資料電壓Data1之間形成第一電壓補償路徑VPath1，並且第三電晶體T3的控制端的電壓準位會為第一資料電壓Data1與第三電晶體T3的第一臨界電壓的總和，以對第三電晶體T3的第一臨界電壓進行補償。畫素電路100在其餘第一閘極信號(如RG1(n+1))及其餘脈寬調變信號(如Spwm(n+1))的動作可參照上述，在此則不再贅述。
在脈波振幅調變期間P_pam的第二重置期間Pr2中，第二閘極信號RG2及陽極重置信號R_anode致能，並且第一閘極信號(如RG1(n)、RG1(n+1))、脈寬調變信號(如Spwm(n)、Spwm(n+1))、畫素發光信號EM、及調變發光信號EM_D維持禁能準位，並且擺盪信號TCS由低於共同電壓準位的低電壓準位往上爬升。此時，第六電晶體T6及第八電晶體T8會導通，第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第七電晶體T7、第九電晶體T9、第十電晶體T10呈現截止。並且，第七電晶體T7的控制端的電壓準位會受第二資料 電壓Data2的電壓準位的影響而重置，並且第七電晶體T7的第二端的電壓準位會受重置電壓Vsus的影響而重置。
在脈波振幅調變期間P_pam的第二補償期間Pea中，第二閘極信號RG2及調變發光信號EM_D致能，並且第一閘極信號(如RG1(n)、RG1(n+1))、脈寬調變信號(如Spwm(n)、Spwm(n+1))、畫素發光信號EM、及陽極重置信號R_anode維持禁能準位，並且擺盪信號TCS仍繼續往上爬升。此時，第六電晶體T6、第七電晶體T7、以及第九電晶體T9會導通，第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第八電晶體T8、第十電晶體T10呈現截止。藉此，在系統高電壓OVDD與第二資料電壓Data2之間形成第二電壓補償路徑VPath2，並且第七電晶體T7的控制端的電壓準位會高於第七電晶體T7的第二端的電壓準位為第七電晶體T7的第二臨界電壓，以對第七電晶體T7的第二臨界電壓進行補償。
在脈波振幅調變期間P_pam的資料寫入期間Pdw中，第二閘極信號RG2部分致能，並且第一閘極信號(如RG1(n)、RG1(n+1))、脈寬調變信號(如Spwm(n)、Spwm(n+1))、畫素發光信號EM、調變發光信號EM_D及陽極重置信號R_anode維持禁能準位，並且擺盪信號TCS仍繼續往上爬升。此時，第六電晶體T6會導通，第一電晶體T1、第二電晶體T2、第三電晶體T3、第四電晶體T4、第五電晶體T5、第七電晶體T7、第八電晶體T8、第九電晶體T9、第十電晶體T10呈現截止。藉此，第二資料電壓 Data2會傳送至第七電晶體T7的控制端，以設定發光電流Iem的電流幅度。
在脈波振幅調變期間P_pam的發光期間Pem中，畫素發光信號EM及調變發光信號EM_D致能，並且第一閘極信號(如RG1(n)、RG1(n+1))、脈寬調變信號(如Spwm(n)、Spwm(n+1))、第二閘極信號RG2及陽極重置信號R_anode維持禁能準位，並且擺盪信號TCS仍繼續往上爬升。此時，第七電晶體T7、第九電晶體T9、第十電晶體T10會導通，第一電晶體T1、第二電晶體T2、第四電晶體T4、第五電晶體T5、第六電晶體T6、第八電晶體T8呈現截止。
進一步來說，第三電晶體T3起初會呈現截止，但在擺盪信號TCS的上升導致第三電晶體T3的控制端的電壓準位夠高時，第三電晶體T3會由截止轉變為導通，以將資料低電壓Data_L傳送至第七電晶體T7的控制端。在接收到資料低電壓Data_L後，第七電晶體T7由導通轉變為截止。藉此，可以脈波寬度調變及脈衝振幅調變的方法驅動微型發光二極體ED1。
依據上述，第一電晶體T1的功能是用以進行重置，第二電晶體T2的功能是用以關係第七電晶體T7，第三電晶體T3的功能是作為脈波寬度調變的第一核心電晶體，第四電晶體T4的功能是用以進行資料寫入，第五電晶體T5的功能是用以進行補償，第六電晶體T6的功能是用以進行重置及資料寫入，第七電晶體T7的功能是作為脈波振幅調變的第二核心電晶體，第八電晶體T8的 功能是用以進行重置，第九電晶體T9的功能是用以進行補償及發光，第十電晶體T10的功能是用以進行發光。
圖2為依據本發明第二實施例的畫素電路的電路示意圖。請參照圖1A及圖2，畫素電路200大致相同於畫素電路100，其不同之處於在於畫素電路200的發光驅動區塊220更包括第十一電晶體T11，其中相同或相似元件使用相同或相似標號。在本實施例中，第十一電晶體T11具有接收參考電壓Vnef的第一端、接收第三閘極信號RG3的控制端、以及接收內部節點電壓VQ的第二端。
圖3為依據本發明第三實施例的畫素電路的電路示意圖。請參照圖1A及圖3，畫素電路300大致相同於畫素電路100，其不同之處於在於畫素電路300的發光驅動區塊320更包括第十一電晶體T11且省略第十電晶體T10，其中相同或相似元件使用相同或相似標號，並且第十一電晶體T11的耦接關係請參照圖2實施例所示，在此則不再贅述。
圖4為依據本發明第四實施例的畫素電路的電路示意圖。請參照圖1A及圖4，畫素電路400大致相同於畫素電路100，其不同之處於在於畫素電路400更包括第十一電晶體T11且省略第九電晶體T9及第十電晶體T10，其中相同或相似元件使用相同或相似標號，並且第十一電晶體T11的耦接關係請參照圖2實施例所示，在此則不再贅述。
圖5為依據本發明第五實施例的畫素電路的電路示意 圖。請參照圖1A及圖5，畫素電路500大致相同於畫素電路100，其不同之處於在於畫素電路500省略第十電晶體T10，其中相同或相似元件使用相同或相似標號。
圖6為依據本發明第六實施例的畫素電路的電路示意圖。請參照圖1A及圖6，畫素電路600大致相同於畫素電路100，其不同之處於在於畫素電路600省略第九電晶體T9及第十電晶體T10，其中相同或相似元件使用相同或相似標號。
綜上所述，本發明實施例的畫素電路，控制區塊基於第一資料電壓設定內部節點電壓的脈波寬度，並且形成補償第一核心電晶體的臨界電壓的第一電壓補償路徑；發光驅動區塊基於第二資料電壓設定發光電流的電流幅度且基於內部節點電壓的脈波寬度設定發光電流的提供時間，並且形成補償第二核心電晶體的臨界電壓的第二電壓補償路徑。藉此，畫素電路可以脈波寬度調變及脈衝振幅調變的方法驅動微型發光二極體，並且在脈波寬度調變的驅動方式下可以讓第一核心電晶體的臨界電壓不受其他節點影響，而在脈衝振幅調變的電路補償方式下可以補償第二核心電晶體的正/負偏移的臨界電壓。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:畫素電路
110:控制區塊
120:發光驅動區塊
C1:第一電容
C2:第二電容
C3:第三電容
C4:第四電容
Data_H:資料高電壓
Data_L:資料低電壓
Data1:第一資料電壓
Data2:第二資料電壓
ED1:微型發光二極體
EM:畫素發光信號
EM_D:調變發光信號
Iem:發光電流
OVDD:系統高電壓
R_anode:陽極重置信號
RG1:第一閘極信號
RG2:第二閘極信號
Spwm:脈寬調變信號
T1:第一電晶體
T10:第十電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
T5:第五電晶體
T6:第六電晶體
T7:第七電晶體
T8:第八電晶體
T9:第九電晶體
TCS:擺盪信號
VPath1:第一電壓補償路徑
VPath2:第二電壓補償路徑
VQ:內部節點電壓
VSS:系統低電壓
Vsus:重置電壓

Claims (9)

  1. 一種畫素電路，包括： 一發光二極體，具有一陽極及接收一系統低電壓的一陰極； 一控制區塊，接收一資料高電壓、一資料低電壓、一第一資料電壓、一畫素發光信號、一擺盪信號、一第一閘極信號以及一脈寬調變信號，以提供一內部節點電壓，其中該控制區塊於該擺盪信號與該第一資料電壓之間形成一第一電壓補償路徑，以對一第一核心電晶體的一第一臨界電壓進行補償； 一發光驅動區塊，耦接該控制區塊及該發光二極體的該陽極，並且接收該內部節點電壓、一系統高電壓、一陽極重置信號、一重置電壓、一第二資料電壓、以及一第二閘極信號，以提供一發光電流至該發光二極體的該陽極，其中該發光驅動區塊於該系統高電壓與該第二資料電壓之間形成一第二電壓補償路徑，以對一第二核心電晶體的一第二臨界電壓進行補償。
  2. 如請求項1所述的畫素電路，其中該控制區塊包括： 一第一電晶體，具有接收該資料高電壓的一第一端、接收該第一閘極信號的一控制端、以及一第二端； 一第二電晶體，具有接收該資料低電壓的一第一端、接收該畫素發光信號的一控制端、以及一第二端； 一第三電晶體，作為該第一核心電晶體，且具有耦接該第二電晶體的該第二端的一第一端、耦接該第一電晶體的該第二端的一控制端、以及提供該內部節點電壓的一第二端； 一第四電晶體，具有接收該第一資料電壓的一第一端、接收該脈寬調變信號的一控制端、以及耦接該第二電晶體的該第二端的一第二端； 一第五電晶體，具有耦接該第一電晶體的該第二端的一第一端、接收該脈寬調變信號的一控制端、以及耦接該第三電晶體的該第二端的一第二端；以及 一第一電容，耦接該擺盪信號與該第一電晶體的該第二端之間。
  3. 如請求項1所述的畫素電路，其中該控制區塊包括： 一第六電晶體，具有接收該第二資料電壓的一第一端、接收該第二閘極信號的一控制端、以及接收該內部節點電壓的一第二端； 一第七電晶體，作為該第一核心電晶體，且具有耦接該系統高電壓的一第一端、接收該內部節點電壓的一控制端、以及耦接該發光二極體的該陽極的一第二端； 一第八電晶體，具有耦接該第七電晶體的該第二端的一第一端、接收該陽極重置信號的一控制端、以及接收該重置電壓的一第二端；以及 一第二電容，耦接於該內部節點電壓與該第七電晶體的該第二端之間。
  4. 如請求項3所述的畫素電路，其中該控制區塊更包括： 一第九電晶體，具有接收該系統高電壓的一第一端、接收一調變發光信號的一控制端、以及耦接該第七電晶體的該第一端的一第二端。
  5. 如請求項4所述的畫素電路，其中該控制區塊更包括： 一第三電容，耦接該第九電晶體的該第一端與該第七電晶體的該第二端之間。
  6. 如請求項3所述的畫素電路，其中該控制區塊更包括： 一第十電晶體，具有耦接該第七電晶體的該第二端的一第一端、接收該畫素發光信號的一控制端、以及耦接該發光二極體的該陽極的一第二端。
  7. 如請求項3所述的畫素電路，其中該控制區塊更包括： 一第十一電晶體，具有接收一參考電壓的一第一端、接收一第三閘極信號的一控制端、以及接收該內部節點電壓的一第二端。
  8. 如請求項1所述的畫素電路，其中更包括： 一第四電容，耦接於該發光二極體的該陽極與該陰極之間。
  9. 如請求項1所述的畫素電路，其中該發光二極體包括一微型發光二極體。
TW111118521A 2022-05-18 2022-05-18 畫素電路 TWI805373B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111118521A TWI805373B (zh) 2022-05-18 2022-05-18 畫素電路
CN202211189685.XA CN115424574A (zh) 2022-05-18 2022-09-28 像素电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111118521A TWI805373B (zh) 2022-05-18 2022-05-18 畫素電路

Publications (2)

Publication Number Publication Date
TWI805373B true TWI805373B (zh) 2023-06-11
TW202347287A TW202347287A (zh) 2023-12-01

Family

ID=84206694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111118521A TWI805373B (zh) 2022-05-18 2022-05-18 畫素電路

Country Status (2)

Country Link
CN (1) CN115424574A (zh)
TW (1) TWI805373B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202004722A (zh) * 2018-06-01 2020-01-16 南韓商三星電子股份有限公司 顯示面板
CN111369935A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法
US20200365074A1 (en) * 2019-05-17 2020-11-19 Innolux Corporation Display device
US20220101783A1 (en) * 2020-09-25 2022-03-31 Boe Technology Group Co., Ltd. Pixel driving structure and display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202004722A (zh) * 2018-06-01 2020-01-16 南韓商三星電子股份有限公司 顯示面板
US20200365074A1 (en) * 2019-05-17 2020-11-19 Innolux Corporation Display device
CN111369935A (zh) * 2020-04-09 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法
US20220101783A1 (en) * 2020-09-25 2022-03-31 Boe Technology Group Co., Ltd. Pixel driving structure and display panel

Also Published As

Publication number Publication date
TW202347287A (zh) 2023-12-01
CN115424574A (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
WO2020233355A1 (zh) 像素电路及其控制方法、显示面板
WO2021238897A1 (zh) 像素电路、像素驱动方法和显示装置
US20230162666A1 (en) Pixel circuit
KR102648750B1 (ko) 화소 및 이를 포함하는 표시 장치
TWI713011B (zh) 畫素電路
WO2020001037A1 (zh) 阵列基板及其驱动方法、显示面板
CN111583857B (zh) 像素驱动电路及其驱动方法、显示面板
TW202113784A (zh) 畫素電路
TWI766639B (zh) 自發光畫素電路
KR20200106576A (ko) 화소 및 화소의 구동 방법
TWI805373B (zh) 畫素電路
TWI719815B (zh) 像素驅動電路
TWI828403B (zh) 具有波寬補償的畫素電路及其操作方法
TWI816519B (zh) 畫素電路
TWI834473B (zh) 顯示面板
TWI825947B (zh) 顯示面板
TWI830433B (zh) 畫素電路
TWI820927B (zh) 畫素電路
TWI708234B (zh) 顯示裝置及其驅動方法
TWI830435B (zh) 畫素電路
TW202410738A (zh) 畫素電路
TWI796177B (zh) 畫素陣列
TWI819853B (zh) 畫素電路
TW202410005A (zh) 顯示面板
TW202414367A (zh) 畫素電路