CN115424574A - 像素电路 - Google Patents

像素电路 Download PDF

Info

Publication number
CN115424574A
CN115424574A CN202211189685.XA CN202211189685A CN115424574A CN 115424574 A CN115424574 A CN 115424574A CN 202211189685 A CN202211189685 A CN 202211189685A CN 115424574 A CN115424574 A CN 115424574A
Authority
CN
China
Prior art keywords
transistor
terminal
voltage
receiving
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211189685.XA
Other languages
English (en)
Inventor
陈怡倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN115424574A publication Critical patent/CN115424574A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开了一种像素电路。像素电路包括发光二极管、控制区块及发光驱动区块。控制区块提供内部节点电压，并且于摆荡信号与第一数据电压之间形成第一电压补偿路径，以对第一核心晶体管的第一临界电压进行补偿。发光驱动区块提供发光电流至发光二极管的阳极，并且于系统高电压与第二数据电压之间形成第二电压补偿路径，以对第二核心晶体管的第二临界电压进行补偿。

Description

像素电路
技术领域
本发明是有关于一种像素电路，且特别是有关于一种发光二极管像素电路。
背景技术
因环保意识抬头，节能省电、使用寿命、色彩饱和度及电源品质等诉求逐渐成为消费者考虑购买的因素，同时受到半导体技术迅速发展与成本降低，驱使发光元件成为未来照明与显示器市场的发展主流。其中，有机发光二极管(OLED)与微型发光二极管(uLED)为当下使用于自发光显示面板的主要元件。
然而，微型发光二极管(uLED)和有机发光二极管(OLED)的发光亮度曲线不一样，亦即操作同样亮度下，发光二极管的发光效率非常低。并且，由于有机发光二极管的驱动电路所操作的电流区间是落在微型发光二极管的低发光效率区间，因此较早发展的有机发光二极管的驱动电路无法直接应用在微型发光二极管。藉此，为了驱动微型发光二极管，需要对现有的驱动电路作相对应的改动或重新设计。
发明内容
本发明提供一种像素电路，可以脉波宽度调变及脉冲振幅调变的方法驱动，并且在脉波宽度调变的驱动方式下可以让第一核心晶体管的临界电压不受其他节点影响，而在脉冲振幅调变的电路补偿方式下可以补偿第二核心晶体管的正/负偏移的临界电压。
本发明的像素电路，包括发光二极管、控制区块及发光驱动区块。发光二极管具有一阳极及接收系统低电压的阴极。控制区块接收数据高电压、数据低电压、第一数据电压、像素发光信号、摆荡信号、第一栅极信号以及脉宽调变信号，以提供一内部节点电压。控制区块于摆荡信号与第一数据电压之间形成第一电压补偿路径，以对第一核心晶体管的第一临界电压进行补偿。发光驱动区块耦接控制区块及发光二极管的阳极，并且接收内部节点电压、系统高电压、阳极重置信号、重置电压、第二数据电压、以及第二栅极信号，以提供发光电流至发光二极管的阳极。发光驱动区块于系统高电压与第二数据电压之间形成第二电压补偿路径，以对第二核心晶体管的第二临界电压进行补偿。
基于上述，本发明实施例的像素电路，控制区块基于第一数据电压设定内部节点电压的脉波宽度，并且形成补偿第一核心晶体管的临界电压的第一电压补偿路径；发光驱动区块基于第二数据电压设定发光电流的电流幅度且基于内部节点电压的脉波宽度设定发光电流的提供时间，并且形成补偿第二核心晶体管的临界电压的第二电压补偿路径。藉此，像素电路可以脉波宽度调变及脉冲振幅调变的方法驱动发光二极管，并且在脉波宽度调变的驱动方式下可以让第一核心晶体管的临界电压不受其他节点影响，而在脉冲振幅调变的电路补偿方式下可以补偿第二核心晶体管的正/负偏移的临界电压。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A为依据本发明第一实施例的像素电路的电路示意图。
图1B为依据本发明第一实施例的像素电路在单一画面期间中的驱动波形示意图。
图2为依据本发明第二实施例的像素电路的电路示意图。
图3为依据本发明第三实施例的像素电路的电路示意图。
图4为依据本发明第四实施例的像素电路的电路示意图。
图5为依据本发明第五实施例的像素电路的电路示意图。
图6为依据本发明第六实施例的像素电路的电路示意图。
其中，附图标记：
100、200、300、400、500、600：像素电路
110：控制区块
120、220、320、420、520、620：发光驱动区块
C1：第一电容
C2：第二电容
C3：第三电容
C4：第四电容
Data_H：数据高电压
Data_L：数据低电压
Data1：第一数据电压
Data2：第二数据电压
ED1：微型发光二极管
EM：像素发光信号
EM：像素发光信号
EM_D：调变发光信号
Iem：发光电流
OVDD：系统高电压
P_pam：脉波振幅调变期间
P_pwm：脉波宽度调变期间
Pca：第二补偿期间
Pcw：第一补偿期间
Pdw：数据写入期间
Pem：发光期间
Pr1：第一重置期间
Pr2：第二重置期间
R_anode：阳极重置信号
RG1、RG1(n)、RG1(n+1)：第一栅极信号
RG2：第二栅极信号
RG3：第三栅极信号
Spwm、Spwm(n)、Spwm(n+1)：脉宽调变信号
T1：第一晶体管
T10：第十晶体管
T11：第十一晶体管
T2：第二晶体管
T3：第三晶体管
T4：第四晶体管
T5：第五晶体管
T6：第六晶体管
T7：第七晶体管
T8：第八晶体管
T9：第九晶体管
TCS：摆荡信号
VPath1：第一电压补偿路径
VPath2：第二电压补偿路径
VQ：内部节点电压
Vnef：参考电压
VSS：系统低电压
Vsus：重置电压
具体实施方式
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的“第一元件”、“部件”、“区域”、“层”或“部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式“一”、“一个”和“该”旨在包括复数形式，包括“至少一个”。“或”表示“及/或”。如本文所使用的，术语“及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语“包括”及/或“包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
图1A为依据本发明第一实施例的像素电路的电路示意图。请参照图1A，在本实施例中，像素电路100包括发光元件、控制区块110、以及发光驱动区块120，发光元件在此以微型发光二极管ED1为例，但本发明实施例可以任何类型的发光二极管，且本发明实施例不以此为限。微型发光二极管ED1具有阳极及接收系统低电压VSS的阴极。
控制区块110接收数据高电压Data_H、数据低电压Data_L、第一数据电压Data1、像素发光信号EM、摆荡信号TCS、第一栅极信号RG1以及脉宽调变信号Spwm，以提供内部节点电压VQ，其中控制区块110于摆荡信号TCS与第一数据电压Data1之间形成第一电压补偿路径VPath1以对第一核心晶体管(亦即第三晶体管T3)的第一临界电压进行补偿。发光驱动区块120耦接控制区块110及微型发光二极管ED1的阳极，并且接收内部节点电压VQ、系统高电压OVDD、阳极重置信号R_anode、重置电压Vsus、第二数据电压Data2、像素发光信号EM、调变发光信号EM_D以及第二栅极信号RG2，以提供发光电流Iem至微型发光二极管ED1的阳极，其中发光驱动区块120于系统高电压OVDD与第二数据电压Data2之间形成第二电压补偿路径VPath2，以对第二核心晶体管的第二临界电压进行补偿。
在本实施例中，控制区块110是基于第一数据电压Data1设定内部节点电压VQ的脉波宽度，并且发光驱动区块120是基于第二数据电压Data2设定发光电流Iem的电流幅度且基于内部节点电压VQ的脉波宽度设定发光电流Iem的提供时间。藉此，像素电路100可以脉波宽度调变及脉冲振幅调变的方法驱动微型发光二极管ED1，并且在脉波宽度调变的驱动方式下可以让第一核心晶体管的临界电压不受其他节点影响，而在脉冲振幅调变的电路补偿方式下可以补偿第二核心晶体管的正/负偏移的临界电压。
在本实施例中，控制区块110包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、以及第一电容C1，其中第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5以NMOS为例，但本发明实施例不以此为限。
第一晶体管T1具有接收数据高电压Data_H的第一端、接收第一栅极信号RG1的控制端、以及第二端。第二晶体管T2具有接收数据低电压Data_L的第一端、接收像素发光信号EM的控制端、以及第二端。第三晶体管T3作为第一核心晶体管，且具有耦接第二晶体管T2的第二端的第一端、耦接第一晶体管T1的第二端的控制端、以及提供内部节点电压VQ的第二端。
第四晶体管T4，具有接收第一数据电压Data1的第一端、接收脉宽调变信号Spwm的控制端、以及耦接第二晶体管T2的第二端的第二端。第五晶体管T5具有耦接第一晶体管T1的第二端的第一端、接收脉宽调变信号Spwm的控制端、以及耦接第三晶体管T3的第二端的第二端。第一电容C1耦接摆荡信号TCS与第一晶体管T1的第二端之间。
发光驱动区块120包括第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10、第二电容C2、以及第三电容C3，其中第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10以NMOS为例，但本发明实施例不以此为限。
第六晶体管T6具有接收第二数据电压Data2的第一端、接收第二栅极信号RG2的控制端、以及接收内部节点电压VQ的第二端。第七晶体管T7作为第二核心晶体管，且具有第一端、接收内部节点电压VQ的控制端、以及第二端。
第八晶体管T8具有耦接第七晶体管T7的第二端的第一端、接收阳极重置信号R_anode的控制端、以及接收重置电压Vsus的第二端。第二电容C2耦接于内部节点电压VQ与第七晶体管T7的第二端之间。第九晶体管T9具有接收系统高电压OVDD的第一端、接收调变发光信号EM_D的控制端、以及耦接第七晶体管T7的第一端的第二端，其中第七晶体管T7的第一端通过第九晶体管T9耦接系统高电压OVDD。
第三电容C3耦接第九晶体管T9的第一端与第七晶体管T7的第二端之间。第十晶体管T10具有耦接第七晶体管T7的第二端的一第一端、接收像素发光信号EM的一控制端、以及耦接微型发光二极管ED1的阳极的一第二端，其中第七晶体管T7的第二端通过第十晶体管T10耦接微型发光二极管ED1的阳极。
在本发明中，像素电路100更包括第四电容C4，其中第四电容C4耦接于微型发光二极管ED1的阳极与阴极之间。
图1B为依据本发明第一实施例的像素电路在单一画面期间中的驱动波形示意图。请参照图1A及图1B，单一画面期间分为脉波宽度调变期间P_pwm及脉波振幅调变期间P_pam。在脉波宽度调变期间P_pwm中，多个第一栅极信号(如RG1(n)、RG1(n+1))依序致能，并且多个脉宽调变信号(如Spwm(n)、Spwm(n+1))依序致能，其中各个脉宽调变信号(如Spwm(n)、Spwm(n+1))紧接着对应的第一栅极信号(如RG1(n)、RG1(n+1))致能，并且n为一导引数。
在脉波振幅调变期间P_pam中，第二栅极信号RG2致能，并且在第二栅极信号RG2致能的期间中，阳极重置信号R_anode及调变发光信号EM_D依序致能。在第二栅极信号RG2致能时，摆荡信号TCS的电压准位由低往上爬升。在第二栅极信号RG2致能的期间之后，像素发光信号EM及调变发光信号EM_D同时致能至脉波振幅调变期间P_pam结束。
进一步来说，在脉波宽度调变期间P_pwm中的第一重置期间Pr1中，对应的第一栅极信号(以RG1(n)为例)会致能，像素发光信号EM、对应的脉宽调变信号(以Spwm(n)为例)、第二栅极信号RG2、阳极重置信号R_anode及调变发光信号EM_D维持禁能准位，并且摆荡信号TCS停留于共同电压准位。此时，第一晶体管T1、第三晶体管T3会导通，并且第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10呈现截止。
在脉波宽度调变期间P_pwm中的第一补偿期间Pcw中，对应的脉宽调变信号(以Spwm(n)为例)会致能，像素发光信号EM、对应的第一栅极信号(以RG1(n)为例)、第二栅极信号RG2、阳极重置信号R_anode及调变发光信号EM_D维持禁能准位，并且摆荡信号TCS停留于共同电压准位。此时，第三晶体管T3、第四晶体管T4、第五晶体管T5会导通，并且第一晶体管T1、第二晶体管T2、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10呈现截止。藉此，可在摆荡信号TCS与第一数据电压Data1之间形成第一电压补偿路径VPath1，并且第三晶体管T3的控制端的电压准位会为第一数据电压Data1与第三晶体管T3的第一临界电压的总和，以对第三晶体管T3的第一临界电压进行补偿。像素电路100在其余第一栅极信号(如RG1(n+1))及其余脉宽调变信号(如Spwm(n+1))的动作可参照上述，在此则不再赘述。
在脉波振幅调变期间P_pam的第二重置期间Pr2中，第二栅极信号RG2及阳极重置信号R_anode致能，并且第一栅极信号(如RG1(n)、RG1(n+1))、脉宽调变信号(如Spwm(n)、Spwm(n+1))、像素发光信号EM、及调变发光信号EM_D维持禁能准位，并且摆荡信号TCS由低于共同电压准位的低电压准位往上爬升。此时，第六晶体管T6及第八晶体管T8会导通，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第七晶体管T7、第九晶体管T9、第十晶体管T10呈现截止。并且，第七晶体管T7的控制端的电压准位会受第二数据电压Data2的电压准位的影响而重置，并且第七晶体管T7的第二端的电压准位会受重置电压Vsus的影响而重置。
在脉波振幅调变期间P_pam的第二补偿期间Pca中，第二栅极信号RG2及调变发光信号EM_D致能，并且第一栅极信号(如RG1(n)、RG1(n+1))、脉宽调变信号(如Spwm(n)、Spwm(n+1))、像素发光信号EM、及阳极重置信号R_anode维持禁能准位，并且摆荡信号TCS仍继续往上爬升。此时，第六晶体管T6、第七晶体管T7、以及第九晶体管T9会导通，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第八晶体管T8、第十晶体管T10呈现截止。藉此，在系统高电压OVDD与第二数据电压Data2之间形成第二电压补偿路径VPath2，并且第七晶体管T7的控制端的电压准位会高于第七晶体管T7的第二端的电压准位为第七晶体管T7的第二临界电压，以对第七晶体管T7的第二临界电压进行补偿。
在脉波振幅调变期间P_pam的数据写入期间Pdw中，第二栅极信号RG2部分致能，并且第一栅极信号(如RG1(n)、RG1(n+1))、脉宽调变信号(如Spwm(n)、Spwm(n+1))、像素发光信号EM、调变发光信号EM_D及阳极重置信号R_anode维持禁能准位，并且摆荡信号TCS仍继续往上爬升。此时，第六晶体管T6会导通，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10呈现截止。藉此，第二数据电压Data2会传送至第七晶体管T7的控制端，以设定发光电流Iem的电流幅度。
在脉波振幅调变期间P_pam的发光期间Pem中，像素发光信号EM及调变发光信号EM_D致能，并且第一栅极信号(如RG1(n)、RG1(n+1))、脉宽调变信号(如Spwm(n)、Spwm(n+1))、第二栅极信号RG2及阳极重置信号R_anode维持禁能准位，并且摆荡信号TCS仍继续往上爬升。此时，第七晶体管T7、第九晶体管T9、第十晶体管T10会导通，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第八晶体管T8呈现截止。
进一步来说，第三晶体管T3起初会呈现截止，但在摆荡信号TCS的上升导致第三晶体管T3的控制端的电压准位够高时，第三晶体管T3会由截止转变为导通，以将数据低电压Data_L传送至第七晶体管T7的控制端。在接收到数据低电压Data_L后，第七晶体管T7由导通转变为截止。藉此，可以脉波宽度调变及脉冲振幅调变的方法驱动微型发光二极管ED1。
依据上述，第一晶体管T1的功能是用以进行重置，第二晶体管T2的功能是用以关系第七晶体管T7，第三晶体管T3的功能是作为脉波宽度调变的第一核心晶体管，第四晶体管T4的功能是用以进行数据写入，第五晶体管T5的功能是用以进行补偿，第六晶体管T6的功能是用以进行重置及数据写入，第七晶体管T7的功能是作为脉波振幅调变的第二核心晶体管，第八晶体管T8的功能是用以进行重置，第九晶体管T9的功能是用以进行补偿及发光，第十晶体管T10的功能是用以进行发光。
图2为依据本发明第二实施例的像素电路的电路示意图。请参照图1A及图2，像素电路200大致相同于像素电路100，其不同之处于在于像素电路200的发光驱动区块220更包括第十一晶体管T11，其中相同或相似元件使用相同或相似标号。在本实施例中，第十一晶体管T11具有接收参考电压Vnef的第一端、接收第三栅极信号RG3的控制端、以及接收内部节点电压VQ的第二端。
图3为依据本发明第三实施例的像素电路的电路示意图。请参照图1A及图3，像素电路300大致相同于像素电路100，其不同之处于在于像素电路300的发光驱动区块320更包括第十一晶体管T11且省略第十晶体管T10，其中相同或相似元件使用相同或相似标号，并且第十一晶体管T11的耦接关系请参照图2实施例所示，在此则不再赘述。
图4为依据本发明第四实施例的像素电路的电路示意图。请参照图1A及图4，像素电路400大致相同于像素电路100，其不同之处于在于像素电路400更包括第十一晶体管T11且省略第九晶体管T9及第十晶体管T10，其中相同或相似元件使用相同或相似标号，并且第十一晶体管T11的耦接关系请参照图2实施例所示，在此则不再赘述。
图5为依据本发明第五实施例的像素电路的电路示意图。请参照图1A及图5，像素电路500大致相同于像素电路100，其不同之处于在于像素电路500省略第十晶体管T10，其中相同或相似元件使用相同或相似标号。
图6为依据本发明第六实施例的像素电路的电路示意图。请参照图1A及图6，像素电路600大致相同于像素电路100，其不同之处于在于像素电路600省略第九晶体管T9及第十晶体管T10，其中相同或相似元件使用相同或相似标号。
综上所述，本发明实施例的像素电路，控制区块基于第一数据电压设定内部节点电压的脉波宽度，并且形成补偿第一核心晶体管的临界电压的第一电压补偿路径；发光驱动区块基于第二数据电压设定发光电流的电流幅度且基于内部节点电压的脉波宽度设定发光电流的提供时间，并且形成补偿第二核心晶体管的临界电压的第二电压补偿路径。藉此，像素电路可以脉波宽度调变及脉冲振幅调变的方法驱动微型发光二极管，并且在脉波宽度调变的驱动方式下可以让第一核心晶体管的临界电压不受其他节点影响，而在脉冲振幅调变的电路补偿方式下可以补偿第二核心晶体管的正/负偏移的临界电压。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (9)

1.一种像素电路，其特征在于，包括：
一发光二极管，具有一阳极及接收一系统低电压的一阴极；
一控制区块，接收一数据高电压、一数据低电压、一第一数据电压、一像素发光信号、一摆荡信号、一第一栅极信号以及一脉宽调变信号，以提供一内部节点电压，其中该控制区块于该摆荡信号与该第一数据电压之间形成一第一电压补偿路径，以对一第一核心晶体管的一第一临界电压进行补偿；以及
一发光驱动区块，耦接该控制区块及该发光二极管的该阳极，并且接收该内部节点电压、一系统高电压、一阳极重置信号、一重置电压、一第二数据电压、以及一第二栅极信号，以提供一发光电流至该发光二极管的该阳极，其中该发光驱动区块于该系统高电压与该第二数据电压之间形成一第二电压补偿路径，以对一第二核心晶体管的一第二临界电压进行补偿。
2.如权利要求1所述的像素电路，其特征在于，该控制区块包括：
一第一晶体管，具有接收该数据高电压的一第一端、接收该第一栅极信号的一控制端、以及一第二端；
一第二晶体管，具有接收该数据低电压的一第一端、接收该像素发光信号的一控制端、以及一第二端；
一第三晶体管，作为该第一核心晶体管，且具有耦接该第二晶体管的该第二端的一第一端、耦接该第一晶体管的该第二端的一控制端、以及提供该内部节点电压的一第二端；
一第四晶体管，具有接收该第一数据电压的一第一端、接收该脉宽调变信号的一控制端、以及耦接该第二晶体管的该第二端的一第二端；
一第五晶体管，具有耦接该第一晶体管的该第二端的一第一端、接收该脉宽调变信号的一控制端、以及耦接该第三晶体管的该第二端的一第二端；以及
一第一电容，耦接该摆荡信号与该第一晶体管的该第二端之间。
3.如权利要求1所述的像素电路，其特征在于，该控制区块包括：
一第六晶体管，具有接收该第二数据电压的一第一端、接收该第二栅极信号的一控制端、以及接收该内部节点电压的一第二端；
一第七晶体管，作为该第一核心晶体管，且具有耦接该系统高电压的一第一端、接收该内部节点电压的一控制端、以及耦接该发光二极管的该阳极的一第二端；
一第八晶体管，具有耦接该第七晶体管的该第二端的一第一端、接收该阳极重置信号的一控制端、以及接收该重置电压的一第二端；以及
一第二电容，耦接于该内部节点电压与该第七晶体管的该第二端之间。
4.如权利要求3所述的像素电路，其特征在于，该控制区块更包括：
一第九晶体管，具有接收该系统高电压的一第一端、接收一调变发光信号的一控制端、以及耦接该第七晶体管的该第一端的一第二端。
5.如权利要求4所述的像素电路，其特征在于，该控制区块更包括：
一第三电容，耦接该第九晶体管的该第一端与该第七晶体管的该第二端之间。
6.如权利要求3所述的像素电路，其特征在于，该控制区块更包括：
一第十晶体管，具有耦接该第七晶体管的该第二端的一第一端、接收该像素发光信号的一控制端、以及耦接该发光二极管的该阳极的一第二端。
7.如权利要求3所述的像素电路，其特征在于，该控制区块更包括：
一第十一晶体管，具有接收一参考电压的一第一端、接收一第三栅极信号的一控制端、以及接收该内部节点电压的一第二端。
8.如权利要求1所述的像素电路，其特征在于，更包括：
一第四电容，耦接于该发光二极管的该阳极与该阴极之间。
9.如权利要求1所述的像素电路，其特征在于，该发光二极管包括一微型发光二极管。
CN202211189685.XA 2022-05-18 2022-09-28 像素电路 Pending CN115424574A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111118521A TWI805373B (zh) 2022-05-18 2022-05-18 畫素電路
TW111118521 2022-05-18

Publications (1)

Publication Number Publication Date
CN115424574A true CN115424574A (zh) 2022-12-02

Family

ID=84206694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211189685.XA Pending CN115424574A (zh) 2022-05-18 2022-09-28 像素电路

Country Status (2)

Country Link
CN (1) CN115424574A (zh)
TW (1) TWI805373B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102498084B1 (ko) * 2018-06-01 2023-02-10 삼성전자주식회사 디스플레이 패널
US11120733B2 (en) * 2019-05-17 2021-09-14 Innolux Corporation Display device switched to different driving modes according to gray level
CN111369935B (zh) * 2020-04-09 2021-03-16 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法
CN114333685B (zh) * 2020-09-25 2023-08-08 京东方科技集团股份有限公司 像素驱动结构及显示面板

Also Published As

Publication number Publication date
TW202347287A (zh) 2023-12-01
TWI805373B (zh) 2023-06-11

Similar Documents

Publication Publication Date Title
US11741883B2 (en) Pixel circuit, control method thereof and display panel
CN110689840B (zh) 一种像素电路、短路检测方法和显示面板
WO2021238897A1 (zh) 像素电路、像素驱动方法和显示装置
US11562682B2 (en) Pixel circuit
KR102648750B1 (ko) 화소 및 이를 포함하는 표시 장치
CN112669765B (zh) 断点自修复像素驱动电路、驱动方法及显示装置
CN112530368B (zh) 像素电路、显示面板及显示装置
US11783756B1 (en) Display driving circuit and display device
CN113889034B (zh) 自发光像素电路
CN115881038A (zh) 发光驱动电路、时序控制方法和显示面板
KR102649168B1 (ko) 화소 및 화소의 구동 방법
CN104599631A (zh) 像素电路及其驱动方法和有源矩阵有机发光显示器
TWI828403B (zh) 具有波寬補償的畫素電路及其操作方法
CN114822379B (zh) 像素阵列
CN115424574A (zh) 像素电路
CN113327555B (zh) 像素电路、显示面板和控制方法
CN114203092A (zh) 显示面板及显示面板的驱动方法
US11887529B2 (en) Pixel array
TWI834473B (zh) 顯示面板
TWI820927B (zh) 畫素電路
TWI816519B (zh) 畫素電路
TWI830435B (zh) 畫素電路
TWI825947B (zh) 顯示面板
US20240203331A1 (en) Display panel and display device
TWI819853B (zh) 畫素電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination