CN113889034B - 自发光像素电路 - Google Patents

自发光像素电路 Download PDF

Info

Publication number
CN113889034B
CN113889034B CN202111339996.5A CN202111339996A CN113889034B CN 113889034 B CN113889034 B CN 113889034B CN 202111339996 A CN202111339996 A CN 202111339996A CN 113889034 B CN113889034 B CN 113889034B
Authority
CN
China
Prior art keywords
transistor
voltage
self
pixel circuit
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111339996.5A
Other languages
English (en)
Other versions
CN113889034A (zh
Inventor
洪嘉泽
徐圣淯
高振凯
陈勇志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113889034A publication Critical patent/CN113889034A/zh
Application granted granted Critical
Publication of CN113889034B publication Critical patent/CN113889034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种自发光像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容、第二电容及发光元件。第四晶体管耦接于第一系统电压与第五晶体管的控制端之间。第五晶体管与发光元件串联耦接于第二系统电压与第三系统电压之间。第一晶体管耦接于第一节点与第四晶体管的控制端之间。第二晶体管耦接于第一节点与第五晶体管的控制端之间。第三晶体管耦接于第一节点与第五晶体管的第二端之间。第一电容耦接于第五晶体管的第一端与控制端之间。第二电容耦接于扫荡信号与第四晶体管的控制端之间。

Description

自发光像素电路
技术领域
本发明涉及一种像素电路，且特别涉及一种自发光像素电路。
背景技术
在现代，由于发光二极管显示器具备自发光的特性，可省略背光模块，进而降低体积与重量而趋于超薄化，更具有未来竞争力。由于，发光二极管显示器相对有机发光二极管显示器(Organic Light-Emitting Diode，OLED)更具备材料稳定性高、使用寿命长、高亮度、纳秒等级的高速响应、高速调制及承载信号的优势，因此逐渐成为新一代显示器的开发主流。
在发光二极管像素电路中，是以脉冲振幅调制(pulse amplitude modulation，PAM)来驱动微型发光二极管。然而，由于脉冲宽度调制(Pulse width modulation，PWM)操作可提供固定电流驱动发光二极管以达最大发光效率点和改善色偏现象，于是发展出以脉冲振幅调制与脉冲宽度调制混合驱动微型发光二极管的像素电路。
发明内容
本发明提供一种自发光像素电路，可以较少的晶体管数量完成利用脉冲振幅调制与脉冲宽度调制的混合地驱动方式。
本发明的自发光像素电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第一电容、第二电容及发光元件。第一晶体管具有耦接第一节点的第一端、第二端及接收第一扫描信号的控制端。第二晶体管具有耦接第一节点的第一端、第二端及接收第二扫描信号的控制端。第三晶体管具有耦接第一节点的第一端、第二端及接收第三扫描信号的控制端。第四晶体管具有接收第一系统电压的第一端、耦接第二晶体管的第二端的第二端及耦接第一晶体管的第二端的控制端。第五晶体管具有接收第二系统电压的第一端、耦接第三晶体管的第二端的第二端及耦接第二晶体管的第二端的控制端。第一电容耦接于第五晶体管的第一端与第五晶体管的控制端之间。第二电容耦接于扫荡信号与第四晶体管的控制端之间。发光元件耦接于第五晶体管的第二端与第三系统电压之间。
基于上述，本发明实施例的自发光像素电路，是由五个晶体管及两个电容所构成，其中一个晶体管用以控制发光元件的驱动电流的提供时时，另一个晶体管用以控制发光元件的驱动电流的振幅。因此，自发光像素电路可以较少的晶体管数量完成利用脉冲振幅调制与脉冲宽度调制来混合地驱动微型发光二极管的操作，以便于应用于较高分辨率的像素阵列。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。
附图说明
图1为依据本发明一实施例的自发光像素电路的电路示意图。
图2A为依据本发明一实施例的自发光像素电路的外部感测模式的波形示意图。
图2B为依据本发明一实施例的自发光像素电路操作于第一程序化期间的操作示意图。
图2C为依据本发明一实施例的自发光像素电路操作于第一感测期间的操作示意图。
图2D为依据本发明一实施例的自发光像素电路操作于第二程序化期间的操作示意图。
图2E为依据本发明一实施例的自发光像素电路操作于第二感测期间的操作示意图。
图3A为依据本发明一实施例的自发光像素电路的正常操作模式的波形示意图。
图3B为依据本发明一实施例的自发光像素电路操作于重置期间的操作示意图。
图3C为依据本发明一实施例的自发光像素电路操作于脉冲宽度数据输入期间的操作示意图。
图3D为依据本发明一实施例的自发光像素电路操作于脉冲振幅数据输入期间的操作示意图。
图3E为依据本发明一实施例的自发光像素电路操作于发光期间的操作示意图。
图4为依据本发明另一实施例的自发光像素电路的电路示意图。
图5为依据本发明另一实施例的自发光像素电路的外部感测模式的波形示意图。
图6为依据本发明另一实施例的自发光像素电路的正常操作模式的波形示意图。
附图标记说明：
100、200：自发光像素电路
C1、C1’：第一电容
C2、C2’：第二电容
EMI：发光期间
H：高电压电平
ILED：驱动电流
ISE1：第一感测电流
ISE2：第二感测电流
L：低电压电平
LED1、LED1’：微型发光二极管
N1、N1’：第一节点
PAM：脉冲振幅数据输入期间
PAM_VDD、PAM_VSS：第二系统电压
PR1：第一程序化期间
PR2：第二程序化期间
PVSS、PVDD：第三系统电压
PWM：脉冲宽度数据输入期间
PWM_VDD、PWM_VSS：第一系统电压
RST：重置期间
S1[n]：第一扫描信号
S2[n]：第二扫描信号
S3[n]：第三扫描信号
SE1：第一感测期间
SE2：第二感测期间
SWEEP[n]：扫荡信号
T1、T1’：第一晶体管
T2、T2’：第二晶体管
T3、T3’：第三晶体管
T4、T4’：第四晶体管
T5、T5’：第五晶体管
VDATA_PAM：脉冲振幅数据电压
VDATA_PWM：脉冲宽度数据电压
具体实施方式
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
应当理解，尽管术语”第一”、”第二”、”第三”等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。因此，下面讨论的”第一元件”、”部件”、”区域”、”层”或”部分”可以被称为第二元件、部件、区域、层或部分而不脱离本文的教导。
这里使用的术语仅仅是为了描述特定实施例的目的，而不是限制性的。如本文所使用的，除非内容清楚地指示，否则单数形式”一”、”一个”和”该”旨在包括多个形式，包括”至少一个”。”或”表示”及/或”。如本文所使用的，术语”及/或”包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语”包括”及/或”包括”指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域整体、步骤、操作、元件、部件及/或其组合的存在或添加。
图1为依据本发明一实施例的自发光像素电路的电路示意图。请参照图1，在本实施例中，多个自发光像素电路100可以配置于基板上以形成像素阵列，其中各个自发光像素电路100包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第一电容C1、第二电容C2及发光元件(在此以微型发光二极管LED1为例)。
第一晶体管T1具有耦接第一节点N1的第一端、第二端及接收第一扫描信号S1[n]的一控制端。第二晶体管T2具有耦接第一节点N1的第一端、第二端及接收第二扫描信号S2[n]的控制端。第三晶体管T3具有耦接第一节点N1的第一端、第二端及接收第三扫描信号S3[n]的控制端。第四晶体管T4具有接收第一系统电压PWM_VDD的第一端、耦接第二晶体管T2的第二端的第二端及耦接第一晶体管T1的第二端的控制端。其中，第一扫描信号S1[n]、第二扫描信号S2[n]及第三扫描信号S3[n]可以由外部的控制电路来提供，但本发明实施例不以为限。
第五晶体管T5具有接收第二系统电压PAM_VDD的第一端、耦接第三晶体管T3的第二端的第二端及耦接第二晶体管T2的第二端的控制端。第一电容C1耦接于第五晶体管T5的第一端与第五晶体管T5的控制端之间。第二电容C2耦接于扫荡信号SWEEP[n]与第四晶体管T4的控制端之间。微型发光二极管LED1顺向耦接于第五晶体管T5的第二端与第三系统电压PVSS之间。
在本发明实施例中，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4及第五晶体管T5是以P型晶体管为例，其中第一系统电压PWM_VDD及第二系统电压PAM_VDD可以大于第三系统电压PVSS，并且第一系统电压PWM_VDD可以大于等于第二系统电压PAM_VDD。
在本发明实施例中，自发光像素电路100可以操作于外部感测模式及正常操作模式。当自发光像素电路100操作于外部感测模式时，会在第一系统电压PWM_VDD、第四晶体管T4及第一节点N之间形成第一电流路径，以感测第四晶体管T4的第一临界电压，并且在第二系统电压PAM_VDD、第五晶体管T5及第一节点N之间形成第二电流路径，以感测第五晶体管T5的第二临界电压。其中，第一电流路径及第二电流路径是在不同时期中形成，并且第四晶体管T4的第一临界电压及第五晶体管T5的第二临界电压是由自发光像素电路100的外部的感测电路所感测，借此外部电路可个别针对第四晶体管T4的第一临界电压及第五晶体管T5的第二临界电压进行补偿。
接着，当自发光像素电路100操作于正常操作模式时，则写入脉冲宽度数据电压VDATA_PWM至第二电容C2及写入脉冲振幅数据电压VDATA_PAM至第一电容C1，其中脉冲宽度数据电压VDATA_PWM控制第四晶体管的导通时间，以控制第五晶体管T5提供驱动微型发光二极管LED1的电流的时间，并且脉冲振幅数据电压VDATA_PAM控制第五晶体管T5所提供的驱动微型发光二极管LED1的电流的振幅。因此，自发光像素电路100可以较少的晶体管数量完成利用脉冲振幅调制与脉冲宽度调制来混合地驱动微型发光二极管LED1的操作，以便于应用于较高分辨率的像素阵列(亦即每英寸具有较多的像素)。
图2A为依据本发明一实施例的自发光像素电路的外部感测模式的波形示意图。请参照图1及图2A，在本实施例中，外部感测模式包括第一程序化期间PR1、第一感测期间SE1、第二程序化期间PR2、第二感测期间SE2。
在第一程序化期间PR1中，第一扫描信号S1[n]设定为低电压电平L(对P型晶体管而言为导通电压)，第二扫描信号S2[n]、第三扫描信号S3[n]及扫荡信号SWEEP[n]设定为高电压电平H(对P型晶体管而言为截止电压)。
在第一感测期间SE1及第二程序化期间PR2中，第二扫描信号S2[n]设定为低电压电平L(对P型晶体管而言为导通电压)，第一扫描信号S1[n]、第三扫描信号S3[n]及扫荡信号SWEEP[n]设定为高电压电平H(对P型晶体管而言为截止电压)。
在第二感测期间SE2中，第三扫描信号S3[n]设定为低电压电平L(对P型晶体管而言为导通电压)，第一扫描信号S1[n]、第二扫描信号S2[n]及扫荡信号SWEEP[n]设定为高电压电平H(对P型晶体管而言为截止电压)。
并且，在外部感测模式中，第三系统电压PVSS等于第二系统电压PAM_VDD(例如皆为高电压电平H)，以使微型发光二极管LED1因逆向偏压而截止。
图2B为依据本发明一实施例的自发光像素电路操作于第一程序化期间的操作示意图。请参照图1、图2A及图2B，在第一程序化期间PR1，第一晶体管T1受控于第一扫描信号S1[n]而导通，并且第二晶体管T2及第三晶体管T3受控于第二扫描信号S2[n]及第三扫描信号S3[n]而截止。并且，第一节点N1接收参考电压VREF后经导通的第一晶体管T1传送至第四晶体管T4的栅极。
图2C为依据本发明一实施例的自发光像素电路操作于第一感测期间的操作示意图。请参照图1、图2A及图2C，在第一感测期间SE1中，第二晶体管T2受控于第二扫描信号S2[n]而导通，并且第一晶体管T1及第三晶体管T3受控于第一扫描信号S1[n]及第三扫描信号S3[n]而截止。此时，与第四晶体管T4相关联的第一感测电流ISE1从第一系统电压PWM_VDD经过第四晶体管T4及导通的第二晶体管T2到达第一节点N1，并且接着传送到外部的感测电路，以经由第一感测电流ISE1判断操作于线性区的第四晶体管T4的电气特性，例如第四晶体管T4的第一临界电压。其中，外部的感测电路中可建立查找表来判断第一感测电流ISE1所对应的第四晶体管T4的电气特性。
图2D为依据本发明一实施例的自发光像素电路操作于第二程序化期间的操作示意图。请参照图1、图2A及图2D，在第二程序化期间PR2中，第二晶体管T2受控于第二扫描信号S2[n]而导通，并且第一晶体管T1及第三晶体管T3受控于第一扫描信号S1[n]及第三扫描信号S3[n]而截止。并且，第一节点N1接收参考电压VREF后经导通的第二晶体管T2传送至第五晶体管T5的栅极。
图2E为依据本发明一实施例的自发光像素电路操作于第二感测期间的操作示意图。请参照图1、图2A及图2E，在第二感测期间SE2中，第三晶体管T3受控于第三扫描信号S3[n]而导通，并且第一晶体管T1及第二晶体管T2受控于第一扫描信号S1[n]及第二扫描信号S2[n]而截止。此时，与第五晶体管T5相关联的第二感测电流ISE2从第二系统电压PAM_VDD经过第五晶体管T5及导通的第三晶体管T3到达第一节点N1，并且接着传送到外部的感测电路，以经由第二感测电流ISE2判断操作于线性区的第五晶体管T5的电气特性，例如第五晶体管T5的第一临界电压。其中，外部的感测电路中可建立查找表来判断第二感测电流ISE2所对应的第五晶体管T5的电气特性。
图3A为依据本发明一实施例的自发光像素电路的正常操作模式的波形示意图。请参照图1及图3A，在本实施例中，正常操作模式包括重置期间RST、脉冲宽度数据输入期间PWM、脉冲振幅数据输入期间PAM及发光期间EMI。
在重置期间RST中，第一扫描信号S1[n]及第三扫描信号S3[n]设定为低电压电平L(对P型晶体管而言为导通电压)，第二扫描信号S2[n]及扫荡信号SWEEP[n]设定为高电压电平H(对P型晶体管而言为截止电压)。
在脉冲宽度数据输入期间PWM中，第一扫描信号S1[n]设定为低电压电平L(对P型晶体管而言为导通电压)，第二扫描信号S2[n]、第三扫描信号S3[n]及扫荡信号SWEEP[n]设定为高电压电平H(对P型晶体管而言为截止电压)。
在脉冲振幅数据输入期间PAM中，第二扫描信号S2[n]设定为低电压电平L(对P型晶体管而言为导通电压)，第一扫描信号S1[n]、第三扫描信号S3[n]及扫荡信号SWEEP[n]设定为高电压电平H(对P型晶体管而言为截止电压)。
在发光期间EMI中，第一扫描信号S1[n]、第二扫描信号S2[n]、第三扫描信号S3[n]及扫荡信号SWEEP[n]设定为高电压电平H(对P型晶体管而言为截止电压)，并且扫荡信号SWEEP[n]设定为随时间从高电压电平H过渡至低电压电平L(对P型晶体管而言，是从截止电压过渡至导通电压)。
在正常操作模式中，第一系统电压PWM_VDD及第二系统电压PAM_VDD高于第三系统电压PVSS，以使微型发光二极管LED1因顺向偏压而导通。
图3B为依据本发明一实施例的自发光像素电路操作于重置期间的操作示意图。请参照图1、图3A及图3B，在重置期间RST中，第一晶体管T1及第三晶体管T3受控于第一扫描信号S1[n]及第三扫描信号S3[n]而导通，并且第二晶体管T2受控于第二扫描信号S2[n]而截止。并且，第一节点N1接收接地电压(对P型电晶而言为晶体管导通电压)，并且接着传送至第四晶体管T4的栅极及微型发光二极管LED1的阳极。第四晶体管T4受控于接地电压而导通，而第一系统电压PWM_VDD经由导通的第四晶体管T4导送至第五晶体管T5的栅极以截止第五晶体管T5，进而重置提供至微型发光二极管LED1的驱动电流ILED。微型发光二极管LED1的阳极及阴极皆为接地电压，以重置微型发光二极管LED1的发光状态。
图3C为依据本发明一实施例的自发光像素电路操作于脉冲宽度数据输入期间的操作示意图。请参照图1、图3A及图3C，在脉冲宽度数据输入期间PWM中，第一晶体管T1受控于第一扫描信号S1[n]而导通，并且第二晶体管T2及第三晶体管T3受控于第二扫描信号S2[n]及第三扫描信号S3[n]而截止。并且，第一节点N1接收脉冲宽度数据电压VDATA_PWM，以经由导通的第一晶体管T1传送至第四晶体管T4的栅极，并且存储于第二电容C2中。在本实施例中，脉冲宽度数据电压VDATA_PWM是大于等于第一系统电压PWM_VDD，并且脉冲宽度数据电压VDATA_PWM与第一系统电压PWM_VDD的差决定微型发光二极管LED1的驱动电流ILED的提供时间(亦即决定驱动电流ILED的脉冲宽度)。
图3D为依据本发明一实施例的自发光像素电路操作于脉冲振幅数据输入期间的操作示意图。请参照图1、图3A及图3D，在在脉冲振幅数据输入期间PAM中，第二晶体管T2受控于第二扫描信号S2[n]而导通，并且第一晶体管T1及第三晶体管T3受控于第一扫描信号S1[n]及第三扫描信号S3[n]而截止。并且，第一节点N1接收脉冲振幅数据电压VDATA_PAM，以经由导通的第二晶体管T2传送至第五晶体管T5的栅极，并且存储于第一电容C1中。
图3E为依据本发明一实施例的自发光像素电路操作于发光期间的操作示意图。请参照图1、图3A及图3E，在发光期间中，第一晶体管T1、第二晶体管T2及第三晶体管T3受控于第一扫描信号S1[n]、第二扫描信号S2[n]及第三扫描信号S3[n]而截止，扫荡信号SWEEP[n]设定为随时间从截止电压过渡至导通电压。
在扫荡信号SWEEP[n]的电压电平随着时间下降至低于第四晶体管T4的第一临界电压之前，第四晶体管T4呈现截止。此时，第五晶体管T5的导通程度与存储于第一电容C1中的脉冲振幅数据电压VDATA_PAM对应，亦即脉冲振幅数据电压VDATA_PAM决定微型发光二极管LED1的驱动电流ILED的幅度。
在扫荡信号SWEEP[n]的电压电平随着时间下降至低于第四晶体管T4的第一临界电压时，第四晶体管T4呈现导通。此时，第五晶体管T5受控于第一系统电压PWM_VDD而截止。
图4为依据本发明另一实施例的自发光像素电路的电路示意图。请参照图1及图4，在本实施例中，自发光像素电路200与自发光像素电路100大致相同，其不同之处在于自发光像素电路100包括的第一晶体管T1’、第二晶体管T2’、第三晶体管T3’、第四晶体管T4’及第五晶体管T5是以N型晶体管为例，其中相同或相似的元件使用相同相似的标号。
第一电容C1’耦接于耦接于第五晶体管T5’的第一端与第五晶体管T5’的控制端之间。第二电容C2’耦接于扫荡信号SWEEP[n]与第四晶体管T4’的控制端之间。微型发光二极管LED1’顺向耦接于第五晶体管T5’的第二端与第三系统电压PVDD之间。微型发光二极管LED1’顺向耦接于第三系统电压PVDD与第五晶体管T5’的第二端之间。
在本发明实施例中，第一系统电压PWM_VSS及第二系统电压PAM_VSS可以小于第三系统电压PVDD，并且第一系统电压PWM_VSS可以小于等于第二系统电压PAM_VSS。
图5为依据本发明另一实施例的自发光像素电路的外部感测模式的波形示意图。请参照图2A及图5，图5的波形与图2A的波形相反，以使自发光像素电路200在外部感测模式中的操作与自发光像素电路100相同。其中，在外部感测模式中，第二系统电压PAM_VSS等于第三系统电压PVDD，并且自第一节点N1’接收的脉冲振幅数据电压VDATA_PAM低于第一系统电压PWM_VSS。
图6为依据本发明另一实施例的自发光像素电路的正常操作模式的波形示意图。请参照图3A及图6，图6的波形与图3A的波形相反，以使自发光像素电路200在外部感测模式中的操作与自发光像素电路100相同。其中，在正常操作模式中，第一系统电压PWM_VSS及第二系统电压PAM_VSS低于第三系统电压PVDD。
综上所述，本发明实施例的自发光像素电路，是由五个晶体管及两个电容所构成，其中一个晶体管用以控制发光元件的驱动电流的提供时间，另一个晶体管用以控制发光元件的驱动电流的振幅。因此，自发光像素电路可以较少的晶体管数量完成利用脉冲振幅调制与脉冲宽度调制来混合地驱动微型发光二极管的操作，以便于应用于较高分辨率的像素阵列。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种自发光像素电路，包括：
一第一晶体管，具有耦接一第一节点的一第一端、一第二端及接收一第一扫描信号的一控制端；
一第二晶体管，具有耦接该第一节点的一第一端、一第二端及接收一第二扫描信号的一控制端；
一第三晶体管，具有耦接该第一节点的一第一端、一第二端及接收一第三扫描信号的一控制端；
一第四晶体管，具有接收一第一系统电压的一第一端、耦接该第二晶体管的该第二端的一第二端及耦接该第一晶体管的第二端的一控制端；
一第五晶体管，具有接收一第二系统电压的一第一端、耦接该第三晶体管的该第二端的一第二端及耦接该第二晶体管的该第二端的一控制端；
一第一电容，耦接于该第五晶体管的该第一端与该第五晶体管的该控制端之间；
一第二电容，耦接于一扫荡信号与该第四晶体管的该控制端之间；以及
一发光元件，耦接于该第五晶体管的该第二端与第三系统电压之间。
2.如权利要求1所述的自发光像素电路，其中该自发光像素电路操作于一外部感测模式以感测该第四晶体管的一第一临界电压及该第五晶体管的一第二临界电压，并且
该自发光像素电路操作于一正常操作模式以写入一脉冲宽度数据电压至该第二电容及写入一脉冲振幅数据电压至该第一电容。
3.如权利要求2所述的自发光像素电路，其中该外部感测模式包括一第一程序化期间、一第一感测期间、一第二程序化期间、一第二感测期间，
在该第一程序化期间中，导通该第一晶体管，截止该第二晶体管及该第三晶体管，该扫荡信号设定为一截止电压，且该第一节点接收一参考电压，
在该第一感测期间中，导通该第二晶体管，截止该第一晶体管及该第三晶体管，该扫荡信号设定为该截止电压，且该第一节点提供与该第四晶体管相关联的一第一感测电流，
在该第二程序化期间中，导通该第二晶体管，截止该第一晶体管及该第三晶体管，该扫荡信号设定为该截止电压，且该第一节点接收该参考电压，且
在该第二感测期间中，导通该第三晶体管，截止该第一晶体管及该第二晶体管，该扫荡信号设定为该截止电压，且该第一节点提供与该第五晶体管相关联的一第二感测电流。
4.如权利要求2所述的自发光像素电路，其中该正常操作模式包括一重置期间、一脉冲宽度数据输入期间、一脉冲振幅数据输入期间、一发光期间，
在该重置期间中，导通该第一晶体管及该第三晶体管，截止该第二晶体管，该扫荡信号设定为一截止电压，且该第一节点接收一晶体管导通电压，
在该脉冲宽度数据输入期间中，导通该第一晶体管，截止该第二晶体管及该第三晶体管，该扫荡信号设定为该截止电压，且该第一节点接收该脉冲宽度数据电压，
在该脉冲振幅数据输入期间中，导通该第二晶体管，截止该第一晶体管及该第三晶体管，该扫荡信号设定为该截止电压，且该第一节点接收该脉冲振幅数据电压，且
在该发光期间中，截止该第一晶体管、该第二晶体管及该第三晶体管，该扫荡信号设定为随时间从该截止电压过渡至一导通电压。
5.如权利要求4所述的自发光像素电路，其中该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管个别为一P型晶体管。
6.如权利要求5所述的自发光像素电路，其中在该外部感测模式中，该第二系统电压等于该第三系统电压，在该正常操作模式中，该第一系统电压及该第二系统电压高于该第三系统电压。
7.如权利要求6所述的自发光像素电路，其中该脉冲振幅数据电压高于该第一系统电压。
8.如权利要求4所述的自发光像素电路，其中该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管个别为一N型晶体管。
9.如权利要求8所述的自发光像素电路，其中在该外部感测模式中，该第二系统电压等于该第三系统电压，在该正常操作模式中，该第一系统电压及该第二系统电压低于该第三系统电压。
10.如权利要求9所述的自发光像素电路，其中该脉冲振幅数据电压低于该第一系统电压。
11.如权利要求9所述的自发光像素电路，其中该发光元件为一微型发光二极管。
CN202111339996.5A 2021-04-07 2021-11-12 自发光像素电路 Active CN113889034B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110112547 2021-04-07
TW110112547A TWI766639B (zh) 2021-04-07 2021-04-07 自發光畫素電路

Publications (2)

Publication Number Publication Date
CN113889034A CN113889034A (zh) 2022-01-04
CN113889034B true CN113889034B (zh) 2023-11-10

Family

ID=79017415

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111339996.5A Active CN113889034B (zh) 2021-04-07 2021-11-12 自发光像素电路

Country Status (2)

Country Link
CN (1) CN113889034B (zh)
TW (1) TWI766639B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799244B (zh) * 2022-04-26 2023-04-11 友達光電股份有限公司 畫素電路及其關機供電順序的供電方法
TWI827343B (zh) * 2022-11-07 2023-12-21 友達光電股份有限公司 畫素電路及其驅動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680527A (zh) * 2017-10-13 2018-02-09 友达光电股份有限公司 像素电路和驱动方法
CN108735146A (zh) * 2018-03-09 2018-11-02 友达光电股份有限公司 像素电路
CN111223448A (zh) * 2019-09-16 2020-06-02 友达光电股份有限公司 像素电路
CN111312168A (zh) * 2018-12-11 2020-06-19 昆山工研院新型平板显示技术中心有限公司 一种像素电路、显示装置和像素电路的驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI488348B (zh) * 2012-05-24 2015-06-11 Au Optronics Corp 發光二極體顯示器之畫素電路及其驅動方法與發光二極體顯示器
CN104821150B (zh) * 2015-04-24 2018-01-16 北京大学深圳研究生院 像素电路及其驱动方法和显示装置
KR20210027672A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 화소 회로
TWI716160B (zh) * 2019-10-22 2021-01-11 友達光電股份有限公司 畫素電路
CN111739464A (zh) * 2020-06-22 2020-10-02 季华实验室 一种像素驱动电路、显示阵列及其驱动控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680527A (zh) * 2017-10-13 2018-02-09 友达光电股份有限公司 像素电路和驱动方法
CN108735146A (zh) * 2018-03-09 2018-11-02 友达光电股份有限公司 像素电路
CN111312168A (zh) * 2018-12-11 2020-06-19 昆山工研院新型平板显示技术中心有限公司 一种像素电路、显示装置和像素电路的驱动方法
CN111223448A (zh) * 2019-09-16 2020-06-02 友达光电股份有限公司 像素电路

Also Published As

Publication number Publication date
TWI766639B (zh) 2022-06-01
TW202240566A (zh) 2022-10-16
CN113889034A (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
KR101157979B1 (ko) 유기발광다이오드 구동회로와 이를 이용한유기발광다이오드 표시장치
EP2255354B1 (en) Oled display panel with pwm control
US9349313B2 (en) Display device and driving method thereof
CN113889034B (zh) 自发光像素电路
US6486607B1 (en) Circuit and system for driving organic thin-film EL elements
KR101978798B1 (ko) 온도보상회로를 포함하는 유기발광 표시장치
US20060139256A1 (en) Method and apparatus for driving light-emitting display panel
CN109637454B (zh) 发光二极管像素电路及显示面板
US20040108979A1 (en) Driving device of active type light emitting display panel
CN111402808B (zh) 像素电路、像素结构与相关的像素矩阵
CN111243528A (zh) 像素电路
CN111223448A (zh) 像素电路
CN114783353A (zh) 一种μLED单元发光电路、其发光控制方法和显示装置
CN111508431A (zh) 像素驱动电路、方法以及显示装置
US9135855B2 (en) Display device, electronic device, driving circuit, and driving method thereof
US20020033782A1 (en) Driving method for luminous elements
CN113948032B (zh) 像素电路及其驱动方法
CN112530362B (zh) 显示装置及其像素电路
CN116682358A (zh) 像素电路、像素电路的驱动方法和显示面板
CN109979395B (zh) 像素驱动电路及显示面板
CN110930943A (zh) 一种像素驱动电路及显示面板
US20220068197A1 (en) Display apparatus and control method thereof
US11837158B2 (en) Electroluminescent display panel having pixel driving circuit
JP2007148071A (ja) 発光表示パネルの駆動装置および駆動方法
CN115424574A (zh) 像素电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant