CN107680527A - 像素电路和驱动方法 - Google Patents

Abstract

本公开提供一种像素电路和驱动方法。像素电路包含驱动晶体管、电容、第一开关、第二开关、第三开关、第四开关和发光单元。驱动晶体管具有第一端、第二端和控制端；电容耦接驱动晶体管；第一开关的第一端接收数据电压、第一参考电压或第二参考电压，控制端接收第一控制信号，耦接驱动晶体管；第二开关耦接驱动晶体管，控制端接收第二控制信号；第三开关耦接驱动晶体管，控制端接收第三控制信号；第四开关接收第一系统电压，控制端耦接驱动晶体管，接收第四控制信号；发光单元具有第一端和第二端，第一端耦接第三开关的第一端，第二端接收第二系统电压。本公开提供的像素电路可以改善显示装置误发光的问题，提升画面品质。

Description

像素电路和驱动方法

技术领域

本发明涉及一种像素电路和驱动方法，特别涉及一种能改善画面品质的像素电路和驱动方法。

背景技术

近几年来在电流驱动型的显示装置中，为了提升显示装置的画面均匀度，需要针对显示装置中的各个显示元件进行补偿。然而，在对显示装置进行补偿操作的过程中，有时会导致显示装置误发光，使得显示品质下降。

发明内容

有鉴于此，一种像素电路和驱动方法在此被提出，其得以改善现有显示装置误发光的问题，进而提升画面品质。

本发明公开一种像素电路，包含一驱动晶体管，具有一第一端、一第二端和一控制端；一电容，具有一第一端耦接该驱动晶体管的控制端和一第二端耦接该驱动晶体管的第一端；一第一开关，具有一第一端用以接收一数据电压、一第一参考电压或一第二参考电压，一控制端用以接收一第一控制信号，和一第二端耦接该驱动晶体管的控制端；一第二开关，具有一第一端耦接该驱动晶体管的第一端，一控制端用以接收一第二控制信号，和一第二端；一第三开关，具有一第一端耦接该驱动晶体管的第二端，一控制端用以接收一第三控制信号，和一第二端；一第四开关，具有一第一端用以接收一第一系统电压，一控制端用以接收一第四控制信号，和一第二端耦接该驱动晶体管的第一端；和一发光单元，具有一第一端和一第二端，该第一端耦接该第三开关的第一端，该第二端用以接收一第二系统电压。

本发明另公开一种像素电路的驱动方法，适用于前述像素电路，包含：于一数据输入时段导通该第一开关、该第二开关和该第三开关且不导通该第四开关，且该第一开关的第一端接收该数据电压，该第二开关的第二端和该第三开关的第二端接收一初始电压，该初始电压的电压电平小于该数据电压的最低电压电平；和于一发光时段不导通该第一开关、该第二开关和该第三开关且导通该第四开关，该第一系统电压的电压电平大于该数据电压的最高电压电平。

附图说明

图1是根据本发明一实施例的像素电路的示意图。

图2A为图1的像素电路的驱动波形示意图。

图2B为像素电路在数据输入时段的电路运行示意图。

图2C为像素电路在发光时段的电路运行示意图。

图3A为图1的像素电路的驱动波形示意图。

图3B为像素电路在第一检测时段的电路运行示意图。

图4A为图1的像素电路的驱动波形示意图。

图4B为像素电路在第二检测时段的电路运行示意图。

附图标记说明：

100 像素电路

Mdr 驱动晶体管

EL 发光单元

M1～M4 开关

Cst 电容

S1～S4 控制信号

Vint 初始电压

Vdata 数据电压

Vref 第一参考电压

Von 第二参考电压

OVDD 第一系统电压

OVSS 第二系统电压

Tin 数据输入时段

Tem 发光时段

Tsdr 第一检测时段

Tsel 第二检测时段

具体实施方式

为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出优选实施例，并配合附图，作详细说明。

图1是根据本发明一实施例的像素电路的示意图。像素电路100包含驱动晶体管Mdr、电容Cst、第一开关M1、第二开关M2、第三开关M3、第四开关M4和发光单元EL。于一实施例中，驱动晶体管Mdr为一晶体管，例如为一P型晶体管或一N型晶体管。在一实施例中，第一开关M1、第二开关M2、第三开关M3、第四开关M4和该驱动晶体管Mdr为相同形态的晶体管，例如全都为P型晶体管，或全都为N型晶体管。在一些实施例中，发光单元EL，举例而言，可以是电激发光元件、发光二极管及/或有机发光二极管。驱动晶体管Mdr具有一第一端、一第二端和一控制端；电容Cst具有一第一端耦接该驱动晶体管Mdr的控制端和一第二端耦接该驱动晶体管Mdr的第一端；第一开关M1具有第一端、第二端和控制端，该第一端用以接收一数据电压Vdata、一第一参考电压Vref或一第二参考电压Von，该控制端用以接收一第一控制信号S1，该第二端耦接该驱动晶体管Mdr的控制端；第二开关M2具有第一端、第二端和控制端，该第一端耦接该驱动晶体管Mdr的第一端，控制端用以接收一第二控制信号S2；第三开关M3具有第一端、第二端和控制端，该第一端耦接该驱动晶体管的第二端，该控制端用以接收一第三控制信号S3；第四开关M4具有第一端用以接收一第一系统电压OVDD、第二端和控制端，该控制端用以接收一第四控制信号S4，且该第二端耦接驱动晶体管Mdr的第一端；和发光单元EL，具有一第一端和一第二端，该第一端耦接该第三开关的第一端，该第二端用以接收一第二系统电压OVSS。

基于上述，以下将针对像素电路100的运行做一详述供本发明领域技术人员参详。

图2A为图1的像素电路的驱动波形示意图。如图2A所示，像素电路100的操作包含一数据输入时段M1和一发光时段M2。在数据输入时段M1，导通该第一开关M1、该第二开关M2和该第三开关M3且不导通该第四开关M4，且第一开关M1的第一端接收数据电压Vdata，第二开关M2的第二端和第三开关M3的第二端接收一初始电压Vint，该初始电压Vint的电压电平小于该数据电压Vdata的最低电压电平。

参考图2B，图2B为像素电路100在数据输入时段Tin时的电路运行示意图。在数据输入时段Tin，第一开关M1为导通，此时第一开关M1的第一端接收数据电压Vdata并通过第一开关M1将数据电压Vdata传送到电容Cst的第一端；第四开关M4不导通，且第二开关M2的第二端和第三开关M3的第二端都接收电压电平小于数据电压Vdata的最小电压电平的初始电压Vint，使得此时发光元件EL的第一端的电压小于发光元件EL的第二端的电压且驱动晶体管Mdr的第一端和第二端具有相同电压，从而使得在数据输入时段Tin时不会有电流流过发光单元EL。在此阶段，电容Cst的第一端具有数据电压Vdata，第二端具有初始电压Vint。

参考图2C，图2C为像素电路100在发光时段的电路运行示意图。在发光时段Tem期间，第一开关M1、第二开关M2和第三开关M3为不导通且该第四开关M4为导通，第一系统电压OVDD通过第四开关M4传送到电容Cst的第二端，第一系统电压OVDD的电压电平大于数据电压Vdata的最高电压电平。此时电容Cst的第一端具有电压Vdata-+OVDD-Vint且其第二端具有电压OVDD，如此一来，流经发光单元EL的电流等于K*[Vint-Vdata-Vth]2。其中，K和Vth为关联于驱动晶体管Mdr的参数，一般为常数。从上面叙述可知，流经发光单元EL的电流大小和第一系统电压OVDD无关，可以避免第一系统电压OVDD由于电阻电位降(IR drop)的关系而影响电流的大小。

请一并参考图3A和图3B。图3A为图1的像素电路的驱动波形示意图，图3B为像素电路100在第一检测时段的电路运行示意图。于第一检测时段Tsdr，第一开关M1、该第二开关M2和该第三开关M3导通，且第四开关M4不导通，且该第三开关M3的第二端具有初始电压Vin，第一开关M1的第一端具有第一参考电压Vref。通过于一第一检测时段Tsdr导通该第一开关M1、该第二开关M2和该第三开关M3，且不导通该第四开关M4，并施加该初始电压Vint至该第三开关M3的第二端、施加该第一参考电压Vref至该第一开关M1的第一端，可使得外部电路(图未示出)能根据该第二开关M2的第二端的感测值得到驱动晶体管Mdr的临界电压Vth，并让外部电路能够根据驱动晶体管Mdr的临界电压Vth来进行补偿。通过如上述的方式，在第一检测时段Tsdr，因检测所产生的电流不会流经发光元件而产生误发光。此外，由于发光单元EL的第一端的电压低于第二端的电压，因此发光元件EL处于逆偏压状态，能够延长发光元件EL的寿命。

请一并参考图4A和图4B。图4A为图1的像素电路的驱动波形示意图，图4B为像素电路100在第二检测时段的电路运行示意图。于第二检测时段Tsel，第一开关M1和该第二开关M2导通且第三开关M3和第四开关M4不导通，且第一开关M1的第一端具有第二参考电压Von。通过于第二检测时段Tsel导通第一开关M1和第二开关M2且不导通第三开关M3和第四开关M4，且施加该第二参考电压Von至第一开关M1的第一端，可使得外部电路(图未示出)能根据该第二开关M2的第二端的感测值得到发光元件EL的电特性(例如发光元件的门限电压)，并让外部电路能够判断其效率变化进行补偿。此外，根据本发明所提供的像素电路，第一系统电压OVDD和提供给外部电路感测电压电流值的走线并不共用，因此提供第一系统电压OVDD的走线可以设计为阻值较低的网格(mesh)形式。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种像素电路，包含：

一驱动晶体管，具有一第一端、一第二端和一控制端；

一电容，具有一第一端耦接该驱动晶体管的控制端和一第二端耦接该驱动晶体管的第一端；

一第一开关，具有一第一端用以接收一数据电压、一第一参考电压或一第二参考电压，一控制端用以接收一第一控制信号，和一第二端耦接该驱动晶体管的控制端；

一第二开关，具有一第一端耦接该驱动晶体管的第一端，一控制端用以接收一第二控制信号，和一第二端；

一第三开关，具有一第一端耦接该驱动晶体管的第二端，一控制端用以接收一第三控制信号，和一第二端；

一第四开关，具有一第一端用以接收一第一系统电压，一控制端用以接收一第四控制信号，和一第二端耦接该驱动晶体管的第一端；和

一发光单元，具有一第一端和一第二端，该第一端耦接该第三开关的第一端，该第二端用以接收一第二系统电压。

2.如权利要求1所述的像素电路，其中该驱动晶体管为一P型晶体管。

3.如权利要求1所述的像素电路，其中该第一开关、第二开关、第三开关、第四开关和该驱动晶体管为相同形态的晶体管。

4.如权利要求1所述的像素电路，其中该第一系统电压的电压电平大于该数据电压的最高电压电平。

5.如权利要求1所述的像素电路，其中该第二系统电压的电压电平小于该数据电压的最低电压电平。

6.如权利要求1所述的像素电路，其中该第三开关的第二端是用以接收一初始电压，其中该初始电压的电压电平小于该数据电压的最低电压电平。

7.一种像素电路的驱动方法，适用于如权利要求1～3中任一项的像素电路，包含：

于一数据输入时段导通该第一开关、该第二开关和该第三开关且不导通该第四开关，且该第一开关的第一端接收该数据电压，该第二开关的第二端和该第三开关的第二端接收一初始电压，该初始电压的电压电平小于该数据电压的最低电压电平；和

于一发光时段不导通该第一开关、该第二开关和该第三开关且导通该第四开关，该第一系统电压的电压电平大于该数据电压的最高电压电平。

8.如权利要求7所述的像素电路的驱动方法，另包含：

于一第一检测时段导通该第一开关、该第二开关和该第三开关，且不导通该第四开关，且施加该初始电压至该第三开关的第二端和施加该第一参考电压至该第一开关的第一端。

9.如权利要求8所述的像素电路的驱动方法，另包含：

于一第二检测时段导通该第一开关和该第二开关且不导通该第三开关和第四开关，且施加该第二参考电压至该第一开关的第一端。

10.如权利要求7所述的像素电路的驱动方法，另包含：

于一第二检测时段导通该第一开关和该第二开关且不导通该第三开关和第四开关，且施加该第二参考电压至该第一开关的第一端。