CN104680969A - 画素单元及驱动电路 - Google Patents

Abstract

一种画素单元及驱动电路，画素单元包含一发光元件及一驱动电路，该驱动电路包括一第一晶体管、一第一开关、一第一电容器、及一控制模块，该第一开关用于接收一数据电压、电连接该第一晶体管的控制端、及接收一第一控制信号，该第一电容器电连接该第一晶体管的控制端，该控制模块电连接于该第一晶体管的第二端、该第一电容器、及该发光元件间，且接收该第一控制信号，并至少根据该第一控制信号，决定是否使该第一晶体管的第二端的电压值等同于该数据电压与该第一晶体管的临界电压的差值，再决定是否使该第一晶体管根据其控制端与第二端的跨压，产生一相关于该数据电压的驱动电流，以克服第一晶体管的临界电压及第一电源电压与第二电源电压的影响。

Description

画素单元及驱动电路

技术领域

本发明涉及一种显示系统，特别是涉及一种显示系统中的画素单元及驱动电路。

背景技术

现今，利用如发光二极管(LED)和有机发光二极管(OLED)的发光元件作为光源，已是相当普遍的应用。而发光元件的亮度是根据流过其上的驱动电流来决定，因此，对于一用于驱动该发光元件的驱动电路来说，其中，用于产生该驱动电流的晶体管及电源电压的特性，往往对该发光元件的发光性能有最大的影响。

对于产生该驱动电流的晶体管来说，因为制程上会有均匀性问题，使得由数个发光元件与对应的驱动电路所组成的面板，其中，每个用于产生驱动电流的晶体管的临界电压都不相同，导致驱动电流有差异。此外，随着长时间的操作与使用，每个用于产生驱动电流的晶体管会有不同程度的劣化现象，也使得临界电压的偏移程度不一致，也导致驱动电流有差异。这些都会造成在相同的数据输入下，却产生不相等的驱动电流，而使得由这些发光元件与对应的驱动电路所组成的面板呈现亮度不均或烙印的现象。

另一方面，对于产生该驱动电流的电源电压来说，在由数个发光元件与对应的驱动电路所组成的面板中，提供该电源电压的数个信号线都具有导线电阻，使得每个驱动电路的电源电压发生不同程度的衰减效应(IR-drop)，将导致各驱动电路的驱动电流发生不同程度的下降，而使得由这些发光元件与对应的驱动电路所组成的面板也会呈现亮度不均的现象。

发明内容

本发明的目的在于提供一种不受产生驱动电流的晶体管的临界电压及电源电压衰减效应影响的画素单元及驱动电路。

本发明画素单元包含一驱动电路及一具有一第一端及一第二端的发光元件。驱动电路包括一第一晶体管、一第一开关、一第一电容器、及一控制模块。

第一晶体管包括一第一端、一第二端、及一控制端。第一开关包括接收一数据电压的一第一端、电连接第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据第一控制信号的控制，决定是否输出数据电压至第一晶体管的控制端。第一电容器包括电连接第一晶体管的控制端的一第一端，及一第二端。

控制模块电连接于第一晶体管的第二端、第一电容器的第二端、及发光元件的第一端间，且接收第一控制信号，控制模块根据第一控制信号的控制，决定是否使第一晶体管的控制端的电压变化追随第一晶体管的第二端的电压变化，使第一晶体管根据其控制端与第二端的跨压，产生相关于数据电压的一驱动电流。

较佳地，该控制模块包括：

一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；

一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第二控制信号的一控制端，且根据该第二控制信号的控制，于导通与不导通间切换。

更佳地，该驱动电路还包括一第四开关,该第四开关包括接收一第二电源电压的一第一端、电连接该第一晶体管的第一端的一第二端、及接收一第三控制信号的一控制端，且根据该第三控制信号的控制，于导通与不导通间切换，该画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关导通，该第三控制信号使该第四开关不导通，该数据电压经由该第一开关输出到该第一晶体管的控制端，且电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关不导通，该第三控制信号使该第四开关导通，该第四开关将该第二电源电压输入至该第一晶体管的第一端，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关不导通，该第三控制信号使该第四开关不导通，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号使该第三开关导通，该第三控制信号使该第四开关导通，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

较佳地，该控制模块包括：

一第二电容器，具有电连接该第一电容器的第二端的一第一端，及分别电连接该第一晶体管的第二端与该发光元件的第一端的一第二端；及

一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

更佳地，该驱动电路还包括一第四开关,该第四开关包括接收一第三控制信号的一第一端、电连接该第一晶体管的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，于导通与不导通间切换，该画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关导通，该第三控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关导通，该第三控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关不导通，该第三控制信号为高电平，该数据电压输出到该第一晶体管T1的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号使该第四开关导通，该第三控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

更佳地，该驱动电路的第一晶体管的第一端接收一第二控制信号，该画素单元根据该第一控制信号及第二控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管T1的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

较佳地，该驱动电路的第一晶体管的第一端接收一第二控制信号，该控制模块包括：

一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；

一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第三控制信号的一控制端，且根据该第三控制信号的控制，于导通与不导通间切换。

更佳地，画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第三控制信号使该第三开关导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

较佳地，该驱动电路的第一晶体管的第一端接收一第二控制信号，该控制模块包括：

一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；

一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

更佳地，画素单元根据该第一控制信号及第二控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，并使该第三开关导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

本发明驱动电路，该驱动电路包含：

一第一晶体管，包括一第一端、一第二端、及一控制端；

一第一开关，包括接收一数据电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该数据电压至该第一晶体管的控制端；

一第一电容器，包括电连接该第一晶体管的控制端的一第一端，及一第二端；及

一控制模块，电连接于该第一晶体管的第二端，及该第一电容器的第二端间，且接收该第一控制信号，该控制模块根据该第一控制信号的控制，决定是否使该第一晶体管的控制端的电压变化追随其第二端的电压变化，使该第一晶体管根据其控制端与第二端的跨压产生一相关于该数据电压的驱动电流。

本发明通过控制模块至少根据第一控制信号，产生相关于数据电压的驱动电流，而不受第一晶体管的临界电压及第一电源电压与第二电源电压的影响。

附图说明

图1是一电路示意图，说明本发明画素单元的一第一较佳实施例；

图2是一时序图，辅助图1说明该第一较佳实施例；

图3是一电路示意图，说明该第一较佳实施例在一重置阶段的态样；

图4是一电路示意图，说明该第一较佳实施例在一补偿阶段的态样；

图5是一电路示意图，说明该第一较佳实施例在一规划阶段的态样；

图6是一电路示意图，说明该第一较佳实施例在一发光阶段的态样；

图7是一电路示意图，说明本发明画素单元的一第二较佳实施例；

图8是一时序图，辅助图7说明该第二较佳实施例；

图9是一电路示意图，说明本发明画素单元的一第三较佳实施例；

图10是一时序图，辅助图9说明该第三较佳实施例；

图11是一电路示意图，说明本发明画素单元的一第四较佳实施例；

图12是一时序图，辅助图11说明该第四较佳实施例；

图13是一电路示意图，说明本发明画素单元的一第五较佳实施例；及

图14是一时序图，辅助图13说明该第五较佳实施例。

具体实施方式

参阅图1，本发明画素单元的一第一较佳实施例，包含一发光元件91及一驱动电路71，发光元件91具有一第一端及一第二端，驱动电路71包括一第一晶体管T1、一第一开关SW1、一第一电容器C1、一控制模块81、及一第四开关SW4。

第一晶体管T1包括一第一端、一第二端、及一控制端。第一开关SW1包括接收一数据电压DATA的一第一端、电连接第一晶体管T1的控制端的一第二端、及接收一第一控制信号S1的一控制端，且根据第一控制信号S1的控制，决定是否输出数据电压DATA至第一晶体管T1的控制端。第一电容器C1包括电连接第一晶体管T1的控制端的一第一端，及一第二端。

控制模块81电连接于第一晶体管T1的第二端、第一电容器C1的第二端、及发光元件91的第一端间，且接收第一控制信号S1，控制模块81至少根据第一控制信号S1的控制，决定是否使第一晶体管T1的控制端的电压变化追随第一晶体管T1的第二端的电压变化，使第一晶体管T1根据第一晶体管T1的控制端与第二端的跨压，产生相关于数据电压DATA的一驱动电流。

控制模块81包括一第二电容器C2、一第二开关SW2、及一第三开关SW3。第二电容器C2具有电连接第一电容器C1的第二端的一第一端，及电连接第一晶体管T1的第二端的一第二端。第二开关SW2具有电连接第一电容器C1的第二端的一第一端、接收一第一电源电压VSS的一第二端、及接收第一控制信号S1的一控制端，且根据第一控制信号S1的控制，于导通与不导通间切换。第三开关SW3具有电连接第一晶体管T1的第二端的一第一端、电连接发光元件91的第一端的一第二端、及接收第二控制信号S2的一控制端，且根据第二控制信号S2的控制，于导通与不导通间切换。

第四开关SW4包括接收一第二电源电压VDD的一第一端、电连接第一晶体管T1的第一端的一第二端、及接收一第三控制信号S3的一控制端，且根据第三控制信号S3的控制，于导通与不导通间切换。

定义第一晶体管T1的控制端为A点，第一电容器C1的第二端为B点，第一晶体管的第二端为C点。

在本实施例中，发光元件91为有机发光二极管，第一晶体管T1、第一开关SW1、第二开关SW2、第三开关SW3、及第四开关SW4可以用任何N型晶体管(NMOS)来实现。

参阅图2，是一时序图，辅助图1说明该第一较佳实施例。画素单元根据第一控制信号S1、第二控制信号S2及第三控制信号S3，在一重置阶段P1、一补偿阶段P2、一规划阶段P3、及一发光阶段P4操作,且为方便说明在以下图标中以画叉符号代表开关不导通。

图3是一电路示意图，说明该第一较佳实施例在一重置阶段P1的态样。参阅图2与图3，在重置阶段P1时，第一控制信号S1为高电平，使第一开关SW1与第二开关SW2导通，第二控制信号S2为高电平，使第三开关SW3导通，第三控制信号S3为低电平，使第四开关SW4不导通。数据电压DATA经由第一开关SW1输出到第一晶体管T1的控制端，且电压值为一第一电压值Vo，使A点的电压V_A为Vo，B点的电压V_B为VSS，C点的电压V_C为接近VSS。

图4是一电路示意图，说明该第一较佳实施例在一补偿阶段P2的态样。参阅图2与图4，在补偿阶段P2时，第一控制信号S1为高电平，使第一开关SW1与第二开关SW2导通，第二控制信号S2为低电平，使第三开关SW3不导通，第三控制信号S3为高电平，使第四开关SW4导通。数据电压DATA经由第一开关SW1输出到第一晶体管T1的控制端，且电压值为第一电压值Vo，第四开关SW4将第二电源电压VDD输入至第一晶体管T1的第一端，且第一晶体管T1根据第一电压值Vo，将第一晶体管T1的第二端充电至第一电压值Vo与第一晶体管T1的临界电压V_TH,1的差值，使得第一晶体管T1因此关闭，且使A点的电压V_A为Vo，B点的电压V_B为VSS，C点的电压V_C为Vo-V_TH,1。

图5是一电路示意图，说明该第一较佳实施例在一规划阶段P3的态样。参阅图2与图5，在规划阶段P3时，第一控制信号S1为高电平，使第一开关SW1与第二开关SW2导通，第二控制信号S2为低电平，使第三开关SW3不导通，第三控制信号S3为低电平，使第四开关SW4不导通。数据电压DATA输出到第一晶体管T1的控制端的大小为一第二电压值V_data，使A点的电压V_A为V_data。由于第二开关SW2导通且其第二端接收该第一电源电压VSS，使B点的电压V_B为VSS。由于第四开关SW4不导通，即使第一晶体管T1的控制端与第二端的电压差大于其临界电压V_TH,1，也无法对C点充电，又因为第二开关SW2导通，第一电容器C1与第二电容器C2未产生耦合效应，使C点的电压能保持与补偿状态P2相同，即V_C为Vo-V_TH,1。第一电容器C1与第二电容器C2在规划阶段P3时的跨压分别为V_A-V_B=V_data-VSS、V_B-V_C=VSS-(Vo-V_TH,1)。

图6是一电路示意图，说明该第一较佳实施例在一发光阶段P4的态样。参阅图2与图6，在发光阶段P4时，第一控制信号S1为低电平，使第一开关SW1与第二开关SW2不导通，第二控制信号S2为高电平，使第三开关SW3导通，第三控制信号S3为高电平，使第四开关SW4导通。由第二电源电压VDD经第四开关SW4、第一晶体管T1、第三开关SW3而流向发光元件91的驱动电流，使C点的电压V_C为第一电源电压VSS加上发光元件91导通时的跨压，即V_C为VSS+V_OLED，V_OLED为发光元件91导通时的跨压。由于第一开关SW1及第二开关SW2不导通，使发光阶段的第一电容器C1及第二电容器C2的跨压能保持与规划阶段P3相同，即第一电容器C1的跨压为V_A-V_B=V_data-VSS，第二电容器C2的跨压为V_B-V_C=VSS-(Vo-V_TH,1)。由C点、第一电容器C1及第二电容器C2的跨压能得知B点的电压V_B为VSS+(VSS+V_OLED)-(Vo-V_TH,1)，A点的电压V_A为V_data+(VSS+V_OLED)-(Vo-V_TH,1)。

由发光阶段P4的第一晶体管T1根据其控制端及第二端的电压，也就是A点及C点电压，产生驱动电流为

K(V_GS,1-V_TH,1)²＝K(V_A-V_C-V_TH,1)²

＝K((V_data+(VSS+V_OLED)-(V_O-V_TH,1))-(VSS+V_OLED)-V_TH,1)²---公式一

＝K(V_data-V_O)²

其中，K为晶体管常数。

由公式一可知，驱动电流相关于数据电压DATA的第二电压值V_data与第一电压值Vo的差值。与现有技术相比，在由数个发光元件91与对应的驱动电路71所组成的面板中，本发明的驱动电流与第一晶体管T1的临界电压V_TH,1无关，也就不会因为第一晶体管T1的制程均匀性不同或劣化程度不一，使得不同画素单元的第一晶体管T1的临界电压V_TH,1不同，导致在相同数据电压DATA时，却有驱动电流不相等的现象。此外，各驱动电流与第一电源电压VSS及第二电源电压VDD都不相关，也就是说，即使提供第一电源电压VSS及第二电源电压VDD的数个信号线具有导线电阻，使得每一驱动电路71的第一电源电压VSS及第二电源电压VDD发生不同程度的衰减效应，也不会导致各驱动电路71的驱动电流发生不同程度的下降。换句话说，本发明的画素单元的驱动电流能不受第一晶体管T1的临界电压V_TH,1、第一电源电压VSS、及第二电源电压VDD的影响，也就使得由画素单元所组成的面板在亮度不均或烙印的问题有明显的改善。

参阅图7，是一电路示意图，说明本发明画素单元的第二较佳实施例，大致上是与该第一较佳实施例相似，不同的地方在于：

驱动电路72包含一第四开关SW4,第四开关SW4包括接收第三控制信号S3的一第一端、电连接第一晶体管T1的第一端的一第二端、及接收第二控制信号S2的一控制端，且根据第二控制信号S2的控制，于导通与不导通间切换。

控制模块82省略第三开关SW3(见图1)，且第二电容器C2具有电连接第一电容器C1的第二端的一第一端，及分别电连接第一晶体管T1的第二端与发光元件92的第一端的一第二端。

图8是一时序图，辅助图7说明该第二较佳实施例。参阅图7与图8，在重置阶段P1时，第二控制信号S2为高电平，使第四开关SW4导通，第三控制信号S3为一参考电平V_GL，使C点的电荷能经由第一晶体管T1、第四开关SW4流出，以更快达到参考电位V_GL。此时，A点与B点的电压与第一较佳实施例相同，即V_A为Vo，V_B为VSS。

在补偿阶段P2时，第二控制信号S2为高电平，使第四开关SW4导通，且第一晶体管T1的第二端与发光元件92的第二端的跨压小于发光元件92的导通电压。此时，A点、B点、及C点的电压与第一较佳实施例相同，即V_A为Vo，V_B为VSS，V_C为Vo-V_TH,1。

在规划阶段P3时，第二控制信号S2为低电平，使第四开关SW4不导通，第三控制信号S3为高电平。由于第一开关SW1、第二开关SW2及第四开关SW4的状态与第一较佳实施例的规划阶段P3相同，因此，第一电容器C1与第二电容器C2的跨压也与第一较佳实施例的规划阶段P3相同，分别为V_A-V_B=V_data-VSS、V_B-V_C=VSS-(Vo-V_TH,1)，且C点的电压也与第一较佳实施例相同，即V_C为Vo-V_TH,1。

在发光阶段P4时，第二控制信号S2为高电平，使第四开关SW4导通，第三控制信号S3为高电平。与第一较佳实施例类似，驱动电流由第三控制信号S3经第四开关SW4、第一晶体管T1而流向发光元件92，使C点的电压V_C为第一电源电压VSS加上发光元件92导通时的跨压，即V_C为VSS+V_OLED，V_OLED为发光元件92导通时的跨压。与第一较佳实施例相同，由于第一开关SW1及第二开关SW2不导通，使发光阶段P4的第一电容器C1及第二电容器C2的跨压能保持与规划阶段P3相同，即第一电容器C1的跨压为V_A-V_B=V_data-VSS，第二电容器C2的跨压为V_B-V_C=VSS-(Vo-V_TH,1)。由C点、第一电容器C1及第二电容器C2的跨压能得知B点的电压V_B为VSS+(VSS+V_OLED)-(Vo-V_TH,1)，A点的电压V_A为V_data+(VSS+V_OLED)-(Vo-V_TH,1)。

由发光阶段P4的第一晶体管T1根据其控制端及第二端的电压，也就是A点及C点电压与第一较佳实施例相同，因此，所产生的驱动电流也相同，也就具有与第一较佳实施例相同的优点。

参阅图9，是一电路示意图，说明本发明画素单元的第三较佳实施例，大致上是与该第二较佳实施例相似，不同的地方在于：

驱动电路73省略第四开关SW4(见图7)及第三控制信号S3(见图7)，第一晶体管T1的第一端接收第二控制信号S2。

图10是一时序图，辅助图9说明该第三较佳实施例。参阅图9与图10，在重置阶段P1时，第二控制信号S2为参考电平V_GL，使C点的电荷能经由第一晶体管T1流出，以更快达到参考电位V_GL。此时，A点与B点的电压与第二较佳实施例相同，即V_A为Vo，V_B为VSS。

在补偿阶段P2时，A点、B点、及C点的电压与第二较佳实施例相同，即V_A为Vo，V_B为VSS，V_C为Vo-V_TH,1。

在规划阶段P3时，第二控制信号S2为高电平，C点的电荷能经由第一晶体管T1流入，使C点的电压V_C为Vo-V_TH,1+dv，dv为电荷流入C点的过程中，会随时间增加而增加的一变量，且dv与第一晶体管T1的迁移率(mobility)有关。第一电容器C1与第二电容器C2在规划阶段P3时的跨压分别为V_A-V_B=V_data-VSS、V_B-V_C=VSS-(Vo-V_TH,1+dv)，且第一晶体管T1的第二端与发光元件93的第二端的跨压小于发光元件93的导通电压。

在发光阶段P4时，第二控制信号S2为高电平，与第二较佳实施例类似，驱动电流由第二控制信号S2经第一晶体管T1而流向发光元件93，使C点的电压V_C为第一电源电压VSS加上发光元件93导通时的跨压，即V_C为VSS+V_OLED，V_OLED为发光元件93导通时的跨压。与第二较佳实施例相同，由于第一开关SW1及第二开关SW2不导通，使发光阶段的第一电容器C1及第二电容器C2的跨压能保持与规划阶段P3相同，即第一电容器C1的跨压为V_A-V_B=V_data-VSS，第二电容器C2的跨压为V_B-V_C=VSS-(Vo-V_TH,1+dv)。由C点电压、第一电容器C1及第二电容器C2的跨压能得知B点的电压V_B为VSS+(VSS+V_OLED)-(Vo-V_TH,1+dv)，A点的电压V_A为V_data+(VSS+V_OLED)-(Vo-V_TH,1+dv)。

由发光阶段P4的第一晶体管T1根据其控制端及第二端的电压，也就是A点及C点电压，产生驱动电流为

K(V_GS,1-V_TH,1)²＝K(V_A-V_C-V_TH,1)²

＝K((V_data+(VSS+V_OLED)-(V_O-V_TH,1+dv))-(VSS+V_OLED)-V_TH,1)²---公式二

＝K(V_data-V_O-dv)²

由公式二可知，本发明的画素单元的驱动电流除能不受第一晶体管T1的临界电压V_TH,1及第一电源电压VSS的影响，也能补偿第一晶体管T1的迁移率的差异。当第一晶体管T1的迁移率越大时，dv会越小，相反地，当第一晶体管T1的迁移率越小时，dv会越大。

参阅图11，是一电路示意图，说明本发明画素单元的第四较佳实施例，大致上是与该第一较佳实施例相似，不同的地方在于：

驱动电路74省略第四开关SW4(见图1)，第一晶体管T1的第一端接收第二控制信号S2。控制模块84的第三开关SW3的控制端不接收第二控制信号S2，而改接收第三控制信号S3，且根据第三控制信号S3的控制，于导通与不导通间切换。

图12是一时序图，辅助图11说明该第四较佳实施例。参阅图11与图12，在重置阶段P1时，第二控制信号S2为一参考电平V_GL，第三控制信号S3为低电平，使第三开关SW3不导通，且C点的电荷能经由第一晶体管T1流出，以达到参考电位V_GL。此时，A点与B点的电压与第一较佳实施例相同，即V_A为Vo，V_B为VSS。

在补偿阶段P2时，第二控制信号S2为高电平，第三控制信号S3为低电平，使第三开关SW3不导通。此时，A点、B点、及C点的电压与第一较佳实施例相同，即V_A为Vo，V_B为VSS，V_C为Vo-V_TH,1。

在规划阶段P3时，第二控制信号S2为高电平，第三控制信号S3为低电平，使第三开关SW3不导通，C点的电荷能经由第一晶体管T1流入，使C点的电压V_C为Vo-V_TH,1+dv，dv为电荷流入C点的过程中，会随时间增加而增加的一变量，且dv与第一晶体管T1的迁移率有关。第一电容器C1与第二电容器C2在规划阶段P3时的跨压分别为V_A-V_B=V_data-VSS、V_B-V_C=VSS-(Vo-V_TH,1+dv)。

在发光阶段P4时，第二控制信号S2为高电平，第三控制信号S3为高电平，使第三开关SW3导通，与第一较佳实施例类似，驱动电流由第二控制信号S2经第一晶体管T1、第三开关SW3而流向发光元件94，使C点的电压V_C为第一电源电压VSS加上发光元件94导通时的跨压，即V_C为VSS+V_OLED，V_OLED为发光元件94导通时的跨压。与第一较佳实施例相同，由于第一开关SW1及第二开关SW2不导通，使发光阶段P4的第一电容器C1及第二电容器C2的跨压能保持与规划阶段P3相同，即第一电容器C1的跨压为V_A-V_B=V_data-VSS，第二电容器C2的跨压为V_B-V_C=VSS-(Vo-V_TH,1+dv)。由C点电压、第一电容器C1及第二电容器C2的跨压能得知B点的电压V_B为VSS+(VSS+V_OLED)-(Vo-V_TH,1+dv)，A点的电压V_A为V_data+(VSS+V_OLED)-(Vo-V_TH,1+dv)。

由发光阶段P4的第一晶体管T1根据其控制端及第二端的电压，也就是A点及C点电压，产生驱动电流为

K(V_GS,1-V_TH,1)²＝K(V_A-V_C-V_TH,1)²

＝K((V_data+(VSS+V_OLED)-(V_O-V_TH,1+dv))-(VSS+V_OLED)-V_TH,1)²---公式三

＝K(V_data-V_O-dv)²

由公式三可知，本发明的画素单元的驱动电流除能不受第一晶体管T1的临界电压V_TH,1及第一电源电压VSS的影响，也能补偿第一晶体管T1的迁移率的差异。当第一晶体管T1的迁移率越大时，dv会越小，相反地，当第一晶体管T1的迁移率越小时，dv会越大。

参阅图13，是一电路示意图，说明本发明画素单元的第五较佳实施例，大致上是与该第四较佳实施例相似，不同的地方在于：

控制模块85的第三开关SW3为一P型晶体管(PMOS)，且第三开关SW3的控制端不接收第三控制信号S3，而改接收第一控制信号S1，根据第一控制信号S1的控制，于导通与不导通间切换。

图14是一时序图，辅助图13说明该第五较佳实施例。参阅图13与图14，在重置阶段P1、补偿阶段P2、及规划阶段P3时，第一控制信号S1为高电平，使第三开关SW3不导通。在发光阶段P4时，第一控制信号S1为低电平，使第三开关SW3导通。在重置、补偿、规划、发光各个阶段P1～P4的A点、B点、及C点的电压都与第四较佳实施例相同，因此，由第一晶体管T1所产生的驱动电流也具有第四较佳实施例的优点。

由以上各实施例可知，通过控制模块81～85至少根据第一控制信号S1，能产生相关于数据电压DATA的驱动电流，而不受第一晶体管T1的临界电压V_TH,1及第一电源电压VSS与第二电源电压VDD的影响。也就是说，不会因为驱动晶体管(在以上实施例为第一晶体管T1)的制程的均匀性问题，使得不同画素单元的驱动晶体管的临界电压不同，以及电源电压衰减效应的影响，导致在给予相同数据电压时，却有相对应的驱动电流不相等的现象，进而改善由画素单元所组成的面板的亮度不均或烙印的问题。

Claims (11)

1.一种画素单元，包含一发光元件，该发光元件具有一第一端及一第二端；其特征在于：该画素单元还包含：

一驱动电路，包括：

一第一晶体管，包括一第一端、一第二端、及一控制端；

一第一开关，包括接收一数据电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该数据电压至该第一晶体管的控制端；

一第一电容器，包括电连接该第一晶体管的控制端的一第一端，及一第二端；及

一控制模块，电连接于该第一晶体管的第二端、该第一电容器的第二端、及该发光元件的第一端间，且接收该第一控制信号，该控制模块至少根据该第一控制信号的控制，决定是否使该第一晶体管的控制端的电压变化追随该第一晶体管的第二端的电压变化，使该第一晶体管根据该第一晶体管的控制端与第二端的跨压，产生相关于该数据电压的一驱动电流。

2.根据权利要求1所述的画素单元，其特征在于：该控制模块包括：

一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；

一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第二控制信号的一控制端，且根据该第二控制信号的控制，于导通与不导通间切换。

3.根据权利要求2所述的画素单元，其特征在于：该驱动电路还包括一第四开关,该第四开关包括接收一第二电源电压的一第一端、电连接该第一晶体管的第一端的一第二端、及接收一第三控制信号的一控制端，且根据该第三控制信号的控制，于导通与不导通间切换，该画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关导通，该第三控制信号使该第四开关不导通，该数据电压经由该第一开关输出到该第一晶体管的控制端，且电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关不导通，该第三控制信号使该第四开关导通，该第四开关将该第二电源电压输入至该第一晶体管的第一端，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第三开关不导通，该第三控制信号使该第四开关不导通，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号使该第三开关导通，该第三控制信号使该第四开关导通，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

4.根据权利要求1所述的画素单元，其特征在于：该控制模块包括：

一第二电容器，具有电连接该第一电容器的第二端的一第一端，及分别电连接该第一晶体管的第二端与该发光元件的第一端的一第二端；及

一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

5.根据权利要求4所述的画素单元，其特征在于：该驱动电路还包括一第四开关,该第四开关包括接收一第三控制信号的一第一端、电连接该第一晶体管的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，于导通与不导通间切换，该画素单元根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关导通，该第三控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关导通，该第三控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号使该第四开关不导通，该第三控制信号为高电平，该数据电压输出到该第一晶体管T1的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号使该第四开关导通，该第三控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

6.根据权利要求4所述的画素单元，其特征在于：该驱动电路的第一晶体管的第一端接收一第二控制信号，该画素单元根据该第一控制信号及第二控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管T1的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

7.根据权利要求1所述的画素单元，其特征在于：该驱动电路的第一晶体管的第一端接收一第二控制信号，该控制模块包括：

一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；

一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第三控制信号的一控制端，且根据该第三控制信号的控制，于导通与不导通间切换。

8.根据权利要求7所述的画素单元，其特征在于：根据该第一控制信号、第二控制信号及第三控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，该第三控制信号使该第三开关不导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，该第三控制信号使该第三开关导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

9.根据权利要求1所述的画素单元，其特征在于：该驱动电路的第一晶体管的第一端接收一第二控制信号，该控制模块包括：

一第二电容器，具有电连接该第一电容器的第二端的一第一端，及电连接该第一晶体管的第二端的一第二端；

一第二开关，具有电连接该第一电容器的第二端的一第一端、接收一第一电源电压的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

10.根据权利要求9所述的画素单元，其特征在于：根据该第一控制信号及第二控制信号，在一重置阶段、一补偿阶段、一规划阶段、及一发光阶段操作：

在该重置阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为低电平，使得该数据电压经由该第一开关输出到该第一晶体管的控制端，且该数据电压的电压值为一第一电压值；

在该补偿阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为高电平，且该第一晶体管根据该第一电压值将该第一晶体管的第二端充电至该第一电压值与该第一晶体管的临界电压的差值；

在该规划阶段时，该第一控制信号使该第一开关与第二开关导通，并使该第三开关不导通，该第二控制信号为高电平，该数据电压输出到该第一晶体管的控制端的大小为一第二电压值；及

在该发光阶段时，该第一控制信号使该第一开关与第二开关不导通，并使该第三开关导通，该第二控制信号为高电平，该第一晶体管产生该相关于该第一电压值及第二电压值的差值的驱动电流。

11.一种驱动电路，其特征在于：该驱动电路包含：

一第一晶体管，包括一第一端、一第二端、及一控制端；

一第一开关，包括接收一数据电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该数据电压至该第一晶体管的控制端；

一第一电容器，包括电连接该第一晶体管的控制端的一第一端，及一第二端；及

一控制模块，电连接于该第一晶体管的第二端，及该第一电容器的第二端间，且接收该第一控制信号，该控制模块根据该第一控制信号的控制，决定是否使该第一晶体管的控制端的电压变化追随其第二端的电压变化，使该第一晶体管根据其控制端与第二端的跨压产生一相关于该数据电压的驱动电流。