CN104637432B - 画素单元及驱动电路 - Google Patents

Abstract

一种画素单元及驱动电路，该画素单元包含一发光元件及一驱动电路，驱动电路包括一第一晶体管、一第一开关、一电容器、及一控制模块，第一开关具有电连接一第一电源电压的一第一端、电连接第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，电容器电连接第一晶体管的控制端与第二端间，控制模块电连接于第一晶体管的第二端与发光元件间，且接收一数据电压及第一控制信号，并至少根据第一控制信号，决定是否产生一相关于数据电压且经过第一晶体管的参考电流，第一晶体管根据其控制端及第二端间的跨压来产生一与参考电流大小相等的驱动电流，以克服第一晶体管的临界电压偏移的问题。

Description

画素单元及驱动电路

技术领域

本发明涉及一种画素单元及驱动电路，特别是涉及一种发光元件的画素单元及驱动电路。

背景技术

现今，利用如发光二极管(LED)和有机发光二极管(OLED)的发光元件作为光源，已是相当普遍的应用。而发光元件的亮度是根据流过其上的驱动电流来决定，因此，对于一用于驱动发光元件的驱动电路来说，其中，用于产生驱动电流的晶体管的特性，往往对发光元件的发光性能有最大的影响。

因为制程上会有均匀性问题，使得由多个发光元件与对应的驱动电路所组成的面板，其中，每个用于产生驱动电流的晶体管的临界电压都不相同，导致驱动电流有差异。此外，随着长时间的操作与使用，每个用于产生驱动电流的晶体管会有不同程度的劣化现象，也使得临界电压的偏移程度不一致，也导致驱动电流有差异。这些都会造成在相同的数据输入下，却产生不相等的驱动电流，而使得由这些发光元件与对应的驱动电路所组成的面板呈现亮度不均或烙印的现象。

发明内容

本发明的目的在于提供一种不受驱动晶体管的临界电压影响的画素单元及驱动电路。

本发明画素单元包含一驱动电路及具有一第一端及一第二端的一发光元件。驱动电路包括一第一晶体管、一第一开关、一电容器、及一控制模块。

第一晶体管包括一第一端、一第二端、及一控制端。第一开关包括电连接一第一电源电压的一第一端、电连接第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据第一控制信号的控制，决定是否输出第一电源电压至第一晶体管的控制端。电容器电连接第一晶体管的控制端与第二端间。

控制模块电连接于第一晶体管的第二端与发光元件的第一端间，且接收一数据电压及第一控制信号，并至少根据第一控制信号的控制，决定是否产生相关于数据电压且经过第一晶体管的一参考电流，使第一晶体管的控制端及第二端间的跨压相关于参考电流。第一晶体管根据其控制端及第二端间的跨压来产生与参考电流大小相等的一驱动电流。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有分别电连接该第二开关的第二端的一第一端与一控制端，及接收该数据电压的一第二端。

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收一第二控制信号的一第二端。

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第二控制信号的一控制端，且根据该第二控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收另一行的第一控制信号的一第二端。

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收一参考电压的一第二端。

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

本发明画素单元，根据该第一及第二控制信号，在一补偿阶段及一发光阶段操作：在该补偿阶段时，该第一控制信号使该第一与第二开关导通，该第二控制信号使该第三开关不导通，使该第二晶体管产生该相关于该数据电压的参考电流，该第一晶体管根据该参考电流调整其控制端及第二端间的跨压，该电容器储存该跨压作为一储存电压。

在该补偿阶段后的该发光阶段时，该第一控制信号使该第一与第二开关不导通，该第二控制信号使该第三开关导通，该第一晶体管根据该储存电压产生该驱动电流，该驱动电流经由导通的该第三开关供应该发光元件。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有分别电连接该第二开关的第二端的一第一端与一控制端，及接收该数据电压的一第二端。

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收另一行的第一控制信号的一第二端。

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收一参考电压的一第二端。

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

本发明画素单元，根据该第一控制信号，在一补偿阶段及一发光阶段操作：在该补偿阶段时，该第一控制信号使该第一与第二开关导通，并使该第三开关不导通，该第二晶体管产生该相关于该数据电压的参考电流，该第一晶体管根据该参考电流调整其控制端及第二端间的跨压，该电容器储存该跨压作为一储存电压。

在该补偿阶段后的该发光阶段时，该第一控制信号使该第一与第二开关不导通，并使该第三开关导通，该第一晶体管根据该储存电压产生该驱动电流，该驱动电流经由导通的该第三开关供应该发光元件。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端与该发光元件的第一端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有分别电连接该第二开关的第二端的一第一端与一控制端，及接收该数据电压的一第二端。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端与该发光元件的第一端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收另一行的第一控制信号的一第二端。

本发明画素单元，该第一晶体管的第一端接收该第一电源电压，该控制模块包括：一第二开关，具有电连接该第一晶体管的第二端与该发光元件的第一端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换。

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收一参考电压的一第二端。

本发明画素单元，该发光元件的第二端接收一第二电源电压，根据该第一控制信号，在一补偿阶段及一发光阶段操作：在该补偿阶段时，该第一控制信号使该第一与第二开关导通，使该第二晶体管产生该相关于该数据电压的参考电流，该第一晶体管根据该参考电流调整其控制端及第二端间的跨压，该电容器储存该跨压作为一储存电压，且该第一晶体管的第二端的电压与该第二电源电压的差值小于该发光元件的导通电压。

在该补偿阶段后的该发光阶段时，该第一控制信号使该第一与第二开关不导通，该第一晶体管根据该储存电压产生该驱动电流供应该发光元件。

本发明驱动电路，该驱动电路包含：

一第一晶体管，包括一第一端、一第二端、及一控制端。

一第一开关，包括电连接一第一电源电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该第一电源电压至该第一晶体管的控制端。

一电容器，电连接该第一晶体管的控制端与第二端间。

一控制模块，电连接于该第一晶体管的第二端，且接收一数据电压及该第一控制信号，并至少根据该第一控制信号的控制，决定是否产生一相关于该数据电压且经过该第一晶体管的参考电流，使该第一晶体管的控制端及第二端间的跨压相关于该参考电流，该第一晶体管根据其控制端及第二端间的跨压来产生一与该参考电流大小相等的驱动电流。

本发明通过控制模块至少根据第一控制信号，产生相关于数据电压的驱动电流，而不受驱动晶体管(即第一晶体管)的临界电压的影响。

附图说明

图1是一电路示意图，说明本发明画素单元的一第一较佳实施例；

图2是一时序图，辅助图1说明第一较佳实施例；

图3是一电路示意图，说明第一较佳实施例在一补偿阶段的态样；

图4是一电路示意图，说明第一较佳实施例在一发光阶段的态样；

图5是一电路示意图，说明本发明画素单元的一第二较佳实施例；

图6是一时序图，辅助图5说明第二较佳实施例；

图7是一电路示意图，说明本发明画素单元的一第三较佳实施例；

图8是一时序图，辅助图7说明第三较佳实施例；

图9是一电路示意图，说明本发明画素单元的一第四较佳实施例；

图10是一时序图，辅助图9说明该四较佳实施例；

图11是一电路示意图，说明本发明画素单元的一第五较佳实施例；

图12是一时序图，辅助图11说明第五较佳实施例；

图13是一电路示意图，说明本发明画素单元的一第六较佳实施例；

图14是一时序图，辅助图13说明第六较佳实施例；

图15是一电路示意图，说明本发明画素单元的一第七较佳实施例；

图16是一时序图，辅助图15说明第七较佳实施例；

图17是一电路示意图，说明本发明画素单元的一第八较佳实施例；

图18是一时序图，辅助图17说明第八较佳实施例；

图19是一电路示意图，说明本发明画素单元的一第九较佳实施例；

图20是一时序图，辅助图19说明第九较佳实施例；

图21是一电路示意图，说明本发明画素单元的一第十较佳实施例；及

图22是一时序图，辅助图21说明第十较佳实施例。

具体实施方式

参阅图1，本发明画素单元的一第一较佳实施例，包含一发光元件901及一驱动电路701，发光元件901具有一第一端、一第二端，驱动电路701包括一第一晶体管T1、一第一开关SW1、一电容器C1、及一控制模块801。

第一晶体管T1包括接收一第一电源电压VDD的一第一端、一第二端、及一控制端，定义A、B点分别为第一晶体管T1的控制端与第二端。第一开关SW1包括电连接第一电源电压VDD的一第一端、电连接第一晶体管T1的控制端的一第二端、及接收一第一控制信号S1(N)的一控制端，且根据第一控制信号S1(N)的控制，决定是否输出第一电源电压VDD至第一晶体管T1的控制端。其中，在由本发明的多个个画素单元所组成的阵列的显示面板中，N表示显示面板中的任一行，例如：第一控制信号S1(2)表示第二行的第一控制信号。电容器C1电连接第一晶体管T1的控制端与第二端间。发光元件901的第二端接收一第二电源电压VSS。

控制模块801电连接于第一晶体管T1的第二端与发光元件901的第一端间，且接收一数据电压Data及第一控制信号S1(N)，并至少根据第一控制信号S1(N)的控制，决定是否产生一相关于数据电压Data且经过第一晶体管T1的参考电流，使第一晶体管T1的控制端及第二端间的跨压相关于参考电流，第一晶体管T1根据其控制端及第二端间的跨压来产生与参考电流大小相等的驱动电流。

控制模块801包括一第二开关SW2、一第二晶体管T2、及一第三开关SW3。第二开关SW2具有电连接第一晶体管T1的第二端的一第一端、一第二端、及接收第一控制信号S1(N)的一控制端，且根据第一控制信号S1(N)的控制，于导通与不导通间切换。第二晶体管T2具有分别电连接第二开关SW2的第二端的一第一端与一控制端，及接收数据电压Data的一第二端。第三开关SW3具有电连接第一晶体管T1的第二端的一第一端、电连接发光元件901的第一端的一第二端、及接收一第二控制信号S2(N)的一控制端，且根据第二控制信号S2(N)的控制，以决定是否将来自第一晶体管T1的驱动电流输出到发光元件901。

在本实施例中，发光元件901为有机发光二极管，且第一晶体管T1、第二晶体管T2、第一开关SW1、第二开关SW2、及第三开关SW3可以用任何N型晶体管(NMOS)来实现。

图2是一时序图，辅助图1说明第一较佳实施例。画素单元根据第一及第二控制信号S1(N)、S2(N)，在一补偿阶段P1及一发光阶段P2操作,且为方便说明在以下图标中以画叉符号代表开关或晶体管不导通。

图3是一电路示意图，说明第一较佳实施例在补偿阶段P1的态样。参阅图2与图3，在补偿阶段P1时，第一控制信号S1(N)为逻辑高电平，使第一与第二开关SW1、SW2导通，A点的电压V_A为VDD。第二控制信号S2(N)为逻辑低电平，使第三开关SW3不导通。第二晶体管T2依据其控制端与第二端的跨压V_GS,2产生相关于数据电压Data_N的参考电流I_REF，并且使得参考电流I_REF的大小与一经过第一晶体管T1的电流I₁及一经过第二晶体管T2的电流I₂的大小相等(即I_REF＝I₁＝I₂)。电容器C1储存第一晶体管T1的控制端与第二端的跨压V_GS,1。电流I₁和I₂的公式如下所示：

I₂＝K(V_GS,2-V_TH,2)²＝K(V_GS,1-V_TH,1)²＝I₁---公式一

其中，K为晶体管常数，V_TH,1为第一晶体管T1的临界电压，V_TH,2为第二晶体管T2的临界电压。在本实施例中，由公式一推导可得：

V_GS,2-V_TH,2＝V_GS,1-V_TH,1---公式二

由公式二推导可得：

V_GS,1＝V_GS,2-V_TH,2+V_TH,1---公式三

由于V_GS,1为A点的电压V_A减去B点的电压V_B（即V_GS,1＝V_A-V_B），在补偿阶段P1时，电压V_A为VDD，将电压V_A和电压V_B带公式二，可以得到下式：

V_GS,2-V_TH,2＝V_A-V_B-V_TH,1＝VDD-V_B-V_TH,1---公式四

由公式四推导可得：V_B＝-V_GS,2+V_TH,2+VDD-V_TH,1。

图4是一电路示意图，说明第一较佳实施例在发光阶段P2的态样。参阅图2与图4，在发光阶段P2时，第一控制信号S1(N)为逻辑低电平，使第一与第二开关SW1、SW2不导通。第二控制信号S2(N)为逻辑高电平，使第三开关SW3导通。此时，B点的电压V_B’为VSS+V_DRIVE，V_DRIVE为发光元件901的导通电压。因为电容器C1储存跨压V_GS,1，使得第一晶体管T1在发光阶段P2的跨压V_GS,1′相等于第一晶体管T1在补偿阶段P1时的跨压V_GS,1。其作用原理为，电容器C1将B点的电压变化ΔV_B耦合至A点，因此，A点在发光阶段P2的电压V_A’可表示为：

V_A′＝V_A+ΔV_B＝VDD+ΔV_B---公式五

其中，B点的电压变化ΔV_B可表示为：

ΔV_B＝V_B′-V_B＝VSS+V_DRIVE-V_B---公式六

将公式六带入公式五后可得：V_A′＝VDD+VSS+V_DRIVE-V_B。

由于跨压V_GS,1′为A点的电压V_A’减去B点的电压V_B’（即V_GS,1′＝V_A′-V_B′），将电压V_A’和电压V_B’的值代入，化简后可以得到下式：

V_GS,1′＝VDD-V_B---公式七

将电压V_B的值代入公式七，化简后可以得到下式：

V_GS,1′＝V_GS,2-V_TH,2+V_TH,1---公式八

由公式三和公式八可以证明，第一晶体管T1在发光阶段P2的跨压V_GS,1’相等于第一晶体管T1在补偿阶段P1时的跨压V_GS,1。

第一晶体管T1根据跨压V_GS,1’产生驱动电流I_DRIVE，驱动电流I_DRIVE经由导通的第三开关SW3供应发光元件901。驱动电流I_DRIVE可以由以下公式推导：

I_DRIVE＝K(V_GS,1′-V_TH,1)²

＝K(V_GS,2-V_TH,2+V_TH,1-V_TH,1)²---公式九

＝K(V_GS,2-V_TH,2)²＝I₁＝I_REF

由公式九可知，驱动电流I_DRIVE和参考电流I_REF的大小相等，且相关于第二晶体管T2在补偿阶段P1时的跨压V_GS,2与临界电压V_TH,2的差值。又第二晶体管T2在补偿阶段P1时的第二端电压为数据电压Data_N，因此，驱动电流I_DRIVE与数据电压Data_N有关，但驱动电流I_DRIVE与第一晶体管的临界电压V_TH,1无关。

与以往技术相比，本发明通过第二晶体管T2产生参考电流I_REF，并且使驱动电流I_DRIVE相等于参考电流I_REF，使得驱动电流I_DRIVE与第一晶体管T1的临界电压V_TH,1无关，也就不会因为第一晶体管T1的制程的均匀性问题，使得不同画素单元的第一晶体管T1的临界电压V_TH,1不同，导致在相同数据电压Data时，却有驱动电流I_DRIVE不相等的现象，进而改善由画素单元所组成的面板的亮度不均或烙印的问题。

在以下的各实施例中，为说明方便起见，未在图上画出参考电流I_REF及驱动电流I_DRIVE，但参考电流I_REF及驱动电流I_DRIVE的定义分别如图3和图4所示。

参阅图5，本发明画素单元的第二较佳实施例，大致上是与第一较佳实施例相似，亦是包含一发光元件902及一驱动电路702，不同的地方在于：

驱动电路702中控制模块802的第二晶体管T2具有电连接第二开关SW2的第二端的一第一端、接收数据电压Data的一控制端、及接收一第二控制信号S2(N)的一第二端。

图6是一时序图，辅助图5说明第二较佳实施例。参阅图5与图6，利用与第一较佳实施例相似的推导可知，在发光阶段P2时的驱动电流I_DRIVE相等于在补偿阶段的参考电流I_REF，并且，驱动电流I_DRIVE可表示为：

I_DRIVE＝I_REF＝K(V_GS,2-V_TH,2)²---公式十

其中，第二晶体管T2在补偿阶段P1时的跨压V_GS,2与数据电压Data_N相关。由公式十可知，驱动电流I_DRIVE与数据电压Data_N有关，但驱动电流I_DRIVE与第一晶体管的临界电压V_TH,1无关，具有与第一较佳实施例相同的优点。

参阅图7，本发明画素单元的第三较佳实施例，大致上是与第一较佳实施例相似，亦是包含一发光元件903及一驱动电路703，不同的地方在于：

驱动电路703中控制模块803的第二晶体管T2具有电连接第二开关SW2的第二端的一第一端、接收数据电压Data的一控制端、及接收相邻的另一行的第一控制信号S1(N+1)的一第二端。

图8是一时序图，辅助图7说明第三较佳实施例。参阅图7与图8，利用与第一较佳实施例相似的推导可知，在发光阶段P2时的驱动电流I_DRIVE相等于在补偿阶段的参考电流I_REF，并且，驱动电流I_DRIVE可表示为：

I_DRIVE＝I_REF＝K(V_GS,2-V_TH,2)²………公式十一

其中，第二晶体管T2在补偿阶段P1时的跨压V_GS,2与数据电压DATA_N相关。由公式十一可知，驱动电流I_DRIVE与数据电压DATA_N有关，但驱动电流I_DRIVE与第一晶体管的临界电压V_TH,1无关，具有与第一较佳实施例相同的优点。

参阅图9，本发明画素单元的第四较佳实施例，大致上是与第一较佳实施例相似，亦是包含一发光元件904及一驱动电路704，不同的地方在于：

驱动电路704中控制模块804的第二晶体管T2具有电连接第二开关SW2的第二端的一第一端、接收数据电压Data的一控制端、及接收一参考电压VL的一第二端。

图10是一时序图，辅助图9说明第四较佳实施例。参阅图9与图10，利用与第一较佳实施例相似的推导可知，在发光阶段P2时，驱动电流I_DRIVE相等于在补偿阶段的参考电流I_REF，并且，驱动电流I_DRIVE可表示为：

I_DRIVE＝I_REF＝K(V_GS,2-V_TH,2)²………公式十二

其中，第二晶体管T2在补偿阶段P1时的跨压V_GS,2与数据电压DATA_N相关。由公式十二可知，驱动电流I_DRIVE与数据电压DATA_N有关，但驱动电流I_DRIVE与第一晶体管的临界电压V_TH,1无关，具有与第一较佳实施例相同的优点。

参阅图11，本发明画素单元的第五较佳实施例，大致上是与第一较佳实施例相似，亦是包含一发光元件905及一驱动电路705，不同的地方在于：

驱动电路705中控制模块805的第三开关SW3为一P型晶体管(PMOS)，并具有电连接第一晶体管T1的第二端的一第一端、电连接发光元件905的第一端的一第二端、及接收第一控制信号S1(N)的一控制端，且根据第一控制信号S1(N)的控制，以决定是否将来自第一晶体管T1的驱动电流输出到发光元件905。

图12是一时序图，辅助图11说明第五较佳实施例。参阅图11与图12，在补偿阶段P1时，第一控制信号S1(N)为逻辑高电平，使第一与第二开关SW1、SW2导通，并使第三开关SW3不导通。在发光阶段P2时，第一控制信号S1(N)为逻辑低电平，使第一与第二开关SW1、SW2不导通，并使第三开关SW3导通。

参阅图13，本发明画素单元的第六较佳实施例，大致上是与第三较佳实施例相似，亦是包含一发光元件906及一驱动电路706，不同的地方在于：

驱动电路706中控制模块806的第三开关SW3为一P型晶体管(PMOS)，并具有电连接第一晶体管T1的第二端的一第一端、电连接发光元件906的第一端的一第二端、及接收第一控制信号S1(N)的一控制端，且根据第一控制信号S1(N)的控制，以决定是否将来自第一晶体管T1的驱动电流输出到发光元件906。

图14是一时序图，辅助图13说明第六较佳实施例。参阅图13与图14，在补偿阶段P1时，第一控制信号S1(N)为逻辑高电平，使第一与第二开关SW1、SW2导通，并使第三开关SW3不导通。在发光阶段P2时，第一控制信号S1(N)为逻辑低电平，使第一与第二开关SW1、SW2不导通，并使第三开关SW3导通。

参阅图15，本发明画素单元的第七较佳实施例，大致上是与第四较佳实施例相似，亦是包含一发光元件907及一驱动电路707，不同的地方在于：

控制模块807的第三开关SW3为一P型晶体管(PMOS)，并具有电连接第一晶体管T1的第二端的一第一端、电连接发光元件907的第一端的一第二端、及接收第一控制信号S1(N)的一控制端，且根据第一控制信号S1(N)的控制，以决定是否将来自第一晶体管T1的驱动电流输出到发光元件907。

图16是一时序图，辅助图15说明第七较佳实施例。参阅图15与图16，在补偿阶段P1时，第一控制信号S1(N)为逻辑高电平，使第一与第二开关SW1、SW2导通，并使第三开关SW3不导通。在发光阶段P2时，第一控制信号S1(N)为逻辑低电平，使第一与第二开关SW1、SW2不导通，并使第三开关SW3导通。

参阅图17，本发明画素单元的第八较佳实施例，大致上是与第一较佳实施例相似，亦是包含一发光元件908及一驱动电路708，不同的地方在于：

驱动电路708中控制模块808省略第三开关SW3(见图1)，且第二开关SW2具有电连接第一晶体管T1的第二端与发光元件908的第一端的一第一端、一连接第二晶体管T2的第一端的第二端、及接收第一控制信号S1(N)的一控制端，且根据第一控制信号S1(N)的控制，于导通与不导通间切换。

图18是一时序图，辅助图17说明第八较佳实施例。参阅图17与图18，画素单元根据第一控制信号S1(N)，在一补偿阶段P1及一发光阶段P2操作，且在补偿阶段P1时，发光元件908的第一端与第二端的跨压需小于发光元件的导通电压V_DRIVE，即V_B-VSS<V_DRIVE。

参阅图19，本发明画素单元的第九较佳实施例，大致上是与第三较佳实施例相似，亦是包含一发光元件909及一驱动电路709，不同的地方在于：

驱动电路709的控制模块809省略第三开关SW3(见图7)，且第二开关SW2具有电连接第一晶体管T1的第二端与发光元件909的第一端的一第一端、一第二端、及接收第一控制信号S1(N)的一控制端，且根据第一控制信号S1(N)的控制，于导通与不导通间切换。

图20是一时序图，辅助图19说明第九较佳实施例。参阅图19与图20，画素单元根据第一控制信号S1(N)及相邻的另一行的第一控制信号S1(N+1)，在一补偿阶段P1及一发光阶段P2操作，且在补偿阶段P1时，发光元件909的第一端与第二端的跨压需小于发光元件的导通电压V_DRIVE，即V_B-VSS<V_DRIVE。

参阅图21，本发明画素单元的第十较佳实施例，大致上是与第四较佳实施例相似，亦是包含一发光元件910及一驱动电路710，不同的地方在于：

驱动电路710中控制模块810省略第三开关SW3(见图9)，且第二开关SW2具有电连接第一晶体管T1的第二端与发光元件910的第一端的一第一端、一连接第二晶体管T2的第一端的第二端、及接收第一控制信号S1(N)的一控制端，且根据第一控制信号S1(N)的控制，于导通与不导通间切换。

图22是一时序图，辅助图21说明第十较佳实施例。参阅图21与图22，画素单元根据第一控制信号S1(N)，在一补偿阶段P1及一发光阶段P2操作，且在补偿阶段P1时，发光元件910的第一端与第二端的跨压需小于发光元件的导通电压V_DRIVE，即V_B-VSS<V_DRIVE。

由以上各实施例可知，通过控制模块801～810至少根据第一控制信号S1(N)，能产生相关于数据电压Data的驱动电流I_DRIVE，而不受第一晶体管T1的临界电压V_TH,1的影响。也就是说，不会因为驱动晶体管(在以上实施例为第一晶体管T1)的制程的均匀性问题，使得不同画素单元的驱动晶体管的临界电压不同，导致在给予相同数据电压时，却有相对应的驱动电流不相等的现象，进而改善由画素单元所组成的面板的亮度不均或烙印的问题。

Claims (15)

1.一种画素单元，包含一发光元件，该发光元件具有一第一端及一第二端；其特征在于：该画素单元还包含：

一驱动电路，包括：

一第一晶体管，包括一第一端、一第二端、及一控制端；

一第一开关，包括电连接一第一电源电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该第一电源电压至该第一晶体管的控制端；

一电容器，电连接该第一晶体管的控制端与第二端间；及

一控制模块，电连接于该第一晶体管的第二端与该发光元件的第一端间，且接收一数据电压及该第一控制信号，并至少根据该第一控制信号的控制，决定是否产生一相关于该数据电压且经过该第一晶体管的参考电流，使该第一晶体管的控制端及第二端间的跨压相关于该参考电流，该第一晶体管根据其控制端及第二端间的跨压来产生一与该参考电流大小相等的驱动电流。

2.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；

一第二晶体管，具有分别电连接该第二开关的第二端的一第一端与一控制端，及接收该数据电压的一第二端；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

3.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收一第二控制信号的一第二端；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第二控制信号的一控制端，且根据该第二控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

4.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收另一行的第一控制信号的一第二端；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

5.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收一参考电压的一第二端；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收一第二控制信号的一控制端，且根据该第二控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

6.根据权利要求2、3、4或5所述的画素单元，其特征在于：根据该第一及第二控制信号，在一补偿阶段及一发光阶段操作：

在该补偿阶段时，该第一控制信号使该第一与第二开关导通，该第二控制信号使该第三开关不导通，使该第二晶体管产生该相关于该数据电压的参考电流，该第一晶体管根据该参考电流调整其控制端及第二端间的跨压，该电容器储存该跨压作为一储存电压；及

在该补偿阶段后的该发光阶段时，该第一控制信号使该第一与第二开关不导通，该第二控制信号使该第三开关导通，该第一晶体管根据该储存电压产生该驱动电流，该驱动电流经由导通的该第三开关供应该发光元件。

7.根据权利要求1所述的画素单元，其特征征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；

一第二晶体管，具有分别电连接该第二开关的第二端的一第一端与一控制端，及接收该数据电压的一第二端；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

8.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收另一行的第一控制信号的一第二端；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

9.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收一参考电压的的一第二端；及

一第三开关，具有电连接该第一晶体管的第二端的一第一端、电连接该发光元件的第一端的一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，以决定是否将来自该第一晶体管的驱动电流输出到该发光元件。

10.根据权利要求7、8或9所述的画素单元，其特征在于：根据该第一控制信号，在一补偿阶段及一发光阶段操作：

在该补偿阶段时，该第一控制信号使该第一与第二开关导通，并使该第三开关不导通，该第二晶体管产生该相关于该数据电压的参考电流，该第一晶体管根据该参考电流调整其控制端及第二端间的跨压，该电容器储存该跨压作为一储存电压；及

在该补偿阶段后的该发光阶段时，该第一控制信号使该第一与第二开关不导通，并使该第三开关导通，该第一晶体管根据该储存电压产生该驱动电流，该驱动电流经由导通的该第三开关供应该发光元件。

11.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端与该发光元件的第一端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第二晶体管，具有分别电连接该第二开关的第二端的一第一端与一控制端，及接收该数据电压的一第二端。

12.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端与该发光元件的第一端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收另一行的第一控制信号的一第二端。

13.根据权利要求1所述的画素单元，其特征在于：该第一晶体管的第一端接收该第一电源电压，该控制模块包括：

一第二开关，具有电连接该第一晶体管的第二端与该发光元件的第一端的一第一端、一第二端、及接收该第一控制信号的一控制端，且根据该第一控制信号的控制，于导通与不导通间切换；及

一第二晶体管，具有电连接该第二开关的第二端的一第一端、接收该数据电压的一控制端、及接收一参考电压的一第二端。

14.根据权利要求11、12或13所述的画素单元，其特征在于：该发光元件的第二端接收一第二电源电压，根据该第一控制信号，在一补偿阶段及一发光阶段操作：

在该补偿阶段时，该第一控制信号使该第一与第二开关导通，使该第二晶体管产生该相关于该数据电压的参考电流，该第一晶体管根据该参考电流调整其控制端及第二端间的跨压，该电容器储存该跨压作为一储存电压，且该第一晶体管的第二端的电压与该第二电源电压的差值小于该发光元件的导通电压；及

在该补偿阶段后的该发光阶段时，该第一控制信号使该第一与第二开关不导通，该第一晶体管根据该储存电压产生该驱动电流供应该发光元件。

15.一种驱动电路，其特征在于：该驱动电路包含：

一第一晶体管，包括一第一端、一第二端、及一控制端；

一第一开关，包括电连接一第一电源电压的一第一端、电连接该第一晶体管的控制端的一第二端、及接收一第一控制信号的一控制端，且根据该第一控制信号的控制，决定是否输出该第一电源电压至该第一晶体管的控制端；

一电容器，电连接该第一晶体管的控制端与第二端间；及

一控制模块，电连接于该第一晶体管的第二端，且接收一数据电压及该第一控制信号，并至少根据该第一控制信号的控制，决定是否产生一相关于该数据电压且经过该第一晶体管的参考电流，使该第一晶体管的控制端及第二端间的跨压相关于该参考电流，该第一晶体管根据其控制端及第二端间的跨压来产生一与该参考电流大小相等的驱动电流。