CN109637440A - 像素驱动电路及其操作方法 - Google Patents

像素驱动电路及其操作方法 Download PDF

Info

Publication number
CN109637440A
CN109637440A CN201910160631.2A CN201910160631A CN109637440A CN 109637440 A CN109637440 A CN 109637440A CN 201910160631 A CN201910160631 A CN 201910160631A CN 109637440 A CN109637440 A CN 109637440A
Authority
CN
China
Prior art keywords
transistor
control signal
voltage
voltage level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910160631.2A
Other languages
English (en)
Inventor
郑贸薰
黄正翰
马玫生
陈奕冏
张翔昇
吴柏融
陈勇志
郑景升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN109637440A publication Critical patent/CN109637440A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

像素驱动电路包含驱动单元，通过第一控制端接收第一控制信号，并根据第一控制信号偏压驱动单元，以提供驱动电流至发光组件。电容一端连接于驱动单元的第二控制端，另一端连接于驱动单元的第一端或第二端。补偿单元通过第一控制端接收第二控制信号，并根据第二控制信号偏压补偿单元。第一开关单元通过控制端接收第三控制信号，以导通第一开关单元。第二开关单元通过控制端接收第四控制信号，以导通第二开关单元。第三开关单元通过控制端接收第三控制信号或第四控制信号，以导通第三开关单元。

Description

像素驱动电路及其操作方法
技术领域
本发明是关于一种像素驱动电路及其操作方法；具体而言，本发明是关于具有发光二极管显示设备的像素驱动电路及其操作方法。
背景技术
一般而言，发光二极管显示设备中具有数据电路、扫描电路、像素驱动电路。像素驱动电路根据数据电路提供的数据信号及扫描电路提供的扫描信号驱动发光二极管发光。一般而言，发光二极管的驱动电流与数据信号及像素驱动电路中晶体管的临界电压有关；然而前述临界电压往往因制程因素存在偏异而影响发光二极管实际亮度，影响显示面板亮度的均匀性。因此，如何改善显示面板亮度的均匀性并减少电路布局面积，为改善的主要课题。
发明内容
本发明的一目的在于提供一种像素驱动电路及其操作方法，可提供稳定的驱动电流。
像素驱动电路包含驱动单元、电容、补偿单元、第一开关单元、第二开关单元、第三开关单元、发光组件。驱动单元包含第一端、第二端、第一控制端、第二控制端。驱动单元的第一端接收第一供应电压。驱动单元的第一控制端接收第一控制信号，并根据第一控制信号偏压驱动单元。电容一端连接于驱动单元的第二控制端，另一端连接于驱动单元的第一端或驱动单元的第二端。补偿单元包含第一端、第二端、第一控制端、第二控制端。补偿单元的第一控制端接收第二控制信号，并根据第二控制信号偏压补偿单元。补偿单元的第二控制端连接补偿单元的第二端且连接驱动单元的第二控制端。第一开关单元包含第一端、第二端、控制端。第一开关单元的第一端接收数据信号。第一开关单元的第二端连接补偿单元的第一端。第一开关单元的控制端接收第三控制信号，并根据第三控制信号导通第一开关单元。第二开关单元包含一第一端、一第二端、一控制端。第二开关单元的第一端连接补偿单元的第二端。第二开关单元的第二端连接第一初始电压。第二开关单元的控制端接收第四控制信号，并根据第四控制信号导通第二开关单元。第三开关单元包含第一端、第二端、控制端。第三开关单元的第一端连接驱动单元的第二端。第三开关单元的第二端连接第二初始电压。第三开关单元的控制端接收第三控制信号或第四控制信号。第三开关单元根据第四控制信号被导通。发光组件包含阳极端及阴极端。阳极端连接驱动单元的第二端。阴极端接收第二供应电压。于侦测阶段，补偿单元与第一开关单元导通且驱动单元不导通，藉以提供数据信号至补偿单元的第二控制端。于发光阶段，第一开关单元不导通且驱动单元导通，藉以提供驱动电流至发光组件。
像素驱动电路包含第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、电容、发光组件。第一晶体管包含接收第一供应电压的第一端，且包含接收第一控制信号的第一栅极端，根据第一控制信号偏压第一晶体管。电容一端连接于第一晶体管的第二栅极端，另一端连接于第一晶体管的第一端或第一晶体管的第二端。第二晶体管包含接收第二控制信号的第一栅极端，并根据第二控制信号偏压第二晶体管，且包含连接第二晶体管的第二端且连接第一晶体管的第二栅极端的第二栅极端。第三晶体管包含接收数据信号的第一端，且包含连接第二晶体管的第一端的第二端，并且包含接收第三控制信号的栅极端，并根据第三控制信号导通第三晶体管。第四晶体管包含连接第二晶体管的第二端的第一端，且包含连接第一初始电压的第二端，并且包含接收第四控制信号的栅极端，并根据第四控制信号导通第四晶体管以重置第一晶体管的第二栅极端。第五晶体管包含连接第一晶体管的第二端的第一端，且包含连接第二初始电压的第二端，并且包含接收第三控制信号或第四控制信号的栅极端。发光组件包含电性连接第五晶体管的第一端的阳极端，且包含接收第二供应电压的阴极端。第五晶体管根据第四控制信号被导通以重置发光组件的阳极端。
操作方法包含以下步骤：(A)于第一操作状态，经由第四晶体管重置第一晶体管的第二栅极端；(B)于第二操作状态，经由第二晶体管及第三晶体管提供数据信号至第二晶体管的第二栅极端；(C)于第三操作状态，经由第一晶体管提供驱动电流至发光组件。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明像素驱动电路的一实施例示意图。
图2为像素驱动电路的另一实施例示意图。
图3为像素驱动电路的信号示意图。
图4为像素驱动电路操作方法的流程图。
图5A至图5C为对应图2所绘示像素驱动电路于不同操作方式的示意图。
图6至图9为像素驱动电路的不同实施例示意图。
图10为像素驱动电路的另一信号示意图。
图11至图13为像素驱动电路的不同实施例示意图。
图14为像素驱动电路的另一信号示意图。
图15A至图15C为对应图13所绘示像素驱动电路于不同操作方式的示意图。
图16为像素驱动电路的另一实施例示意图。
图17为像素驱动电路的另一信号示意图。
其中，附图标记
1,1A,1B,1C 像素驱动电路
1D,1E,1F 像素驱动电路
1G,1H,1I 像素驱动电路
10 驱动单元
20 补偿单元
30 第一开关单元
40 第二开关单元
50 第三开关单元
60 发光组件
CST 电容
DATA 数据信号
EM[N] 控制信号
OVDD 供应电压
OVSS 供应电压
S[N] 控制信号
S[N-1] 控制信号
T1～T5 晶体管
VINT 初始电压
VINT1,VINT2 初始电压
VREF 参考电压
具体实施方式
以下依本发明的像素驱动电路，特举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围。除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅为了区别以相同技术用语描述的组件或操作。关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。关于本文中所使用的“及/或”，包含所述事物的任一或全部组合。
关于本文中所使用的用词(terms)，除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本揭露的描述上额外的引导。
图1为本发明像素驱动电路1的一实施例示意图。如图1所示，像素驱动电路1包含驱动单元10、电容CST、补偿单元20、第一开关单元30、第二开关单元40、第三开关单元50、发光组件60。驱动单元10包含第一端、第二端、第一控制端、第二控制端。驱动单元10通过第一端接收供应电压OVDD，第一控制端接收控制信号EM[N]，并根据控制信号EM[N]导通驱动单元10。电容CST一端连接于驱动单元10的第二控制端，此外，在图1的实施例，电容CST的另一端连接于驱动单元10的第一端。
补偿单元20包含第一端、第二端、第一控制端、第二控制端。补偿单元20通过第一控制端接收控制信号S[N]，并根据控制信号S[N]导通补偿单元20。补偿单元20的第二控制端连接补偿单元20的第二端且连接驱动单元10的第二控制端。
第一开关单元30包含第一端、第二端、控制端。第一开关单元30通过第一端接收数据信号DATA，第一开关单元30的第二端连接补偿单元20的第一端，第一开关单元30的控制端接收控制信号S[N]，并根据控制信号S[N]导通第一开关单元30。
第二开关单元40包含第一端、第二端、控制端。第二开关单元40的第一端连接补偿单元20的第二端。第二开关单元40的第二端连接初始电压VINT。第二开关单元40的控制端接收控制信号S[N-1]，并根据控制信号S[N-1]导通第二开关单元40。
第三开关单元50包含第一端、第二端、控制端。第三开关单元50的第一端连接驱动单元10的第二端，第三开关单元50的第二端连接初始电压VINT。在图1的实施例，第二开关单元40和第三开关单元50所连接的初始电压为相同电压源。第三开关单元50的控制端接收控制信号S[N-1]，并根据控制信号S[N-1]导通第三开关单元50。发光组件60包含阳极端及阴极端，发光组件60的阳极端连接驱动单元10的第二端，阴极端接收供应电压OVSS。
请参考图2。图2为像素驱动电路1A的另一实施例示意图。以图2为例，图2所绘示的像素驱动电路1A可适用于图1所示的像素驱动电路。如图2所示，像素驱动电路1A的驱动单元10可包含晶体管T3。晶体管T3包含第一端、第二端、第一栅极端、第二栅极端。晶体管T3的第一端接收供应电压OVDD。晶体管T3的第一栅极端接收控制信号EM[N]，并根据控制信号EM[N]导通晶体管T3。电容CST的一端连接于晶体管T3的第二栅极端，此外，在图2的实施例，电容CST的另一端连接于晶体管T3的第一端。
补偿单元20可包含晶体管T2。晶体管T2包含第一端、第二端、第一栅极端、第二栅极端。晶体管T2的第一栅极端接收控制信号S[N]，并根据控制信号S[N]偏压晶体管T2。晶体管T2的第二栅极端连接晶体管T2的第二端且连接晶体管T3的第二栅极端。
第一开关单元30可包含晶体管T1。晶体管T1包含第一端、第二端、栅极端。晶体管T1的第一端接收数据信号DATA。晶体管T1的第二端连接晶体管T2的第一端。晶体管T1的栅极端接收控制信号S[N]，并根据控制信号S[N]导通晶体管T1。在图2的实施例，晶体管T2接收的控制信号与晶体管T1接收的控制信号相同。
第二开关单元40可包含晶体管T4。晶体管T4包含第一端、第二端、栅极端。晶体管T4的第一端连接晶体管T2的第二端。晶体管T4的第二端连接初始电压VINT。晶体管T4的栅极端接收控制信号S[N-1]，并根据控制信号S[N-1]导通晶体管T4，以重置晶体管T3的第二栅极端。
第三开关单元50可包含晶体管T5。晶体管T5包含第一端、第二端、栅极端。晶体管T5的第一端连接晶体管T3的第二端。晶体管T5的第二端连接初始电压VINT。在图2的实施例，晶体管T4和晶体管T5所连接的初始电压为相同电压源。晶体管T4的第二端和晶体管T5的第二端皆直接连接初始电压VINT。晶体管T5的栅极端接收控制信号S[N-1]。
发光组件60的阳极端电性连接晶体管T5的第一端，且连接晶体管T3的第二端。发光组件60的阴极端接收供应电压OVSS。晶体管T5根据控制信号S[N-1]被导通以重置发光组件60的阳极端。
图3为像素驱动电路的信号示意图。如图3所示，像素驱动电路的操作依期间不同可分为三种操作状态，依序为第一操作状态(即重置阶段)、第二操作状态(即侦测阶段)、第三操作状态(即发光阶段)。操作状态的改变是分别于期间D1、期间D2、期间D3通过调整各控制信号的位准而达成。
图4为像素驱动电路操作方法的流程图。如图4所示，参考图3的实施例，在步骤S10，于第一操作状态，经由晶体管T4重置晶体管T3的第二栅极端，并经由晶体管T5重置发光组件60的阳极端。在步骤S20，于第二操作状态，经由晶体管T2及晶体管T1提供数据信号DATA至晶体管T2的第二栅极端。在步骤S30，于第三操作状态，经由晶体管T3提供驱动电流至发光组件60。
图5A至图5C为对应图2所绘示像素驱动电路于不同操作方式的示意图。请参考图3和图5A，在期间D1，控制信号S[N-1]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号S[N]维持为高电压位准(VGH)，控制信号EM[N]自低电压位准(VGL_EM)改变为高电压位准(VGH)。如图5A所示，此时晶体管T1、晶体管T2、晶体管T3为关断状态，而晶体管T4和晶体管T5为导通状态。
进一步而言，在前述第一操作状态(即重置阶段)的流程中，包含提供控制信号S[N-1]以导通晶体管T4，晶体管T3的第二栅极端接收初始电压VINT。另外，提供控制信号S[N-1]以导通晶体管T5，发光组件60的阳极端接收初始电压VINT。从另一角度观之(参考图2)，经由第二开关单元40重置驱动单元10的第二控制端，经由第三开关单元50以重置发光组件60的阳极端。重置后A点的电位等于VINT，重置后B点的电位等于VINT。
需补充的是，在图2、图5A至图5C所示的实施例，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5为同类型晶体管。请参考图3和图5A，于第一操作状态，控制信号EM[N]与控制信号S[N-1]的波形反相。藉此完成前述第一操作状态。
请参考图3和图5B，在期间D2，控制信号S[N-1]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号S[N]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号EM[N]维持为高电压位准(VGH)。于第二操作状态，控制信号EM[N]与控制信号S[N]的波形反相。藉此完成前述第二操作状态。如图5B所示，此时晶体管T1、晶体管T2为导通状态，而晶体管T3、晶体管T4和晶体管T5为关断状态。
进一步而言，在前述第二操作状态(即侦测阶段)的流程中，包含提供控制信号S[N]以偏压晶体管T2。另一方面，提供控制信号S[N]以导通晶体管T1，藉此晶体管T3的第二栅极端接收数据信号DATA。从另一角度观之(参考图2)，补偿单元20与第一开关单元30导通且驱动单元10不导通，藉以提供数据信号DATA至补偿单元20的第二控制端。在此阶段，A点电位等于DATA-|Vth_T2|，B点电位等于VINT，其中Vth_T2为晶体管T2的临界电压。
请参考图3和图5C，在期间D3，控制信号S[N-1]维持为高电压位准(VGH)，控制信号S[N]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号EM[N]自高电压位准(VGH)改变为低电压位准(VGL_EM)。如图5C所示，此时晶体管T1、晶体管T2、晶体管T4、晶体管T5为关断状态，而晶体管T3为导通状态。从另一角度观之(参考图2)，在期间D3，第一开关单元30不导通且驱动单元10导通，藉以提供驱动电流至发光组件60。在此阶段，A点电位等于DATA-|Vth_T2|，驱动电流符合：I＝(1/2)k(OVDD-DATA)2。应理解，驱动电流一般与供应电压以及驱动晶体管的临界电压值有关，而藉由采用具有相同临界电压值的晶体管T2及晶体管T3，在驱动电流中消除了晶体管临界电压值的影响，藉此可提供稳定的驱动电流，提高显示质量。
以形成低温多晶硅薄膜晶体管的显示设备为例，当两晶体管位置很靠近，雷射照射时所受雷射能量较接近，藉此使得晶体管的临界电压可高度一致。另外需补充的是，控制信号EM[N]于第三操作状态(即发光阶段)的电压位准(VGL_EM)须与控制信号S[N]于第二操作状态(即侦测阶段)的电压位准(VGL)相同，而此电压位准的设定需使晶体管T2与晶体管T3被操作于饱和区。此外，由于晶体管T2的第一栅极端于第二操作状态时(即侦测阶段)的偏压情况及晶体管T3的第一栅极端于第三操作状态时(即发光阶段)的偏压情况一致，使得晶体管T2的临界电压值与晶体管T3的临界电压值会更为一致，因此能提供更好的临界电压补偿效果。
图6至图9为像素驱动电路的不同实施例示意图。如图6所示，像素驱动电路1B包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图6绘示的像素驱动电路1B的组件间连接关系与像素驱动电路1A的组件间连接关系大致相同。与前述实施例的差异在于，晶体管T2的第一栅极端连接晶体管T4的第二端。在图6的实施例，晶体管T4的第二端和晶体管T5的第二端皆直接连接初始电压VINT。晶体管T2接收的控制信号与晶体管T1接收的控制信号不同。晶体管T2接收的控制信号为初始电压VINT，而晶体管T1的栅极端则是接收控制信号S[N]。
需补充的是，在图6的实施例，控制信号EM[N]于第三操作状态(即发光阶段)的电压位准(VGL_EM)需与初始电压VINT的电压位准相同，藉此完成前述操作流程。即，EM[N]信号在第三操作状态的电压位准，必须与T2第一栅极端于第二操作状态的电压位准相同，但两控制信号的高电压位准皆为VGH。
在其他实施例，可采用像素驱动电路具有与像素驱动电路1A的组件间相同的连接关系，并且晶体管T2接收的控制信号为参考电压。控制信号EM[N]于第三操作状态(即发光阶段)的电压位准(VGL_EM)须与参考电压的电压位准相同，藉此完成前述操作流程。
如图7所示，像素驱动电路1C包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图7绘示的像素驱动电路1C的组件间连接关系与像素驱动电路1A的组件间连接关系大致相同。与像素驱动电路1A的差异在于，晶体管T5的第二端连接晶体管T4的第一端。换言之，晶体管T5经由晶体管T4接收初始电压VINT。操作流程的差异在于，在图7的实施例，由于经过两个晶体管导通电阻，于第一操作状态(即重置阶段)，重置后B点的电位较初始电压VINT高一些，应理解，前述情形下仍须维持发光组件60于第一操作状态不导通，即满足：VB–OVSS<VTH_OLED，其中VTH_OLED为发光组件60的临界电压。
如图8所示，像素驱动电路1D包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图8绘示的像素驱动电路1D的组件间连接关系与像素驱动电路1A的组件间连接关系大致相同。与像素驱动电路1A的差异在于，晶体管T4的第二端连接晶体管T5的第一端。换言之，晶体管T4经由晶体管T5接收初始电压VINT。操作流程的差异在于，于第一操作状态(即重置阶段)，重置后A点的电位较初始电压VINT高一些。此外，如前所述，晶体管T2接收的控制信号可为参考电压VREF、初始电压VINT，或是与晶体管T1接收的控制信号相同。进一步而言，当像素驱动电路的各晶体管为同类型(例如像素驱动电路1A～1D)，晶体管T2接收的控制信号可与晶体管T1接收的控制信号S[N]相同或不同。
如图9所示，像素驱动电路1E包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图9绘示的像素驱动电路1E的组件间连接关系与像素驱动电路1A的组件间连接关系相同。与前述实施例的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5之中具有不同类型晶体管。整体而言，晶体管T3与晶体管T2为同类型晶体管，晶体管T1、晶体管T4及晶体管T5为同类型晶体管且与晶体管T3(和晶体管T2)具有不同类型。在图9所示的实施例，晶体管T3与晶体管T2为P型晶体管，而晶体管T1、晶体管T4、晶体管T5为N型晶体管。
此外，在图9的实施例，晶体管T4和晶体管T5所连接的初始电压为相同电压源。晶体管T2接收的控制信号与晶体管T1接收的控制信号不同。晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT，而晶体管T1的栅极端则是接收控制信号S[N]，藉此完成前述第一操作状态。
图10为像素驱动电路的另一信号示意图。根据前述差异，控制信号的操作波形相应调整。如图10所示，在期间D1，控制信号S[N-1]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号S[N]维持为低电压位准(VGL)，控制信号EM[N]自低电压位准(VGL_EM)改变为高电压位准(VGH)。整体而言，于第一操作状态，控制信号EM[N]与控制信号S[N]的波形反相，而控制信号EM[N]与控制信号S[N-1]的波形同相。藉此完成前述第一操作状态。
如图10所示，在期间D2，控制信号S[N-1]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号S[N]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号EM[N]维持为高电压位准(VGH)。整体而言，于第二操作状态，控制信号EM[N]与控制信号S[N-1]的波形反相，而控制信号EM[N]与控制信号S[N]的波形同相。藉此完成前述第二操作状态。
如图10所示，在期间D3，控制信号S[N-1]维持为低电压位准(VGL)，控制信号S[N]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号EM[N]自高电压位准(VGH)改变为低电压位准(VGL_EM)。藉此完成前述操作流程。
另外，如前所述，晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT。控制信号EM[N]于第三操作状态(即发光阶段)的电压位准(VGL_EM)须与初始电压(或参考电压)的电压位准相同，而初始电压的电压位准(或参考电压的电压位准)需使晶体管T2与晶体管T3被操作于饱和区。此外，由于晶体管T2的第一栅极端于第二操作状态时(即侦测阶段)的偏压情况及晶体管T3的第一栅极端于第三操作状态时(即发光阶段)的偏压情况一致，使得晶体管T2的临界电压值与晶体管T3的临界电压值会更为一致，因此能提供更好的临界电压补偿效果。
图11至图13为像素驱动电路的不同实施例示意图。如图11所示，像素驱动电路1F包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图11绘示的像素驱动电路1F的组件间连接关系与像素驱动电路1C的组件间连接关系相同。与像素驱动电路1C的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5之中具有不同类型晶体管。在图11所示的实施例，晶体管T3与晶体管T2为P型晶体管，而晶体管T1、晶体管T4、晶体管T5为N型晶体管。另外，在图11的实施例，由于经过两个晶体管导通电阻，于第一操作状态(即重置阶段)，重置后B点的电位较初始电压VINT高一些，应理解，前述情形下仍须维持发光组件60于第一操作状态不导通，即满足：VB–OVSS<VTH_OLED，其中VTH_OLED为发光组件的临界电压。另外，晶体管T2接收的控制信号与晶体管T1接收的控制信号不同。晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT，而晶体管T1的栅极端则是接收控制信号S[N]。
如图12所示，像素驱动电路1G包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图12绘示的像素驱动电路1G的组件间连接关系与像素驱动电路1D的组件间连接关系相同。与像素驱动电路1D的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5之中具有不同类型晶体管。在图12所示的实施例，晶体管T3与晶体管T2为P型晶体管，而晶体管T1、晶体管T4、晶体管T5为N型晶体管。另外，在图12的实施例，于第一操作状态(即重置阶段)，重置后A点的电位较初始电压VINT高一些。此外，如前所述，晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT。
如图13所示，像素驱动电路1H包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图13绘示的像素驱动电路1H的组件间连接关系与像素驱动电路1A的组件间连接关系大致相同。与前述实施例的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5之中具有不同类型晶体管。整体而言，晶体管T3与晶体管T2为同类型晶体管，晶体管T1、晶体管T4及晶体管T5为同类型晶体管且与晶体管T3(和晶体管T2)具有不同类型。在图13所示的实施例，晶体管T3与晶体管T2为N型晶体管，而晶体管T1、晶体管T4、晶体管T5为P型晶体管。在图13的实施例，电容CST的一端连接于晶体管T3的第二栅极端，电容CST的另一端连接于晶体管T3的第二端。
此外，在图13的实施例，晶体管T5的控制端连接于控制信号S[N]。另外，晶体管T4和晶体管T5所连接的初始电压为不同电压源。晶体管T4的第二端连接初始电压VINT1。晶体管T5的第二端连接初始电压VINT2。初始电压VINT1的电压位准大于初始电压VINT2的电压位准。另外，晶体管T2接收的控制信号与晶体管T1接收的控制信号不同。晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT1，而晶体管T1的栅极端则是接收控制信号S[N]。
图14为像素驱动电路的另一信号示意图。图15A至图15C为对应图13所绘示像素驱动电路1H于不同操作方式的示意图。根据前述差异，控制信号的操作波形相应调整。请参考图14和图15A，在期间D1，控制信号S[N-1]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号S[N]维持为高电压位准(VGH)，控制信号EM[N]自高电压位准(VGH_EM)改变为低电压位准(VGL)。整体而言，于第一操作状态，控制信号EM[N]与控制信号S[N]的波形反相，而控制信号EM[N]与控制信号S[N-1]的波形同相。藉此完成前述第一操作状态。
如图15A所示，此时晶体管T1、晶体管T3和晶体管T5为关断状态，而晶体管T2和晶体管T4为导通状态。进一步而言，在第一操作状态(即重置阶段)的流程中，包含提供控制信号S[N-1]以导通晶体管T4，晶体管T3的第二栅极端接收初始电压VINT1。从另一角度观之(参考图13)，经由第二开关单元40重置驱动单元10的第二控制端。重置后A点的电位等于VINT1。
请参考图14和图15B，在期间D2，控制信号S[N-1]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号S[N]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号EM[N]维持为低电压位准(VGL)。整体而言，于第二操作状态，控制信号EM[N]与控制信号S[N-1]的波形反相，而控制信号EM[N]与控制信号S[N]的波形同相。藉此完成前述第二操作状态。
如图15B所示，此时晶体管T1、晶体管T2和晶体管T5为导通状态，而晶体管T3和晶体管T4为关断状态。进一步而言，在第二操作状态(即侦测阶段)的流程中，包含提供控制信号(例如参考电压VREF)以偏压晶体管T2。另一方面，提供控制信号S[N]以导通晶体管T1和晶体管T5，藉此晶体管T3的第二栅极端接收数据信号DATA，发光组件60的阳极端接收初始电压VINT2。从另一角度观之(参考图13)，补偿单元20与第一开关单元30导通且驱动单元10不导通，藉以提供数据信号DATA至补偿单元20的第二控制端，并经由第三开关单元50以重置发光组件60的阳极端。在此阶段，A点电位等于DATA+Vth_T2，B点电位等于VINT2。
请参考图14和图15C，在期间D3，控制信号S[N-1]维持为高电压位准(VGH)，控制信号S[N]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号EM[N]自低电压位准(VGL)改变为高电压位准(VGH_EM)。藉此完成前述操作流程。
如图15C所示，此时晶体管T1、晶体管T4、晶体管T5为关断状态，而晶体管T2、晶体管T3为导通状态。从另一角度观之(参考图13)，在期间D3，第一开关单元30不导通且驱动单元10导通，藉以提供驱动电流至发光组件60。在此阶段，A点电位等于DATA+Vth_T2，驱动电流符合：I＝(1/2)k(DATA-VINT2)2。应理解，驱动电流一般与供应电压以及驱动晶体管的临界电压值有关，而藉由采用具有相同临界电压值的晶体管T2及晶体管T3，在驱动电流中消除了晶体管临界电压值的影响，藉此可提供稳定的驱动电流，提高显示质量。
另外，如前所述，晶体管T2接收的控制信号可为参考电压VREF或是初始电压VINT1。控制信号EM[N]于第三操作状态的电压位准(VGH_EM)与参考电压VREF的电压位准(或是初始电压VINT1)的电压位准相同，而参考电压的电压位准(或初始电压的电压位准)的设定需使晶体管T2与晶体管T3被操作于饱和区。。此外，由于晶体管T2的第一栅极端于第二操作状态时(即侦测阶段)的偏压情况及晶体管T3的第一栅极端于第三操作状态时(即发光阶段)的偏压情况一致，使得晶体管T2的临界电压值与晶体管T3的临界电压值会更为一致，因此能提供更好的临界电压补偿效果。
图16为像素驱动电路1I的另一实施例示意图。如图16所示，像素驱动电路1I包含晶体管T1、晶体管T2、晶体管T3、晶体管T4、晶体管T5、电容CST、发光组件60。图16绘示的像素驱动电路1I的组件间连接关系与像素驱动电路1H的组件间连接关系相同。与前述实施例的差异在于，晶体管T1、晶体管T2、晶体管T3、晶体管T4及晶体管T5为同类型晶体管。在图16的实施例，各晶体管皆为N型晶体管。
此外，在图16的实施例，晶体管T4和晶体管T5所连接的初始电压为不同电压源。晶体管T4的第二端连接初始电压VINT1。晶体管T5的第二端连接初始电压VINT2。初始电压VINT1的电压位准大于初始电压VINT2的电压位准。对于晶体管T2接收的控制信号，类似图2所示像素驱动电路的情形，亦即，当像素驱动电路的各晶体管为同类型，晶体管T2接收的控制信号可与晶体管T1接收的控制信号S[N]相同或不同。换言之，晶体管T2接收的控制信号可为参考电压VREF、初始电压VINT1，或是与晶体管T1接收的控制信号相同。
图17为像素驱动电路的另一信号示意图。如图17所示，根据前述差异，控制信号的操作波形相应调整。如图17所示，在期间D1，控制信号S[N-1]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号S[N]维持为低电压位准(VGL)，控制信号EM[N]自高电压位准(VGH_EM)改变为低电压位准(VGL)。整体而言，于第一操作状态，控制信号EM与控制信号S[N-1]的波形反相。藉此完成前述第一操作状态。
如图17所示，在期间D2，控制信号S[N-1]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号S[N]自低电压位准(VGL)改变为高电压位准(VGH)，控制信号EM[N]维持为低电压位准(VGL)。整体而言，于第二操作状态，控制信号EM[N]与控制信号S[N]的波形反相。藉此完成前述第二操作状态。
如图17所示，在期间D3，控制信号S[N-1]维持为低电压位准(VGL)，控制信号S[N]自高电压位准(VGH)改变为低电压位准(VGL)，控制信号EM[N]自低电压位准(VGL)改变为高电压位准(VGH_EM)。藉此完成前述操作流程。
另外，如前所述，晶体管T2接收的控制信号可为参考电压VREF、初始电压VINT1或是与晶体管T1接收的控制信号S[N]相同。当晶体管T2接收控制信号S[N]，控制信号EM于第三操作状态(即发光阶段)的电压位准(VGH_EM)须与控制信号S[N]于第二操作状态的电压位准(VGH)相同。当晶体管T2接收初始电压VINT1(或参考电压VREF)，控制信号EM[N]于第三操作状态的电压位准(VGH_EM)需与初始电压VINT1(或参考电压VREF)的电压位准相同。而控制信号S[N]的高电压位准、参考电压VREF的电压位准(或初始电压VINT1的电压位准)须使晶体管T2与晶体管T3被操作于饱和区。。此外，由于晶体管T2的第一栅极端于第二操作状态时及晶体管T3的第一栅极端于第三操作状态时的偏压情况一致，使得晶体管T2的临界电压值与晶体管T3的临界电压值会更为一致，因此能提供更好的临界电压补偿效果。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (20)

1.一种像素驱动电路，其特征在于，包含：
一驱动单元，包含一第一端、一第二端、一第一控制端、一第二控制端，该第一端接收一第一供应电压，该第一控制端接收一第一控制信号，并根据该第一控制信号导通及偏压该驱动单元；
一电容，该电容一端连接于该驱动单元的该第二控制端，另一端连接于该驱动单元的该第一端或该驱动单元的该第二端，
一补偿单元，包含一第一端、一第二端、一第一控制端、一第二控制端，该补偿单元的第一控制端接收一第二控制信号，并根据该第二控制信号偏压该补偿单元，该补偿单元的第二控制端连接该补偿单元的该第二端且连接该驱动单元的该第二控制端；
一第一开关单元，包含一第一端、一第二端、一控制端，该第一开关单元的该第一端接收一数据信号，该第一开关单元的该第二端连接该补偿单元的该第一端，该控制端接收一第三控制信号，并根据该第三控制信号导通该第一开关单元；
一第二开关单元，包含一第一端、一第二端、一控制端，该第二开关单元的该第一端连接该补偿单元的该第二端，该第二开关单元的该第二端连接一第一初始电压，该控制端接收一第四控制信号，并根据该第四控制信号导通该第二开关单元；
一第三开关单元，包含一第一端、一第二端、一控制端，该第三开关单元的该第一端连接该驱动单元的该第二端，该第三开关单元的该第二端连接一第二初始电压，该控制端接收该第三控制信号或该第四控制信号，该第三开关单元根据该第三控制信号或该第四控制信号被导通；以及
一发光组件，包含一阳极端及一阴极端，该阳极端连接该驱动单元的该第二端，该阴极端接收一第二供应电压，
其中，于一侦测阶段，该补偿单元与该第一开关单元导通且该驱动单元不导通，藉以提供该数据信号至该补偿单元的该第二控制端；于该侦测阶段之后的一发光阶段，该第一开关单元不导通且该驱动单元导通，藉以提供一驱动电流至该发光组件。
2.如权利要求1所述的像素驱动电路，其特征在于，当该第三开关单元的该控制端接收该第四控制信号，于该侦测阶段之前的一重置阶段，经由该第二开关单元重置该驱动单元的该第二控制端，经由该第三开关单元以重置该发光组件的该阳极端；当该第三开关单元的该控制端接收该第三控制信号，于该侦测阶段之前的一重置阶段，经由该第二开关单元重置该驱动单元的该第二控制端，且于该侦测阶段经由该第三开关单元以重置该发光组件的该阳极端。
3.如权利要求2所述的像素驱动电路，其特征在于，该驱动单元与该补偿单元为P型晶体管，该第一初始电压的电压位准与该第二初始电压的电压位准相同。
4.如权利要求2所述的像素驱动电路，其特征在于，该驱动单元与该补偿单元为N型晶体管，该第一初始电压的电压位准与该第二初始电压的电压位准不相同，且该第一初始电压的电压位准大于该第二初始电压的电压位准。
5.如权利要求1所述的像素驱动电路，其特征在于，该第一控制信号于该发光阶段的电压位准与该第二控制信号于该侦测阶段的电压位准相同。
6.如权利要求1所述的像素驱动电路，其特征在于，该第二控制信号与该第三控制信号不同，且该第一控制信号于该发光阶段的电压位准与该第二控制信号的电压位准相同。
7.一种像素驱动电路，其特征在于，包含：
一第一晶体管，包含：
一第一端，接收一第一供应电压；
一第二端；
一第一栅极端，接收一第一控制信号，并根据该第一控制信号偏压该第一晶体管；
一第二栅极端；
一电容，该电容一端连接于该第一晶体管的该第二栅极端，另一端连接于该第一晶体管的该第一端或该第一晶体管的该第二端；
一第二晶体管，包含：
一第一端；
一第二端；
一第一栅极端，接收一第二控制信号，并根据该第二控制信号偏压该第二晶体管；
一第二栅极端，连接该第二晶体管的该第二端且连接该第一晶体管的该第二栅极端；
一第三晶体管，包含：
一第一端，接收一数据信号；
一第二端，连接该第二晶体管的该第一端；
一栅极端，接收一第三控制信号，并根据该第三控制信号导通该第三晶体管；
一第四晶体管，包含：
一第一端，连接该第二晶体管的该第二端；
一第二端，连接一第一初始电压；
一栅极端，接收一第四控制信号，并根据该第四控制信号导通该第四晶体管以重置该第一晶体管的该第二栅极端；
一第五晶体管，包含：
一第一端，连接该第一晶体管的该第二端；
一第二端，连接一第二初始电压；
一栅极端，接收该第三控制信号或该第四控制信号；以及
一发光组件，包含：
一阳极端，电性连接该第五晶体管的该第一端，该第五晶体管根据该第三控制信号或该第四控制信号被导通以重置该发光组件的该阳极端；
一阴极端，接收一第二供应电压。
8.如权利要求7所述的像素驱动电路，其特征在于，该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管及该第五晶体管为同类型晶体管；于一第一操作状态，该第一控制信号与该第四控制信号的波形反相；于该第一操作状态之后的一第二操作状态，该第一控制信号与该第三控制信号的波形反相。
9.如权利要求8所述的像素驱动电路，其特征在于，该第一控制信号于该第二操作状态之后的一第三操作状态的电压位准与该第二控制信号于该第二操作状态的电压位准相同。
10.如权利要求7所述的像素驱动电路，其特征在于，该第一晶体管与该第二晶体管为同类型晶体管，该第三晶体管、该第四晶体管及该第五晶体管为同类型晶体管且与该第一晶体管具有不同类型；于一第一操作状态，该第一控制信号与该第四控制信号的波形同相；于该第一操作状态之后的一第二操作状态，该第一控制信号与该第三控制信号的波形同相。
11.如权利要求10所述的像素驱动电路，其特征在于，该第二控制信号为一参考电压，该第一控制信号于该第二操作状态之后的一第三操作状态的电压位准与该参考电压的电压位准相同。
12.如权利要求10所述的像素驱动电路，其特征在于，该第二晶体管的该第一栅极端连接该第四晶体管的该第二端，该第二控制信号为该第一初始电压，该第一控制信号于该第二操作状态之后的一第三操作状态的电压位准与该第一初始电压的电压位准相同。
13.如权利要求7所述的像素驱动电路，其特征在于，该第一晶体管与该第二晶体管为P型晶体管，该电容连接于该第一晶体管的该第二栅极端与该第一晶体管的该第一端之间，该第一初始电压的电压位准与该第二初始电压的电压位准相同。
14.如权利要求7所述的像素驱动电路，其特征在于，该第一晶体管与该第二晶体管为N型晶体管，该电容连接于该第一晶体管的该第二栅极端与该第一晶体管的该第二端之间，该第一初始电压与该第二初始电压不相同，且该第一初始电压的电压位准大于该第二初始电压的电压位准。
15.一种操作方法，其特征在于，用于权利要求7至14任一项所述的像素驱动电路，该操作方法包含以下步骤：
(A)于一第一操作状态，经由该第四晶体管重置该第一晶体管的该第二栅极端；
(B)于一第二操作状态，经由该第二晶体管及该第三晶体管提供该数据信号至该第二晶体管的该第二栅极端；以及
(C)于一第三操作状态，经由该第一晶体管提供一驱动电流至该发光组件。
16.如权利要求15所述的操作方法，其特征在于，更包含：
于该第一操作状态，提供该第四控制信号以导通该第四晶体管，该第一晶体管的该第二栅极端接收该第一初始电压；以及
于该第一操作状态，提供该第四控制信号以导通该第五晶体管，该发光组件的该阳极端接收该第二初始电压，
其中当该第一晶体管与该第二晶体管为P型晶体管，该第一初始电压的电压位准与该第二初始电压的电压位准相同；当该第一晶体管与该第二晶体管为N型晶体管，该第一初始电压的电压位准大于该第二初始电压的电压位准。
17.如权利要求15所述的操作方法，其特征在于，更包含：
于该第一操作状态，提供该第四控制信号以导通该第四晶体管，该第一晶体管的该第二栅极端接收该第一初始电压；以及
于该第二操作状态，提供该第三控制信号以导通该第五晶体管，该发光组件的该阳极端接收该第二初始电压，
其中当该第一晶体管与该第二晶体管为P型晶体管，该第一初始电压的电压位准与该第二初始电压的电压位准相同；当该第一晶体管与该第二晶体管为N型晶体管，该第一初始电压的电压位准大于该第二初始电压的电压位准。
18.如权利要求15所述的操作方法，其特征在于，步骤(B)更包含：
提供该第二控制信号以导通该第二晶体管；以及
提供该第三控制信号以导通该第三晶体管，该第一晶体管的该第二栅极端接收该数据信号，
其中，该第二控制信号与该第三控制信号相同，该第一控制信号于该第三操作状态的电压位准与该第二控制信号于该第二操作状态的电压位准相同。
19.如权利要求15所述的操作方法，其特征在于，步骤(B)更包含：
提供该第二控制信号以偏压该第二晶体管；以及
提供该第三控制信号以导通该第三晶体管，该第一晶体管的该第二栅极端接收该数据信号，
其中，该第二控制信号为与该第三控制信号不同的一参考电压，该第一控制信号于该第三操作状态的电压位准与该参考电压的电压位准相同。
20.如权利要求15所述的操作方法，其特征在于，步骤(B)更包含：
提供该第二控制信号以偏压该第二晶体管；以及
提供该第三控制信号以导通该第三晶体管，该第一晶体管的该第二栅极端接收该数据信号，
其中，该第二控制信号为与该第三控制信号不同的该第一初始电压，该第一控制信号于该第三操作状态的电压位准与该第一初始电压的电压位准相同。
CN201910160631.2A 2019-01-15 2019-03-04 像素驱动电路及其操作方法 Pending CN109637440A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108101541 2019-01-15
TW108101541A TWI685832B (zh) 2019-01-15 2019-01-15 像素驅動電路及其操作方法

Publications (1)

Publication Number Publication Date
CN109637440A true CN109637440A (zh) 2019-04-16

Family

ID=66066191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910160631.2A Pending CN109637440A (zh) 2019-01-15 2019-03-04 像素驱动电路及其操作方法

Country Status (3)

Country Link
US (1) US10878744B2 (zh)
CN (1) CN109637440A (zh)
TW (1) TWI685832B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053296A (zh) * 2020-07-31 2021-06-29 友达光电股份有限公司 像素驱动装置及像素驱动方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210035936A (ko) * 2019-09-24 2021-04-02 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
TWI754478B (zh) * 2020-06-10 2022-02-01 友達光電股份有限公司 畫素電路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203118413U (zh) * 2013-02-22 2013-08-07 合肥京东方光电科技有限公司 一种像素单元驱动电路、像素单元及显示装置
KR20140080729A (ko) * 2012-12-14 2014-07-01 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
CN105280141A (zh) * 2015-11-11 2016-01-27 北京大学 一种oled显示像素电路及驱动方法
CN105632419A (zh) * 2016-03-15 2016-06-01 深圳市华星光电技术有限公司 液晶显示装置及其有机发光二极管的补偿电路
CN106504699A (zh) * 2016-10-14 2017-03-15 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
WO2017221584A1 (ja) * 2016-06-20 2017-12-28 ソニー株式会社 表示装置及び電子機器
US20180144685A1 (en) * 2016-11-23 2018-05-24 Lg Display Co., Ltd. Display device and method of compensating for deterioration of the same
CN108133686A (zh) * 2018-01-05 2018-06-08 上海和辉光电有限公司 一种像素电路、驱动方法、像素结构及显示面板
TW201837891A (zh) * 2017-02-28 2018-10-16 比利時商愛美科公司 主動矩陣顯示器以及主動矩陣顯示器中的閾值電壓補償方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2180508A3 (en) * 2001-02-16 2012-04-25 Ignis Innovation Inc. Pixel driver circuit for organic light emitting device
KR101498094B1 (ko) * 2008-09-29 2015-03-05 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101859474B1 (ko) * 2011-09-05 2018-05-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치의 화소 회로
CN103117042B (zh) * 2013-02-22 2015-03-18 合肥京东方光电科技有限公司 一种像素单元驱动电路、驱动方法、像素单元及显示装置
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102278601B1 (ko) 2014-03-07 2021-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102221761B1 (ko) * 2014-10-14 2021-03-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치
KR102302275B1 (ko) 2015-02-28 2021-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108597441B (zh) * 2017-03-14 2020-06-09 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
CN107134261B (zh) * 2017-06-28 2019-07-12 武汉华星光电半导体显示技术有限公司 像素电路及其控制方法、显示面板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140080729A (ko) * 2012-12-14 2014-07-01 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
CN203118413U (zh) * 2013-02-22 2013-08-07 合肥京东方光电科技有限公司 一种像素单元驱动电路、像素单元及显示装置
CN105280141A (zh) * 2015-11-11 2016-01-27 北京大学 一种oled显示像素电路及驱动方法
CN105632419A (zh) * 2016-03-15 2016-06-01 深圳市华星光电技术有限公司 液晶显示装置及其有机发光二极管的补偿电路
WO2017221584A1 (ja) * 2016-06-20 2017-12-28 ソニー株式会社 表示装置及び電子機器
CN106504699A (zh) * 2016-10-14 2017-03-15 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
US20180144685A1 (en) * 2016-11-23 2018-05-24 Lg Display Co., Ltd. Display device and method of compensating for deterioration of the same
TW201837891A (zh) * 2017-02-28 2018-10-16 比利時商愛美科公司 主動矩陣顯示器以及主動矩陣顯示器中的閾值電壓補償方法
CN108133686A (zh) * 2018-01-05 2018-06-08 上海和辉光电有限公司 一种像素电路、驱动方法、像素结构及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053296A (zh) * 2020-07-31 2021-06-29 友达光电股份有限公司 像素驱动装置及像素驱动方法
CN113053296B (zh) * 2020-07-31 2022-09-27 友达光电股份有限公司 像素驱动装置及像素驱动方法

Also Published As

Publication number Publication date
TWI685832B (zh) 2020-02-21
US10878744B2 (en) 2020-12-29
US20200226974A1 (en) 2020-07-16
TW202029170A (zh) 2020-08-01

Similar Documents

Publication Publication Date Title
US11823621B2 (en) Electronic devices with low refresh rate display pixels
US10204974B2 (en) Pixel circuit, display substrate, display device, and method for driving display substrate
US20200286425A1 (en) Pixel driving circuit, display panel and driving method
CN109637440A (zh) 像素驱动电路及其操作方法
US9058762B2 (en) Apparatus and method for driving LED display
US9892684B2 (en) Pixel compensation circuit and method
US11562693B2 (en) Display devices, pixel driving circuits and methods of driving the same
US10891900B2 (en) Emission driver and organic light emitting display device having the same
TWI697884B (zh) 畫素電路
US20240078972A1 (en) Display panel, method for driving display panel, driving circuit and display device
CN102087830B (zh) 显示器件、驱动显示器件的方法和电子装置
CN109801592A (zh) 像素电路及其驱动方法、显示基板
CN111341260B (zh) 像素电路与相关的显示装置
CN114863870B (zh) 驱动控制电路和显示装置
US20110096061A1 (en) Driving method and pixel driving circuit for led display panel
CN116386491A (zh) 显示装置
US20220335888A1 (en) Display device
TWI723903B (zh) 畫素驅動電路
CN115862533A (zh) 一种发光驱动电路、像素电路、显示面板及终端设备
US20240203324A1 (en) Display device
TWI841322B (zh) 畫素電路及其驅動方法
CN114120916B (zh) 驱动电路
US12118943B2 (en) Driving circuit, display panel and display device
CN118262657A (zh) 显示面板的像素电路
CN116959369A (zh) 像素电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190416