KR102221761B1 - 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치 - Google Patents

화소, 이를 포함하는 표시 장치용 기판 및 표시 장치 Download PDF

Info

Publication number
KR102221761B1
KR102221761B1 KR1020140138080A KR20140138080A KR102221761B1 KR 102221761 B1 KR102221761 B1 KR 102221761B1 KR 1020140138080 A KR1020140138080 A KR 1020140138080A KR 20140138080 A KR20140138080 A KR 20140138080A KR 102221761 B1 KR102221761 B1 KR 102221761B1
Authority
KR
South Korea
Prior art keywords
terminal
driving transistor
voltage
transistor
gate
Prior art date
Application number
KR1020140138080A
Other languages
English (en)
Other versions
KR20160044078A (ko
Inventor
임재근
채종철
고준철
전무경
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140138080A priority Critical patent/KR102221761B1/ko
Priority to US14/663,143 priority patent/US9478169B2/en
Publication of KR20160044078A publication Critical patent/KR20160044078A/ko
Application granted granted Critical
Publication of KR102221761B1 publication Critical patent/KR102221761B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes

Abstract

화소는 발광부, 구동 트랜지스터, 데이터 전압 유지부 및 데이터 전압 공급부를 포함한다. 발광부는 구동 전류에 기초하여 발광한다. 구동 트랜지스터는 액티브층, 액티브층의 일 단에 연결된 제1 단자, 액티브층의 타 단에 연결된 제2 단자, 데이터 전압에 기초하여 액티브층에 채널을 형성함으로써 구동 전류를 조절하는 제1 게이트 단자 및 바이어스 전압을 공급받는 제2 게이트 단자를 포함한다. 데이터 전압 유지부는 구동 트랜지스터의 제1 게이트 단자의 전압을 발광부가 발광하는 동안 유지한다. 데이터 전압 공급부는 활성화된 스캔 신호에 기초하여 구동 트랜지스터의 제1 게이트 단자에 데이터 전압을 공급한다.

Description

화소, 이를 포함하는 표시 장치용 기판 및 표시 장치{PIXEL, SUBSTRATE FOR DISPLAY DEVICE AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 전자 기기에 관한 것으로, 보다 상세하게는 화소, 표시 장치용 기판 및 표시 장치에 관한 것이다.
자발광 표시 장치는 스스로 빛을 내는 광원을 이용하여 화상을 표시하기 때문에, 액정 표시 장치와는 달리 별도의 백라이트 유닛을 필요로 하지 않아 상대적으로 두께와 무게가 작다는 장점이 있다.
나아가, 자발광 표시 장치 중에서 유기 발광 표시는 전력 소모가 다른 표시 장치보다 낮다는 장점이 있다. 유기 발광 표시 장치의 화소들 각각은 유기 발광 다이오드 및 유기 발광 다이오드에 흐르는 전류(이하, 구동 전류)를 제어하는 회로를 포함한다. 이 때, 상기 회로는 구동 전류를 조절하기 위한 트랜지스터(즉, 구동 트랜지스터)를 포함할 수 있다.
그러나, 상기 구동 트랜지스터의 특성 산포 때문에, 구동 전류는 동일 조건에서도 달라질 수 있으므로, 구동 전류에 기초하여 발광하는 유기 발광 다이오드의 휘도 산포가 되어 유기 발광 표시 장치의 휘도 불균일을 야기(예를 들어, 얼룩 발생 등)시킬 수 있다.
구동 트랜지스터의 게이트 단자에 인가되는 전압(즉, 데이터 전압)이 스윙(swing)함에 따라 구동 전류도 스윙할 수 있다. 따라서, 구동 전류의 스윙폭이 감소될수록 구동 트랜지스터들에 의해 조절되는 구동 전류들이 균일해질 수 있다.
문턱 전압 부근에서 데이터 전압이 변화함에 따라 구동 전류의 변화가 클수록(즉, 기울기가 클수록) 구동 전류의 스윙폭이 감소될 수 있다. 그러나, 이러한 특성을 갖는 구동 트랜지스터를 제조함에 있어서, 구동 트랜지스터의 채널 길이가 증가되어 구동 트랜지스터의 집적 면적이 증가하는 문제점이 있다.
본 발명의 일 목적은 채널 길이가 짧으면서도 데이터 전압 전압의 변화에 따른 구동 전류의 스윙폭이 작은 구동 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 상기 구동 트랜지스터를 포함하여 고해상도의 영상을 표시하는 표시 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 구동 트랜지스터를 포함하여 화소 밀도가 높은 표시 장치용 기판을 제공하는 것이다.
다만, 본 발명의 목적은 상기 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 화소는 구동 전류에 기초하여 발광하는 발광부, 액티브층, 상기 액티브층의 일 단에 연결된 제1 단자, 상기 액티브층의 타 단에 연결된 제2 단자, 데이터 전압에 기초하여 상기 액티브층에 채널을 형성함으로써 상기 구동 전류를 조절하는 제1 게이트 단자 및 바이어스 전압을 공급받는 제2 게이트 단자를 포함하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 제1 게이트 단자의 전압을 상기 발광부가 발광하는 동안 유지하는 데이터 전압 유지부 및 활성화된 스캔 신호에 기초하여 상기 구동 트랜지스터의 상기 제1 게이트 단자에 상기 데이터 전압을 공급하는 데이터 전압 공급부를 포함한다.
일 실시예에 의하면, 상기 구동 트랜지스터의 상기 제2 게이트 단자는 상기 바이어스 전압에 기초하여 상기 데이터 전압의 스윙(swing)에 따른 상기 구동 전류의 스윙폭을 조절할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터의 상기 제2 게이트 단자는 상기 바이어스 전압에 기초하여 상기 채널이 형성되는 문턱 전압의 크기를 조절할 수 있다.
일 실시예에 의하면, 상기 화소는 제1 발광 신호에 기초하여 상기발광부의 발광을 조절하는 발광 조절부 및 상기 발광부에 포함된 유기 발광 다이오드의 제1 단자를 초기화하는 초기화 전압을 공급하는 초기화 전압 공급부를 더 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 전압 공급부는 상기 구동 트랜지스터의 문턱 전압만큼 보상된 상기 데이터 전압을 공급할 수 있다.
일 실시예에 의하면, 상기 데이터 전압 공급부는 상기 구동 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 전압 유지부는 제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제1 스토리지 커패시터 및 상기 바이어스 전압과 상기구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제2 스토리지 커패시터를 포함할 수 있고, 상기 발광부는 제1 단자 및 제2 전원 전압을 공급받는 제2 단자를 포함하는 유기 발광 다이오드를 포함할 수 있으며, 상기 초기화 전압 공급부는 상기 초기화 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 게이트 단자에 연결된 제2 단자 및 데이터 초기화 신호를 공급받는 게이트 단자를 포함하는 제1 초기화 트랜지스터 및 상기 초기화 전압을 공급받는 제1 단자, 상기 유기 발광 다이오드의 상기 제1 단자에 연결된 제2 단자 및 다이오드 초기화 신호를 공급받는 게이트 단자를 포함하는 제2 초기화 트랜지스터를 포함할 수 있으며, 상기 발광 조절부는 상기 구동 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 유기 발광 다이오드의 상기 제1 단자에 연결된 제2 단자 및 상기 제1 발광 신호를 공급받는 게이트 단자를 포함하는 발광 제어 트랜지스터를 포함할 수 있고, 상기 데이터 전압 공급부는 상기 구동 트랜지스터, 상기 제1 전원 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자에 연결된 제2 단자 및 상기 제1 발광 신호를 공급받는 게이트 단자를 포함하는 전원 분리 트랜지스터, 상기 데이터 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 데이터 공급 트랜지스터 및 상기 구동 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 구동 트랜지스터의 상기 제1 게이트 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 연결 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 초기화 트랜지스터는 상기 데이터 초기화 신호의 활성화 구간 동안 상기 초기화 전압을 상기 구동 트랜지스터에 공급할 수 있고, 상기 제2 초기화 트랜지스터는 상기 다이오드 초기화 신호의 활성화 구간동안 상기 초기화 전압을 상기 유기 발광 다이오드에 공급할 수 있으며, 상기 발광 제어 트랜지스터는 상기 제1 발광 신호의 활성화 구간 동안 상기 구동 트랜지스터와 상기 발광부를 전기적으로 연결할 수 있고, 상기 제1 발광 신호의 비활성화 구간 동안 상기 구동 트랜지스터와 상기 발광부를 전기적으로 분리할 수 있으며, 상기 전원 분리 트랜지스터는 상기 제1 발광 신호의 상기 활성화 구간 동안 상기 제1 전원 전압과 상기 구동 트랜지스터를 전기적으로 연결할 수 있고, 상기 제1 발광 신호의 상기 비활성화 구간 동안 상기 제1 전원 전압과 상기 구동 트랜지스터를 전기적으로 분리할 수 있으며, 상기 데이터 공급 트랜지스터는 상기 스캔 신호의 활성화 구간 동안 상기 구동 트랜지스터의 상기 제1 단자에 상기 데이터 전압을 공급할 수 있고, 상기 연결 트랜지스터는 상기 스캔 신호의 상기 활성화 구간 동안 상기 구동 트랜지스터의 상기 제1 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자를 연결할 수 있으며, 상기 구동 트랜지스터는 상기 스캔 신호의 상기 활성화 구간 동안 상기 연결 트랜지스터에 의해 형성된 다이오드 연결 구조에 기초하여 상기문턱 전압만큼 보상된 상기 데이터 전압을 상기 제1 게이트 단자에 발생시킬 수 있고, 상기 제1 발광 신호의 상기 활성화 구간 동안 상기 문턱 전압만큼 보상된 상기 데이터 전압에 기초하여 상기 구동 전류를 조절할 수 있다.
일 실시예에 의하면, 상기 화소는 제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 단자 사이에 연결된 소스 전압 유지 커패시터 및 상기 제1 전원 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자에 연결된 제2 단자 및 제2 발광 신호를 공급받는 게이트 단자를 포함하는 전원 분리 트랜지스터를 더 포함할 수 있고, 상기 데이터 전압 유지부는 상기 구동 트랜지스터의 상기 제1 단자와 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 스토리지 커패시터를 포함할 수 있고, 상기 발광부는 제1 단자 및 제2 전원 전압을 공급받는 제2 단자를 포함하는 유기 발광 다이오드를 포함할 수 있으며, 상기 초기화 전압 공급부는 상기 초기화 전압을 공급받는 제1 단자, 상기 유기 발광 다이오드의 상기 제1 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 초기화 트랜지스터를 포함할 수 있고, 상기 발광 조절부는 상기 구동 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 유기 발광 다이오드의 상기 제1 단자에 연결된 제2 단자 및 상기 제1 발광 신호를 공급받는 게이트 단자를 포함하는 발광 제어 트랜지스터를 포함할 수 있으며, 상기 데이터 전압 공급부는 상기 데이터 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 게이트 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 데이터 공급 트랜지스터를 포함할 수 있다.
일 실시예에 의하면, 상기 데이터 전압 유지부는 제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제1 스토리지 커패시터 및 상기 바이어스 전압과 상기구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제2 스토리지 커패시터를 포함할 수 있고, 상기 발광부는 상기 구동 트랜지스터의 상기 제2 단자에 연결된 제1 단자 및 제2 전원 전압을 공급받는 제2 단자를 포함하는 유기 발광 다이오드를 포함할 수 있으며, 상기 데이터 전압 공급부는 상기 데이터 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 게이트 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 데이터 공급 트랜지스터를 포함할 수 있다.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치는 화소를 포함하는 표시 패널, 상기 표시 패널에 스캔 신호를 공급하는 스캔 구동부, 상기 표시 패널에 데이터 전압을 공급하는 데이터 구동부 및 상기 스캔 구동부 및 상기 데이터 구동부를 제어하는 타이밍 제어부를 포함하고, 상기 화소는 구동 전류에 기초하여 발광하는 발광부, 액티브층, 상기 액티브층의 일 단에 연결된 제1 단자, 상기 액티브층의 타 단에 연결된 제2 단자, 상기 데이터 전압에 기초하여 상기 액티브층에 채널을 형성함으로써 상기 구동 전류를 조절하는 제1 게이트 단자 및 바이어스 전압을 공급받는 제2 게이트 단자를 포함하는 구동 트랜지스터, 상기 구동 트랜지스터의 상기 제1 게이트 단자의 전압을 상기 발광부가 발광하는 동안 유지하는 데이터 전압 유지부 및 활성화된 상기 스캔 신호에 기초하여 상기 구동 트랜지스터의 상기 제1 게이트 단자에 상기 데이터 전압을 공급하는 데이터 전압 공급부를 포함한다.
일 실시예에 의하면, 상기 구동 트랜지스터의 상기 제2 게이트 단자는 상기 바이어스 전압에 기초하여 상기 데이터 전압의 스윙(swing)에 따른 상기 구동 전류의 스윙폭을 조절할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터의 상기 제2 게이트 단자는 상기 바이어스 전압에 기초하여 상기 채널이 형성되는 문턱 전압의 크기를 조절할 수 있다.
본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 표시 장치용 기판은 기판, 상기 기판 상에 배치되는 하부 게이트 전극 패턴, 상기 하부 게이트 전극 패턴을 덮으며, 상기 기판 상에 배치되는 제1 게이트 절연층, 상기 제1 게이트 절연층 상에 배치되고, 제1 영역 및 제2 영역을 포함하는 액티브 패턴, 상기 액티브 패턴을 덮으며, 상기 제1 게이트 절연층 상에 배치되는 제2 게이트 절연층, 상기 제2 게이트 절연층 상에 배치되며, 상기 제1 영역, 상기 제2 영역 및 상기 제1 게이트 절연층과 함께 더블 게이트 구조를 갖는 구동 트랜지스터를 구성하는 제1 상부 게이트 전극 패턴을 포함하고, 상기 구동 트랜지스터는 발광부에 공급되는 구동 전류를 생성한다.
일 실시예에 의하면, 상기 하부 게이트 전극 패턴은 바이어스 전압을 공급받고, 상기 제1 상부 게이트 전극 패턴은 데이터 전압을 공급받을 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터의 상기 하부 게이트 전극 패턴은 상기 바이어스 전압에 기초하여 상기 데이터 전압의 스윙(swing)에 따른 상기 구동 전류의 스윙폭을 조절할 수 있다.
일 실시예에 의하면, 상기 구동 트랜지스터의 상기 하부 게이트 전극 패턴은 상기 바이어스 전압에 기초하여 상기 구동 트랜지스터가 갖는 문턱 전압의 크기를 조절할 수 있다.
일 실시예에 의하면, 상기 액티브 패턴은 제3 내지 제14 영역들을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치용 기판은 상기 제2 게이트 절연층 상에 배치되며, 상기 제3 영역, 및 상기 제4 영역과 함께 데이터 공급 트랜지스터를 구성하고, 상기 제5 영역, 및 상기 제6 영역과 함께 연결 트랜지스터를 구성하는 제2 상부 게이트 전극 패턴, 상기 제2 게이트 절연층 상에 배치되며, 상기 제7 영역, 및 상기 제8 영역과 함께 제1 초기화 트랜지스터를 구성하는 제3 상부 게이트 전극 패턴, 상기 제2 게이트 절연층 상에 배치되며, 상기 제9 영역, 및 상기 제10 영역과 함께 전원 분리 트랜지스터를 구성하고, 상기 제11 영역, 및 상기 제12 영역과 함께 발광 제어 트랜지스터를 구성하는 제4 상부 게이트 전극 패턴 및 상기 제2 게이트 절연층 상에 배치되며, 상기 제13 영역, 및 상기 제14 영역과 함께 제2 초기화 트랜지스터를 구성하는 제5 상부 게이트 전극 패턴을 더 포함할 수 있다.
일 실시예에 의하면, 상기 표시 장치용 기판은 상기 제1 내지 제5 상부 게이트 전극 패턴들을 덮으며, 상기 제2 게이트 절연층 상에 배치되는 층간 절연막 및 상기 층간 절연막 상에 배치되며, 상기 제1 상부 게이트 전극 패턴과 함께 스토리지 커패시터를 구성하는 커패시터 전극 패턴을 더 포함할 수 있다.
본 발명의 실시예들에 따른 화소는 제2 게이트 단자가 바이어스 전압에 기초하여 데이터 전압의 스윙에 따른 구동 전류의 스윙폭을 조절함으로써 발광부의 휘도 산포를 감소시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치는 상기 구동 트랜지스터를 포함함으로써 고해상도의 영상을 표현할 수 있다.
본 발명의 실시예들에 따른 표시 장치용 기판은 상기 구동 트랜지스터를 포함함으로써 화소 밀도를 높일 수 있다.
다만, 본 발명의 효과는 상기 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 화소를 나타내는 블록도이다.
도 2는 도 1의 화소에 포함된 구동 트랜지스터 및 데이터 전압 유지부의 일 예를 나타내는 회로도이다.
도 3은 도 1의 화소에 포함된 구동 트랜지스터의 전기적 특성을 바이어스 전압의 변화에 따라 나타내는 도면이다.
도 4는 도 1의 화소의 일 예를 나타내는 회로도이다.
도 5 내지 도 7은 도 4의 화소를 포함하는 표시 장치용 기판을 나타내는 도면이다.
도 8은 도 7의 표시 장치용 기판의 Z - Z'의 단면을 나타내는 단면도이다.
도 9는 도 1의 화소의 다른 예를 나타내는 회로도이다.
도 10은 도 1의 화소의 또 다른 예를 나타내는 회로도이다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 화소를 나타내는 블록도이고, 도 2는 도 1의 화소에 포함된 구동 트랜지스터 및 데이터 전압 유지부의 일 예를 나타내는 회로도이다.
도 1 및 도 2를 참조하면, 화소(100)는 발광부(110), 구동 트랜지스터(120), 데이터 전압 유지부(130), 및 데이터 전압 공급부(140)를 포함할 수 있다. 실시예에 따라, 화소(100)는 초기화 전압 공급부(150) 및 발광 조절부(160)를 더 포함할 수 있다.
발광부(110)는 구동 전류(ID)에 기초하여 발광할 수 있다. 발광부(110)는 유기 발광 다이오드를 포함할 수 있다. 한편, 발광부(110)는 유기 발광 다이오드에 병렬로 연결된 다이오드 병렬 커패시터를 더 포함할 수 있다. 일 실시예에서, 다이오드 병렬 커패시터는 유기 발광 다이오드 양 단자 사이에 존재하는 기생커패시터일 수 있다.
구동 트랜지스터(120)는 액티브층, 제1 단자, 제2 단자, 제1 게이트 단자 및 제2 게이트 단자를 포함할 수 있다. 제1 단자는 액티브층의 일 단에 연결될 수 있고, 제2 단자는 액티브층의 타 단에 연결될 수 있으며, 제1 게이트 단자는 데이터 전압(DATA')에 기초하여 액티브층에 채널을 형성함으로써 구동 전류(ID)를 조절할 수 있고, 제2 게이트 단자는 바이어스 전압(BIAS)을 공급받을 수 있다. 실시예에 따라, 구동 트랜지스터(120)의 제2 게이트 단자는 바이어스 전압(BIAS)에 기초하여 데이터 전압(DATA')의 스윙에 따른 구동 전류(ID)의 스윙폭을 조절할 수 있다. 실시예에 따라, 구동 트랜지스터(120)의 제2 게이트 단자는 바이어스 전압(BIAS)에 기초하여 채널이 형성되는 문턱 전압의 크기를 조절할 수 있다. 제2 게이트 단자가 바이어스 전압(BIAS)에 기초하여 데이터 전압(DATA')의 스윙에 따른 구동 전류의 스윙폭을 조절하는 일 예는 아래 도 3을 참조하여 보다 상세하게 설명한다.
데이터 전압 유지부(130)는 구동 트랜지스터(120)의 제1 게이트 단자의 전압을 발광부(110)가 발광하는 동안 실질적으로 유지할 수 있다. 실시예에 따라, 데이터 전압 유지부(130)는 제1 스토리지 커패시터(CST1)를 포함할 수 있다. 실시예에 따라, 데이터 전압 유지부(130)는 제2 스토리지 커패시터(CST2)를 더 포함할 수 있다. 제2 스토리지 커패시터(CST2)가 제1 스토리지 커패시터(CST1)와 함께 제1 게이트 단자의 전압을 유지함으로써 데이터 전압 유지부(130)의 면적이 감소될 수 있다.
데이터 전압 유지부(130)는 구동 트랜지스터(120)의 제1 게이트 단자에 공급된 데이터 전압(DATA') 및 초기화 전압(VI)을 기 설정된 시간 동안 유지할 수 있다.
데이터 전압 공급부(140)는 활성화된 스캔 신호(SCAN)에 기초하여 구동 트랜지스터(120)의 제1 게이트 단자에 데이터 전압(DATA')을 공급할 수 있다. 실시예에 따라, 데이터 전압 공급부(140)는 공급받은 데이터 전압(DATA)에 기초하여 구동 트랜지스터(120)의 문턱 전압만큼 보상된 데이터 전압(DATA')을 구동트랜지스터(120)에 공급할 수 있다. 실시예에 따라, 데이터 전압 공급부(140)는 구동 트랜지스터(120)를 포함할 수 있다.
초기화 전압 공급부(150)는 발광부(110)에 포함된 유기 발광 다이오드의 제1 단자를 초기화하는 초기화 전압(VI)을 공급할 수 있다. 이 때, 초기화 전압 공급부(150)는 다이오드 초기화 신호(GB)에 기초하여 초기화 전압(VI)을 발광부(110)에 공급할 수 있다. 실시예에 따라, 초기화 전압 공급부(150)는 구동 트랜지스터(120)에 초기화 전압(VI)을 공급할 수 있다. 이 때, 초기화 전압 공급부(150)는 데이터 초기화 신호(GI)에 기초하여 초기화 전압(VI)을 구동 트랜지스터(120)에 공급할 수 있다.
발광 조절부(160)는 제1 발광 신호(EM)에 기초하여 발광부(110)의 발광을 조절할 수 있다. 구체적으로, 발광 조절부(160)는 제1 발광 신호(EM)의 활성화 구간 동안 구동 트랜지스터(120)와 발광부(110)를 전기적으로 연결할 수 있고, 발광 조절부(160)는 제1 발광 신호(EM)의 비활성화 구간 동안 구동 트랜지스터(120)와 발광부(110)를 전기적으로 분리할 수 있다.
결과적으로, 제2 게이트 단자가 바이어스 전압(BIAS)에 기초하여 데이터 전압(DATA')의 스윙에 따른 구동 전류(ID)의 스윙폭을 조절하므로 발광부(110)의 휘도 산포가 감소될 수 있다.
도 3은 도 1의 화소에 포함된 구동 트랜지스터의 전기적 특성을 바이어스 전압의 변화에 따라 나타내는 도면이다.
도 3을 참조하면, 도 1의 화소에 포함된 구동 트랜지스터의 제2 게이트 단자에 상이한 바이어스 전압이 공급되는 경우에 있어서 구동 트랜지스터의 전기적 특성이 도시되어 있다.
바이어스 전압을 공급하지 않을 경우(A), 구동 전류(ID)의 크기는 구동 트랜지스터의 게이트-소스 사이의 전압차(VGS)가 제1 문턱 전압(Vta)에 도달한 때로부터 변화할 수 있다. 또한, 구동 트랜지스터의 게이트-소스 사이의 전압차가 제1 문턱 전압(Vta)으로부터 증가함에 따라 구동 전류(ID)의 크기는 계속적으로 감소할 수 있다.
상대적으로 낮은 바이어스 전압을 공급한 경우(B), 구동 전류(ID)의 크기는 구동 트랜지스터의 게이트-소스 사이의 전압차(VGS)가 제1 문턱 전압(Vta)보다 낮은 제2 문턱전압(Vtb)에 도달한 때로부터 변화할 수 있다. 또한, 구동 트랜지스터의 게이트-소스 사이의 전압차가 제2 문턱전압(Vtb)으로부터 증가함에 따라 구동 전류(ID)의 크기는 바이어스 전압을 공급하지 않은 경우(A)에서 보다 빠르게 감소할 수 있다.
상대적으로 높은 바이어스 전압을 공급한 경우(C), 구동 전류(ID)의 크기는 구동 트랜지스터의 게이트-소스 사이의 전압차(VGS)가 제1 문턱 전압(Vta)보다 높은 제3 문턱전압(Vtc)에 도달한 때로부터 변화할 수 있다. 또한, 구동 트랜지스터의 게이트-소스 사이의 전압차가 제3 문턱 전압(Vtc)으로부터 증가함에 따라 구동 전류(ID)의 크기는 바이어스 전압을 공급하지 않은 경우(A)에서 보다 느리게 감소할 수 있다.
상기에서와 같이, 구동 트랜지스터의 전기적 특성은 제2 게이트 전극에 공급되는 바이어스 전압에 의해 조절될 수 있다. 따라서, 상대적으로 높은 바이어스 전압을 공급(C)함으로써, 데이터 전압의 스윙에 따른 구동 전류의 스윙폭이 감소될 수 있다.
도 4는 도 1의 화소의 일 예를 나타내는 회로도이다.
도 4를 참조하면, 화소(200)는 발광부(210), 구동 트랜지스터(TR1), 데이터 전압 유지부(230), 데이터 전압 공급부(240), 초기화 전압 공급부(250) 및 발광 조절부(260)를 포함할 수 있다. 여기서, 데이터 전압 공급부(240)는 구동 트랜지스터(TR1)를 포함할 수 있다.
발광부(210)는 유기 발광 다이오드(OLED)를 포함할 수 있다. 한편, 발광부(210)는 유기 발광 다이오드(OLED)와 병렬로 연결된 다이오드 병렬 연결 커패시터(Cp)를 더 포함할 수 있다. 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 여기서, 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있다.
데이터 전압 유지부(230)는 제1 스토리지 커패시터(CST1) 및 제2 스토리지 커패시터(CST2)를 포함할 수 있다. 제1 스토리지 커패시터(CST1) 및 제2 스토리지 커패시터(CST2)는 구동 트랜지스터(TR1)의 제1 게이트 단자의 전압을 발광부(210)가 발광하는 동안 유지할 수 있다.
데이터 전압 공급부(240)는 구동 트랜지스터(TR1), 전원 분리 트랜지스터(TR5), 데이터 공급 트랜지스터(TR2) 및 연결 트랜지스터(TR3)를 포함할 수 있다. 실시예에 따라, 데이터 전압 공급부(240)는 구동 트랜지스터(TR1)의 문턱 전압만큼 보상된 데이터 전압(DATA')을 공급할 수 있다.
데이터 공급 트랜지스터(TR2)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 데이터 전압(DATA)을 공급받을 수 있고, 제2 단자는 구동 트랜지스터(TR1)의 제1 단자에 연결될 수 있으며, 게이트 단자는 스캔 신호(SCAN)를 공급받을 수 있다. 데이터 공급 트랜지스터(TR2)는 스캔 신호(SCAN)의 활성화 구간 동안 구동 트랜지스터(TR1)의 제1 단자에 데이터 전압(DATA)을 공급할 수 있다.
전원 분리 트랜지스터(TR5)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있고, 제2 단자는 구동 트랜지스터(TR1)의 제1 단자에 연결될 수 있으며, 게이트 단자는 제1 발광신호(EM)를 공급받을 수 있다. 전원 분리 트랜지스터(TR5)는 제1 발광신호(EM)의 활성화 구간 동안 제1 전원 전압(ELVDD)과 구동 트랜지스터(TR1)를 전기적으로 연결할 수 있고, 전원 분리 트랜지스터(TR5)는 제1 발광 신호(EM)의 비활성화 구간 동안 제1 전원전압(ELVDD)과 구동 트랜지스터(TR1)를 전기적으로 분리할 수 있다.
연결 트랜지스터(TR3)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 구동 트랜지스터(TR1)의 제2 단자에 연결될 수 있고, 제2 단자는 구동 트랜지스터(TR1)의 제1 게이트 단자에 연결될 수 있으며, 게이트 단자는 스캔 신호(SCAN)를 공급받을 수 있다. 연결 트랜지스터(TR3)는 스캔 신호(SCAN)의 활성화 구간 동안 구동 트랜지스터(TR1)의 제1 게이트 단자와 구동 트랜지스터(TR1)의 제2 단자를 연결할 수 있다. 그 결과, 구동 트랜지스터(TR1)는 다이오드 연결 구조를 형성할 수 있다.
구동 트랜지스터(TR1)는 액티브층, 제1 단자, 제2 단자, 제1 게이트 단자 및 제2 게이트 단자를 포함할 수 있다. 여기서, 제2 게이트 단자는 바이어스 전압(BIAS)을 공급받을 수 있다. 구동 트랜지스터(TR1)는 스캔 신호(SCAN)의 활성화 구간 동안 연결 트랜지스터(TR3)에 의해 형성된 다이오드 연결 구조에 기초하여 문턱 전압만큼 보상된 데이터 전압(DATA')을 제1 게이트 단자에 발생시킬 수 있다. 그 결과, 구동 트랜지스터(TR1)는 제1 발광신호(EM)의 활성화 구간 동안 문턱 전압만큼 보상된 데이터 전압(DATA')에 기초하여 구동 전류를 조절할 수 있다.
초기화 전압 공급부(250)는 제1 초기화 트랜지스터(TR4) 및 제2 초기화 트랜지스터(TR7)를 포함할 수 있다.
제1 초기화 트랜지스터(TR4)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 초기화 전압(VI)을 공급받을 수 있고, 제2 단자는 구동 트랜지스터(TR1)의 제1 게이트 단자에 연결될 수 있으며, 게이트 단자는 데이터 초기화 신호(GI)를 공급받을 수 있다. 제1 초기화 트랜지스터(TR4)는 데이터 초기화 신호(GI)의 활성화 구간 동안 초기화 전압(VI)을 구동 트랜지스터(TR1)의 제1 게이트 단자에 공급할 수 있다.
제2 초기화 트랜지스터(TR7)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 초기화 전압(VI)을 공급받을 수 있고, 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있으며, 게이트 단자는 다이오드 초기화 신호(GB)를 공급받을 수 있다. 제2 초기화 트랜지스터(TR7)는 다이오드 초기화 신호(GB)의 활성화 구간 동안 초기화 전압(VI)을 유기 발광 다이오드(OLED)의 제1 단자에 공급할 수 있다.
발광 조절부(260)는 발광 제어 트랜지스터(TR6)를 포함할 수 있다. 발광 제어 트랜지스터(TR6)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 제1 단자는 구동 트랜지스터(TR1)의 제2 단자에 연결될 수 있고, 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있으며, 게이트 단자는 제1 발광신호(EM)를 공급받을 수 있다. 발광 제어 트랜지스터(TR6)는 제1 발광 신호(EM)의 활성화 구간 동안 구동 트랜지스터(TR1)와 발광부(210)를 전기적으로 연결할 수 있고, 제1 발광 신호(EM)의 비활성화 구간 동안 구동 트랜지스터(TR1)와 발광부(210)를 전기적으로 분리할 수 있다.
결과적으로, 구동 트랜지스터(TR1)의 제2 게이트 단자가 바이어스 전압(BIAS)에 기초하여 데이터 전압(DATA')의 스윙에 따른 구동 전류(ID)의 스윙폭을 조절하므로 발광부(210)의 휘도 산포가 감소될 수 있다.
도 5 내지 도 7은 도 4의 화소를 포함하는 표시 장치용 기판을 나타내는 도면이고, 도 8은 도 7의 표시 장치용 기판의 Z - Z'의 단면을 나타내는 단면도이다.
도 5 및 도 8을 참조하면, 표시 장치용 기판(300)은 기판(305), 하부 게이트 전극 패턴(310), 제1 게이트 절연층(315) 및 액티브 패턴(320)을 포함할 수 있다.
기판(305)은 절연 물질로 구성될 수 있다. 예를 들면, 기판(305)은 유리 기판, 투명 플라스틱 기판, 투명 금속 산화물 기판 등을 포함할 수 있다. 예시하지는 않았지만, 기판(305) 상에는 적어도 하나의 버퍼층이 제공될 수 있다. 예를 들면, 상기 버퍼층은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
하부 게이트 전극(310)은 기판(305) 상에 배치될 수 있다. 하부 게이트 전극(310)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 하부 게이트 전극(310)은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 실시예에 따라, 하부 게이트 전극(310)은 도 4의 바이어스 전압(BIAS)를 공급받을 수 있다.
하부 게이트 전극(310)은 제1 상부 게이트 전극(345-1)과 중첩될 수 있다. 따라서, 하부 게이트 전극(310)은 제1 상부 게이트 전극(345-1)과 함께 도 4의 제2 스토리지 커패시터(CST2)를 구성할 수 있다.
제1 게이트 절연층(315)은 하부 게이트 전극(310)을 덮으며 기판 상에 배치될 수 있다. 실시예에 따라, 제1 게이트 절연층(315)은 하부 게이트 전극(310)을 충분히 덮을 수 있으며, 하부 게이트 전극(310)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 제1 게이트 절연층(315)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 제1 게이트 절연층(315)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 예를 들어, 제1 게이트 절연층(315)은 실리콘 산화물막 및 실리콘 질화물막을 포함하는 다층 구조를 가질 수 있다.
액티브 패턴(320)은 제1 게이트 절연층(315) 상에 배치될 수 있다. 액티브 패턴(320)은 실리콘으로 구성될 수 있다. 다른 실시예에 따라, 액티브 패턴(320)은 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄(Hf), 지르코늄(Zr), 마그네슘(Mg) 등을 함유하는 이성분계 화합물(ABx), 삼성분계 화합물(ABxCy), 사성분계 화합물(ABxCyDz) 등을 포함하는 반도체 산화물로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
도 6 및 도 8을 참조하면, 표시 장치용 기판(300)은 기판(305), 하부 게이트 전극 패턴(310), 제1 게이트 절연층(315), 액티브 패턴(320), 제2 게이트 절연층(340), 제1 상부 게이트 전극 패턴(345-1), 제2 상부 게이트 전극 패턴(345-2), 제3 상부 게이트 전극 패턴(345-3), 제4 상부 게이트 전극 패턴(345-4) 및 제5 상부 게이트 전극 패턴(345-5)을 포함할 수 있다.
액티브 패턴(320)은 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n)을 포함할 수 있다. 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n)에는 불순물이 도핑되는 영역(325, 330)이 될 수 있으며, 이에 따라 액티브 패턴(320)의 나머지 영역(335)들보다 높은 전기 전도도를 가질 수 있다. 제1 내지 제14 영역들(a, b, c, d, e, f, g, h, i, j, k, l, m, n)은 화소에 포함되는 트랜지스터들(TR1, TR2, TR3, TR4, TR5, TR6, TR7)의 소스 전극 또는 드레인 전극을 구성하는 영역을 표시하기 위한 것으로, 영역 간 경계가 명확하게 구분되지 않을 수 있고, 서로 전기적으로 연결되어 있을 수 있다. 예를 들어, 도 6와 같이 제2 영역(b)은 제5 영역(e) 및 제11 영역(k)과 명확한 경계를 갖지 않고 서로 전기적으로 연결될 수 있다.
제2 게이트 절연층(340)은 액티브 패턴(320)을 덮으며 기판 상에 배치될 수 있다. 실시예에 따라, 제2 게이트 절연층(340)은 액티브 패턴(320)을 충분히 덮을 수 있으며, 액티브 패턴(320)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다.
제1 상부 게이트 전극(345-1), 제2 상부 게이트 전극(345-2), 제3 상부 게이트 전극(345-3), 제4 상부 게이트 전극(345-4) 및 제5 상부 게이트 전극(345-5)은 제2 게이트 절연층 상에 배치될 수 있다. 제1 상부 게이트 전극(345-1), 제2 상부 게이트 전극(345-2), 제3 상부 게이트 전극(345-3), 제4 상부 게이트 전극(345-4) 및/또는 제5 상부 게이트 전극(345-5)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 제1 상부 게이트 전극(345-1), 제2 상부 게이트 전극(345-2), 제3 상부 게이트 전극(345-3), 제4 상부 게이트 전극(345-4) 및/또는 제5 상부 게이트 전극(345-5)은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 네오디뮴(Nd), 스칸듐(Sc), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
제1 상부 게이트 전극(345-1)은 제1 영역(a) 및 제2 영역(b)과 함께 구동 트랜지스터(TR1)를 구성할 수 있다. 일 실시예에서, 제1 영역(a)은 소스 영역이고, 제2 영역(b)은 드레인 영역일 수 있다. 다른 실시예에서, 제1 영역(a)은 드레인 영역이고, 제2 영역(b)은 소스 영역일 수 있다. 제1 영역(a) 및 제2 영역(b)은 불순물이 도핑되어 형성될 수 있다. 반면에, 액티브 패턴(320) 중 제1 상부 게이트 전극(345-1) 하부에 위치하는 영역은 불순물이 도핑되지 않을 수 있다. 그 결과, 제1 영역(a) 및 제2 영역(b)은 도체로 동작할 수 있고, 액티브 패턴(320) 중 제1 상부 게이트 전극(345-1) 하부에 위치하는 영역은 구동 트랜지스터(TR1)의 채널로 동작할 수 있다. 그 결과, 구동 트랜지스터(TR1)는 구동 전류(ID)를 조절할 수 있다.
제2 상부 게이트 전극(345-2)은 제3 영역(c) 및 제4 영역(d)과 함께 데이터 공급 트랜지스터(TR2)를 구성할 수 있다. 일 실시예에서, 제3 영역(c)은 소스 영역이고, 제4 영역(d)은 드레인 영역일 수 있다. 다른 실시예에서, 제3 영역(c)은 드레인 영역이고, 제4 영역(d)은 소스 영역일 수 있다. 또한, 제2 상부 게이트 전극(345-2)은 제5 영역(e) 및 제6 영역(f)과 함께 연결 트랜지스터(TR3)를 구성할 수 있다. 일 실시예에서, 제5 영역(e)은 소스 영역이고, 제6 영역(f)은 드레인 영역일 수 있다. 다른 실시예에서, 제5 영역(e)은 드레인 영역이고, 제6 영역(f)은 소스 영역일 수 있다. 이 때, 제4 영역(d)은 제1 영역(a)과 전기적으로 연결될 수 있고, 제5 영역(e)은 제2 영역(b)과 전기적으로 연결될 수 있다. 제3 영역(c), 제4 영역(d), 제5 영역(e), 및 제6 영역(f)은 불순물이 도핑되어 형성될 수 있다. 반면에, 액티브 패턴(320) 중 제2 상부 게이트 전극(345-2) 하부에 위치하는 영역들은 불순물이 도핑되지 않을 수 있다. 그 결과, 제3 영역(c), 제4 영역(d), 제5 영역(e), 및 제6 영역(f)은 도체로 동작할 수 있고, 액티브 패턴(320) 중 제2 상부 게이트 전극(345-2) 하부에 위치하는 영역들은 각각 데이터 공급 트랜지스터(TR2)의 채널 및 연결 트랜지스터(TR3)의 채널로 동작할 수 있다. 실시예에 따라, 제2 상부 게이트 전극(345-2)은 도 4의 스캔 신호(SCAN)를 공급받을 수 있다.
제3 상부 게이트 전극(345-3)은 제7 영역(g) 및 제8 영역(h)과 함께 제1 초기화 트랜지스터(TR4)를 구성할 수 있다. 일 실시예에서, 제7 영역(g)은 소스 영역이고, 제8 영역(h)은 드레인 영역일 수 있다. 다른 실시예에서, 제7 영역(g)은 드레인 영역이고, 제8 영역(h)은 소스 영역일 수 있다. 이 때, 제8 영역(h)은 제6 영역(f)과 전기적으로 연결될 수 있다. 제7 영역(g), 및 제8 영역(h)은 불순물이 도핑되어 형성될 수 있다. 반면에, 액티브 패턴(320) 중 제3 상부 게이트 전극(345-3) 하부에 위치하는 영역은 불순물이 도핑되지 않을 수 있다. 그 결과, 제7 영역(g), 및 제8 영역(h)은 도체로 동작할 수 있고, 액티브 패턴(320) 중 제3 상부 게이트 전극(345-3) 하부에 위치하는 영역은 제1 초기화 트랜지스터(TR4)의 채널로 동작할 수 있다. 실시예에 따라, 제3 상부 게이트 전극(345-3)은 도 4의 데이터 초기화 신호(GI)를 공급받을 수 있다.
제4 상부 게이트 전극(345-4)은 제9 영역(i) 및 제10 영역(j)과 함께 전원 분리 트랜지스터(TR5)를 구성할 수 있다. 일 실시예에서, 제9 영역(i)은 소스 영역이고, 제10 영역(j)은 드레인 영역일 수 있다. 다른 실시예에서, 제9 영역(i)은 드레인 영역이고, 제10 영역(j)은 소스 영역일 수 있다. 또한, 제4 상부 게이트 전극(345-4)은 제11 영역(k) 및 제12 영역(l)과 함께 발광 제어 트랜지스터(TR6)를 구성할 수 있다. 일 실시예에서, 제11 영역(k)은 소스 영역이고, 제12 영역(l)은 드레인 영역일 수 있다. 다른 실시예에서, 제11 영역(k)은 드레인 영역이고, 제12 영역(l)은 소스 영역일 수 있다. 이 때, 제10 영역(j)은 제1 영역(a)과 전기적으로 연결될 수 있고, 제11 영역(k)은 제2 영역(b)과 전기적으로 연결될 수 있다. 제9 영역(i), 제10 영역(j), 제11 영역(k), 및 제12 영역(l)은 불순물이 도핑되어 형성될 수 있다. 반면에, 액티브 패턴(320) 중 제4 상부 게이트 전극(345-4) 하부에 위치하는 영역들은 불순물이 도핑되지 않을 수 있다. 그 결과, 제9 영역(i), 제10 영역(j), 제11 영역(k), 및 제12 영역(l)은 도체로 동작할 수 있고, 액티브 패턴(320) 중 제4 상부 게이트 전극(345-4) 하부에 위치하는 영역들은 각각 전원 분리 트랜지스터(TR5)의 채널 및 발광 제어 트랜지스터(TR6)의 채널로 동작할 수 있다. 실시예에 따라, 제4 상부 게이트 전극(345-4)은 도 4의 제1 발광 신호(EM)를 공급받을 수 있다.
제5 상부 게이트 전극(345-5)은 제13 영역(m) 및 제14 영역(n)과 함께 제2 초기화 트랜지스터(TR7)를 구성할 수 있다. 일 실시예에서, 제13 영역(m)은 소스 영역이고, 제14 영역(n)은 드레인 영역일 수 있다. 다른 실시예에서, 제13 영역(m)은 드레인 영역이고, 제14 영역(n)은 소스 영역일 수 있다. 이 때, 제14 영역(n)은 제12 영역(l)과 전기적으로 연결될 수 있다. 제13 영역(m), 및 제14 영역(n)은 불순물이 도핑되어 형성될 수 있다. 반면에, 액티브 패턴(320) 중 제5 상부 게이트 전극(345-5) 하부에 위치하는 영역은 불순물이 도핑되지 않을 수 있다. 그 결과, 제13 영역(m), 및 제14 영역(n)은 도체로 동작할 수 있고, 액티브 패턴(320) 중 제5 상부 게이트 전극(345-5) 하부에 위치하는 영역은 제2 초기화 트랜지스터(TR7)의 채널로 동작할 수 있다. 실시예에 따라, 제5 상부 게이트 전극(345-5)은 도 4의 다이오드 초기화 신호(GB)를 공급받을 수 있다. 실시예에 따라, 제7 영역(g) 및 제13 영역(m)은 도 4의 초기화 전압(VI)을 공급받을 수 있다.
도 7 및 도 8을 참조하면, 표시 장치용 기판(300)은 기판(305), 하부 게이트 전극 패턴(310), 제1 게이트 절연층(315), 액티브 패턴(320), 제2 게이트 절연층(340), 제1 상부 게이트 전극 패턴(345-1), 제2 상부 게이트 전극 패턴(345-2), 제3 상부 게이트 전극 패턴(345-3), 제4 상부 게이트 전극 패턴(345-4), 제5 상부 게이트 전극 패턴(345-5), 층간 절연막(350) 및 커패시터 전극 패턴(355)을 포함할 수 있다.
층간 절연막(350)은 제1 상부 게이트 전극(345-1), 제2 상부 게이트 전극(345-2), 제3 상부 게이트 전극(345-3), 제4 상부 게이트 전극(345-4), 및 제5 상부 게이트 전극(345-5)을 덮으며, 제2 게이트 절연층(340) 상에 배치될 수 있다. 실시예에 따라, 층간 절연막(350)은 제1 상부 게이트 전극(345-1), 제2 상부 게이트 전극(345-2), 제3 상부 게이트 전극(345-3), 제4 상부 게이트 전극(345-4), 및 제5 상부 게이트 전극(345-5)을 충분히 덮을 수 있으며, 제1 상부 게이트 전극(345-1), 제2 상부 게이트 전극(345-2), 제3 상부 게이트 전극(345-3), 제4 상부 게이트 전극(345-4), 및 제5 상부 게이트 전극(345-5)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 층간 절연막(350)은 실리콘 화합물과 같은 유기 물질이나 투명 절연 수지와 같은 무기 물질을 포함할 수 있다. 예를 들면, 층간 절연막(350)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등으로 이루어질 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
커패시터 패턴(355)은 층간 절연막(350) 상에 배치될 수 있으며, 제1 상부 게이트 전극(345-1)과 중첩될 수 있다. 따라서, 커패시터 패턴(355)은 제1 상부 게이트 전극(345-1)과 함께 도 4의 제1 스토리지 커패시터(CST1)를 구성할 수 있다. 또한, 커패시터 패턴(355)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다.
결과적으로, 구동 트랜지스터(TR1)를 형성하는 하부 게이트 전극(310)은 구동 트랜지스터(TR1)의 특성을 향상시켜 구동 트랜지스터(TR1)의 채널의 길이를 감소시킬 수 있다. 나아가, 하부 게이트 전극(310)은 추가적인 제2 스토리지 커패시터를 형성하여 제1 스토리지 커패시터의 면적을 감소시킬 수 있으므로, 종전 화소보다 상대적으로 작은 화소를 제조할 수 있다. 그 결과, 화소 밀도가 높아질 수 있다.
도 9는 도 1의 화소의 다른 예를 나타내는 회로도이다.
도 9를 참조하면, 화소(400)는 발광부(410), 구동 트랜지스터(TR1), 데이터 전압 유지부(430) 및 데이터 전압 공급부(440)를 포함할 수 있다.
발광부(410)는 구동 전류(ID)에 기초하여 발광하는 유기 발광 다이오드(OLED)를 포함할 수 있다. 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 여기서, 제1 단자는 구동 트랜지스터(TR1)의 제2 단자에 연결될 수 있고, 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있다.
데이터 전압 공급부(440)는 데이터 공급 트랜지스터(TR2)를 포함할 수 있다. 데이터 공급 트랜지스터(TR2)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 데이터 전압(DATA)을 공급받을 수 있고, 제2 단자는 구동 트랜지스터(TR1)의 제1 게이트 단자에 연결될 수 있으며, 게이트 단자는 스캔 신호(SCAN)를 공급받을 수 있다. 데이터 공급 트랜지스터(TR2)는 스캔 신호(SCAN)의 활성화 구간 동안 데이터 전압(DATA)을 구동 트랜지스터(TR1)의 제1 게이트 단자에 공급할 수 있다.
데이터 전압 유지부(430)는 제1 스토리지 커패시터(CST1) 및 제2 스토리지 커패시터(CST2)를 포함할 수 있다. 제1 스토리지 커패시터(CST1)는 제1 전원 전압(ELVDD)과 구동 트랜지스터(TR1)의 제1 게이트 단자 사이에 연결될 수 있다. 제2 스토리지 커패시터(CST2)는 바이어스 전압(BIAS) 전압과 구동 트랜지스터(TR1)의 제1 게이트 단자 사이에 연결될 수 있다. 제1 스토리지 커패시터(CST1) 및 제2 스토리지 커패시터(CST2)는 구동 트랜지스터(TR1)의 제1 게이트 단자의 전압을 발광부(410)가 발광하는 동안 유지할 수 있다.
구동 트랜지스터(TR1)는 제1 단자, 제2 단자, 제1 게이트 단자 및 제2 게이트 단자를 포함할 수 있다. 여기서, 제2 게이트 단자는 바이어스 전압(BIAS)을 공급받을 수 있다. 구동 트랜지스터(TR1)는 제1 게이트 단자의 데이터 전압(DATA)에 기초하여 발광할 수 있다.
결과적으로, 구동 트랜지스터(TR1)의 제2 게이트 단자가 바이어스 전압(BIAS)에 기초하여 데이터 전압(DATA)의 스윙에 따른 구동 전류(ID)의 스윙폭을 조절하므로 발광부(410)의 휘도 산포가 감소될 수 있다.
도 10은 도 1의 화소의 또 다른 예를 나타내는 회로도이다.
도 10을 참조하면, 화소(500)는 발광부(510), 구동 트랜지스터(TR1), 데이터 전압 유지부(530), 데이터 전압 공급부(540), 초기화 전압 공급부(550) 및 발광 조절부(560)를 포함할 수 있다. 나아가, 화소(500)는 소스 전압 유지 커패시터(C1) 및 전원 분리 트랜지스터(TR3)를 더 포함할 수 있다.
발광부(510)는 구동 전류(ID)에 기초하여 발광하는 유기 발광 다이오드(OLED)를 포함할 수 있다. 유기 발광 다이오드(OLED)는 제1 단자 및 제2 단자를 포함할 수 있다. 여기서, 제2 단자는 제2 전원 전압(ELVSS)을 공급받을 수 있다.
데이터 전압 유지부(530)는 스토리지 커패시터(CST)를 포함할 수 있다. 스토리지 커패시터(CST)는 구동 트랜지스터(TR1)의 제1 단자와 구동 트랜지스터(TR1)의 제1 게이트 단자 사이에 연결될 수 있다.
초기화 전압 공급부(550)는 초기화 트랜지스터(TR4)를 포함할 수 있다. 초기화 트랜지스터(TR4)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 초기화 전압(VI)을 공급받을 수 있고, 제2 단자는 유기 발광 다이오(OLED)의 제1 단자에 연결될 수 있으며, 게이트 단자는 스캔 신호(SCAN)를 공급받을 수 있다.
데이터 전압 공급부(540)는 데이터 공급 트랜지스터(TR2)를 포함할 수 있다. 데이터 공급 트랜지스터(TR2)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 데이터 전압(DATA)을 공급받을 수 있고, 제2 단자는 구동 트랜지스터(TR1)의 제1 게이트 단자에 연결될 수 있으며, 게이트 단자는 스캔 신호(SCAN)를 공급받을 수 있다.
소스 전압 유지 커패시터(C1)는 제1 전원 전압(ELVDD)과 구동 트랜지스터(TR1)의 제1 단자 사이에 연결될 수 있다.
전원 분리 트랜지스터(TR3)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 제1 전원 전압(ELVDD)을 공급받을 수 있고, 제2 단자는 구동 트랜지스터(TR1)의 제1 단자에 연결될 수 있으며, 게이트 단자는 제2 발광 신호(EM2)를 공급받을 수 있다.
발광 조절부(560)는 발광 제어 트랜지스터(TR5)를 포함할 수 있다. 발광 제어 트랜지스터(TR5)는 제1 단자, 제2 단자 및 게이트 단자를 포함할 수 있다. 여기서, 제1 단자는 구동 트랜지스터(TR1)의 제2 단자에 연결될 수 있고, 제2 단자는 유기 발광 다이오드(OLED)의 제1 단자에 연결될 수 있으며, 게이트 단자는 제1 발광 신호(EM1)를 공급받을 수 있다.
스캔 신호(SCAN) 및 제1 발광 신호(EM1)가 모두 활성화되고, 제2 발광 신호(EM2)가 비활성화될 때, 구동 트랜지스터(TR1)의 제1 게이트 단자에는 데이터 공급 트랜지스터(TR2)를 통해 레퍼런스 전압을 갖는 데이터 전압(DATA)이 인가될 수 있다. 그 결과, 구동 트랜지스터(TR1)의 제1 단자와 제1 게이트 단자 사이의 전압차가 구동 트랜지스터(TR1)의 문턱 전압이 될 때까지 소스 전압 유지 커패시터(C1) 및 스토리지 커패시터(CST)의 전하가 구동 트랜지스터(TR1)를 통해 빠져나올 수 있다. 그 결과, 스토리지 커패시터(CST)의 양단에는 구동 트랜지스터(TR1)의 문턱 전압만큼의 전압차가 발생할 수 있다. 즉, 문턱 전압을 스토리지 커패시터(CST)가 저장할 수 있다.
스캔 신호(SCAN)가 활성화되고, 제1 발광 신호(EM1) 및 제2 발광 신호(EM2)가 모두 비활성화될 때, 구동 트랜지스터(TR1)의 제1 게이트 단자에는 데이터 공급 트랜지스터(TR2)를 통해 계조를 표현하기 위한 데이터 전압(DATA)이 인가될 수 있다. 이 때, 스토리지 커패시터(CST)의 부스팅(boosting)에 의해 플로팅(floating) 상태에 있는 구동 트랜지스터(TR1)의 제1 단자의 전압도 변화될 수 있다. 다만, 소스 전압 유지 커패시터(C1)의 크기가 스토리지 커패시터(CST)의 크기보다 충분히 클 경우, 상기 전압 변화는 상대적으로 작게 발생할 수 있다. 즉, 구동 트랜지스터(TR1)의 제1 단자의 전압은 구동 트랜지스터(TR1)의 제1 게이트 단자의 제1 전압 변화량보다 상대적으로 작은 제2 전압 변화량만큼 변화할 수 있다. 즉, 스토리지 커패시터 양단의 전압차가 확정될 수 있다.
제2 발광 신호(EM2)가 활성화되고, 제1 발광 신호(EM1) 및 스캔 신호(SCAN)가 비활성화될 때, 구동 트랜지스터(TR1)의 제1 단자는 제1 전원 전압(ELVDD)으로 변화될 수 있다. 이 때, 구동 트랜지스터(TR1)의 제1 게이트 단자는 플로팅되어 있으므로, 구동 트랜지스터(TR1)의 제1 게이트 단자의 전압은 상기 변화량과 동일하게 변화될 수 있다. 즉, 스토리지 커패시터(CST) 일 단의 전압이 변화함으로써, 스토리지 커패시터(CST) 타 단에 해당하는 구동 트랜지스터의 제1 게이트 단자의 전압이 확정될 수 있다.
제1 발광 신호(EM1) 및 제2 발광 신호(EM2)가 활성화되고, 스캔 신호(SCAN)가 비활성화될 때, 구동 트랜지스터(TR1)는 구동 트랜지스터(TR1)의 제1 단자와 제1 게이트 단자 사이의 전압차에 기초하여 구동 전류(ID)를 조절할 수 있다. 상기 구동 전류(ID)에 기초하여 유기 발광 다이오드(OLED)는 발광할 수 있다.
결과적으로, 구동 트랜지스터(TR1)의 제2 게이트 단자가 바이어스 전압(BIAS)에 기초하여 데이터 전압(DATA)의 스윙에 따른 구동 전류(ID)의 스윙폭을 조절하므로 발광부(510)의 휘도 산포가 감소될 수 있다.
도 11은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 11을 참조하면, 표시 장치(600)는 표시 패널(610), 스캔 구동부(620), 데이터 구동부(630) 및 타이밍 제어부(640)를 포함할 수 있다. 실시예에 따라, 표시 장치(600)는 발광 구동부(650)를 더 포함할 수 있다.
스캔 구동부(620)는 표시 패널(610)에 스캔 신호(SCAN)를 공급할 수 있다. 데이터 구동부(630)는 표시 패널(610)에 데이터 전압(DATA)을 공급할 수 있다. 발광 구동부(650)는 표시 패널(610)에 발광 신호(EM)를 공급할 수 있다. 타이밍 제어부(640)는 제1 제어 신호(CTRL1)에 기초하여 스캔 구동부(620)를 제어할 수 있고, 제2 제어 신호(CTRL2)에 기초하여 데이터 구동부(630)를 제어할 수 있다. 실시예에 따라, 타이밍 제어부(640)는 제3 제어 신호(CTRL3)에 기초하여 발광 구동부(650)를 제어할 수 있다.
표시 패널(610)은 화소(615)를 포함할 수 있다.
화소(615)는 발광부, 구동 트랜지스터, 데이터 전압 유지부, 및 데이터 전압 공급부를 포함할 수 있다. 실시예에 따라, 화소는 초기화 전압 공급부 및 발광 조절부를 더 포함할 수 있다.
발광부는 구동 전류에 기초하여 발광할 수 있다. 발광부는 유기 발광 다이오드를 포함할 수 있다. 한편, 발광부는 유기 발광 다이오드에 병렬로 연결된 다이오드 병렬 커패시터를 더 포함할 수 있다. 일 실시예에서, 다이오드 병렬 커패시터는 유기 발광 다이오드 양 단자 사이에 존재하는 기생 커패시터일 수 있다.
구동 트랜지스터는 액티브층, 제1 단자, 제2 단자, 제1 게이트 단자 및 제2 게이트 단자를 포함할 수 있다. 제1 단자는 액티브층의 일 단에 연결될 수 있고, 제2 단자는 액티브층의 타 단에 연결될 수 있으며, 제1 게이트 단자는 데이터 전압(DATA)에 기초하여 액티브층에 채널을 형성함으로써 구동 전류를 조절할 수 있고, 제2 게이트 단자는 바이어스 전압을 공급받을 수 있다. 실시예에 따라, 구동 트랜지스터의 제2 게이트 단자는 바이어스 전압에 기초하여 데이터 전압(DATA)의 스윙에 따른 구동 전류의 스윙폭을 조절할 수 있다. 실시예에 따라, 구동 트랜지스터의 제2 게이트 단자는 바이어스 전압에 기초하여 채널이 형성되는 문턱 전압의 크기를 조절할 수 있다.
데이터 전압 유지부는 구동 트랜지스터의 제1 게이트 단자의 전압을 발광부가 발광하는 동안 실질적으로 유지할 수 있다. 실시예에 따라, 데이터 전압 유지부는 제1 스토리지 커패시터를 포함할 수 있다. 실시예에 따라, 데이터 전압 유지부는 제2 스토리지 커패시터를 더 포함할 수 있다. 제2 스토리지 커패시터가 제1 스토리지 커패시터와 함께 제1 게이트 단자의 전압을 유지함으로써 데이터 전압유지부의 면적이 감소될 수 있다.
데이터 전압 유지부는 구동 트랜지스터의 제1 게이트 단자에 공급된 데이터 전압(DATA) 및 초기화 전압을 기 설정된 시간 동안 유지할 수 있다.
데이터 전압 공급부는 활성화된 스캔 신호(SCAN)에 기초하여 구동 트랜지스터의 제1 게이트 단자에 데이터 전압(DATA)을 공급할 수 있다. 실시예에 따라, 데이터 전압 공급부는 공급받은 데이터 전압(DATA)에 기초하여 구동 트랜지스터의 문턱 전압만큼 보상된 데이터 전압(DATA)을 구동 트랜지스터에 공급할 수 있다. 실시예에 따라, 데이터 전압 공급부는 구동 트랜지스터를 포함할 수 있다.
초기화 전압 공급부는 발광부에 포함된 유기 발광 다이오드의 제1 단자를 초기화하는 초기화 전압을 공급할 수 있다. 이 때, 초기화 전압 공급부는 다이오드 초기화 신호(GB)에 기초하여 초기화 전압을 발광부에 공급할 수 있다. 실시예에 따라, 초기화 전압 공급부는 구동 트랜지스터에 초기화 전압을 공급할 수 있다. 이 때, 초기화 전압 공급부는 데이터 초기화 신호(GI)에 기초하여 초기화 전압을 구동 트랜지스터에 공급할 수 있다.
발광 조절부는 발광 신호(EM)에 기초하여 발광부의 발광을 조절할 수 있다. 구체적으로, 발광 조절부는 발광 신호(EM)의 활성화 구간 동안 구동 트랜지스터와 발광부를 전기적으로 연결할 수 있고, 발광 조절부는 발광 신호(EM)의 비활성화 구간 동안 구동 트랜지스터와 발광부를 전기적으로 분리할 수 있다.
결과적으로, 구동 트랜지스터의 제2 게이트 단자가 바이어스 전압에 기초하여 데이터 전압(DATA)의 스윙에 따른 구동 전류의 스윙폭을 조절하므로 발광부의 휘도 산포가 감소될 수 있다. 나아가, 구동 트랜지스터의 특성이 향상되므로 구동 트랜지스터의 채널의 길이가 감소될 수 있다. 따라서, 종전 화소보다 상대적으로 작은 화소를 제조할 수 있으므로, 표시 장치가 고해상도의 영상을 표현할 수 있다.
이상, 본 발명의 실시예들에 따른 화소, 표시 장치용 기판 및 표시 장치에 대하여 도면을 참조하여 설명하였지만, 상기 설명은 예시적인 것으로서 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
본 발명은 표시 장치를 구비한 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 차량용 네비게이션, 비디오폰, 감시 시스템, 추적 시스템, 동작 감지 시스템, 이미지 안정화 시스템 등에 적용될 수 있다.
상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
100, 200, 400, 500: 화소
110, 210, 410, 510: 발광부
120: 구동 트랜지스터
130, 230, 430, 530: 데이터 전압 유지부
140, 240, 440, 540: 데이터 전압 공급부
150, 250, 550: 초기화 전압 공급부
160, 260, 560: 발광 조절부
300: 표시 장치용 기판
305: 기판
310: 하부 게이트 전극 패턴
315: 제1 게이트 절연층
320: 액티브 패턴
340: 제2 게이트 절연층
345: 상부 게이트 전극 패턴
350: 층간 절연막
355: 커패시터 전극 패턴
600: 표시 장치
610: 표시 패널
620: 스캔 구동부
630: 데이터 구동부
640: 타이밍 제어부

Claims (20)

  1. 구동 전류에 기초하여 발광하는 발광부;
    액티브층, 상기 액티브층의 일 단에 연결된 제1 단자, 상기 액티브층의 타 단에 연결된 제2 단자, 데이터 전압에 기초하여 상기 액티브층에 채널을 형성함으로써 상기 구동 전류를 조절하는 제1 게이트 단자 및 바이어스 전압을 공급받는 제2 게이트 단자를 포함하는 구동 트랜지스터;
    상기 구동 트랜지스터의 상기 제1 게이트 단자의 전압을 상기 발광부가 발광하는 동안 유지하는 데이터 전압 유지부; 및
    활성화된 스캔 신호에 기초하여 상기 구동 트랜지스터의 상기 제1 게이트 단자에 상기 데이터 전압을 공급하는 데이터 전압 공급부를 포함하고,
    상기 데이터 전압 유지부는
    제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제1 스토리지 커패시터; 및
    상기 바이어스 전압과 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제2 스토리지 커패시터를 포함하는 화소.
  2. 제 1 항에 있어서, 상기 구동 트랜지스터의 상기 제2 게이트 단자는 상기 바이어스 전압에 기초하여 상기 데이터 전압의 스윙(swing)에 따른 상기 구동 전류의 스윙폭을 조절하는 것을 특징으로 하는 화소.
  3. 제 1 항에 있어서, 상기 구동 트랜지스터의 상기 제2 게이트 단자는 상기 바이어스 전압에 기초하여 상기 채널이 형성되는 문턱 전압의 크기를 조절하는 것을 특징으로 하는 화소.
  4. 제 1 항에 있어서,
    제1 발광 신호에 기초하여 상기 발광부의 발광을 조절하는 발광 조절부; 및
    상기 발광부에 포함된 유기 발광 다이오드의 제1 단자를 초기화하는 초기화 전압을 공급하는 초기화 전압 공급부를 더 포함하는 것을 특징으로 하는 화소.
  5. 제 4 항에 있어서, 상기 데이터 전압 공급부는 상기 구동 트랜지스터의 문턱 전압만큼 보상된 상기 데이터 전압을 공급하는 것을 특징으로 하는 화소.
  6. 제 5 항에 있어서, 상기 데이터 전압 공급부는 상기 구동 트랜지스터를 포함하는 것을 특징으로 하는 화소.
  7. 제 6 항에 있어서,
    상기 발광부는
    제1 단자 및 제2 전원 전압을 공급받는 제2 단자를 포함하는 유기 발광 다이오드를 포함하며,
    상기 초기화 전압 공급부는
    상기 초기화 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 게이트 단자에 연결된 제2 단자 및 데이터 초기화 신호를 공급받는 게이트 단자를 포함하는 제1 초기화 트랜지스터; 및
    상기 초기화 전압을 공급받는 제1 단자, 상기 유기 발광 다이오드의 상기 제1 단자에 연결된 제2 단자 및 다이오드 초기화 신호를 공급받는 게이트 단자를 포함하는 제2 초기화 트랜지스터를 포함하며,
    상기 발광 조절부는
    상기 구동 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 유기 발광 다이오드의 상기 제1 단자에 연결된 제2 단자 및 상기 제1 발광 신호를 공급받는 게이트 단자를 포함하는 발광 제어 트랜지스터를 포함하고,
    상기 데이터 전압 공급부는
    상기 구동 트랜지스터;
    상기 제1 전원 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자에 연결된 제2 단자 및 상기 제1 발광 신호를 공급받는 게이트 단자를 포함하는 전원 분리 트랜지스터;
    상기 데이터 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 데이터 공급 트랜지스터; 및
    상기 구동 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 구동 트랜지스터의 상기 제1 게이트 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 연결 트랜지스터를 포함하는 것을 특징으로 하는 화소.
  8. 제 7 항에 있어서,
    상기 제1 초기화 트랜지스터는 상기 데이터 초기화 신호의 활성화 구간 동안 상기 초기화 전압을 상기구동 트랜지스터에 공급하고,
    상기 제2 초기화 트랜지스터는 상기 다이오드 초기화 신호의 활성화 구간동안 상기 초기화 전압을 상기 유기 발광 다이오드에 공급하며,
    상기 발광 제어 트랜지스터는 상기 제1 발광 신호의 활성화 구간 동안 상기 구동 트랜지스터와 상기 발광부를 전기적으로 연결하고, 상기 제1 발광 신호의 비활성화 구간 동안 상기 구동 트랜지스터와 상기 발광부를 전기적으로 분리하며,
    상기 전원 분리 트랜지스터는 상기 제1 발광 신호의 상기 활성화 구간 동안 상기 제1 전원 전압과 상기 구동 트랜지스터를 전기적으로 연결하고, 상기 제1 발광 신호의 상기 비활성화 구간 동안 상기 제1 전원 전압과 상기 구동 트랜지스터를 전기적으로 분리하며,
    상기 데이터 공급 트랜지스터는 상기 스캔 신호의 활성화 구간 동안 상기 구동 트랜지스터의 상기 제1 단자에 상기 데이터 전압을 공급하고,
    상기 연결 트랜지스터는 상기 스캔 신호의 상기 활성화 구간 동안 상기 구동 트랜지스터의 상기 제1 게이트 단자와 상기 구동 트랜지스터의 상기 제2 단자를 연결하며,
    상기 구동 트랜지스터는 상기 스캔 신호의 상기 활성화 구간 동안 상기 연결 트랜지스터에 의해 형성된 다이오드 연결 구조에 기초하여 상기문턱 전압만큼 보상된 상기 데이터 전압을 상기 제1 게이트 단자에 발생시키고, 상기 제1 발광 신호의 상기 활성화 구간 동안 상기 문턱 전압만큼 보상된 상기 데이터 전압에 기초하여 상기 구동 전류를 조절하는 것을 특징으로 하는 화소.
  9. 제 4 항에 있어서,
    제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 단자 사이에 연결된 소스 전압 유지 커패시터; 및
    상기 제1 전원 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 단자에 연결된 제2 단자 및 제2 발광 신호를 공급받는 게이트 단자를 포함하는 전원 분리 트랜지스터를 더 포함하고,
    상기 데이터 전압 유지부는
    상기 구동 트랜지스터의 상기 제1 단자와 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 스토리지 커패시터를 포함하고,
    상기 발광부는
    제1 단자 및 제2 전원 전압을 공급받는 제2 단자를 포함하는 유기 발광 다이오드를 포함하며,
    상기 초기화 전압 공급부는
    상기 초기화 전압을 공급받는 제1 단자, 상기 유기 발광 다이오드의 상기 제1 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 초기화 트랜지스터를 포함하고,
    상기 발광 조절부는
    상기 구동 트랜지스터의 상기 제2 단자에 연결된 제1 단자, 상기 유기 발광 다이오드의 상기 제1 단자에 연결된 제2 단자 및 상기 제1 발광 신호를 공급받는 게이트 단자를 포함하는 발광 제어 트랜지스터를 포함하며,
    상기 데이터 전압 공급부는
    상기 데이터 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 게이트 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 데이터 공급 트랜지스터를 포함하는 것을 특징으로 하는 화소.
  10. 제 1 항에 있어서, 상기 데이터 전압 유지부는
    제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제1 스토리지 커패시터; 및
    상기 바이어스 전압과 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제2 스토리지 커패시터를 포함하고,
    상기 발광부는
    상기 구동 트랜지스터의 상기 제2 단자에 연결된 제1 단자 및 제2 전원 전압을 공급받는 제2 단자를 포함하는 유기 발광 다이오드를 포함하며,
    상기 데이터 전압 공급부는
    상기 데이터 전압을 공급받는 제1 단자, 상기 구동 트랜지스터의 상기 제1 게이트 단자에 연결된 제2 단자 및 상기 스캔 신호를 공급받는 게이트 단자를 포함하는 데이터 공급 트랜지스터를 포함하는 것을 특징으로 하는 화소.
  11. 화소를 포함하는 표시 패널;
    상기 표시 패널에 스캔 신호를 공급하는 스캔 구동부;
    상기 표시 패널에 데이터 전압을 공급하는 데이터 구동부; 및
    상기 스캔 구동부 및 상기 데이터 구동부를 제어하는 타이밍 제어부를 포함하고, 상기 화소는
    구동 전류에 기초하여 발광하는 발광부;
    액티브층, 상기 액티브층의 일 단에 연결된 제1 단자, 상기 액티브층의 타 단에 연결된 제2 단자, 상기 데이터 전압에 기초하여 상기 액티브층에 채널을 형성함으로써 상기 구동 전류를 조절하는 제1 게이트 단자 및 바이어스 전압을 공급받는 제2 게이트 단자를 포함하는 구동 트랜지스터;
    상기 구동 트랜지스터의 상기 제1 게이트 단자의 전압을 상기 발광부가 발광하는 동안 유지하는 데이터 전압 유지부; 및
    활성화된 상기 스캔 신호에 기초하여 상기 구동 트랜지스터의 상기 제1 게이트 단자에 상기 데이터 전압을 공급하는 데이터 전압 공급부를 포함하고,
    상기 데이터 전압 유지부는
    제1 전원 전압과 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제1 스토리지 커패시터; 및
    상기 바이어스 전압과 상기 구동 트랜지스터의 상기 제1 게이트 단자 사이에 연결된 제2 스토리지 커패시터를 포함하는 것을 특징으로 하는 표시 장치.
  12. 제 11 항에 있어서, 상기 구동 트랜지스터의 상기 제2 게이트 단자는 상기 바이어스 전압에 기초하여 상기 데이터 전압의 스윙(swing)에 따른 상기 구동 전류의 스윙폭을 조절하는 것을 특징으로 하는 표시 장치.
  13. 제 11 항에 있어서, 상기 구동 트랜지스터의 상기 제2 게이트 단자는 상기 바이어스 전압에 기초하여 상기 채널이 형성되는 문턱 전압의 크기를 조절하는 것을 특징으로 하는 표시 장치.
  14. 기판;
    상기 기판 상에 배치되는 하부 게이트 전극 패턴;
    상기 하부 게이트 전극 패턴을 덮으며, 상기 기판 상에 배치되는 제1 게이트 절연층;
    상기 제1 게이트 절연층 상에 배치되고, 제1 영역 및 제2 영역을 포함하는 액티브 패턴;
    상기 액티브 패턴을 덮으며, 상기 제1 게이트 절연층 상에 배치되는 제2 게이트 절연층; 및
    상기 제2 게이트 절연층 상에 배치되며, 상기 제1 영역, 상기 제2 영역 및 상기 제1 게이트 절연층과 함께 더블 게이트 구조를 갖는 구동 트랜지스터를 구성하는 제1 상부 게이트 전극 패턴을 포함하고,
    상기 구동 트랜지스터는 발광부에 공급되는 구동 전류를 생성하고,
    상기 제1 상부 게이트 전극 패턴과 함께 스토리지 커패시터를 구성하는 커패시터 전극 패턴을 더 포함하는 것을 특징으로 하는 표시 장치용 기판.
  15. 제 14 항에 있어서, 상기 하부 게이트 전극 패턴은 바이어스 전압을 공급받고, 상기 제1 상부 게이트 전극 패턴은 데이터 전압을 공급받는 것을 특징으로 하는 표시 장치용 기판.
  16. 제 15 항에 있어서, 상기 구동 트랜지스터의 상기 하부 게이트 전극 패턴은 상기 바이어스 전압에 기초하여 상기 데이터 전압의 스윙(swing)에 따른 상기 구동 전류의 스윙폭을 조절하는 것을 특징으로 하는 표시 장치용 기판.
  17. 제 15 항에 있어서, 상기 구동 트랜지스터의 상기 하부 게이트 전극 패턴은 상기 바이어스 전압에 기초하여 상기 구동트랜지스터가 갖는 문턱 전압의 크기를 조절하는 것을 특징으로 하는 표시 장치용 기판.
  18. 제 15 항에 있어서, 상기 액티브 패턴은 제3 내지 제14 영역들을 더 포함하는 것을 특징으로 하는 표시 장치용 기판.
  19. 제 18 항에 있어서,
    상기 제2 게이트 절연층 상에 배치되며, 상기 제3 영역, 및 상기 제4 영역과 함께 데이터 공급 트랜지스터를 구성하고, 상기 제5 영역, 및 상기 제6 영역과 함께 연결 트랜지스터를 구성하는 제2 상부 게이트 전극 패턴;
    상기 제2 게이트 절연층 상에 배치되며, 상기 제7 영역, 및 상기 제8 영역과 함께 제1 초기화 트랜지스터를 구성하는 제3 상부 게이트 전극 패턴;
    상기 제2 게이트 절연층 상에 배치되며, 상기 제9 영역, 및 상기 제10 영역과 함께 전원 분리 트랜지스터를 구성하고, 상기 제11 영역, 및 상기 제12 영역과 함께 발광 제어 트랜지스터를 구성하는 제4 상부 게이트 전극 패턴; 및
    상기 제2 게이트 절연층 상에 배치되며, 상기 제13 영역, 및 상기 제14 영역과 함께 제2 초기화 트랜지스터를 구성하는 제5 상부 게이트 전극 패턴을 더 포함하는 것을 특징으로 하는 표시 장치용 기판.
  20. 제 19 항에 있어서,
    상기 제1 내지 제5 상부 게이트 전극 패턴들을 덮으며, 상기 제2 게이트 절연층 상에 배치되는 층간 절연막을 더 포함하며,
    상기 커패시터 전극 패턴은 상기 층간 절연막 상에 배치되는것을 특징으로 하는 표시 장치용 기판.
KR1020140138080A 2014-10-14 2014-10-14 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치 KR102221761B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140138080A KR102221761B1 (ko) 2014-10-14 2014-10-14 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치
US14/663,143 US9478169B2 (en) 2014-10-14 2015-03-19 Pixel, display device having the same, and thin film transistor (TFT) substrate for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140138080A KR102221761B1 (ko) 2014-10-14 2014-10-14 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20160044078A KR20160044078A (ko) 2016-04-25
KR102221761B1 true KR102221761B1 (ko) 2021-03-03

Family

ID=55655862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138080A KR102221761B1 (ko) 2014-10-14 2014-10-14 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치

Country Status (2)

Country Link
US (1) US9478169B2 (ko)
KR (1) KR102221761B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102256962B1 (ko) * 2015-01-28 2021-05-28 삼성디스플레이 주식회사 전계발광 디스플레이 장치 및 전계발광 디스플레이 장치의 단변 구동 방법
CN106504700B (zh) * 2016-10-14 2018-03-06 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
CN106504703B (zh) * 2016-10-18 2019-05-31 深圳市华星光电技术有限公司 Amoled像素驱动电路及驱动方法
KR102584291B1 (ko) 2018-08-13 2023-10-05 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
WO2020066024A1 (ja) * 2018-09-28 2020-04-02 シャープ株式会社 表示装置およびその駆動方法
TWI685832B (zh) * 2019-01-15 2020-02-21 友達光電股份有限公司 像素驅動電路及其操作方法
KR20210035936A (ko) * 2019-09-24 2021-04-02 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
CN111261110A (zh) * 2020-03-09 2020-06-09 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路、像素驱动方法及显示面板
KR20210132789A (ko) 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치
KR20210157642A (ko) * 2020-06-22 2021-12-29 엘지디스플레이 주식회사 전계 발광 표시장치
KR20230054539A (ko) * 2021-10-15 2023-04-25 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치
KR20230139206A (ko) * 2022-03-25 2023-10-05 엘지디스플레이 주식회사 화소 회로 및 화소 회로를 포함하는 표시 장치
US20230317012A1 (en) * 2022-03-31 2023-10-05 Meta Platforms Technologies, Llc Self-compensation of driving transistor threshold voltage using body effect

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5152448B2 (ja) 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR20100009219A (ko) * 2008-07-18 2010-01-27 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101117729B1 (ko) * 2009-12-17 2012-03-07 삼성모바일디스플레이주식회사 화소 회로, 및 유기전계발광 표시장치 및 이의 휘도 제어 방법
KR101182238B1 (ko) * 2010-06-28 2012-09-12 삼성디스플레이 주식회사 유기 발광 표시장치 및 그의 구동방법
KR101152466B1 (ko) 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101108176B1 (ko) 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
KR101973125B1 (ko) * 2012-12-04 2019-08-16 엘지디스플레이 주식회사 화소 회로와 그 구동 방법 및 이를 이용한 유기발광표시장치

Also Published As

Publication number Publication date
KR20160044078A (ko) 2016-04-25
US20160104424A1 (en) 2016-04-14
US9478169B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
KR102221761B1 (ko) 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치
KR102244816B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치용 기판
KR102535800B1 (ko) 유기 발광 표시 장치
KR102241704B1 (ko) 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102655009B1 (ko) 전계발광 표시장치
KR102525335B1 (ko) 유기 발광 표시 장치
US10622436B2 (en) Display device
US10181480B2 (en) Thin film transistor substrate and display apparatus
KR102503052B1 (ko) 유기 발광 표시 장치
US9209237B1 (en) Organic light-emitting display device
KR102357345B1 (ko) 유기 발광 표시 장치
KR20160098650A (ko) 유기 발광 표시 장치
KR20160099758A (ko) 유기 발광 표시 장치
US9559155B2 (en) Organic light emitting display device with short-circuit prevention
KR20210035936A (ko) 화소 회로 및 이를 포함하는 표시 장치
US10997921B2 (en) Organic light-emitting display device
KR102417777B1 (ko) 유기발광표시장치 및 그의 제조방법
CN110010060B (zh) 垂直堆叠晶体管和包括垂直堆叠晶体管的显示设备
US20230363206A1 (en) Display apparatus
KR20170065941A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant