KR20230139206A - 화소 회로 및 화소 회로를 포함하는 표시 장치 - Google Patents

화소 회로 및 화소 회로를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20230139206A
KR20230139206A KR1020220037560A KR20220037560A KR20230139206A KR 20230139206 A KR20230139206 A KR 20230139206A KR 1020220037560 A KR1020220037560 A KR 1020220037560A KR 20220037560 A KR20220037560 A KR 20220037560A KR 20230139206 A KR20230139206 A KR 20230139206A
Authority
KR
South Korea
Prior art keywords
tft
transistor
scan signal
voltage
signal
Prior art date
Application number
KR1020220037560A
Other languages
English (en)
Inventor
김재성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020220037560A priority Critical patent/KR20230139206A/ko
Priority to CN202310183230.5A priority patent/CN116805476A/zh
Priority to US18/117,964 priority patent/US20230306908A1/en
Publication of KR20230139206A publication Critical patent/KR20230139206A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 명세서의 일 실시예에 따른 화소 회로는, 제1 산화물 트랜지스터; 제2 산화물 트랜지스터; 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 게이트 전극에 커패시터, 제1 산화물 트랜지스터 및 제2 산화물 트랜지스터가 연결되는 구동 트랜지스터; 및 소스 전극 또는 드레인 전극과 연결되는 제1 트랜지스터와, 발광 소자를 포함할 수 있다.

Description

화소 회로 및 화소 회로를 포함하는 표시 장치 {PIXEL CIRCUIT AND DISPLAY APPARATUS COMPRISING PIXEL CIRCUIT}
본 명세서는 적어도 하나 이상의 산화물 트랜지스터를 포함하는 화소 회로 및 화소 회로를 포함하는 표시 장치에 관한 것이다.
자발광 소자인 유기 발광 소자(Organic light emitting diode; OLED)는 애노드 전극 및 캐소드 전극과, 이들 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 및 전자수송층(Electron transport layer, ETL)으로 이루어진다. 애노드 전극과 캐소드 전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다. 액티브 매트릭스 타입의 유기 발광 표시 장치는 스스로 발광하는 유기 발광 소자(Organic Light Emitting Diode; OLED)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점으로 인해서 다양하게 이용되고 있다.
유기 발광 표시 장치는 유기 발광 소자를 각각 포함한 화소들을 매트릭스 형태로 배열하고 비디오 데이터의 계조에 따라 화소들의 휘도를 조절한다.
화소들 각각은 유기 발광 소자, 게이트-소스 간 전압에 따라 유기 발광 소자에 흐르는 구동 전류를 제어하는 구동 트랜지스터, 및 구동 트랜지스터의 게이트-소스 간 전압을 프로그래밍하는 적어도 하나 이상의 스위치 트랜지스터를 포함한다.
일 예로, 화소 회로는 6개의 트랜지스터와 1개의 스토리지 커패시터를 포함하는 6T1C 구조를 가질 수 있다. 그러나, 이러한 6T1C 화소 구조는 게이트 노드의 누설 전류에 취약하다. 이러한 경우 구동 주파수가 낮아지게 되면, 누설 전류가 증가하게 되어, 화면 깜빡임(이하, 플리커(fliker))이 시인되는 불량이 발생할 수 있다. 따라서 낮은 구동 주파수에서의 화면 깜박임 불량을 최소화 하기 위한 방안이 요구된다.
본 명세서의 실시예가 해결하고자 하는 과제는, 산화물 트랜지스터를 이용하여 플리커 현상을 개선한 화소 회로 및 화소 회로를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 명세서의 과제들은 이상에서 언급한 바로 제한되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
본 명세서의 일 실시예에 따른 화소 회로는, 제1 산화물 트랜지스터; 제2 산화물 트랜지스터; 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 게이트 전극에 커패시터, 제1 산화물 트랜지스터 및 제2 산화물 트랜지스터가 연결되는 구동 트랜지스터; 및 소스 전극 또는 드레인 전극과 연결되는 제1 트랜지스터와, 발광 소자를 포함할 수 있다.
본 명세서의 일 실시예에 따른 표시 장치는 데이터 구동회로; 게이트 구동회로; 및 제1 산화물 트랜지스터, 제2 산화물 트랜지스터, 구동 트랜지스터, 제1 트랜지스터 및 발광 소자를 포함하는 화소 회로를 포함하며, 구동 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함하고 게이트 전극에 상기 제1 산화물 트랜지스터 및 제2 산화물 트랜지스터가 연결되고, 제1 트랜지스터는 소스 전극 또는 드레인 전극과 연결될 수 있다.
본 명세서의 일 실시예에 따른 표시 장치는 데이터 구동회로; 게이트 구동회로; 및 발광 소자를 포함하는 화소 회로를 포함하고, 데이터 구동회로와 상기 게이트 구동회로에 의해, 화소 회로에 대한 데이터 전압을 프로그래밍하는 리프레시 프레임과 발광 소자의 애노드 전극을 리셋하는 리셋 프레임으로 화소 회로를 구동하며, 리프레시 프레임은 이니셜 구간, 샘플링 구간 및 에미션 구간을 포함하고, 이니셜 구간에서 제n스캔 신호 (n은 자연수)는 제1 레벨로 인가되고, 제n-2 스캔 신호는 제1 레벨 보다 높은 제2 레벨로 인가되며, 발광 신호는 하이 레벨로 인가되고, 제n 추가 스캔 신호는 제1 레벨로 인가될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 명세서에 따른 화소 회로 및 표시 장치는, 산화물 트랜지스터를 이용하여 게이트 노드의 누설 전류를 최소화함으로써 소비 전력을 저감하고 저속 구동 환경에서의 플리커 현상을 개선할 수 있다.
다만,　본　명세서에서　얻을　수　있는　효과는　이상에서　언급한　효과들로　제한되지　않으며,　언급하지　않은　또　다른　효과들은　아래의　기재로부터　본　명세서가　속하는　기술　분야에서　통상의　지식을　가진　자에게　명확하게　이해될　수　있을　것이다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로를 나타내는 도면이다.
도 3a 내지 3c는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 리프레시 프레임에서의 구동을 설명하기 위한 도면이다.
도 4는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 리프레시 프레임에서의 구동 파형을 설명하기 위한 도면이다.
도 5a 및 5b는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 애노드 리셋 프레임에서의 구동을 설명하기 위한 도면이다.
도 6은 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 애노드 리셋 프레임에서의 구동 파형을 설명하기 위한 도면이다.
도 7은 본 명세서의 다른 실시예에 따른 표시 장치의 화소 회로의 예를 나타내는 도면이다.
도 8a 내지 8c는 본 명세서의 다른 실시예에 따른 표시 장치의 화소 회로의 리프레시 프레임에서의 구동을 설명하기 위한 도면이다.
도 9는 본 명세서의 다른 실시예에 따른 표시 장치의 화소 회로의 리프레시 프레임에서의 구동 파형을 설명하기 위한 도면이다.
도 10a 및 10b는 본 명세서의 다른 실시예에 따른 표시 장치의 화소 회로의 애노드 리셋 프레임에서의 구동을 설명하기 위한 도면이다.
도 11은 본 명세서의 다른 실시예에 따른 표시 장치의 애노드 리셋 프레임에서의 구동 파형을 설명하기 위한 도면이다.
도 12는 본 명세서의 실시예에 따른 표시 장치에 포함되는 게이트 구동회로의 일 예를 설명하기 위한 도면이다.
도 13은 본 명세서의 실시예에 따른 표시 장치에 포함되는 게이트 구동회로의 다른 일 예를 설명하기 위한 도면이다.
실시예들에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
명세서 전체에서 기재된 "a, b, 및 c 중 적어도 하나"의 표현은, 'a 단독', 'b 단독', 'c 단독', 'a 및 b', 'a 및 c', 'b 및 c', 또는 'a, b, 및 c 모두'를 포괄할 수 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다.
본 명세서에서 실시예를 설명하기 위한 도면에 개시된 형상, 면적, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서의 실시예가 도시된 사항에 제한되는 것은 아니다. 또한, 실시예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 실시예의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 또한, 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등과 같은 용어가 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 내에 서술된 각 구성의 면적, 길이, 또는 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 면적 및 두께에 반드시 한정되는 것은 아니다.
본 명세서의 여러 실시예들 각각의 특징은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시할 수도 있고 연관 관계로 함께 실시할 수도 있다.
그리고　후술되는　용어들은　본　명세서의　실시에서의　기능을　고려하여　정의된　용어들로서　이는　사용자,　운용자의　의도　또는　관례　등에　따라　달라질　수　있다.　그러므로　그　정의는　본　명세서　전반에　걸친　내용을　토대로　내려져야　할　것이다.
본 명세서의 화소 회로를 구성하는 트랜지스터는 산화물 TFT(Oxide Thin Film Transistor; Oxide TFT), 비정질 실리콘 TFT(a-Si TFT), 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) TFT 중 적어도 하나 이상을 포함할 수 있다.
이하의 실시예들은 유기 발광 표시 장치를 중심으로 설명된다. 하지만, 본 발명의 실시예들은 유기 발광 표시 장치에 제한되지 않고, 무기 발광 물질을 포함한 무기 발광 표시 장치에 적용될 수도 있다. 예를 들어, 본 발명의 실시예들은 양자점(Quantum Dot) 표시장치에도 적용될 수 있다.
'제1', '제2', '제3'과 같은 표현은 실시예 별로 구성을 구분하기 위해 사용되는 용어로서 이러한 용어에 실시예가 제한되는 것은 아니다. 따라서 동일한 용어라도 실시예에 따라 다른 구성을 지칭할 수도 있음을 밝혀둔다.
이하에서는 도면을 참조하여 본 명세서의 실시예들을 설명한다.
도 1은 본 명세서의 일 실시예에 따른 표시 장치의 블록도이다.
본 명세서의 일 실시예에 따른 표시 장치는 전계발광 디스플레이 장치(Electroluminescent Display)가 적용될 수 있다. 전계발광 디스플레이 장치는 유기 발광 다이오드(Organic Light Emitting Diode) 디스플레이 장치, 퀀텀닷 발광 다이오드(Quantum-dot Light Emitting Diode) 디스플레이 장치, 또는 무기 발광 다이오드(Inorganic Light Emitting Diode) 디스플레이 장치가 이용될 수 있다.
일 실시예에 따른 표시 장치는 내부 보상을 위한 서브-화소들(PXL)이 형성된 표시패널(10)과, 데이터 라인들(14)을 구동시키기 위한 데이터 구동회로(12)와, 게이트 라인들(15)을 구동시키기 위한 게이트 구동회로(13)와, 데이터 구동회로(12) 및 게이트 구동회로(13)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(11)를 구비할 수 있다.
표시패널(10)에는 다수의 데이터 라인들(14)과 다수의 게이트 라인들(15)이 교차되고, 이 교차영역마다 내부 보상을 위한 서브-화소(PXL)들이 매트릭스 형태로 배치된다. 동일 수평라인 상에 배치된 서브-화소(PXL)들은 하나의 게이트 라인(15)에 접속되며, 상기 하나의 게이트 라인(15)은 적어도 하나 이상의 스캔 라인과 적어도 하나 이상의 발광 제어 라인을 포함할 수 있다.
예를 들면, 각 서브-화소(PXL)는 1개의 데이터 라인(14)과, 적어도 하나 이상의 스캔 라인 및 발광 제어 라인에 접속될 수 있다. 서브-화소(PXL)들은 전원발생부로부터 고전위 전압(Vdd) 및 저전위 전압(Vss)과 기준 전압(Vref)을 공통으로 공급받을 수 있다. 초기화 구간 및 샘플링 구간에서 OLED(organic light emitting diode)의 불필요한 발광이 방지되도록 기준 전압(Vref)은 OLED의 동작 전압보다 충분히 낮은 전압 범위 내 일 수 있으며, 저전위 전압(VSS)과 같거나 저전위 전압(VSS)보다 낮게 설정될 수 있다. 서브-화소(PXL)들은 전원발생부로부터 초기화 전압(Vini) 및 리셋 전압(VAR)을 공통으로 더 공급받을 수 있다.
서브-화소(PXL)를 구성하는 TFT(thin film transistor)들은 산화물 반도체층을 포함한 산화물 트랜지스터(또는 산화물 TFT)로 구현될 수 있다. 산화물 TFT는 전자 이동도, 및 공정 편차 등을 모두 고려할 때 표시패널(10)의 대면적화에 유리할 수 있다. 다만, 본 명세서의 실시예들은 이에 한정되지 않고, TFT의 반도체층을 아몰포스 실리콘 또는, 폴리 실리콘 등으로 형성할 수도 있다.
각 서브-화소(PXL)는 구동 TFT의 문턱 전압(Vth) 편차를 보상하기 위해 다수의 TFT들과 스토리지 커패시터를 포함할 수 있다. 각 서브-화소(PXL)의 구체적인 구성은 후술한다.
도 1에서, 기본 화소는 화이트(W), 레드(R), 그린(G), 블루(B) 서브 화소들 중 적어도 3개 서브 화소들로 구성될 수 있다. 예를 들면, 기본 화소는 레드(R), 그린(G), 블루(B) 조합의 서브 화소들, 화이트(W), 레드(R), 그린(G) 조합의 서브 화소들, 블루(B), 화이트(W), 레드(R) 조합의 서브 화소들, 그린(G), 블루(B), 화이트(W) 조합의 서브 화소들로 구성되거나, 화이트(W), 레드(R), 그린(G), 블루(B) 조합의 서브 화소들로 구성될 수 있다.
타이밍 콘트롤러(11)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다. 또한, 타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 생성할 수 있다.
데이터 구동회로(12)는 데이터 제어신호(DDC)를 기반으로 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 데이터전압으로 변환하여 다수의 데이터 라인들(14)에 공급할 수 있다.
게이트 구동회로(13)는 게이트 제어신호(GDC)를 기반으로 스캔 신호(Scan1, Scan2)와 발광 신호(또는 발광 제어신호)(EM)를 생성할 수 있다. 게이트 구동회로(13)는 스캔 구동부와 발광 신호 구동부를 포함할 수 있다. 스캔 구동부는 각 화소 행마다 연결된 적어도 하나 이상의 스캔 라인을 구동하기 위해 행 순차 방식으로 스캔 신호를 생성하여 스캔 라인들에 공급할 수 있다. 발광 신호 구동부는 각 화소 행마다 연결된 적어도 하나 이상의 발광 신호 라인을 구동하기 위해 행 순차 방식으로 발광 신호(EM)를 생성하여 발광 신호 라인들에 공급할 수 있다.
실시예에 따라, 게이트 구동회로(13)는 GIP(Gate-driver In Panel) 방식에 따라 표시패널(10)의 비표시영역에 내장되어 형성될 수 있으나, 이에 제한되는 것은 아니다. 경우에 따라 게이트 구동회로(13)는 복수개로 구분되어 표시패널(10)의 적어도 2개의 측면에 배치될 수 있다.
도 2는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 예를 나타내는 도면이다. 구체적으로, 도 2는 도 1의 서브-화소(PXL)(이하, 화소)의 회로의 일 예를 나타내는 도면이다.
도 2를 참조하면, 화소는 발광 소자(OLED), 구동 TFT(DT), 제1 TFT(T1), 제2 TFT(T2), 제3 TFT(T3), 제4 TFT(T4), 제5 TFT(T5), 제6 TFT(T6) 및 제1 커패시터(Cst)를 포함한다. 실시예에 따라 같이 7개의 TFT(Thin Film Transistor)와 1개의 커패시터를 가지는 화소 구조는 7T1C로 지칭될 수 있으나 이러한 용어에 제한되는 것은 아니다.
도 2를 참조하면, 화소는 고전위 전압(Vdd)을 공급하는 고전위 전압 공급 라인(21), 저전위 전압(Vss)을 공급하는 저전위 전압 공급 라인(22), 초기화 전압(Vini)을 공급하는 초기화 전압 공급 라인(23), 기준 전압(Vref)을 공급하는 기준 전압 공급 라인(24), 리셋 전압(VAR)을 공급하는 리셋 전압 공급 라인(25), 및 데이터 전압(Vdata)을 공급하는 데이터 라인(26)과 연결될 수 있다.
또한, 화소는 "n번째 화소행의 제1 스캔 신호"(SC1(n))를 공급하는 제1 스캔 라인(27), "n-2번째 화소행의 제1 스캔 신호"(SC1(n-2))를 공급받는 제2 스캔 라인(28), "n번째 화소행의 제2 스캔 신호"(SC2(n))를 공급하는 제3 스캔 라인(29)과 연결될 수 있다. 여기서, n번째 화소행의 제1 스캔 신호(SC1(n))는 도 2의 화소에 공급되는 제1 스캔 신호를 포함할 수 있다. n-2번째의 제1 스캔 신호(SC1(n-2))는 도 2의 화소보다 전전 화소행(예를 들어 도 2의 화소가 n번째 화소행에 배치된 경우 n-2번째 화소행)에 배치된 화소에 공급되는 제1 스캔 신호를 포함할 수 있다. n번째 화소행의 제2 스캔 신호(SC2(n))는 도 2의 화소에 공급되는 제2 스캔 신호를 포함할 수 있다.
본 명세서의 다른 실시예에 따르면, 설명의 편의를 위해 n번째의 화소행의 제1 스캔 신호(SC1(n)), n-2번째 화소행의 제1 스캔 신호(SC1(n-2)), n번째 화소행의 제2 스캔 신호(SC2(n))를 다른 용어, 예를 들어 제1 스캔 신호, 제2 스캔 신호, 제3 스캔 신호로 지칭할 수 있으나 이러한 용어에 제한되는 것은 아니다. 이하 실시예에서는 n번째 화소행의 제1 스캔 신호(SC1(n))를 제1 스캔 신호, n-2번째 화소행의 제1 스캔 신호(SC1(n-2))를 전전단의 제1 스캔 신호(SC1(n-2)), n번째 화소행의 제2 스캔 신호(SC2(n))를 제2 스캔 신호(SC2(n))로 지칭하겠다.
구동 TFT(DT)는 발광 소자(OLED)를 구동하기 위한 트랜지스터로서, 구동 트랜지스터로 지칭될 수 있다. 구동 TFT(DT)의 제1 전극과 제2 전극은 각각 고전위 전압 공급 라인(21) 및 제2 노드(n2)에 연결되고, 게이트 전극은 제1 노드(n1)에 연결된다. 예를 들면, 구동 TFT(DT)는 제1 노드(n1)의 전압에 따라 턴-온 또는 턴-오프(turn-off)되고 턴-온(turn-on) 시 고전위 전압 공급 라인(21)에 의해 공급되는 고전위 전압(Vdd)을 제2 노드(n2)에 공급할 수 있다.
도 2를 참조하면, 구동 TFT(DT)의 제1 전극 또는 제2 전극은 소스 전극 또는 드레인 전극에 대응할 수 있다. 예를 들어, 제1 전극은 소스 전극에 대응하고 제2 전극은 드레인 전극에 대응할 수 있다. 다른 예를 들면, 제2 전극은 소스 전극에 대응하고 제1 전극은 드레인 전극에 대응할 수 있다.
본 명세서의 실시예에서, 구동 TFT(DT)의 게이트 전극에는 제1 커패시터(Cst), 제1 TFT(T1) 및 제2 TFT(T2)가 연결될 수 있다. 구동 TFT(DT)의 게이트 전극에 연결되는 제1 TFT(T1) 및 제2 TFT(T2)는 산화물 트랜지스터일 수 있다.
제1 TFT(T1)의 제1 전극과 제2 전극은 각각 제2 노드(n2) 및 제3 노드(n3)에 연결된다. 제1 TFT(T1)의 게이트 전극은 제1 스캔 신호(SC1(n))를 제공하는 제1 스캔 라인(27)에 연결된다. 여기서, 제1 스캔 신호(SC1(n))는 n번째 화소행의 화소(예: 도 2의 화소)에 공급되는 제1 스캔 신호를 포함할 수 있다.
본 명세서의 실시예에서, 제1 TFT(T1)의 일측은 구동 TFT(DT)의 게이트 전극과 연결되고, 제1 TFT(T1)의 타측은 제5 TFT(T5)와 연결될 수 있다.
제1 TFT(T1)는 제1 스캔 라인(27)을 통해 인가되는 신호에 따라 턴-온 또는 턴-오프되고, 턴-온 시 제2 노드(n2)와 제3 노드(n3) 사이를 연결할 수 있다.
여기서, 제3 노드(n3)는 제1 노드(n1)에 연결된다. 본 명세서의 도면들에서는 설명의 편의를 위해 제3 노드(n3)와 제1 노드(n1)와 구분되도록 나타내었지만, 회로도의 표현 방식에 따라 제1 노드(n1)로 표현될 수도 있다. 예를 들면, 제1 커패시터(Cst), 제1 TFT(T1) 및 제2 TFT(T2)가 하나의 노드, 예를 들어 제1 노드(n1)에 연결되는 형태로 회로도가 표현될 수 있다. 본 명세서의 회로도 표현 방식에 의해 실시예의 사상이 제한되지는 않는다.
제2 TFT(T2)의 제1 전극과 제2 전극은 각각 제3 노드(n3) 및 초기화 전압 공급 라인(23)에 연결된다. 제2 TFT(T2)의 게이트 전극은 전전단 화소행의 제1 스캔 신호(SC1(n-2))를 공급받는 제2 스캔 라인(28)에 연결된다. 여기서, 전전단 화소행의 제1 스캔 신호(SC1(n-2))는 n-2번째 화소행의 화소(예: 도 2의 화소의 전전 화소행에 배치된 화소)에 공급되는 제1 스캔 신호를 공유할 수 있다.
본 명세서의 실시예에서, 제2 TFT(T2)의 제1 전극(또는 일측)은 제1 TFT(T1), 구동 TFT(DT)의 게이트 전극 및 제1 커패시터(Cst) 중 적어도 하나 이상과 연결될 수 있다. 예를 들어 제2 TFT(T2)의 제1 전극(또는 일측)은 제1 TFT(T1)와 연결될 수 있다. 제2 전극(또는 타측)은 초기화 전압 공급 라인(23)에 연결될 수 있다. 다른 예를 들어, 제2 TFT(T2)의 제1 전극은 구동 TFT(DT)의 게이트 전극과 연결될 수 있다. 제2 TFT(T2)의 제2 전극은 초기화 전압 공급 라인(23)에 연결될 수 있다.
제2 TFT(T2)는 제2 스캔 라인(28)을 통해 인가되는 신호에 따라 턴-온 또는 턴-오프되고, 턴-온 시 초기화 전압 공급 라인(23)에 의해 공급되는 초기화 전압(Vini)을 제3 노드(n3)에 공급할 수 있다.
제3 TFT(T3)의 제1 전극과 제2 전극은 각각 제4 노드(n4) 및 데이터 라인(26)에 연결된다. 제3 TFT(T3)의 게이트 전극은 제1 스캔 신호(SC1(n))를 제공하는 제1 스캔 라인(27)에 연결된다. 제3 TFT(T3)는 제1 스캔 라인(27)을 통해 인가되는 신호에 따라 턴-온 또는 턴-오프되고, 턴-온 시 데이터 전압(Vdata)을 제4 노드(n4)에 공급할 수 있다. 여기서, 제3 TFT(T3)의 제1 전극 또는 제2 전극은 소스 전극 또는 드레인 전극일 수 있다. 예를 들어, 제1 전극은 소스 전극이고 제2 전극은 드레인 전극일 수 있다. 다른 예를 들면, 제2 전극은 소스 전극이고 제1 전극은 드레인 전극일 수 있다.
제4 TFT(T4)의 제1 전극과 제2 전극은 각각 리셋 전압 공급 라인(25) 및 제5 노드(n5)에 연결되고, 게이트 전극은 발광 신호 공급 라인(30)에 연결된다. 이러한 경우, 제4 TFT(T4)의 제1 전극 또는 제2 전극에는 리셋 전압(VAR)이 인가되고 제4 TFT(T4)의 게이트 전극에는 발광 신호(EM)가 인가될 수 있다.
본 명세서의 실시예에서, 제4 TFT(T4)의 제1 전극 또는 제2 전극(또는 일측)에는 제5 TFT(T5)가 연결될 수 있다. 제4 TFT(T4)는 산화물 트랜지스터이고, 제5 TFT(T5)는 LTPS(Low Temperature Polycrystalline Silicon) 트랜지스터일 수 있다.
본 명세서의 실시예에서, 제4 TFT(T4)의 제1 전극 또는 제2 전극은 소스 전극 또는 드레인 전극일 수 있다. 예를 들어, 제1 전극은 소스 전극이고 제2 전극은 드레인 전극일 수 있다. 다른 예를 들면, 제2 전극은 소스 전극이고 제1 전극은 드레인 전극일 수 있다.
제4 TFT(T4)는 발광 신호 공급 라인(30)을 통해 인가되는 발광 신호(EM(n))에 따라 턴-온 또는 턴-오프되고 턴-온 시 제5 노드(n5)에 리셋 전압 공급 라인(25)에 의해 공급되는 리셋 전압(VAR)을 공급할 수 있다.
본 명세서의 실시예에서, 제4 TFT(T4)의 일측은 리셋 전압 공급 라인(25)과 연결되고 타측은 발광 소자(OLED) 및/또는 제5 TFT(T5)와 연결될 수 있다.
제5 TFT(T5)의 제1 전극과 제2 전극은 각각 제2 노드(n2) 및 제5 노드(n5)에 연결된다. 제5 TFT(T5)의 게이트 전극은 발광 신호 공급 라인(30)에 연결된다. 제5 TFT(T5)는 발광 신호 공급 라인(30)을 통해 인가되는 발광 신호(EM(n))에 따라 턴-온 또는 턴-오프되고 턴-온 시 제2 노드(n2)와 제5 노드(n5)를 연결할 수 있다.
본 명세서의 실시예에서, 제5 TFT(T5)의 일측은 구동 TFT(DT)의 제1 전극 또는 제2 전극과 연결될 수 있다. 제5 TFT(T5)의 타측은 발광 소자(OLED)와 연결될 수 있다. 여기서, 제1 전극이 소스 전극인 경우 제2 전극은 드레인 전극에 대응할 수 있다. 제1 전극이 드레인 전극인 경우 제2 전극은 소스 전극에 대응할 수 있다.
제6 TFT(T6)의 제1 전극과 제2 전극은 각각 기준 전압 공급 라인(24) 및 제4 노드(n4)에 연결된다. 제6 TFT(T6)의 게이트 전극은 제2 스캔 신호(SC2(n))를 제공하는 제3 스캔 라인(29)에 연결된다. 여기서, 제2 스캔 신호(SC2(n))는 n번째 화소행에 공급되는 제2 스캔 신호를 포함할 수 있다.
본 명세서의 실시예에서, 제6 TFT(T6)의 제1 전극 또는 제2 전극에는 기준 전압(Vref)이 인가되고, 제6 TFT(T6)의 게이트 전극에는 제3 스캔 라인(29)에 의해 제공되는 제2 스캔 신호(SC2(n))가 인가된다.
제6 TFT(T6)는 제3 스캔 라인(29)을 통해 공급되는 제2 스캔 신호(SC2(n))에 따라 턴-온 또는 턴-오프되고 턴-온 시 제4 노드(n4)에 기준 전압 공급 라인(24)에 의해 공급되는 기준 전압(Vref)을 공급할 수 있다.
제1 캐패시터(Cst)는 하나의 프레임(frame) 동안 일정한 전압을 유지하기 위한 스토리지 커패시터를 포함할 수 있다. 제1 커패시터(Cst)는 제1 노드(n1) 및 제4 노드(n4) 사이에 연결되어 제3 TFT(T3)를 통해 공급된 데이터 전압(Vdata)을 한 프레임 동안 일정하게 유지할 수 있다. 예를 들면, 제1 커패시터(Cst)는 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)을 한 프레임 동안 일정하게 유지할 수 있다.
본 명세서의 실시예에서, 제1 캐패시터(Cst)의 일측은 구동 TFT(DT)의 게이트 전극, 제1 TFT(T1), 및/또는 제2 TFT(T2)와 연결되고, 타측은 제3 TFT(T3) 및/또는 제6 TFT(T6)와 연결될 수 있다. 제1 TFT(T1), 제2 TFT(T2), 제3 TFT(T3)는 산화물 트랜지스터에 대응하고, 제6 TFT(TF)는 LTPS 트랜지스터에 대응할 수 있다.
본 명세서의 실시예에서, 제1 캐패시터(Cst)는, 내부 캐패시터(Internal Capacitor)인 기생 캐패시터로 구성될 수 있으나, 이에 제한되는 것은 아니고 구동 TFT(DT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수도 있다.
발광 소자(OLED)의 애노드 전극은 제5 노드(n5)에 연결되고, 캐소드 전극은 저전위 전압 공급 라인(22)에 연결될 수 있다. 여기서, 저전위 전압 공급 라인(22)은 상술한 바와 같이 저전위 전압(Vss)를 공급하는 라인일 수 있다.
본 명세서의 실시예에 따라, 발광 소자(OLED)는 유기발광 다이오드, 무기발광 다이오드, 또는 퀀텀닷 발광 소자 등일 수 있다. 이 경우, 발광 소자(OLED)가 유기발광 다이오드인 경우, 발광 소자(OLED)의 발광층은 유기물이 포함된 유기 발광층을 포함할 수 있다.
본 명세서의 실시예에서, 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 p 타입 트랜지스터일 수 있다. 제1 TFT(T1) 내지 제4 TFT(T4)는 n 타입 트랜지스터일 수 있다.
p 타입 TFT의 경우, 각 구동 신호의 로우 레벨 전압은 TFT를 턴-온시키는 게이트-온 전압을 의미하고, 각 구동신호의 하이 레벨 전압은 TFT들을 턴-오프시키는 게이트-오프 전압일 수 있다. n 타입 TFT의 경우, 각 구동 신호의 로우 레벨 전압은 TFT를 턴-오프시키는 게이트-오프 전압을 의미하고, 각 구동신호의 하이 레벨 전압은 TFT들을 턴-온시키는 게이트-온 전압일 수 있다.
여기서 로우 레벨 전압은 하이 레벨 보다 낮은 미리 지정된 전압에 대응할 수 있다. 하이 레벨 전압은 로우 레벨 전압 보다 높은 미리 지정된 전압에 대응할 수 있다.
본 명세서의 실시예에 따라 로우 레벨 전압은 제1 전압으로 지칭되고, 하이 레벨 전압은 제2 전압으로 지칭될 수 있다. 이러한 경우 제1 전압은 제2 전압 보다 낮은 값일 수 있다.
본 명세서의 실시예에서, 제1 TFT(T1)와 제2 TFT(T2)는 산화물 트랜지스터일 수 있다. 본 명세서의 다른 실시예에 따라, 제3 TFT(T3) 및 제4 TFT(T4) 중 적어도 하나 이상은 또한 산화물 트랜지스터일 수 있다. 이러한 경우 산화물 트랜지스터 외의 다른 트랜지스터(예: 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6))는 산화물 트랜지스터와 구분되는 다른 종류의 트랜지스터로 구현될 수 있다.
예를 들어, 제1 TFT(T1)와 제2 TFT(T2)는 산화물 트랜지스터이고, 제3 TFT(T3), 제4 TFT(T4), 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 LTPS(저온 다결정 실리콘) 트랜지스터일 수 있다. 다른 예를 들면, 제1 TFT(T1), 제2 TFT(T2) 및 제3 TFT(T3)는 산화물 트랜지스터이고, 제4 TFT(T4), 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 LTPS 트랜지스터일 수 있다. 다른 예를 들면, 제1 TFT(T1), 및 제2 TFT(T2), 제4 TFT(T4)는 산화물 트랜지스터이고, 제3 TFT(T3), 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 LTPS 트랜지스터일 수 있다. 또 다른 예를 들면 제1 TFT(T1), 및 제2 TFT(T2), 제3 TFT(T3), 및 제4 TFT(T4)는 산화물 트랜지스터이고, 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 LTPS 트랜지스터일 수 있다.
도 3a 내지 도 3c는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 리프레시 프레임에서의 구동을 설명하기 위한 도면이다. 도 4는 리프레시 프레임에서의 구동 파형을 나타낸다.
표시 장치의 화소 회로는 리프레시 프레임(또는 리프레시 구간, 새로 고침 구간)에서 이니셜(Initial) 구간(또는 초기화 구간), 샘플링(Sampling) 구간, 에미션(Emission) 구간을 포함할 수 있다. 이러한 경우, 도 3a는 이니셜 구간을 나타내고, 도 3b는 샘플링 구간을 나타내며, 도 3c는 에미션 구간을 나타낸다. 도 4는 리프레시 프레임의 각 구간 별 신호 파형을 나타낸다.
리프레시 프레임은 화소를 리프레시하는 구간으로 화소가 일정시간 이상 구동했을 때에 발생 가능한 품질 저하 등을 방지할 수 있다.
도 3a와 도 4를 참조하면, 이니셜 구간은 데이터 전압을 공급하기 전에 수행될 수 있다. 이니셜 구간 동안에, 제1 스캔 신호(SC1(n))와 제2 스캔 신호(SC2(n))는 로우 레벨 전압으로 입력되고, 전전단 화소행의 제1 스캔 신호(SC1(n-2))와, 발광 신호(EM(n))는 하이 레벨 전압으로 입력될 수 있다. 여기서, 로우 레벨 전압은 하이 레벨 전압 보다 작은 전압 값을 가지는 것일 수 있다. 로우 레벨 전압은 로우 레벨 전압이 가해지는 p타입 TFT를 턴- 온 또는 n타입 TFT를 턴-오프 시킬 수 있는 전압 값 범위에 속하는 것으로, 예를 들어, -8V 내지 -12V 범위 내에 해당하는 전압을 포함할 수 있다. 하이 레벨 전압은 하이 레벨 전압이 가해지는 p타입 TFT를 턴-오프 또는 n타입 TFT를 턴-온 시킬 수 있는 전압 값 범위에 속하는 것으로, 6V 내지 8V 범위 내에 해당하는 전압을 포함할 수 있다. 다만 이는 예시일 뿐 이러한 예에 본 실시예가 제한되지는 않는다. 이러한 경우, 이니셜 구간에서 제2 TFT(T2), 제4 TFT(T4) 및 제6 TFT(T6)는 턴-온될 수 있다. 제6 TFT(T6)가 턴-온되어 제4 노드(n4)를 기준 전압(Vref)로 초기화시키고, 제4 TFT(T4)가 턴-온되어 제5 노드(n5)를 리셋 전압(VAR)으로 초기화 시킬 수 있다. 발광 소자(OLED)의 애노드 전극은 리셋 전압(VAR)으로 초기화될 수 있다.
실시예에 따르면, 이니셜 구간에서, 제2 TFT(T2)가 턴-온되어 구동 TFT(DT)의 게이트 전극에는 초기화 전압(Vini)이 입력될 수 있다. 구동 TFT(DT)의 소스 전극에는 고전위 전압(Vdd)이 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 전압은 Vini-Vdd에 대응할 수 있다.
도 3b와 도 4를 참조하면, 샘플링 구간은 데이터 전압(Vdata)이 공급되는 구간 동안에 수행된다. 샘플링 구간 동안에, 제1 스캔신호(SC1(n)), 제2 스캔신호(SC2(n)) 및 발광 신호(EM(n))는 하이 레벨 전압으로 입력될 수 있다. 전전단 화소행의 제1 스캔 신호(SC1(n-2))는 로우 레벨 전압으로 입력될 수 있다.
이러한 경우, 샘플링 구간에서 제1 TFT(T1), 제3 TFT(T3)는 제1 스캔신호(SC1(n))에 의해 턴-온될 수 있다. 제4 TFT(T4)는 발광 신호(EM(n))에 따라 턴-온되고, 제5 TFT(T5)는 발광 신호(EM(n))에 따라 턴-오프될 수 있다. 이에 따라 데이터 전압(Vdata)이 제1 커패시터(Cst)에 충전될 수 있다.
실시예에서, 샘플링 구간 동안 제1 TFT(T1)에 의해 고전위 전압(Vdd)과 구동 TFT(DT)의 문턱 전압(Vth)의 합에 해당하는 Vdd+Vth 레벨의 전압이 제1 노드(n1)에 충전될 수 있다. 따라서 구동 TFT(DT)의 문턱 전압이 센싱될 수 있다.
실시예에 따르면, 샘플링 구간에서, 구동 TFT(DT)의 게이트 전극에는 "고전위 전압(Vdd)과 문턱 전압(Vth)의 합"만큼의 전압이 입력될 수 있다. 구동 TFT(DT)의 소스 전극에는 고전위 전압(Vdd)이 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 전압은 문턱 전압(Vth)에 대응할 수 있다.
도 3c와 도 4를 참조하면, 에미션 구간은 샘플링 구간 이후 수행된다. 에미션 구간 동안 제1 스캔신호(SC1(n)), 제2 스캔신호(SC2(n)), 전전단 화소행의 제1 스캔 신호(SC1(n-2)), 및 발광 신호(EM)는 로우 레벨 전압으로 입력될 수 있다.
이러한 경우, 에미션 구간에서 제5 TFT(T5) 및 제6 TFT(T6)가 턴-온되고, 제1 TFT(T1) 내지 제4 TFT(T4)는 턴-오프될 수 있다. 제5 TFT(T5)가 턴-온됨에 기초하여 제1 커패시터(Cst)에 저장된 전압만큼의 OLED 구동전압이 발광 소자(OLED)로 공급되어 발광 소자(OLED)가 발광할 수 있다.
실시예에 따르면, 에미션 구간에서, 구동 TFT(DT)의 게이트 전극에는 Vdd+Vth+(Vref-Vdata)이 입력될 수 있다. 구동 TFT(DT)의 소스 전극에는 고전위 전압(Vdd)이 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 전압은 Vth+(Vref-Vdata)에 대응할 수 있다.
실시예에서, 표시 장치의 구동이 지속됨에 따라, 구동 트랜지스터의 문턱 전압(Vth)이 변화하는 히스테리시스 현상이 발생할 수 있다. 이를 위해 리프레시 프레임은 구동 TFT(DT)의 히스테리시스를 완화하기 위한 제1 OBS(On Bias Stress) 구간(OBS1)을 포함할 수 있다. 제1 OBS 구간에서 미리 지정된 바이어스 전압이 구동 TFT(DT)에 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 일정하게 유지될 수 있고, 이에 따라 표시 장치에 발생 가능한 플리커 현상이 개선될 수 있다. 제1 OBS 구간 후에 샘플링 구간이 수행될 수 있다. 제1 OBS 구간의 구동 방법에 따라 표시 장치에는 OBS 구동부가 추가로 포함될 수 있으나 이에 실시예가 제한되는 것은 아니다.
도 4를 참조하면, 제1 OBS 구간(OBS1) 중 이니셜 구간 외에서 전전단 화소행의 제1 스캔 신호(SC2(n-2))는 로우 레벨 전압으로 입력될 수 있다. 이러한 경우 제2 TFT(T2)가 턴-오프 될 수 있다.
본 명세서의 실시예에 따라 OBS 구간은 보상 구간으로 지칭될 수 있다. 이러한 경우 제1 OBS 구간(OBS1)은 제1 보상 구간으로 지칭되고, 후술하는 제2 OBS 구간은 제2 보상 구간으로 지칭될 수 있다. 이러한 보상 구간에서 구동 TFT(DT)의 문턱 전압(Vth)은 보상 전압에 기초하여 변경될 수 있다.
도 5a 및 5b는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 애노드 리셋 프레임에서의 구동을 설명하기 위한 도면이다. 도 6은 본 명세서의 일 실시예에 따른 표시 장치의 애노드 리셋 프레임에서의 구동 파형을 설명하기 위한 도면이다. 이하에서는 앞서 설명한 내용과 중복되는 내용이 생략될 수 있다.
표시 장치의 화소 회로는 애노드 리셋 프레임(또는 애노드 리셋 구간)에서 리셋(Reset) 구간(A/R)과 에미션 구간(Emission)을 포함할 수 있다. 이러한 경우, 도 5a는 리셋 구간을 나타내고, 도 5b는 에미션 구간을 나타낸다. 도 6은 애노드 리셋 프레임의 각 구간 별 신호 파형을 나타낸다.
본 실시예에서는 애노드 리셋 프레임에 에미션 구간이 포함되는 경우를 예시적으로 나타내었으나 이에 제한되는 것은 아니고, 실시예에 따라 에미션 구간은 애노드 리셋 프레임과 구분될 수 있다.
애노드 리셋 프레임은 발광 소자의 애노드 전극을 초기화 하는 구간으로 화소가 일정시간 이상 구동했을 때에 발광 소자에 발생 가능한 품질 저하 등을 방지할 수 있다.
도 5a와 도 6을 참조하면, 리셋 구간(A/R)은 데이터 전압을 공급하지 않는 구간에 수행될 수 있다. 리셋 구간(A/R) 동안에, 제1 스캔 신호(SC1(n))와 전전단 화소행의 제1 스캔 신호(SC1(n-2)), 및 제2 스캔 신호(SC2(n))는 로우 레벨(또는 제1 레벨) 전압으로 입력될 수 있다. 리셋 구간(A/R) 동안에 발광 신호(EM(n))는 하이 레벨(또는 제2 레벨)(제2 레벨>제1 레벨) 전압으로 입력될 수 있다.
이러한 경우, 제4 TFT(T4) 및 제6 TFT(T6)는 턴-온되어 제4 노드(n4)를 기준 전압(Vref)로 초기화시키고, 제5 노드(n5)를 리셋 전압(VAR)로 초기화 시킬 수 있다. 이에 따라 발광 소자(OLED)의 애노드 전극은 리셋 전압(VAR)으로 초기화될 수 있다.
실시예에서, 리셋 구간(A/R) 동안에는 제2 TFT(T2)가 턴-오프 상태이므로, 구동 TFT(DT)의 게이트 전극에는 초기화 전압(Vini)이 입력되지 않을 수 있다. 예를 들면, 리셋 구간(A/R) 동안에는 발광 소자(OLED)의 애노드 전극이 구동 TFT(DT)와는 별개로 초기화될 수 있다.
도 6을 참조하면 애노드 리셋 프레임은 제2 OBS 구간(OBS2)을 포함할 수 있다. 제2 OBS 구간(OBS2)은 구동 TFT(DT)의 히스테리시스를 완화하기 위한 구간일 수 있다. 제2 OBS 구간(OBS2) 내에 리셋 구간(A/R)이 포함될 수 있다. 제2 OBS 구간(OBS2)에서 미리 지정된 바이어스 전압이 구동 TFT(DT)에 입력될 수 있다. 여기서 바이어스 전압은 Vref-OBS에 대응할 수 있으나 이에 제한되는 것은 아니다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 일정하게 유지될 수 있고, 이에 따라 표시 장치에 발생 가능한 플리커 현상이 개선될 수 있다. 제2 OBS(OBS2) 구간 후에 샘플링 구간이 수행될 수 있다. 제2 OBS(OBS2) 구간의 구동 방법에 따라 표시 장치에는 OBS 구동부가 추가로 포함될 수 있으나 이에 본 명세서의 실시예가 제한되는 것은 아니다.
본 명세서의 실시예에 따르면, 제1 OBS 구간(OBS2)에서 바이어스 전압은 제1 커패시터(Cst)의 커플링에 기초하여 구동 TFT(DT)의 게이트 전극에 인가될 수 있다. 에미션 구간에서 제1 노드(n1)에 기준 전압(Vref)이 인가되어 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 원복될 수 있다.
도 6을 참조하면, 제2 OBS 구간(OBS2) 중 리셋 구간(A/R) 외에서 제2 스캔 신호(SC2(n))는 하이 레벨 전압으로 입력될 수 있다. 이러한 경우 제6 TFT(T6)가 턴-오프될 수 있다. 이러한 경우 구동 TFT(DT)의 게이트 전극에 기준 전압(Vref)이 입력될 수 있다. 이에 따라 구동 TFT(DT)의 소스-드레인 전압(Vgs)은 이전의 설정 값으로 원복될 수 있다. 이 경우 문턱 전압 변동이 최소화됨으로써 안정적으로 화소 회로가 구동될 수 있다.
도 5b와 도 6을 참조하면, 에미션 구간은 리셋 구간(A/R) 이후 수행된다. 에미션 구간 동안 제1 스캔신호(SC1(n)), 제2 스캔신호(SC2(n)), 전전단 화소행의 제1 스캔 신호(SC1(n-2)), 및 발광 신호(EM)는 로우 레벨 전압으로 입력될 수 있다.
이러한 경우, 제5 TFT(T5) 및 제6 TFT(T6)가 턴-온되고, 제1 TFT(T1) 내지 제4 TFT(T4)는 턴-오프될 수 있다. 제5 TFT(T5)가 턴-온됨에 기초하여 제1 커패시터(Cst)에 저장된 전압만큼의 OLED 구동전압이 발광 소자(OLED)로 공급되어 발광 소자(OLED)가 발광할 수 있다.
본 명세서의 실시예에서, 도 5b의 에미션 구간은 도 3c의 에미션 구간과 대응할 수 있다. 예를 들면, 리프레시 프레임과 애노드 리셋 프레임의 에미션 구간은 동일한 동작을 수행하는 구간일 수 있다.
도 7은 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 예를 나타내는 도면이다. 구체적으로, 도 7는 도 1의 서브-화소(PXL)(이하, 화소)의 회로의 다른 예를 나타내는 도면이다. 이하에서는 앞서 설명한 내용과 중복되는 내용이 생략될 수 있다.
도 7을 참조하면, 화소(또는 화소)는 발광 소자(OLED), 구동 TFT(DT), 제1 TFT(T1), 제2 TFT(T2), 제3 TFT(T3), 제4 TFT(T4), 제5 TFT(T5), 제6 TFT(T6), 제1 커패시터(C1) 및 제2 커패시터(C2)를 포함한다. 실시예에 따라 같이 7개의 TFT와 2개의 커패시터를 가지는 화소 구조는 7T2C로 지칭될 수 있으나 이러한 용어에 제한되는 것은 아니다.
도 7을 참조하면 화소는 고전위 전압(Vdd)을 공급하는 고전위 전압 공급 라인, 저전위 전압(Vss)을 공급하는 저전위 전압 공급 라인, 초기화 전압(Vini)을 공급하는 초기화 전압 공급 라인, 기준 전압(Vref)을 공급하는 기준 전압 공급 라인, 리셋 전압(VAR)을 공급하는 리셋 전압 공급 라인, 및 데이터 전압(Vdata)을 공급하는 데이터 전압 공급 라인과 연결될 수 있다.
또한, 화소는 "n번째의 제1 스캔 신호"(SC1(n))를 공급하는 제1 스캔 라인, "n-2번째의 제1 스캔 신호"(SC1(n-2))를 공급하는 제2 스캔 라인, "n번째의 제2 스캔 신호"(SC2(n))를 공급하는 제3 스캔 라인과 연결될 수 있다. 여기서, n번째의 제1 스캔 신호(SC1(n))는 도 7의 화소에 대응하는 제1 스캔 신호를 포함할 수 있다. n-2번째의 제1 스캔 신호(SC1(n-2))는 도 2의 화소보다 전전(예를 들어 도 2의 화소가 n번째 화소인 경우 n-2번째)에 배치된 화소에 대응하는 제1 스캔 신호를 포함할 수 있다. n번째의 제2 스캔 신호(SC2(n))는 도 2의 화소에 대응하는 제2 스캔 신호를 포함할 수 있다.
경우에 따라 설명의 편의를 위해 n번째의 제1 스캔 신호(SC1(n)), n-2번째의 제1 스캔 신호(SC1(n-2)), n번째의 제2 스캔 신호(SC2(n))를 다른 용어, 예를 들어 제1 스캔 신호, 제2 스캔 신호, 제3 스캔 신호로 지칭할 수 있으나 이러한 용어에 제한되는 것은 아니다. 이하 실시예에서는 n번째의 제1 스캔 신호(SC1(n))를 제1 스캔 신호, n-2번째의 제1 스캔 신호(SC1(n-2))를 전전단의 제1 스캔 신호(SC1(n-2)), n번째의 제2 스캔 신호(SC2(n))를 제2 스캔 신호(SC2(n))로 지칭하겠다.
구동 TFT(DT)는 발광 소자(OLED)를 구동하기 위한 트랜지스터로서, 구동 트랜지스터로 지칭될 수 있다. 구동 TFT(DT)의 제1 전극과 제2 전극은 각각 고전위 전압 공급 라인 및 제2 노드(n2)에 연결되고, 게이트 전극은 제1 노드(n1)에 연결된다. 예를 들면, 구동 TFT(DT)는 제1 노드(n1)의 전압에 따라 턴-온 또는 턴-오프(turn-off)되고 턴-온(turn-on) 시 고전위 전압 공급 라인에 의해 공급되는 고전위 전압(Vdd)을 제2 노드(n2)에 공급할 수 있다.
도 7을 참조하면, 구동 TFT(DT)의 제1 전극 또는 제2 전극은 소스 전극 또는 드레인 전극에 대응할 수 있다. 예를 들어, 제1 전극은 소스 전극에 대응하고 제2 전극은 드레인 전극에 대응할 수 있다. 다른 예를 들면, 제2 전극은 소스 전극에 대응하고 제1 전극은 드레인 전극에 대응할 수 있다.
본 명세서의 실시예에서, 구동 TFT(DT)의 게이트 전극에는 제1 커패시터(C1), 제2 커패시터(C2), 제1 TFT(T1) 및 제2 TFT(T2)가 연결될 수 있다. 구동 TFT(DT)의 게이트 전극에 연결되는 제1 TFT(T1) 및 제2 TFT(T2)는 산화물 트랜지스터일 수 있다.
제1 TFT(T1)의 제1 전극과 제2 전극은 각각 제2 노드(n2) 및 제3 노드(n3)에 연결된다. 제1 TFT(T1)의 게이트 전극은 제1 스캔 신호(SC1(n))를 제공하는 제1 스캔 라인에 연결된다. 여기서, 제1 스캔 신호(SC1(n))는 n번째 화소(예: 도 2의 화소)에 대응하는 제1 스캔 신호를 포함할 수 있다.
실시예에서, 제1 TFT(T1)의 일측은 구동 TFT(DT)의 게이트 전극과 연결되고, 제1 TFT(T1)의 타측은 제5 TFT(T5)와 연결될 수 있다. 이 때, 제1 TFT(T1)는 산화물 트랜지스터이고, 제5 TFT(T5)는 LTPS 트랜지스터일 수 있다.
제1 TFT(T1)는 제1 스캔 라인을 통해 인가되는 신호에 따라 턴-온 또는 턴-오프되고, 턴-온 시 제2 노드(n2)와 제3 노드(n3) 사이를 연결할 수 있다.
여기서, 제3 노드(n3)는 제1 노드(n1)에 대응한다. 본 명세서의 도면들에서는 설명의 편의를 위해 제3 노드(n3)와 제1 노드(n1)와 구분되도록 나타내었지만, 회로도의 표현 방식에 따라 제1 노드(n1)로 표현될 수도 있다. 예를 들면, 제1 커패시터(C1), 제2 커패시터(C2), 제1 TFT(T1) 및 제2 TFT(T2)가 하나의 노드, 예를 들어 제1 노드(n1)에 연결되는 형태로 회로도가 표현될 수 있다. 본 명세서의 회로도 표현 방식에 의해 실시예의 사상이 제한되지는 않는다.
제2 TFT(T2)의 제1 전극과 제2 전극은 각각 제3 노드(n3) 및 초기화 전압 공급 라인에 연결된다. 제2 TFT(T2)의 게이트 전극은 전전단의 제1 스캔 신호(SC1(n-2))를 제공하는 제2 스캔 라인에 연결된다. 여기서, 전전단의 제1 스캔 신호(SC1(n-2))는 n-2번째 화소(예: 도 2의 화소의 전전에 배치된 화소)에 대응하는 제1 스캔 신호를 포함할 수 있다.
본 명세서의 실시예에서, 제2 TFT(T2)의 일측(예: 제1 전극 또는 제2 전극)은 제1 TFT(T1), 구동 TFT(DT)의 게이트 전극, 제1 커패시터(C1) 및 제2 커패시터(C2) 중 적어도 하나 이상과 연결될 수 있다. 예를 들어 제2 TFT(T2)의 제1 전극(또는 일측)은 제1 TFT(T1)와 연결될 수 있다. 제2 전극(또는 타측)은 초기화 전압 공급 라인에 연결될 수 있다. 다른 예를 들어 제2 TFT(T2)의 제1 전극은 구동 TFT(DT)의 게이트 전극과 연결되고, 제2 TFT(T2)의 제2 전극은 초기화 전압 공급 라인에 연결될 수 있다.
제2 TFT(T2)는 제2 스캔 라인을 통해 인가되는 신호에 따라 턴-온 또는 턴-오프되고, 턴-온 시 초기화 전압 공급 라인에 의해 공급되는 초기화 전압(Vini)을 제3 노드(n3)에 공급할 수 있다.
제3 TFT(T3)의 제1 전극과 제2 전극은 각각 제4 노드(n4) 및 데이터 전압 공급 라인에 연결된다. 제3 TFT(T3)의 게이트 전극은 제1 스캔 신호(SC1(n))를 제공하는 제1 스캔 라인에 연결된다. 제3 TFT(T3)는 제1 스캔 라인을 통해 인가되는 신호에 따라 턴-온 또는 턴-오프되고, 턴-온 시 데이터 전압(Vdata)을 제4 노드(n4)에 공급할 수 있다. 여기서, 제3 TFT(T3)의 제1 전극 또는 제2 전극은 소스 전극 또는 드레인 전극일 수 있다. 예를 들어 제1 전극은 소스 전극이고 제2 전극은 드레인 전극일 수 있다. 다른 예를 들면 제2 전극은 소스 전극이고 제1 전극은 드레인 전극일 수 있다.
제4 TFT(T4)의 제1 전극과 제2 전극은 각각 리셋 전압 공급 라인 및 제5 노드(n5)에 연결되고, 게이트 전극은 발광 신호 공급 라인에 연결된다. 이러한 경우, 제4 TFT(T4)의 제1 전극 또는 제2 전극에는 리셋 전압(VAR)이 인가되고 제4 TFT(T4)의 게이트 전극에는 발광 신호(EM)가 인가될 수 있다.
실시예에서, 제4 TFT(T4)의 제1 전극 또는 제2 전극(또는 일측)에는 제5 TFT(T5)가 연결될 수 있다. 이 때, 제4 TFT(T4)는 산화물 트랜지스터이고, 제5 TFT(T5)는 LTPS 트랜지스터일 수 있다.
실시예에서, 제4 TFT(T4)의 제1 전극 또는 제2 전극은 소스 전극 또는 드레인 전극일 수 있다. 예를 들어 제1 전극은 소스 전극이고 제2 전극은 드레인 전극일 수 있다. 다른 예를 들면 제2 전극은 소스 전극이고 제1 전극은 드레인 전극일 수 있다.
제4 TFT(T4)는 발광 신호 공급 라인을 통해 인가되는 발광 신호(EM)에 따라 턴-온 또는 턴-오프되고 턴-온 시 제5 노드(n5)에 리셋 전압 공급 라인에 의해 공급되는 리셋 전압(VAR)을 공급할 수 있다.
본 명세서의 실시예에서, 제4 TFT(T4)의 일측은 리셋 전압 공급 라인과 연결되고 타측은 발광 소자 및/또는 제5 TFT(T5)와 연결될 수 있다.
제5 TFT(T5)의 제1 전극과 제2 전극은 각각 제2 노드(n2) 및 제5 노드(n5)에 연결된다. 제5 TFT(T5)의 게이트 전극은 발광 신호 공급 라인에 연결된다. 제5 TFT(T5)는 발광 신호 공급 라인을 통해 인가되는 발광 신호(EM)에 따라 턴-온 또는 턴-오프되고 턴-온 시 제2 노드(n2)와 제5 노드(n5)를 연결할 수 있다.
실시예에서, 제5 TFT(T5)의 일측은 구동 TFT(DT)의 제1 전극 또는 제2 전극과 연결될 수 있다. 제5 TFT(T5)의 타측은 발광 소자(OLED)와 연결될 수 있다. 여기서, 제1 전극이 소스 전극인 경우 제2 전극은 드레인 전극에 대응할 수 있다. 만약 제1 전극이 드레인 전극인 경우 제2 전극은 소스 전극에 대응할 수 있다.
제6 TFT(T6)의 제1 전극과 제2 전극은 각각 기준 전압 공급 라인 및 제4 노드(n4)에 연결된다. 제6 TFT(T6)의 게이트 전극은 제2 스캔 신호(SC2(n))를 제공하는 제3 스캔 라인에 연결된다. 여기서, 제2 스캔 신호(SC2(n))는 n번째 화소에 대응하는 제2 스캔 신호를 포함할 수 있다.
실시예에서, 제6 TFT(T6)의 제1 전극 또는 제2 전극에는 기준 전압이 인가되고, 제6 TFT(T6)의 게이트 전극에는 제3 스캔 라인에 의해 제공되는 제2 스캔 신호(SC2(n))가 인가된다.
제6 TFT(T6)는 제3 스캔 라인을 통해 공급되는 제2 스캔 신호(SC2(n))에 따라 턴-온 또는 턴-오프되고 턴-온 시 제4 노드(n4)에 기준 전압 공급 라인에 의해 공급되는 기준 전압(Vref)을 공급할 수 있다.
제1 캐패시터(C1)는 하나의 프레임 동안 일정한 전압을 유지하기 위한 스토리지 커패시터를 포함할 수 있다. 제1 커패시터(C1)는 제1 노드(n1) 및 제4 노드(n4) 사이에 연결되어 제3 TFT(T3)를 통해 공급된 데이터 전압(Vdata)을 한 프레임 동안 일정하게 유지할 수 있다. 예를 들면, 제1 커패시터(C1)는 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)을 한 프레임 동안 일정하게 유지할 수 있다.
본 명세서의 실시예에서, 제1 캐패시터(C1)의 일측은 구동 TFT(DT)의 게이트 전극, 제1 TFT(T1), 및/또는 제2 TFT(T2)와 연결되고, 타측은 제3 TFT(T3) 및/또는 제6 TFT(TF)과 연결될 수 있다. 이 때, 제1 TFT(T1), 제2 TFT(T2), 제3 TFT(T3)는 산화물 트랜지스터에 대응하고, 제6 TFT(TF)는 LTPS 트랜지스터에 대응할 수 있다.
본 명세서의 실시예에서, 제1 캐패시터(C1)는, 내부 캐패시터(Internal Capacitor)인 기생 캐패시터로 구성될 수 있으나, 이에 제한되는 것은 아니고 구동 TFT(DT)의 외부에 의도적으로 설계한 외부 캐패시터(External Capacitor)일 수도 있다.
실시예에서, 제1 캐패시터(D1)는 도 2의 제1 캐패시터(Cst)에 대응할 수 있다. 예를 들어 제1 캐패시터(D1)는 도 2의 제1 캐패시터(Cst)와 동일한 기능, 역할을 수행할 수 있다.
제2 캐패시터(C2)의 일측은 구동 TFT(DT)의 게이트 노드(또는 제1 노드(n1))에 연결될 수 있다. 제2 캐패시터(C2)의 타측은 구동 TFT(DT)의 제1 전극 또는 제2 전극에 연결될 수 있다. 또한, 제2 캐패시터(C2)의 타측은 고전위 전압 라인에 연결될 수 있다.
실시예에서, 제2 캐패시터(C2)는 발광 소자(OLED)가 발광할 때 기준 전압(Vref)의 리플(ripple)에 의한 구동 TFT(DT)의 게이트-소스 간 전압(Vgs) 변동을 저감하도록 할 수 있다.
발광 소자(OLED)의 애노드 전극은 제5 노드(n5)에 연결되고, 캐소드 전극은 저전위 전압 공급 라인에 연결될 수 있다. 여기서, 저전위 전압 공급 라인은 상술한 바와 같이 저전위 전압(Vss)을 공급하는 라인일 수 있다.
본 명세서의 실시예에 따르면, 발광 소자(OLED)는 유기발광 다이오드, 무기발광 다이오드, 또는 퀀텀닷 발광 소자 등일 수 있다. 이 경우, 발광 소자(OLED)가 유기발광 다이오드인 경우, 발광 소자(OLED)의 발광층(EL)은 유기물이 포함된 유기 발광층을 포함할 수 있다.
실시예에서, 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 p 타입 트랜지스터일 수 있다. 제1 TFT(T1) 내지 제4 TFT(T4)는 n 타입 트랜지스터일 수 있다. p 타입 트랜지스터의 경우, 각 구동 신호의 로우 레벨 전압은 TFT를 턴-온시키는 전압을 의미하고, 각 구동신호의 하이 레벨 전압은 TFT들을 턴-오프시키는 전압을 의미할 수 있다. 여기서 로우 레벨 전압은 하이 레벨 보다 낮은 미리 지정된 전압에 대응할 수 있다. 예를 들어 로우 레벨 전압은 -8V 내지 -12V 범위 내에 해당하는 전압을 포함할 수 있다 하이 레벨 전압은 로우 레벨 전압 보다 높은 미리 지정된 전압에 대응할 수 있다. 예를 들어 하이 레벨 전압은 6V 내지 8V 범위 내에 해당하는 전압을 포함할 수 있다.
본 명세서의 실시예에 따르면, 로우 레벨 전압은 제1 전압으로 지칭되고, 하이 레벨 전압은 제2 전압으로 지칭될 수 있다. 이러한 경우 제1 전압은 제2 전압 보다 낮은 값일 수 있다.
본 명세서이 실시예에서, 제1 TFT(T1)와 제2 TFT(T2)는 산화물 트랜지스터일 수 있다. 경우에 따라, 제3 TFT(T3) 및 제4 TFT(T4) 중 적어도 하나 이상은 또한 산화물 트랜지스터일 수 있다. 이러한 경우 산화물 트랜지스터 외의 다른 트랜지스터(예: 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6))는 산화물 트랜지스터와 구분되는 다른 종류의 트랜지스터로 구현될 수 있다.
예를 들어, 제1 TFT(T1)와 제2 TFT(T2)는 산화물 트랜지스터이고, 제3 TFT(T3), 제4 TFT(T4), 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 LTPS(저온 다결정 실리콘) 트랜지스터일 수 있다. 다른 예를 들면 제1 TFT(T1), 및 제2 TFT(T2) 및 제3 TFT(T3)는 산화물 트랜지스터이고, 제4 TFT(T4), 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 LTPS 트랜지스터일 수 있다. 또 다른 예를 들면 제1 TFT(T1), 및 제2 TFT(T2), 제4 TFT(T4)는 산화물 트랜지스터이고, 제3 TFT(T3), 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 LTPS 트랜지스터일 수 있다. 또 다른 예를 들면 제1 TFT(T1), 및 제2 TFT(T2), 제3 TFT(T3), 및 제4 TFT(T4)는 산화물 트랜지스터이고, 구동 TFT(DT), 제5 TFT(T5), 및 제6 TFT(T6)는 LTPS 트랜지스터일 수 있다.
도 8a 내지 도 8c는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 리프레시 프레임에서의 구동을 설명하기 위한 도면이다. 도 9는 리프레시 프레임에서의 구동 파형을 나타낸다.
표시 장치의 화소 회로는 리프레시 프레임(또는 리프레시 구간, 새로 고침 구간)에서 이니셜(Initial) 구간(또는 초기화 구간), 샘플링(Sampling) 구간, 에미션(Emission) 구간을 포함할 수 있다. 이러한 경우, 도 8a는 이니셜 구간을 나타내고, 도 8b는 샘플링 구간을 나타내며, 도 8c는 에미션 구간을 나타낸다. 도 9는 리프레시 프레임의 각 구간 별 신호 파형을 나타낸다.
리프레시 프레임은 화소를 리프레시하는 구간으로 화소가 일정시간 이상 구동했을 때에 발생 가능한 품질 저하 등을 방지할 수 있다.
도 8a와 도 9를 참조하면, 이니셜 구간은 데이터 전압을 공급하기 전에 수행될 수 있다. 이니셜 구간 동안에, 제1 스캔 신호(SC1(n))와 제2 스캔 신호(SC2(n))는 로우 레벨 전압으로 입력되고, 전전단의 제1 스캔 신호(SC1(n-2))와 발광 신호(EM)는 하이 레벨 전압으로 입력될 수 있다. 여기서, 로우 레벨 전압은 하이 레벨 전압 보다 작은 전압 값을 가지는 것일 수 있다. 로우 레벨 전압은 로우 레벨 전압이 가해지는 TFT를 턴- 온 시킬 수 있는 전압 값 범위에 속하는 것으로, 예를 들어, -8V 내지 -12V 범위 내에 해당하는 전압을 포함할 수 있다. 하이 레벨 전압은 하이 레벨 전압이 가해지는 TFT를 턴-오프 시킬 수 있는 전압 값 범위에 속하는 것으로, 6V 내지 8V 범위 내에 해당하는 전압을 포함할 수 있다. 다만 이는 예시일 뿐 이러한 예에 본 실시예가 제한되지는 않는다.
이러한 경우, 제2 TFT(T2), 제4 TFT(T4) 및 제6 TFT(T6)는 턴-온되어 제4 노드(n4)를 기준 전압(Vref)로 초기화시키고, 제5 노드(n5)를 리셋 전압(VAR)로 초기화 시킬 수 있다. 발광 소자(OLED)의 애노드 전극은 리셋 전압(VAR)으로 초기화될 수 있다.
실시예에 따르면, 이니셜 구간에서, 구동 TFT(DT)의 게이트 전극에는 초기화 전압(Vini)이 입력될 수 있다. 구동 TFT(DT)의 소스 전극에는 고전위 전압(Vdd)이 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 전압은 전극에는 Vini-Vdd에 대응할 수 있다.
도 8b와 도 9를 참조하면, 샘플링 구간은 데이터 전압(Vdata)이 공급되는 구간 동안에 수행된다. 샘플링 구간 동안에, 제1 스캔신호(SC1(n)), 제2 스캔신호(SC2(n)) 및 발광 신호(EM)는 하이 레벨 전압으로 입력될 수 있다. 전전단의 제1 스캔 신호(SC1(n-2))는 로우 레벨 전압으로 입력될 수 있다.
이러한 경우, 제1 TFT(T1), 제3 TFT(T3)는 제1 스캔신호(SC1(n))에 의해 턴-온될 수 있다. 제4 TFT(T4)는 발광 신호(EM)에 따라 턴-온되고, 제5 TFT(T5)는 발광 신호(EM)에 따라 턴-오프될 수 있다. 이에 따라 데이터 전압(Vdata)이 제1 커패시터(Cst)에 충전될 수 있다.
실시예에서, 샘플링 구간 동안 제1 TFT(T1)에 의해 고전위 전압(Vdd)과 구동 TFT(DT)의 문턱 전압(Vth)의 합에 해당하는 Vdd+Vth 레벨의 전압이 제1 노드(n1)에 충전될 수 있다. 따라서 구동 TFT(DT)의 문턱 전압이 센싱될 수 있다.
실시예에 따르면, 샘플링 구간에서, 구동 TFT(DT)의 게이트 전극에는 "고전위 전압(Vdd)과 문턱 전압(Vth)의 합"만큼의 전압이 입력될 수 있다. 구동 TFT(DT)의 소스 전극에는 고전위 전압(Vdd)이 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 전압은 문턱 전압(Vth)에 대응할 수 있다.
도 8c와 도 9를 참조하면, 에미션 구간은 샘플링 구간 이후 수행된다. 에미션 구간 동안 제1 스캔신호(SC1(n)), 제2 스캔신호(SC2(n)), 전전단의 제1 스캔 신호(SC1(n-2)), 및 발광 신호(EM)는 로우 레벨 전압으로 입력될 수 있다.
이러한 경우, 제5 TFT(T5) 및 제6 TFT(T6)가 턴-온되고, 제1 TFT(T1) 내지 제4 TFT(T4)는 턴-오프될 수 있다. 제5 TFT(T5)가 턴-온됨에 기초하여 제1 커패시터(Cst)에 저장된 전압만큼의 OLED 구동전압이 발광 소자(OLED)로 공급되어 OLED 소자(OLED)가 발광할 수 있다.
실시예에 따르면, 에미션 구간에서, 구동 TFT(DT)의 게이트 전극에는 Vdd+Vth+(Vref-Vdata)이 입력될 수 있다. 구동 TFT(DT)의 소스 전극에는 고전위 전압(Vdd)이 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 전압은 Vth+(Vref-Vdata)에 대응할 수 있다.
실시예에서, 표시 장치의 구동이 지속됨에 따라, 구동 트랜지스터의 문턱 전압(Vth)이 변화하는 히스테리시스 현상이 발생할 수 있다. 이를 위해 리프레시 프레임은 구동 TFT(DT)의 히스테리시스를 완화하기 위한 제1 OBS(On Bias Stress) 구간(OBS1)을 포함할 수 있다. 제1 OBS 구간에서 미리 지정된 바이어스 전압이 구동 TFT(DT)에 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 일정하게 유지될 수 있고, 이에 따라 표시 장치에 발생 가능한 플리커 현상이 개선될 수 있다. 제1 OBS 구간 후에 샘플링 구간이 수행될 수 있다. 제1 OBS 구간의 구동 방법에 따라 표시 장치에는 OBS 구동부가 추가로 포함될 수 있으나 이에 실시예가 제한되는 것은 아니다.
도 9를 참조하면, 제1 OBS 구간(OBS1) 중 이니셜 구간 외에서 전전단의 제1 스캔 신호(SC2(n-2))는 로우 레벨 전압으로 입력될 수 있다. 이러한 경우 제2 TFT(T2)가 턴-오프 될 수 있다.
본 명세서의 실시예에 따르면, OBS 구간은 보상 구간으로 지칭될 수 있다. 이러한 경우 제1 OBS 구간은 제1 보상 구간으로 지칭되고, 후술하는 제2 OBS 구간은 제2 보상 구간으로 지칭될 수 있다. 이러한 보상 구간에서 구동 TFT(DT)의 문턱 전압(Vth)은 보상 전압에 기초하여 변경될 수 있다.
도 10a 및 10b는 본 명세서의 일 실시예에 따른 표시 장치의 화소 회로의 애노드 리셋 프레임에서의 구동을 설명하기 위한 도면이다. 도 11은 본 명세서의 일 실시예에 따른 표시 장치의 애노드 리셋 프레임에서의 구동 파형을 설명하기 위한 도면이다. 이하에서는 앞서 설명한 내용과 중복되는 내용이 생략될 수 있다.
표시 장치의 화소 회로는 애노드 리셋 프레임(또는 애노드 리셋 구간)에서 리셋(Reset) 구간(A/R)과 에미션 구간(Emission)을 포함할 수 있다. 이러한 경우, 도 10a는 리셋 구간을 나타내고, 도 10b는 에미션 구간을 나타낸다. 도 11은 애노드 리셋 프레임의 각 구간 별 신호 파형을 나타낸다.
본 명세서의 실시예에서는 애노드 리셋 프레임에 에미션 구간이 포함되는 경우를 예시적으로 나타내었으나 이에 제한되는 것은 아니고, 본 명세서의 실시예에 따라 에미션 구간은 애노드 리셋 프레임과 구분될 수 있다.
애노드 리셋 프레임은 발광 소자의 애노드 전극을 초기화 하는 구간으로 화소가 일정시간 이상 구동했을 때에 발광 소자에 발생 가능한 품질 저하 등을 방지할 수 있다.
도 10a와 도 11을 참조하면, 리셋 구간은 데이터 전압을 공급하지 않는 구간에 수행될 수 있다. 리셋 구간 동안에, 제1 스캔 신호(SC1(n))와 전전단의 제1 스캔 신호(SC1(n-2)), 및 제2 스캔 신호(SC2(n))는 로우 레벨(또는 제1 레벨) 전압으로 입력될 수 있다. 리셋 구간 동안에 발광 신호(EM)는 하이 레벨(또는 제2 레벨)(제2 레벨>제1 레벨) 전압으로 입력될 수 있다.
이러한 경우, 제4 TFT(T4) 및 제6 TFT(T6)는 턴-온되어 제4 노드(n4)를 기준 전압(Vref)로 초기화시키고, 제5 노드(n5)를 리셋 전압(VAR)로 초기화 시킬 수 있다. 이에 따라 발광 소자(OLED)의 애노드 전극은 리셋 전압(VAR)으로 초기화될 수 있다.
본 명세서의 실시예에서, 리셋 구간(A/R) 동안에는 제2 TFT(T2)가 턴-오프 상태이므로 구동 TFT(DT)의 게이트 전극에는 초기화 전압이 입력되지 않을 수 있다. 예를 들면, 리셋 구간 동안에는 발광 소자(OLED)의 애노드 전극이 구동 TFT(DT)와는 별개로 초기화될 수 있다.
도 11을 참조하면 애노드 리셋 프레임은 제2 OBS 구간(OBS2)을 포함할 수 있다. 제2 OBS 구간(OBS2)은 구동 TFT(DT)의 히스테리시스를 완화하기 위한 구간일 수 있다. 제2 OBS 구간(OBS2) 내에 리셋 구간(A/R)이 포함될 수 있다. 제2 OBS 구간(OBS2)에서 미리 지정된 바이어스 전압이 구동 TFT(DT)에 입력될 수 있다. 이러한 경우, 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 일정하게 유지될 수 있고, 이에 따라 표시 장치에 발생 가능한 플리커 현상이 개선될 수 있다. 제2 OBS(OBS2) 구간 후에 샘플링 구간이 수행될 수 있다. 제2 OBS(OBS2) 구간의 구동 방법에 따라 표시 장치에는 OBS 구동부가 추가로 포함될 수 있으나 이에 실시예가 제한되는 것은 아니다.
도 11을 참조하면, 제2 OBS 구간(OBS2) 중 리셋 구간 외에서 제2 스캔 신호(SC2(n))는 하이 레벨 전압으로 입력될 수 있다. 이러한 경우 제6 TFT(T6)가 턴-오프될 수 있다. 이러한 경우 구동 TFT(DT)의 게이트 노드에 기준 전압(Vref)이 입력될 수 있다. 이에 따라 구동 TFT(DT)의 소스-드레인 전압(Vgs)은 이전의 설정 값으로 원복될 수 있다. 이 경우 문턱 전압 변동이 최소화됨으로써 안정적으로 화소 회로가 구동될 수 있다.
도 10b와 도 11을 참조하면, 에미션 구간은 리셋 구간(A/R) 이후 수행된다. 에미션 구간 동안 제1 스캔신호(SC1(n)), 제2 스캔신호(SC2(n)), 전전단의 제1 스캔 신호(SC1(n-2)), 및 발광 신호(EM)는 로우 레벨 전압으로 입력될 수 있다.
이러한 경우, 제5 TFT(T5) 및 제6 TFT(T6)가 턴-온되고, 제1 TFT(T1) 내지 제4 TFT(T4)는 턴-오프될 수 있다. 제5 TFT(T5)가 턴-온됨에 기초하여 제1 커패시터(Cst)에 저장된 전압만큼의 OLED 구동전압이 발광 소자(OLED)로 공급되어 OLED 소자(OLED)가 발광할 수 있다.
실시예에서, 리프레시 프레임과 애노드 리셋 프레임의 에미션 구간은 동일한 동작을 수행하는 구간일 수 있다.
도 12는 본 명세서의 실시예에 따른 표시 장치에 포함되는 게이트 구동회로의 일 예를 설명하기 위한 도면이다. 구체적으로, 도 12는 게이트 구동회로가 대칭으로 배치되는 경우를 설명하기 위한 도면이다.
도 12를 참조하면, 표시패널(예: 도 1의 표시패널(10))에 형성된 액티브 영역(AA)의 적어도 일측에는 게이트 구동회로가 형성될 수 있다. 게이트 구동회로는 액티브 영역(AA)과 연결되어, 액티브 영역(AA)으로 표시 패널의 구동을 위한 신호를 제공할 수 있다.
실시예에 따르면, 게이트 구동회로는 2개로 구분되어 액티브 영역(AA)의 일측과 다른 일측에 각각 배치될 수 있다. 예를 들어 게이트 구동회로 중 제1 영역(1201)은 액티브 영역(AA)의 좌측에 배치되고, 제2 영역(1202)은 액티브 영역(AA)의 우측에 배치될 수 있다. 다른 예로, 만약 액티브 영역이 원형(또는 타원형, 다각형, 비정형의 모양)으로 형성되는 경우 제1 영역(1301)은 액티브 영역(AA)의 가장자리 중 적어도 일부에 인접하도록 배치되고, 제2 영역(1302)은 액티브 영역(AA)의 가장자리 중 다른 적어도 일부에 인접하도록 배치될 수 있다.
실시예에서, 2개로 구분된 게이트 구동회로의 제1 영역(1201)과 제2 영역(1202)은 대칭될 수 있다.
보다 구체적으로, 게이트 구동회로의 제1 영역(1201)과 제2 영역(1202) 각각은 발광 신호 스테이지(EM), 제1 스캔 신호 스테이지(SC1) 및 제2 스캔 신호 스테이지(SC2)를 포함할 수 있다. 발광 신호 스테이지(EM)는 화소 회로로 발광 신호를 제공할 수 있다. 제1 스캔 신호 스테이지(SC1)는 화소 회로로 제1 스캔 신호를 제공할 수 있다. 제2 스캔 신호 스테이지(SC2)는 화소 회로로 제2 스캔 신호를 제공할 수 있다.
각 스테이지는 제1 영역(1201)과 제2 영역(1202)이 액티브 영역(AA)을 사이에 두고 대칭되도록 배치될 수 있다. 이러한 경우, 게이트 구동회로는 제1 영역(1201)과 제2 영역(1202) 각각에서 하나의 화소 회로에 동시에 화소 구동을 위한 신호를 제공할 수 있다. 이러한 신호 제공 방식은 신호 전달에 소요되는 시간을 효과적으로 줄여 화소 구동이 신속하게 이루어지도록 할 수 있다.
실시예에서, 게이트 구동회로의 제1 영역(1201)과 제2 영역(1202) 각각의 너비(또는 폭)은 350μm 이상 450 μm 이하로 형성될 수 있다. 다만, 이는 예시일 뿐 이러한 예에 실시예가 제한되는 것은 아니다.
본 명세서의 실시예에 따라 제1 영역(1201)은 제1 게이트 구동회로로 지칭되고 제2 영역(1202)는 제2 게이트 구동회로로 지칭될 수 있으나, 이 용어에 본 명세서의 실시예가 제한되지는 않는다. 또한, 게이트 구동회로의 각 영역에는 본 명세서의 실시예에 따라 도면에 도시되지 않은 다른 구성요소가 더 포함될 수 있다. 예를 들어, 화소 회로에 제3 스캔 신호가 제공되는 경우 제3 스캔 신호를 제공하는 제3 스캔 신호 스테이지가 더 포함될 수 있고, 제3 스캔 신호 스테이지는 제1 영역(1201)과 제2 영역(1202)에 각각 대칭되도록 배치될 수 있다.
도 13은 본 명세서의 실시예에 따른 표시 장치에 포함되는 게이트 구동회로의 일 예를 설명하기 위한 도면이다. 구체적으로, 도 13은 게이트 구동회로가 비대칭으로 배치되는 경우를 설명하기 위한 도면이다. 이하에서는 도 12와 중복되는 내용은 생략하거나 간략히 할 수 있다.
도 13을 참고하면, 게이트 구동회로는 제1 영역(1301)과 제2 영역(1302)으로 구분되어 액티브 영역(AA)의 적어도 두 측에 배치될 수 있다. 예를 들어 제1 영역(1301)은 액티브 영역(AA)의 좌측에 배치되고, 제2 영역(1302)은 액티브 영역(AA)의 우측에 배치될 수 있다. 다른 예로, 만약 액티브 영역이 원형(또는 타원형, 다각형, 비정형의 모양)으로 형성되는 경우 제1 영역(1301)은 액티브 영역(AA)의 가장자리 중 적어도 일부에 인접하도록 배치되고, 제2 영역(1302)은 액티브 영역(AA)의 가장자리 중 다른 적어도 일부에 인접하도록 배치될 수 있다.
실시예에서, 2개로 구분된 게이트 구동회로의 제1 영역(1301)과 제2 영역(1302)은 서로 다른 구성을 포함할 수 있다. 예를 들어, 도시된 바와 같이 제1 영역(1301)은 제1 스캔 신호 스테이지(SC1)를 포함하고, 제2 영역(1302)은 발광 신호 스테이지(EM) 및 제2 스캔 신호 스테이지(SC2)를 포함할 수 있다. 다른 예를 들면, 제1 영역(1301)은 제2 스캔 신호 스테이지(SC2)를 포함하고, 제2 영역(1302)은 발광 신호 스테이지(EM) 및 제1 스캔 신호 스테이지(SC1)를 포함할 수 있다.
본 명세서의 실시예에 따라, 게이트 구동회로는 화소 회로로 특정 신호를 제공하기 위한 구성(이하, 특정 신호 스테이지)을 더 포함할 수 있다. 이러한 경우 특정 신호 스테이지는 제1 영역(1301) 및 제2 영역(1302) 중 적어도 하나 이상에 포함되도록 구현될 수 있다. 예를 들어, 특정 신호 스테이지는 제1 영역(1301)에 포함되도록 구현될 수 있다. 다른 예를 들면 특정 신호 스테이지는 2개로 구분되어 제1 영역(1301)과 제2 영역(1302) 각각에 포함되도록 구현될 수 있다. 이러한 경우 제1 영역(1301)과 제2 영역(1302) 각각에 포함되는 특정 신호 스테이지는 대칭될 수 있다.
본 명세서의 실시예에 따른 표시 장치는 데이터 구동회로, 게이트 구동회로, 및 제1 산화물 트랜지스터, 제2 산화물 트랜지스터, 구동 트랜지스터, 제1 트랜지스터 및 발광 소자를 포함하는 화소 회로를 포함할 수 있다. 구동 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함하고, 게이트 전극에 제1 산화물 트랜지스터 및 제2 산화물 트랜지스터가 연결될 수 있다. 제1 트랜지스터는 소스 전극 또는 드레인 전극과 연결될 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 데이터 구동회로, 게이트 구동회로, 발광 소자를 포함하는 화소 회로를 포함할 수 있다. 표시 장치는 데이터 구동회로와 게이트 구동회로에 의해, 화소 회로에 대한 데이터 전압을 프로그래밍하는 리프레시 프레임과 발광 소자의 애노드 전극을 리셋하는 리셋 프레임(또는 애노드 리셋 프레임)으로 화소 회로를 구동할 수 있다. 리프레시 프레임은 이니셜 구간, 샘플링 구간 및 에미션 구간을 포함하고, 이니셜 구간에서 제n스캔 신호(n은 자연수) (SC1(n))는 제1 레벨로 인가되고, 제n-2 스캔 신호(SC1(n-2))는 제1 레벨보다 높은 제2 레벨로 인가되며, 발광 신호는 하이 레벨로 인가되고, 제n 추가 스캔 신호(SC2(n))는 제1 레벨로 인가될 수 있다.
본 명세서의 실시예에서, 표시 장치는 행으로 배치되는 복수의 화소를 포함할 수 있다. 이러한 경우, 본 명세서에서 설명한 화소 회로의 실시예는 복수의 화소 중 n번째 행에 배치된 화소에 대응할 수 있다. 제n 스캔 신호(SC1(n))는 n번째 행의 제1 스캔 라인에 대해 인가되는 신호를 포함하고, 제n-2 스캔 신호(SC1(n-2))는 n-2번째 행의 제1 스캔 라인에 대해 인가되는 신호를 포함할 수 있다. 제n 추가 스캔 신호(SC2(n))는 상기 n번째 행의 제2 스캔 라인에 대해 인가되는 신호를 포함할 수 있다.
본 명세서의 실시예에서, 화소 회로는 보상 구간(또는 OBS(On Bias Stress) 구간을 더 포함하고, 이니셜 구간은 보상 구간에 포함될 수 있다. 화소 회로는 구동 트랜지스터(DT)를 포함할 수 있고, 구동 트랜지스터(DT)는 보상 구간에서 보상 전압에 기초하여 문턱 전압이 변경될 수 있다.
샘플링 구간에서 제n 스캔 신호(SC1(n)), 제n 추가 스캔 신호 (SC2(n)), 및 발광 신호(EM)는 제2 레벨로 인가되고 제n-2 스캔 신호(SC1(n-2))는 제1 레벨로 인가될 수 있다.
에미션 구간에서 제n 스캔 신호(SC1(n)), 제n-2 스캔 신호(SC1(n-2)), 제n 추가 스캔 신호(SC2(n)) 및 발광 신호(EM)는 제1 레벨로 인가될 수 있다.
리셋 프레임은 리셋 구간을 포함하고, 리셋 구간에서 제n 스캔 신호(SC1(n)), 제n-2 스캔 신호(SC1(n-2)), 제n 추가 스캔 신호(SC2(n))는 제1 레벨로 인가되고, 발광 신호(EM)는 제2 레벨로 인가될 수 있다.
본 명세서의 실시예에 따르면, 제1 레벨은 로우 전압에 대응하고 제2 레벨은 하이 전압에 대응할 수 있다. 예를 들면, 미리 설정된 2개의 전압 범위 중 제1 레벨은 보다 낮은 전압 범위에 대응하고 제2 레벨은 보다 높은 범위의 전압에 대응할 수 있다.
본 명세서의 실시예에 따른 화소 회로 및 화소 회로를 포함하는 표시 장치는 아래와 같이 설명될 수 있다.
본 명세서의 실시예에 따른 화소 회로는 제1 노드와 연결된 제1 산화물 트랜지스터, 제1 노드와 연결된 제2 산화물 트랜지스터, 제1 노드와 연결된 게이트 전극, 제1 전압 공급 라인과 연결되는 제1 전극 및 제2 노드에 연결되는 제2 전극을 포함하는 구동 트랜지스터, 제2 노드와 연결되는 제1 트랜지스터와 발광 소자를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 노드와 제4 노드 사이에 연결된 제1 커패시터를 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 노드와 제1 전압 공급 라인 사이에 연결된 제2 커패시터를 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 데이터 라인과 제4 노드 사이에 연결되는 제3 산화물 트랜지스터, 및 제1 트랜지스터와 발광 소자 사이의 제5 노드와 리셋 전압 공급 라인 사이에 연결된 제4 산화물 트랜지스터를 더 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 트랜지스터는 LTPS(low temperature polycrystalline silicon)를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 산화물 트랜지스터와 제3 산화물 트랜지스터의 게이트 전극에는 제1 스캔 라인에 의해 제공되는 제1 스캔 신호가 인가되고, 제2 산화물 트랜지스터의 게이트 전극에는 전전단 화소행의 제1 스캔 라인에 의해 제공되는 제1 스캔 신호가 인가될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 트랜지스터의 게이트 전극에는 발광 신호가 인가되고, 제1 트랜지스터는 발광 신호에 의해 제어되어 제2 노드와 발광 소자를 연결될 수 있다. 제4 산화물 트랜지스터의 게이트 전극에는 상기 발광 신호가 인가되고, 제4 산화물 트랜지스터는 발광 신호에 의해 제어되어 제5 노드에 리셋 전압 공급 라인의 리셋 전압을 공급할 수 있다. 제1 트랜지스터와 제4 산화물 트랜지스터의 전도 타입이 서로 다를 수 있다. 제1 트랜지스터와 제4 산화물 트랜지스터는 발광 신호의 제어에 의해 상반되게 턴-온 또는 턴-오프될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 스캔 라인의 제2 스캔 신호에 의해 제어되어, 제4 노드와 기준 전압 공급 라인을 연결하는 제2 트랜지스터를 더 포함할 수 있다. 구동 트랜지스터, 제1 트랜지스터, 제2 트랜지스터 중 적어도 하나 이상은 제1 전도 타입을 가질 수 있다. 제1 내지 제4 산화물 트랜지스터 중 적어도 하나 이상은 제2 전도 타입을 가질 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제1 산화물 트랜지스터는 제1 스캔 라인의 제1 스캔 신호에 의해 제어되어 제1 노드와 제2 노드를 연결할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 제2 산화물 트랜지스터는 전전단 화소행의 제1 스캔 라인에 공급되는 제1 스캔 신호에 의해 제어되어 제1 노드와 초기화 전압 공급 라인을 연결할 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 데이터 구동회로, 게이트 구동회로, 및 제1 산화물 트랜지스터, 제2 산화물 트랜지스터, 구동 트랜지스터, 제1 트랜지스터 및 발광 소자를 포함하는 화소 회로를 포함하며, 구동 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함하고 게이트 전극에 제1 산화물 트랜지스터 및 제2 산화물 트랜지스터가 연결되고, 제1 트랜지스터는 소스 전극 또는 드레인 전극과 연결될 수 있다.
본 명세서의 실시예에 따른 표시 장치는, 데이터 구동회로, 게이트 구동회로, 및 발광 소자를 포함하는 화소 회로를 포함하고, 데이터 구동회로와 게이트 구동회로에 의해, 화소 회로에 대한 데이터 전압을 프로그래밍하는 리프레시 프레임과 발광 소자의 애노드 전극을 리셋하는 리셋 프레임으로 화소 회로를 구동하며, 리프레시 프레임은 이니셜 구간, 샘플링 구간 및 에미션 구간을 포함하고, 이니셜 구간에서 제n 스캔 신호(n은 자연수)는 제1 레벨로 인가되고, 제n-2 스캔 신호는 제1 레벨 보다 높은 제2 레벨로 인가되며, 발광 신호는 제2 레벨로 인가되고, 제n 추가 스캔 신호는 상기 제1 레벨로 인가될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 표시 장치는 행으로 배치되는 복수의 화소를 포함하고, 화소 회로는 복수의 화소 중 n번째 화소행에 배치된 화소에 대응하고, 제n 스캔 신호는 n번째 화소행의 제1 스캔 라인에 대해 인가되는 신호를 포함하고, 제n-2 스캔 신호는 n-2번째 화소행의 제1 스캔 라인에 대해 인가되는 신호를 포함하며, 제n 추가 스캔 신호는 n번째 화소행의 제2 스캔 라인에 대해 인가되는 신호를 포함할 수 있다.
본 명세서의 몇몇 실시예에 따르면, 화소 회로는 보상 구간을 더 포함하고, 이니셜 구간은 보상 구간에 포함될 수 있다. 화소 회로는 구동 트랜지스터를 포함하고, 구동 트랜지스터는 보상 구간에서 보상 전압에 기초하여 문턱 전압이 변경될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 샘플링 구간에서 제n 스캔 신호, 제n 추가 스캔 신호, 및 발광 신호는 제2 레벨로 인가되고 제n-2 스캔 신호는 제1 레벨로 인가되고, 에미션 구간에서 제n 스캔 신호, 제n-2 스캔 신호, 제n 추가 스캔 신호 및 발광 신호는 제1 레벨로 인가될 수 있다.
본 명세서의 몇몇 실시예에 따르면, 리셋 프레임은 리셋 구간을 포함하고, 리셋 구간에서 제n 스캔 신호, 제n-2 스캔 신호, 및 제n 추가 스캔 신호는 제1 레벨로 인가되고, 발광 신호는 제2 레벨로 인가될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 제한하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 제한되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 제한적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 표시패널 11: 타이밍 콘트롤러
12: 데이터 구동회로 13: 게이트 구동회로
14: 데이터 라인들 15: 게이트 라인들

Claims (22)

  1. 제1 노드와 연결된 제1 산화물 트랜지스터;
    상기 제1 노드와 연결된 제2 산화물 트랜지스터;
    상기 제1 노드와 연결된 게이트 전극, 제1 전압 공급 라인과 연결되는 제1 전극 및 제2 노드에 연결되는 제2 전극을 포함하는 구동 트랜지스터; 및
    상기 제2 노드와 연결되는 제1 트랜지스터와 발광 소자를 포함하는, 화소 회로.
  2. 제1항에 있어서,
    상기 제1 노드와 제4 노드 사이에 연결된 제1 커패시터를 더 포함하는, 화소 회로.
  3. 제2항에 있어서,
    상기 제1 노드와 상기 제1 전압 공급 라인 사이에 연결된 제2 커패시터를 더 포함하는, 화소 회로.
  4. 제2항 또는 제3항에 있어서,
    상기 데이터 라인과 상기 제4 노드 사이에 연결되는 제3 산화물 트랜지스터; 및
    상기 제1 트랜지스터와 상기 발광 소자 사이의 제5 노드와 리셋 전압 공급 라인 사이에 연결된 제4 산화물 트랜지스터를 더 포함하는, 화소 회로.
  5. 제1항에 있어서,
    상기 제1 트랜지스터는 LTPS(low temperature polycrystalline silicon)를 포함하는, 화소 회로.
  6. 제4항에 있어서,
    상기 제1 산화물 트랜지스터와 상기 제3 산화물 트랜지스터의 게이트 전극에는 제1 스캔 라인에 의해 제공되는 제1 스캔 신호가 인가되고,
    상기 제2 산화물 트랜지스터의 게이트 전극에는 전전단 화소행의 제1 스캔 라인에 의해 제공되는 제1 스캔 신호가 인가되는, 화소 회로.
  7. 제4항에 있어서,
    상기 제1 트랜지스터의 게이트 전극에는 발광 신호가 인가되고,
    상기 제1 트랜지스터는 상기 발광 신호에 의해 제어되어 상기 제2 노드와 상기 발광 소자를 연결하는, 화소 회로.
  8. 제7항에 있어서,
    상기 제4 산화물 트랜지스터의 게이트 전극에는 상기 발광 신호가 인가되고,
    상기 제4 산화물 트랜지스터는 상기 발광 신호에 의해 제어되어 상기 제5 노드에 상기 리셋 전압 공급 라인의 리셋 전압을 공급하는, 화소 회로.
  9. 제8항에 있어서,
    상기 제1 트랜지스터와 상기 제4 산화물 트랜지스터의 전도 타입이 서로 다른, 화소 회로.
  10. 제8항에 있어서,
    상기 제1 트랜지스터와 상기 제4 산화물 트랜지스터는 상기 발광 신호의 제어에 의해 상반되게 턴-온 또는 턴-오프되는, 화소 회로.
  11. 제4항에 있어서, 제2 스캔 라인의 제2 스캔 신호에 의해 제어되어, 상기 제4 노드와 기준 전압 공급 라인을 연결하는 제2 트랜지스터를 더 포함하는, 화소 회로.
  12. 제11항에 있어서,
    상기 구동 트랜지스터, 상기 제1 트랜지스터, 상기 제2 트랜지스터 중 적어도 하나 이상은 제1 전도 타입을 갖는, 화소 회로.
  13. 제11항에 있어서,
    상기 제1 내지 제4 산화물 트랜지스터 중 적어도 하나 이상은 제2 전도 타입을 갖는, 화소 회로.
  14. 제1항에 있어서,
    상기 제1 산화물 트랜지스터는 제1 스캔 라인의 제1 스캔 신호에 의해 제어되어 상기 제1 노드와 상기 제2 노드를 연결하는, 화소 회로.
  15. 제1항에 있어서,
    상기 제2 산화물 트랜지스터는 전전단 화소행의 제1 스캔 라인에 공급되는 제1 스캔 신호에 의해 제어되어 상기 제1 노드와 초기화 전압 공급 라인을 연결하는, 화소 회로.
  16. 데이터 구동회로;
    게이트 구동회로; 및
    제1 산화물 트랜지스터, 제2 산화물 트랜지스터, 구동 트랜지스터, 제1 트랜지스터 및 발광 소자를 포함하는 화소 회로를 포함하며,
    상기 구동 트랜지스터는 게이트 전극, 소스 전극 및 드레인 전극을 포함하고 상기 게이트 전극에 상기 제1 산화물 트랜지스터 및 상기 제2 산화물 트랜지스터가 연결되고,
    상기 제1 트랜지스터는 상기 소스 전극 또는 상기 드레인 전극과 연결되는, 표시 장치.
  17. 데이터 구동회로;
    게이트 구동회로; 및
    발광 소자를 포함하는 화소 회로를 포함하고,
    상기 데이터 구동회로와 상기 게이트 구동회로에 의해, 상기 화소 회로에 대한 데이터 전압을 프로그래밍하는 리프레시 프레임과 발광 소자의 애노드 전극을 리셋하는 리셋 프레임으로 상기 화소 회로를 구동하며,
    상기 리프레시 프레임은 이니셜 구간, 샘플링 구간 및 에미션 구간을 포함하고,
    상기 이니셜 구간에서 제n 스캔 신호(n은 자연수)는 제1 레벨로 인가되고, 제n-2 스캔 신호는 상기 제1 레벨 보다 높은 제2 레벨로 인가되며, 발광 신호는 상기 제2 레벨로 인가되고, 제n 추가 스캔 신호는 상기 제1 레벨로 인가되는, 표시 장치.
  18. 제17항에 있어서,
    상기 표시 장치는 행으로 배치되는 복수의 화소를 포함하고,
    상기 화소 회로는 상기 복수의 화소 중 n번째 화소행에 배치된 화소에 대응하고,
    상기 제n 스캔 신호는 상기 n번째 화소행의 제1 스캔 라인에 대해 인가되는 신호를 포함하고,
    상기 제n-2 스캔 신호는 n-2번째 화소행의 제1 스캔 라인에 대해 인가되는 신호를 포함하며,
    상기 제n 추가 스캔 신호는 상기 n번째 화소행의 제2 스캔 라인에 대해 인가되는 신호를 포함하는, 표시 장치.
  19. 제17항에 있어서,
    상기 화소 회로는 보상 구간을 더 포함하고, 상기 이니셜 구간은 상기 보상 구간에 포함되는, 표시 장치.
  20. 제19항에 있어서,
    상기 화소 회로는 구동 트랜지스터를 포함하고,
    상기 구동 트랜지스터는 상기 보상 구간에서 보상 전압에 기초하여 문턱 전압이 변경되는, 표시 장치.
  21. 제17항에 있어서,
    상기 샘플링 구간에서 상기 제n 스캔 신호, 상기 제n 추가 스캔 신호, 및 상기 발광 신호는 상기 제2 레벨로 인가되고 상기 제n-2 스캔 신호는 상기 제1 레벨로 인가되고,
    상기 에미션 구간에서 상기 제n 스캔 신호, 상기 제n-2 스캔 신호, 상기 제n 추가 스캔 신호 및 상기 발광 신호는 상기 제1 레벨로 인가되는, 표시 장치.
  22. 제17항에 있어서,
    상기 리셋 프레임은 리셋 구간을 포함하고,
    상기 리셋 구간에서 상기 제n 스캔 신호, 상기 제n-2 스캔 신호, 및 상기 제n 추가 스캔 신호는 상기 제1 레벨로 인가되고, 상기 발광 신호는 상기 제2 레벨로 인가되는, 표시 장치.
KR1020220037560A 2022-03-25 2022-03-25 화소 회로 및 화소 회로를 포함하는 표시 장치 KR20230139206A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220037560A KR20230139206A (ko) 2022-03-25 2022-03-25 화소 회로 및 화소 회로를 포함하는 표시 장치
CN202310183230.5A CN116805476A (zh) 2022-03-25 2023-03-01 像素电路以及具有该像素电路的显示装置
US18/117,964 US20230306908A1 (en) 2022-03-25 2023-03-06 Pixel circuit and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220037560A KR20230139206A (ko) 2022-03-25 2022-03-25 화소 회로 및 화소 회로를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20230139206A true KR20230139206A (ko) 2023-10-05

Family

ID=88078722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220037560A KR20230139206A (ko) 2022-03-25 2022-03-25 화소 회로 및 화소 회로를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US20230306908A1 (ko)
KR (1) KR20230139206A (ko)
CN (1) CN116805476A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102221761B1 (ko) * 2014-10-14 2021-03-03 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치용 기판 및 표시 장치
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors

Also Published As

Publication number Publication date
US20230306908A1 (en) 2023-09-28
CN116805476A (zh) 2023-09-26

Similar Documents

Publication Publication Date Title
KR102570824B1 (ko) 게이트 구동부 및 이를 포함한 전계발광 표시장치
KR102664761B1 (ko) 유기발광다이오드 표시패널 및 이의 표시장치
US11075257B2 (en) Electroluminescence display and method for driving the same
KR102578715B1 (ko) 유기발광 표시장치
KR102636598B1 (ko) 화소 구동 회로를 포함한 전계발광 표시장치
US12020640B2 (en) Pixel and organic light emitting display device comprising the same
KR20170001877A (ko) 유기발광다이오드 표시장치 및 이의 구동방법
US11114034B2 (en) Display device
WO2019037301A1 (zh) 像素驱动电路及其驱动方法
KR102627269B1 (ko) 구동특성 보상회로를 갖는 유기발광 표시장치
KR102345423B1 (ko) 유기발광표시장치 및 그의 구동방법
KR102696839B1 (ko) 유기 발광 다이오드 표시 장치
KR102328983B1 (ko) 유기발광 표시장치
KR102405106B1 (ko) Oled 구동전류 보상회로 및 그를 포함하는 유기발광표시장치
KR20200077929A (ko) 전계발광 표시장치
WO2019085119A1 (zh) Oled像素驱动电路、oled显示面板及驱动方法
KR20190046138A (ko) 유기발광 표시장치와 그 구동방법
KR20160067636A (ko) 유기발광 표시장치
KR102519820B1 (ko) 유기발광 표시장치 및 이의 구동방법
KR102675922B1 (ko) 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치
KR102672835B1 (ko) 픽셀 회로와 이를 이용한 전계 발광 표시 장치
KR102647022B1 (ko) 전계발광 표시장치
KR102369366B1 (ko) 유기발광 표시장치 및 그 구동방법
KR20220088132A (ko) 유기 발광 표시 장치
US20230306908A1 (en) Pixel circuit and display apparatus having the same