KR102672835B1 - 픽셀 회로와 이를 이용한 전계 발광 표시 장치 - Google Patents

Abstract

본 발명은 고전위 전원 전압 차이로 인해 인접 픽셀 간 OLED에 흐르는 전류 편차를 최소화 할 수 있는 픽셀 회로와 이를 이용한 전계 발광 표시장치에 관한 것으로, 본 발명의 픽셀 회로는, 발광 소자와, 상기 발광 소자에 제1 전극이 연결되어 상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 제2 전극이 연결되어 입력된 데이터 전압을 한 프레임 동안 저장하는 저장 커패시터와, 발광 제어 신호에 따라 제어되어 상기 구동 트랜지스터의 제1 전극과 상기 저장 커패시터의 제1 전극에 고전위 전원 전압을 공급하는 스위칭부를 구비한 것이다.

Description

픽셀 회로와 이를 이용한 전계 발광 표시 장치{PIXEL CIRCUIT AND ELECTROLUMINESCENT DISPLAY USING THE SAME}

본 발명은 VDD 전류/저항(IR) 드롭(Drop)으로 인해 픽셀 별 OLED의 전류차가 발생됨을 방지할 수 있는 픽셀 회로와 이를 이용한 전계 발광 표시장치에 관한 것이다.

최근 디지털 데이터를 이용하여 영상을 표시하는 디스플레이 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display Device; LCD), 유기 발광 다이오드를 이용한 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display Device; OLED), 전기영동 입자를 이용한 전기영동 표시 장치(ElectroPhoretic Display Device; EPD) 등이 대표적이다.

이들 중 OLED 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자로 휘도가 높고 구동 전압이 낮으며, 응답속도가 빠르고 발광 효율, 휘도 및 시야각이 큰 장점이 있으며, 초박막화가 가능하여 차세대 표시 장치로 기대되고 있다.

OLED 표시 장치를 구성하는 각 픽셀은 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다.

상기 OLED 소자는 애노드전극 및 캐소드전극과, 이들 사이에 형성된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole InjecPion layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron InjecPion layer, EIL)을 포함한다. 애노드전극과 캐소드전극에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.

상기 픽셀 회로는 게이트-소오스 간 전압(Vgs)에 따라 상기 OLED 소자에 흐르는 구동전류(IOLED)를 제어하는 구동 스위칭 트랜지스터(Thin Film Transistor), 상기 구동 스위칭 트랜지스터의 게이트-소오스 간 전압(Vgs)을 한 프레임 동안 일정하게 유지시키는 커패시터, 및 게이트 신호(스캔 펄스)에 응답하여 상기 구동 스위칭 트랜지스터의 게이트-소오스 간 전압(Vgs)을 설정하는 적어도 하나 이상의 스위칭 스위칭 트랜지스터를 포함한다. 따라서, 영상 데이터에 상응하는 구동 전압(Vgs)에 따라 구동 스위칭 트랜지스터가 OLED 소자를 구동하는 전류(Ids)를 조절함으로써 OLED 소자의 밝기를 조절한다.

OLED 표시 장치는 공정 편차, 구동 환경, 구동 시간 등에 따라 달라지는 구동 스위칭 트랜지스터의 임계 전압(이하 Vth), 이동도 등에 의해 픽셀의 특성이 불균일한 경우 동일 계조의 구동 전압(Vgs) 대비 전류(Ids)가 달라지기 때문에 휘도 불균일 현상이 발생할 수 있다.

이를 해결하기 위하여, OLED 표시 장치는 픽셀의 특성을 센싱하고, 센싱 결과를 기초하여 픽셀의 특성 편차 등을 외부 보상하는 기술을 주로 이용한다.

구동 스위칭 트랜지스터의 문턱 전압(Vth) 변화를 추출하기 위한 센싱 방법은, 구동 스위칭 트랜지스터를 소스 팔로워(Source Follower) 방식으로 동작시킨 후 구동 스위칭 트랜지스터의 소스 전압을 센싱하여 센싱 전압을 토대로 구동 스위칭 트랜지스터의 문턱 전압 변화량을 검출한다. 구동 스위칭 트랜지스터의 문턱 전압 변화량은 상기 센싱 전압의 크기에 따라 결정되며, 이를 통해 데이터 보상을 위한 옵셋값이 구해진다.

구동 스위칭 트랜지스터의 이동도(μ) 변화를 추출하기 위한 센싱 방법은, 구동 스위칭 트랜지스터의 문턱 전압(Vth)을 제외한 전류능력 특성을 규정하기 위해서 구동 스위칭 트랜지스터의 게이트에 구동 스위칭 트랜지스터의 문턱 전압보다 높은 일정 전압(Vdata+X, 여기서, X는 옵셋값 보상에 따른 전압)을 인가하여 구동 스위칭 트랜지스터를 턴 온 시키고, 이 상태에서 일정 시간 동안 충전된 구동 스위칭 트랜지스터의 소스 전압(Vs)을 센싱 전압으로 입력 받는다. 구동 스위칭 트랜지스터의 이동도 변화량은 센싱 전압의 크기에 따라 결정되며, 이를 통해 데이터 보상을 위한 게인값이 구해진다.

이러한 외부 보상 방법 이외에, 픽셀 회로의 내부에서 상기 구동 스위칭 트랜지스터의 문턱 전압(Vth) 및 이동도(μ) 편차를 보상하기 위한 6T1C 픽셀 회로가 제안되었다.

6T1C 픽셀 회로는 1 수평 기간을 초기화 기간, 샘플링 기간, 홀딩 기간 및 발광 기간으로 나누고, 상기 샘플링 기간에 구동 스위칭 트랜지스터의 문턱 전압(Vth) 편차를 보상한다.

그러나, 표시 화면의 수직 C/T 패턴이 변할 경우, 픽셀 회로에 공급되는 고전위 전원 전압(VDD)이 변동될 수 있다. 즉, 샘플링 기간에 구동 스위칭 트랜지스터의 문턱 전압(Vth) 편차가 보상된 후, 상기 고전위 전원 전압(VDD) 변동이 발생되면, OLED에 흐르는 전류가 변동되므로, 표시되는 영상에 따라 표시 영역내에 상기 고전위 전원 전압(VDD)을 공급하는 라인별로 휘도 차이가 시인되는 불량이 발생될 수 있다.

또한, 6T1C 픽셀 회로가 상기 고전위 전원 전압(VDD)을 정확하게 센싱하지 못하므로 얼룩 및 잔상 불량에 취약할 수 있다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명은 고전위 전원 전압(VDD) 차이로 인해 인접 픽셀 간 OLED에 흐르는 전류 편차를 최소화 할 수 있는 픽셀 회로와 이를 이용한 전계 발광 표시장치를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 픽셀 회로는, 발광 소자와, 상기 발광 소자에 제1 전극이 연결되어 상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터와, 상기 구동 트랜지스터의 게이트 전극에 제2 전극이 연결되어 입력된 데이터 전압을 한 프레임 동안 저장하는 저장 커패시터와, 발광 제어 신호에 따라 제어되어 상기 구동 트랜지스터의 제1 전극과 상기 저장 커패시터의 제1 전극에 고전위 전원 전압을 공급하는 스위칭부를 구비할 수 있다.

상기 스위칭부는, 상기 발광 제어 신호에 따라 제어되어 상기 고전위 전원 전압을 상기 저장 커패시터의 제1 전극에 공급하는 제1 스위칭소자와, 상기 발광 제어 신호에 따라 제어되어 상기 제1 스위칭소자를 통해 상기 고전위 전원 전압을 상기 구동 트랜지스터의 제1 전극에 공급하는 제2 스위칭소자를 포함할 수 있다.

한편, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기 발광 표시 장치는, 상기와 같이 구성되는 픽셀 회로가 구비된 표시패널과, 상기 표시패널의 스캔 라인들과 발광 제어신호 라인들을 구동하는 게이트 구동회로와, 상기 표시패널의 데이터 라인들을 구동하는 데이터 구동회로를 포함할 수 있다.

본 발명의 실시예에 따른 픽셀 회로 및 이를 포함하는 유기 발광 표시 장치에 있어서는 다음과 같은 효과가 있다.

본 발명에 따른 픽셀 회로는 VDD IR drop 이 발생하더라도 인접 픽셀 간 발광소자에 흐르는 전류 편차를 최소화 할 수 있다.

VDD IR drop에 기인된 불량을 방지하기 위한 BSM(Bottom Shield Metal) 메시 구조를 적용할 필요가 없으므로 공정 상에서 마스크 수를 줄일 수 있다.

구동 트랜지스터를 초기화 시키기 위해 기준 전압을 공급하는 경로가 단순화되므로, 기준 전압의 선택 폭이 증가되고 전체 표시 패널에 기준 전압을 균일하게 공급할 수 있다.

각 픽셀 회로에 인가되는 제1 스캔신호와 제2 스캔신호는 동일한 펄스 폭을 갖고 위상이 다른 신호이므로, 발명에 따른 전계 발광 표시장치에서는, 게이트 구동회로가 단순화 되고, 더불어 GIP 구조인 경우 네로우 베젤을 구현할 수 있다.

도 1은 본 발명의 실시예에 따른 전계 발광 표시장치를 보여 주는 블록도이다.
도 2는 본 발명의 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.
도 3은 도 2의 픽셀 회로에 인가되는 스캔펄스와 발광 제어신호의 타이밍도이다.
도 4는 크로스토크 패턴을 나타낸 것으로, 도 4(a)는 크로스토크 패턴이 고정된 상태를 나타낸 것이고, 도 4(b)는 크로스토크 패턴이 확대된 상태를 나타낸 것이고, 도 4(c)는 크로스토크 패턴이 축소된 상태를 나타낸 것이다.
도 5는 움직이는 패턴에 의해 고전위 전원 전압의 전류/저항(IR) 드롭(Drop) 발생을 설명하기 위한 설명도이다.
도 6은 비교예에 따른 6T1C 구조의 픽셀 회로 구성도이다.
도 7은 도 6의 픽셀 회로에 인가되는 스캔펄스와 발광 제어신호의 타이밍도이다.
도 8은 본 발명과 비교예에 따른 구동 트랜지스터의 발광 기간에 전압을 비교한 표이다.

이하, 상기와 같은 특징을 갖는 본 발명의 바람직한 실시예에 따른 픽셀 회로 및 이를 포함하는 전계 발광 표시 장치를 첨부 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

이하에서 설명되는 본 발명의 전계 발광 표시장치에서 픽셀 회로는 p 타입 트랜지스터를 포함하는 것을 일례로 설명하지만 이는 n 타입 트랜지스터 또는 n 타입과 p 타입이 함께 존재하는 형태로 구현될 수도 있다. 트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 즉, 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다.

n 타입 박막 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스에서 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 타입 박막 트랜지스터에서 전자가 소스로부터 드레인 쪽으로 흐르기 때문에 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. 이와 달리, p 타입 박막 트랜지스터의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 타입 박막 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 그러나 박막 트랜지스터의 소스와 드레인은 인가된 전압에 따라 변경될 수 있다. 이를 반영하여, 이하의 설명에서는 소스와 드레인 중 어느 하나를 제1전극, 소스와 드레인 중 나머지 하나를 제2전극으로 설명한다.

본 발명의 전계 발광 표시장치에서 픽셀 회로의 트랜지스터는 산화물 반도체 패턴을 갖는 Oxide 트랜지스터 또는, 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS) 반도체 패턴을 갖는 LTPS 트랜지스터로 구현될 수 있다.

스위치 소자들로 이용되는 트랜지스터의 게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 스윙한다. 게이트 온 전압은 트랜지스터가 턴-온(turn-on)되는 전압으로 설정되며, 게이트 오프 전압은 트랜지스터가 턴-오프(turn-off)되는 전압으로 설정된다. n 채널 트랜지스터(NMOS)의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 하이 전압(VGH) 보다 낮은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터(PMOS)의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.

도 1은 본 발명의 실시예에 따른 OLED 표시 장치의 구성을 개략적으로 나타낸 블록도이다.

도 1을 참조하면, 일 실시예에 따른 OLED 표시 장치는 내부 보상을 위한 픽셀들(PXL)이 형성된 표시패널(10)과, 데이터 라인들(14)을 구동시키기 위한 데이터 구동회로(12)와, 게이트 라인들(15)을 구동시키기 위한 게이트 구동회로(13)와, 데이터 구동회로(12) 및 게이트 구동회로(13)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(11)를 구비한다.

상기 표시패널(10)에는 다수의 데이터 라인들(14)과 다수의 게이트 라인들(15)이 교차되고, 이 교차영역마다 내부 보상을 위한 서브-픽셀(PXL)들이 매트릭스 형태로 배치된다. 동일 수평라인 상에 배치된 서브-픽셀(PXL)들은 하나의 게이트 라인(15)에 접속되며, 상기 하나의 게이트 라인(15)은 적어도 하나 이상의 스캔 라인과 적어도 하나 이상의 발광 제어 라인을 포함할 수 있다.

즉, 각 서브-픽셀(PXL)은 1개의 데이터 라인(14)과, 적어도 하나 이상의 스캔 라인 및 발광 제어 라인에 접속될 수 있다. 상기 서브-픽셀(PXL)들은 도 1에는 도시하지 않았지만, 전원발생부로부터 고전위 전압 및 저전위 전압(VDD, VSS)과 기준 전압(Vref )을 공통으로 공급받을 수 있다. 초기화 구간 및 샘플링 구간에서 OLED의 불필요한 발광이 방지되도록 기준 전압(Vref)은 OLED의 동작 전압보다 충분히 낮은 전압 범위 내에서 선택됨이 바람직하며, 저전위 전압(VSS)과 같거나 그보다 낮게 설정될 수 있다.

상기 서브-픽셀(PXL)을 구성하는 스위칭 트랜지스터들은 산화물 반도체층을 포함한 산화물 스위칭 트랜지스터로 구현될 수 있다. 산화물 스위칭 트랜지스터는 전자 이동도, 공정 편차 등을 모두 고려할 때 표시패널(10)의 대면적화에 유리하다. 다만, 본 발명은 이에 한정되지 않고 스위칭 트랜지스터의 반도체층을 아몰포스 실리콘 또는, 폴리 실리콘 등으로 형성할 수도 있다.

각 서브-픽셀(PXL)은 구동 스위칭 트랜지스터의 문턱 전압(Vth) 편차를 보상하기 위해 다수의 스위칭 트랜지스터들과 스토리지 커패시터를 포함할 수 있다. 상기 각 서브-픽셀(PXL)의 구체적인 구성은 후술한다.

도 1에서, 기본 픽셀은 화이트(W), 레드(R), 그린(G), 블루(B) 서브 픽셀들 중 적어도 3개 서브 픽셀들로 구성될 수 있다. 예를 들면, 기본 픽셀은 R/G/B 조합의 서브 픽셀들, W/R/G 조합의 서브 픽셀들, B/W/R 조합의 서브 픽셀들, G/B/W 조합의 서브 픽셀들로 구성되거나, W/R/G/B 조합의 서브 픽셀들로 구성될 수 있다.

상기 표시패널(100) 상에 터치 센서들이 배치될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 채널(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.

상기 타이밍 콘트롤러(11)는 외부로부터 입력되는 디지털 비디오 데이터(RGB)를 표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다. 또한, 상기 타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 도트클럭신호(DCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다.

상기 데이터 구동회로(12)는 데이터 제어신호(DDC)를 기반으로 타이밍 콘트롤러(11)로부터 입력되는 디지털 비디오 데이터(RGB)를 아날로그 데이터전압으로 변환하여 다수의 데이터 라인들(14)에 공급한다.

상기 게이트 구동회로(13)는 게이트 제어신호(GDC)를 기반으로 스캔 신호(Scan(n), Scan(n-1))와 발광 제어신호(EM)를 생성할 수 있다. 상기 게이트 구동회로(13)는 스캔 구동부와 발광 제어신호 구동부를 포함할 수 있다. 상기 스캔 구동부는 각 픽셀 행마다 연결된 적어도 하나 이상의 스캔 라인을 구동하기 위해 행 순차 방식으로 스캔 신호를 생성하여 스캔 라인들에 공급할 수 있다. 상기 발광 제어신호 구동부는 각 픽셀 행마다 연결된 적어도 하나 이상의 발광 제어신호 라인을 구동하기 위해 행 순차 방식으로 발광 제어신호(EM)를 생성하여 발광 제어신호 라인들에 공급할 수 있다.

이러한 게이트 구동회로(13)는 GIP(Gate-driver In Panel) 방식에 따라 표시패널(10)의 비 표시영역 상에 직접 형성될 수 있다.

이하에서는 서프-픽셀을 픽셀 회로라고 칭한다.

도 2는 본 발명의 실시예에 따른 픽셀 회로를 보여 주는 회로도이다.

본 발명의 실시예에 따른 픽셀 회로는, 도 2에 도시한 바와 같이, 발광 소자(OLED), 구동 트랜지스터(DT), 8개의 스위칭 트랜지스터(T1~T8), 및 저장 커패시터(Cst)를 포함할 수 있다.

상기 구동 트랜지스터(DT) 및 8개의 스위칭 트랜지스터(T1~T8)는 p 채널 트랜지스터로 구현될 수 있으나 이에 한정되지 않고, n 채널 트랜지스터로 구현될 수 있다.

픽셀 회로들 각각에는 고전위 전원 전압(VDD), 저전위 전원 전압(VSS), 기준 전압(Vref), 데이터 전압(Vdata) 및 스캔 신호(Scan(n), Scan(n-1)) 등이 공급될 수 있다. 상기 고전위 전원 전압(VDD)는 저전위 전원 전압(VSS) 및 기준 전압(Vref) 보다 높은 직류 전압으로 설정될 수 있다. 기준 전압(Vref)은 고전위 전원 전압(VDD) 보다 낮고, 저전위 전원 전압(VSS)과 같거나 높은 직류 전압으로 설정될 수 있다. 저전위 전원 전압(VSS)은 기저 전압(GND) 또는 0V일 수 있다. 기준 전압(Vref)은 2V 일 수 있으나 이에 한정되지 않는다.

발광 소자(OLED)는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등을 포함할 수 있으나 이에 한정되지 않는다. 발광 소자(OLED)의 애노드는 구동 트랜지스터(DT)의 제2 전극에 연결되고, 발광 소자(OLED)의 캐소드는 저전위 전원 전압(EVSS) 공급 라인에 연결될 수 있다.

제1 스위칭 트랜지스터(T1)의 게이트 전극은 제1 스캔 신호(Scan(n))를 공급하는 제1 게이트 라인에 연결되고, 제1 스위칭 트랜지스터(T1)의 제1 전극은 데이터 전압(Vdata)을 공급하는 데이터 라인에 연결되며, 제1 스위칭 트랜지스터(T1)의 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결된다.

제2 스위칭 트랜지스터(T2)의 게이트 전극은 상기 제1 스캔 신호(Scan(n))를 공급하는 제1 게이트 라인에 연결되고, 제2 스위칭 트랜지스터(T2)의 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 연결되며, 제2 스위칭 트랜지스터(T2)의 제2 전극은 제1 노드(n1) 및 구동 트랜지스터(DT)의 게이트 전극에 연결된다.

제3 스위칭 트랜지스터(T3)의 게이트 전극은 발광 제어신호(EM)를 공급하는 발광 제어 라인에 연결되고, 제3 스위칭 트랜지스터(T3)의 제1 전극은 고전위 전원 전압(VDD)을 공급하는 고전위 전원 전압 공급 라인에 연결되며, 제3 스위칭 트랜지스터(T3)의 제2 전극은 제7 스위칭 트랜지스터(T7)의 제1 전극에 연결된다.

제4 스위칭 트랜지스터(T4)의 게이트 전극은 상기 발광 제어신호(EM)를 공급하는 발광 제어 라인에 연결되고, 제4 스위칭 트랜지스터(T4)의 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 연결되며, 제4 스위칭 트랜지스터(T4)의 제2 전극은 상기 발광 소자(OLED)의 애노드에 연결된다.

제5 스위칭 트랜지스터(T5)의 게이트 전극은 상기 제1 스캔 신호(Scan(n))를 공급하는 제1 게이트 라인에 연결되고, 제5 스위칭 트랜지스터(T5)의 제1 전극은 기준 전압(Vref)을 공급하는 기준 전압 공급 라인에 연결되며, 제5 스위칭 트랜지스터(T5)의 제2 전극은 상기 발광 소자(OLED)의 애노드에 연결된다.

제6 스위칭 트랜지스터(T6)의 게이트 전극은 제2 스캔 신호(Scan(n-1))를 공급하는 제2 게이트 라인에 연결되고, 제6 스위칭 트랜지스터(T6)의 제1 전극은 상기 제1 노드(n1), 구동 트랜지스터(DT)의 게이트 전극 및 제2 스위칭 트랜지스터(T2)의 제2 전극에 연결되며, 제6 스위칭 트랜지스터(T6)의 제2 전극은 상기 기준 전압(Vref)을 공급하는 기준 전압 공급 라인에 연결된다.

제7 스위칭 트랜지스터(T7)의 게이트 전극은 상기 발광 제어신호(EM)를 공급하는 발광 제어 라인에 연결되고, 제7 스위칭 트랜지스터(T7)의 제1 전극은 상기 제3 스위칭 트랜지스터(T3)의 제2 전극에 연결되며, 제7 스위칭 트랜지스터(T7)의 제2 전극은 구동 트랜지스터(DT)의 제1 전극에 연결된다.

제8 스위칭 트랜지스터(T8)의 게이트 전극은 상기 제1 스캔 신호(Scan(n))를 공급하는 제1 게이트 라인에 연결되고, 제8 스위칭 트랜지스터(T8)의 제1 전극은 상기 제3 스위칭 트랜지스터(T3)의 제2 전극에 연결되며, 제8 스위칭 트랜지스터(T8)의 제2 전극은 상기 기준 전압(Vref)을 공급하는 기준 전압 공급 라인에 연결된다.

구동 트랜지스터(DT)의 게이트 전극은 상기 제1 노드(n1), 상기 제6 스위칭 트랜지스터(T6)의 제1 전극 및 제2 스위칭 트랜지스터(T2)의 제2 전극에 연결되고, 구동 트랜지스터(DT)의 제1 전극은 제1 스위칭 트랜지스터(T1)의 제2 전극에 연결되며, 구동 트랜지스터(DT)의 제2 전극은 제2 스위칭 트랜지스터(T2)의 제1 전극 및 상기 제4 스위칭 트랜지스터(T4)의 제1 전극에 연결된다.

저장 커패시터(Cst)의 제1 전극은 제8 스위칭 트랜지스터(T8)의 제1 전극, 상기 제3 스위칭 트랜지스터(T3)의 제2 전극 및 제7 스위칭 트랜지스터(T7)의 제1 전극에 연결되며, 저장 커패시터(Cst)의 제2 전극은 상기 제1 노드(n1) 및 구동 트랜지스터(DT)의 게이트 전극에 연결된다.

본 발명의 실시예에 따른 픽셀 회로는, 도 2에 도시한 바와 같이, 발광 소자(OLED)와, 상기 발광 소자(OLED)에 제2 전극이 연결되어 상기 발광 소자(OLED)에 흐르는 전류를 제어하는 구동 트랜지스터(DT)와, 상기 구동 트랜지스터(DT)의 게이트 전극에 제2 전극이 연결되어 입력된 데이터 전압을 한 프레임 동안 저장하는 저장 커패시터(Cst)를 구비한 픽셀 회로에서, 발광 제어 신호(EM)에 따라 제어되어 상기 구동 트랜지스터(DT)의 제1 전극과 상기 저장 커패시터(Cst)의 제1 전극에 고전위 전원 전압(VDD)을 공급하는 스위칭부(20)를 구비함에 그 특징이 있다.

본 발명의 실시예에 따른 픽셀 회로는, 도 2에 도시한 바와 같이, 발광소자(OLED), 9개의 트랜지스터(DT, T1~T8) 및 하나의 커패시터(cst)로 구성되는 9T1C 구조를 갖는다.

이와 같이 구성되는 본 발명의 실시예에 따른 픽셀 회로의 동작을 설명하면 다음과 같다.

도 3은 도 2의 픽셀 회로에 인가되는 스캔펄스(scan(n), scan(n-1))와 발광 제어신호(EM)의 타이밍도이다.

본 발명의 실시예에 따른 픽셀 회로는 제1 내지 제8 스위칭 트랜지스터(T1~T8) 및 구동 트랜지스터(DT)는 P형 트랜지스터로 구현되기 때문에, 각 구동신호의 로우 레벨 전압은 트랜지스터들을 턴-온시키는 전압을 의미하고, 각 구동신호의 하이 레벨 전압은 트랜지스터들을 턴-오프시키는 전압을 의미한다.

상기와 같은 9T1C 구조의 서브-픽셀은 구동 트랜지스터(DT)의 문턱 전압(Vth)의 편차에 기인하여 발광소자(OLED)에 흐르는 전류 차(휘도 차)를 개선하기 위하여 구동 트랜지스터(DT)의 문턱 전압(Vth) 보상 동작을 수행할 수 있다.

따라서, 한 프레임구간(1 frame period))은, 도 3에 도시한 바와 같이, 초기화 구간(Initial), 샘플링 구간(Sampling), 홀딩 구간(Holding) 및 발광 구간 (Emission)으로 나뉘어질 수 있고, 상기 구동 트랜지스터(DT)의 문턱전압(Vth) 보상 동작은 상기 샘플링 구간(Sampling)에 이루어진다.

또한, 각 픽셀 회로에 인가되는 제1 스캔신호(Scan(n))은 (n)번째 게이트 라인에 인가되는 스캔 신호이고, 제2 스캔신호(Scan(n-1))은 (n-1)번째 게이트 라인에 인가되는 스캔 신호이다. 즉, 제1 스캔신호(Scan(n)) 및 제2 스캔신호(Scan(n-1))은 동일한 펄스 폭을 갖고, 단지, 상기 제1 스캔신호(Scan(n))는 상기 제2 스캔신호(Scan(n-1))의 위상이 쉬프트된 신호이다.

따라서, 도 1에서 설명한 상기 게이트 구동회로(13)는 복수개의 스테이지로 구성되고, 각 스테이지는 하나의 스캔신호와 하나의 발광 제어신호를 출력할 수 있다.

상기 초기화 구간(Initial, ①)은 데이터 전압을 공급하기 전에 수행된다. 초기화 구간(①) 동안에, 제1 스캔신호(Scan(n)) 및 발광 제어신호(EM)는 하이 레벨 전압으로 입력되고, 제2 스캔 신호(Scan(n-1))는 로우 레벨 전압으로 입력된다. 이에 따라서, 제6 스위칭 트랜지스터(T6)가 상기 제2 스캔 신호(Scan(n-1))에 의해 턴-온되어 제1 노드(n1)를 기준 전압(Vref)로 초기화 시킨다.

이 때, 상기 기준 전압(Vref)은 구동 트랜지스터(DT)에 전류를 흘려 문턱 전압(Vth)을 보상하는 동작(sampling)을 위해 구동 트랜지스터(DT)를 턴-온 시킬 수 있는 전압으로 설정한다. 예를 들면, 상기 기준 전압(Vref)은 음의 전압(-)으로 설정할 수 있다.

상기 샘플링 구간(Sampling; ②)은 데이터 전압이 공급되는 구간 동안에 수행된다. 상기 샘플링 구간(Sampling) 동안에, 상기 제1 스캔신호(Scan(n))는 로우 레벨 전압으로 입력되고, 상기 제2 스캔신호(Scan(n-1)) 및 상기 발광 제어신호(EM)는 하이 레벨 전압으로 입력된다. 이에 따라서, 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2), 상기 제5 스위칭 트랜지스터(T5) 및 상기 제8 스위칭 트랜지스터(T8)는 상기 제1 스캔신호(Scan(n))에 의해 턴-온된다. 이에 따라 데이터 전압(Vdata)이 상기 제1 스위칭 트랜지스터(T1), 상기 구동 트랜지스터(DT) 및 제2 스위칭 트랜지스터(T2)를 통해 스토리지 커패시터(Cst)에 충전된다. 또한, 샘플링 구간(Sampling)동안에, 제2 스위칭 트랜지스터(T2)에 의해서 상기 데이터 전압(Vdata)에서 상기 구동 스위칭 트랜지스터(DT)의 문턱 전압(Vth)이 감산된 값(Vdata-Vth) 레벨의 전압이 제1 노드(n1)에 충전된다. 따라서, 상기 구동 스위칭 트랜지스터(DT)의 문턱 전압이 보상된다.

상기 홀딩 구간(Holding; ③)은 데이터 전압을 공급한 이후에 수행된다. 상기 홀딩 구간(③) 동안에, 상기 제1 스캔신호(Scan(n)), 상기 제2 스캔 신호(Scan(n-1)) 및 상기 발광 제어신호(EM)가 모두 하이 레벨 전압으로 입력된다. 이에 따라, 상기 제1 내지 제8 스위칭 트랜지스터(T1~T8)가 모두 턴-오프되고 상기 제1 노드(n1)는 Vdata - Vth 레벨의 전압을 유지한다.

상기 발광 구간(Emission; ④)은 홀딩 구간(Holding) 이후부터 그 다음 프레임의 초기화 구간(Initial)까지 연속된다. 상기 발광 구간 Emission) 동안, 상기 제1 스캔신호(Scan(n)) 및 상기 제2 스캔 신호(Scan(n-1))는 하이 레벨 전압으로 유지되고, 상기 발광 제어신호(EM)는 로우 레벨 전압으로 반전된다. 이 때, 상기 제3 스위칭 트랜지스터(T3), 상기 제4 스위칭 트랜지스터(T4) 및 상기 제7 스위칭 트랜지스터(T7)가 상기 발광 제어신호(EM)에 의해 턴-온된다. 따라서, 상기 제3 스위칭 트랜지스터(T3), 상기 제7 스위칭 트랜지스터(T7), 상기 구동 트랜지스터(DT) 및 상기 제4 스위칭 트랜지스터(T4)를 통해 고전위 전원 전압(VDD)이 상기 발광소자(OLED)로 공급되어 상기 발광소자(OLED)가 발광한다.

이 때, 상기 발광소자(OLED)에 공급되는 전압(또는 전류)는 상기 스토리지 커패시터(Cst)에 저장된 전압에 의해 조절된다.

본 발명의 픽셀 회로는, 도 2에 도시한 바와 같이, 9T1C의 구조로 구성되기 때문에, 고전윈 전원 전압(VDD)의 전류/저항(IR) 드롭(Drop)이 발생하더라도 인접 픽셀 간 발광소자(OLED)에 흐르는 전류 편차를 최소화 할 수 있다. 구체적인 이유는 추후에 설명한다.

상기 본 발명의 픽셀 회로의 특징(장점)을 비교예를 들어 설명하면 다음과 같다.

도 4는 그레이 바탕에 화이트가 표시되는 크로스토크(Crosstalk) 패턴(C/T PTN)을 나타낸 것이다. 도 4(a)는 크로스토크 패턴(C/T PTN)이 고정된 상태를 나타낸 것이고, 도 4(a)는 크로스토크 패턴(C/T PTN)이 확대된 상태를 나타낸 것이고, 도 4(a)는 크로스토크 패턴(C/T PTN)이 축소된 상태를 나타낸 것이다.

도 5는 움직이는 패턴에 의해 고전위 전원 전압의 전류/저항(IR) 드롭(Drop) 발생을 설명하기 위한 설명도이다.

그레이 바탕에 화이트가 표시되는 크로스토크(Crosstalk) 패턴(C/T PTN)에서, 화이트 패턴이 확대되거나 축소하게 되면, 인접한 픽셀 간에 화이트 색상을 많이 표시하는 픽셀로 전류가 많이 흐르게 되므로, 표시 패널 전체에 동일한 고전위 전원 전압을 인가하더라도 전류/저항(IR) 드롭(Drop)이 발생하여 고전위 전원 전압(VDD) 차가 발생하게 된다 (이하에서는 "VDD IR drop"이라 한다).

이와 같이 시간에 따라 고전위 전원 전압(VDD) 차가 발생하게 되므로, 샘플링 시점에 따라 구동 트랜지스터의 문턱 전압 보상에 차이가 있고, 더불어 발광소자(OLED)에 흐르는 전류가 변동되어, 표시되는 영상에 따라 표시 영역내에 상기 고전위 전원 전압(VDD)을 공급하는 라인별로 휘도 차이가 시인되는 불량이 발생될 수 있다.

도 6은 비교예에 따른 6T1C 구조의 픽셀 회로 구성도이다.

비교예의 6T1C 구조의 픽셀회로는 5개의 스위칭 트랜지스터(T1~T5), 구동 트랜지스터(DT), 저장 커패시터(Cst)로 구성된다.

제1 스위칭 트랜지스터(T1)의 게이트 전극은 제1 스캔 신호(Scan1(n))를 공급하는 제1 게이트 라인에 연결되고, 제1 스위칭 트랜지스터(T1)의 제1 전극은 데이터 전압(Vdata)을 공급하는 데이터 라인에 연결되며, 제1 스위칭 트랜지스터(T1)의 제2 전극은 제1 노드(N1)에 연결된다.

제2 스위칭 트랜지스터(T2)의 게이트 전극은 제2 스캔 신호(Scan2(n))를 공급하는 제2 게이트 라인에 연결되고, 제2 스위칭 트랜지스터(T2)의 제1 전극은 제2 노드(n2)에 연결되며, 제2 스위칭 트랜지스터(T2)의 제2 전극은 제3 노드(n3)에 연결된다.

제3 스위칭 트랜지스터(T3)의 게이트 전극은 발광 제어신호(EM)를 공급하는 발광 제어 라인에 연결되고, 제3 스위칭 트랜지스터(T3)의 제1 전극은 기준 전압(Vref)을 공급하는 기준 전압 공급 라인에 연결되며, 제3 스위칭 트랜지스터(T3)의 제2 전극은 상기 제1 노드(n1)에 연결된다.

제4 스위칭 트랜지스터(T4)의 게이트 전극은 상기 발광 제어신호(EM)를 공급하는 발광 제어 라인에 연결되고, 제4 스위칭 트랜지스터(T4)의 제1 전극은 상기 제3 노드(n3)에 연결되며, 제4 스위칭 트랜지스터(T4)의 제2 전극은 제4 노드(n4)에 연결된다.

제5 스위칭 트랜지스터(T5)의 게이트 전극은 상기 제2 스캔 신호(Scan2(n))를 공급하는 제2 게이트 라인에 연결되고, 제5 스위칭 트랜지스터(T5)의 제1 전극은 상기 기준 전압(Vref)을 공급하는 기준 전압 공급 라인에 연결되며, 제5 스위칭 트랜지스터(T5)의 제2 전극은 상기 제4 노드(n4)에 연결된다.

구동 트랜지스터(DT)의 게이트 전극은 상기 제1 노드(n1)에 연결되고, 구동 트랜지스터(DT)의 제1 전극은 고전위 전원 전압(VDD)을 공급하는 고전위 전원 전압 공급 라인에 연결되며, 구동 트랜지스터(DT)의 제2 전극은 상기 제3 노드(n3)에 연결된다.

저장 커패시터(Cst)는 상기 제1 노드(n1)와 상기 제2 노드(n2) 사이에 연결된다.

발광소자(OLED)의 애노드는 상기 제4 노드(n4)에 연결되고, 발광소자(OLED)의 캐소드는 저전위 전원 전압(VSS)을 공급하는 저전위 전원 전압 공급 라인에 연결된다.

비교예의 픽셀 회로의 동작을 설명하면 다음과 같다.

도 7은 도 6의 비교예에 따른 픽셀 회로에 인가되는 스캔펄스(scan1(n), scan2(n))와 발광 제어신호(EM)의 타이밍도이다.

상기와 같은 6T1C 구조의 픽셀 회로는 구동 트랜지스터T(DT)의 문턱 전압(Vth)의 편차에 기인하여 OLED 소자(OLED)에 흐르는 전류차(휘도차)를 개선하기 위하여 구동 트랜지스터(DT)의 문턱전압(Vth) 보상 동작을 수행할 수 있다.

한 프레임구간(1 frame period))은, 도 7에 도시한 바와 같이, 초기화 구간(Initial), 샘플링 구간(Sampling), 홀딩 구간(Holding) 및 발광 구간 (Emission)으로 나뉘어질 수 있고, 상기 구동 트랜지스터(DT)의 문턱전압(Vth) 보상 동작은 상기 초기화 구간(Initial) 및 상기 샘플링 구간(Sampling)에 이루어진다.

상기 초기화 구간(Initial, ①)동안에, 제1 스캔신호(Scan1(n))는 하이 레벨 전압으로 입력되고, 제2 스캔 신호(Scan2(n)) 및 발광 제어신호(EM)는 로우 레벨 전압으로 입력된다. 이에 따라서, 제2 스위칭 트랜지스터(T2), 제3 스위칭 트랜지스터(T3), 제4 스위칭 트랜지스더(T4) 및 제5 스위칭 트랜지스터(T5)는 상기 발광 제어신호(EM) 및 상기 제2 스캔 신호(Scan2(n))에 의해 턴-온되어 제1 노드(n1) 및 제4 노드(n4)를 기준 전압(Vref)로 초기화 시킨다.

이 때, 상기 기준 전압(Vref)은 구동 트랜지스터(DT)에 전류를 흘려 문턱 전압(Vth)을 보상하는 동작(sampling)을 위해 구동 트랜지스터(DT)를 턴-온 시킬 수 있는 전압으로 설정한다. 예를 들면, 상기 기준 전압(Vref)은 음의 전압(-)으로 설정할 수 있다.

상기 샘플링 구간(Sampling; ②은 데이터 전압이 공급되는 구간 동안에 수행된다. 상기 샘플링 구간(②) 동안에, 상기 제1 스캔신호(Scan1(n)) 및 상기 제2 스캔신호(Scan2(n))는 로우 레벨 전압으로 입력되고, 상기 발광 제어신호(EM)는 하이 레벨 전압으로 입력된다. 이에 따라서, 제1 스위칭 트랜지스터(T1), 제2 스위칭 트랜지스터(T2) 및 상기 제5 스위칭 트랜지스터(T5)는 상기 제1 스캔신호(Scan1) 및 상기 제2 스캔 신호(Scan2)에 의해 턴-온되고, 상기 제3 스위칭 트랜지스터(T3) 및 제4 스위칭 트랜지스터(T4)는 상기 발광 제어신호(EM)에 따라 턴-오프된다. 이에 따라 데이터 전압(Vdata)이 스토리지 커패시터(Cst)에 충전된다. 또한, 샘플링 구간(Sampling)동안에, 제2 스위칭 트랜지스터(T2)에 의해서 고전위 전원 전압(VDD)에서 구동 트랜지스터(DT)의 문턱 전압(Vth)이 감산된 값(VDD-Vth) 레벨의 전압이 상기 제2 노드(n2)에 충전된다. 따라서, 상기 구동 트랜지스터(DT)의 문턱 전압이 보상 된다.

상기 홀딩 구간(③) 동안에, 상기 제1 스캔신호(Scan1(n)), 상기 제2 스캔 신호(Scan2(n)) 및 상기 발광 제어신호(EM)가 모두 하이 레벨 전압으로 입력된다. 이에 따라, 상기 제1 내지 제5 스위칭 트랜지스터(T1~T5)가 모두 턴-오프되고 상기 제2 노드(n2)는 VDD-Vth 레벨의 전압을 유지한다.

상기 발광 구간(④) 동안, 상기 제1 스캔신호(Scan1(n)) 및 상기 제2 스캔 신호(Scan2(n))는 하이 레벨 전압으로 유지되고, 상기 발광 제어신호(EM)는 로우 레벨 전압으로 반전된다. 이 때, 상기 제4 스위칭 트랜지스터(T4)가 상기 발광 제어신호(EM)에 의해 턴-온되어 상기 스토리지 커패시터(Cst)에 저장된 전압만큼의 OLED 구동전압을 상기 OLED 소자(OLED)로 공급하여 OLED 소자(OLED)가 발광한다.

그러나, 비교예의 픽셀 회로에서는, 고전원 전원 전압(VDD)이 구동 트랜지스터(DT)의 제1 전극에만 인가되므로, 구동 트랜지스터(DT)의 게이트 전극이 샘플링된 후, 상기 도 4 내지 도 5에서 설명한 바와 같이, 상기 고전원 전원 전압(VDD)이 변동되면, 표시되는 영상에 따라 고전원 전원 전압 공급 라인별로 휘도 차이가 시인되게 된다.

또한, 상기 도 4 내지 도 5에서 설명한 바와 같이, 상기 고전원 전원 전압(VDD)이 변동되므로, 샘플링 시점에 따라 구동 트랜지스터의 문턱 전압 보상에 차이가 있어, 얼룩 및 잔상 불량이 발생하게 된다.

그러나, 도 2에서 설명한 바와 같이, 본 발명에 따른 픽셀 회로는 9T1C의 구조로 구성되므로, 상기와 같은 문제점을 해결할 수 있다.

즉, 도 3에서 설명한 바와 같이, 상기 샘플링 구간(②) 후, 상기 발광 구간(Emission; ④) 동안, 상기 제1 스캔신호(Scan(n)) 및 상기 제2 스캔 신호(Scan(n-1))는 하이 레벨 전압으로 유지되고, 상기 발광 제어신호(EM)는 로우 레벨 전압으로 반전되어, 상기 제3 스위칭 트랜지스터(T3), 상기 제4 스위칭 트랜지스터(T4) 및 상기 제7 스위칭 트랜지스터(T7)가 상기 발광 제어신호(EM)에 의해 턴-온된다.

상기 제3 스위칭 트랜지스터(T3) 및 상기 제7 스위칭 트랜지스터(T7)가 턴-온되므로, 구동 트랜지스터(DT)의 제1 전극과, 저장 커패시터(Cst)를 통해 구동 트랜지스터(DT)의 게이트 전극에는 동일한 고전위 전원 전압(VDD)이 인가된다.

따라서, 상기 샘플링 후, 상기 도 4 및 도 5에서 설명한 바와 같이, 전류/저항(IR) 드롭(Drop)에 의해 고전위 전원 전압(VDD)이 변동되더라도 인접 픽셀 간 발광소자(OLED)에 흐르는 전류 편차를 최소화 할 수 있다.

도 8은 본 발명과 비교예에 따른 구동 트랜지스터의 발광 기간에 전압을 비교한 표이다.

본 발명의 픽셀 회로는, 도 2에서 설명한 바와 같이, 9T1C 구조를 갖고, 비교예의 픽셀 회로는, 도 6에서 설명한 바와 같이, 6T1C 구조를 갖는다.

비교예의 픽셀 회로(6T1C)에서는, 발광 구간(④)에, 구동 트랜지스터(DT)의 게이트 전극에 인가된 전압은 "VDD-Vth-(Vdata-Vref)"가 되고, 구동 트랜지스터(DT)의 소오스 전극(제1 전극)에 인가된 전압은 "VDD+@"가 되어, 구동 트랜지스터(DT)의 Vgs 값은 "Vdata-Vref+@"가 된다. 여기서, "@"는 VDD IR drop 시 발생하는 값이다.

따라서, 비교예의 픽셀 회로(6T1C)에서는, VDD IR drop 시 발생하는 값(@)이 구동 트랜지스터의 Vgs에 영향을 미치게 된다.

반면, 본 발명에 따른 픽셀 회로((9T1C)에서는, 발광 구간(④)에, 구동 트랜지스터(DT)의 게이트 전극에 인가된 전압은 Vdata-Vth-[(VDD+@)-Vref]"가 되고, 구동 트랜지스터(DT)의 소오스 전극(제1 전극)에 인가된 전압은 "VDD+@"가 되어, 구동 트랜지스터(DT)의 Vgs 값은 "Vdata-Vref"가 된다.

상술한 바와 같이, 본 발명에 따른 픽셀 회로는, 발광 구간(④)에서, 상기 발광 제어신호(EM)가 로우 레벨 전압으로 반전되면, 상기 제3 스위칭 트랜지스터(T3) 및 상기 제7 스위칭 트랜지스터(T7)가 턴-온된다. 따라서, 구동 트랜지스터(DT)의 제1 전극과 저장 커패시터(Cst)에 동일한 고전위 전원 전압(VDD)이 인가되므로, 상기 저장 커패시터(Cst)의 커플링(Coupling)에 의해 VDD IR drop 시 발생하는 값에 상응한 "@"이 생성되어 구동 트랜지스터 게이트 전극에 영향을 주고, VDD IR drop 시 발생하는 값(@)을 상쇄한다.

따라서, 본 발명에 따른 픽셀 회로는 VDD IR drop 이 발생하더라도 인접 픽셀 간 발광소자(OLED)에 흐르는 전류 편차를 최소화 할 수 있다.

또한, 비교예의 픽셀 회로에서 VDD IR drop에 기인된 불량을 방지하기 위한 BSM(Bottom Shield Metal)메시(Mesh) 구조를 적용할 필요가 없으므로 공정 상에서 마스크 수를 줄일 수 있다.

즉, 종래에는 인접(좌우) 픽셀간 VDD IR drop에 기인한 VDD 편차를 최소화 하기 위하여 기판상에 BSM 메시 구조를 형성한다. 그러나, 본 발명은 회로적 방법으로 VDD IR drop에 기인한 VDD 편차를 해결하였으므로, BSM 메시 구조가 요구되지 않고, 공정 마스크 수가 줄어들게 됩니다.

또한, 본 발명에 따른 픽셀 회로는, 도 2에서 설명한 바와 같이, 구동 트랜지스터를 초기화 시키기 위해 기준 전압(Vref)을 공급하는 경로가 단순화되므로, 기준 전압(Vref)의 선택 폭이 증가되고 전체 표시 패널에 기준 전압(Vref)을 균일하게 공급할 수 있다.

또한, 본 발명에 따른 픽셀 회로에서는, 도 3에서 설명한 바와 같이, 각 픽셀 회로에 인가되는 제1 스캔신호(Scan(n))와 제2 스캔신호(Scan(n-1))가 동일한 펄스 폭을 갖고, 위상이 다른 신호이다. 따라서, 발명에 따른 전계 발광 표시장치에서는, 게이트 구동회로가 하나의 스캔 신호(Scan(n))를 생성하는 스캔 구동부와 발광 제어신호(EM)를 생성하는 발광 제어신호 구동부로 구성될 수 있으므로, 게이트 구동회로가 단순화 되고, 더불어 GIP 구조인 경우 네로우 베젤을 구현할 수 있다.

반대로, 비교예의 픽셀 회로는, 도 7에서 설명한 바와 같이, 각 픽셀 회로에 인가되는 제1 스캔신호(Scan1(n))와 제2 스캔신호(Scan1(n))가 서로 다른 펄스 폭을 갖고, 위상이 다른 신호이다. 따라서, 비교예에 따른 전계 발광 표시장치에서는, 게이트 구동회로가 2개의 스캔 신호(Scan1(n), Scan2(n))를 각각 생성하는 2개의 스캔 구동부와 발광 제어신호(EM)를 생성하는 발광 제어신호 구동부로 구성되어야 하므로, 게이트 구동회로가 복잡해지고, GIP 구조인 경우 네로우 베젤을 구현할 수 없다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 표시패널 11: 타이밍 콘트롤러
12: 데이터 구동회로 13: 게이트 구동회로
14: 데이터라인 15: 게이트라인
20: 스위칭부

Claims (4)

1. 발광 소자;
   상기 발광 소자에 제1 전극이 연결되어 상기 발광 소자에 흐르는 전류를 제어하는 구동 트랜지스터;
   상기 구동 트랜지스터의 게이트 전극에 제2 전극이 연결되어 입력된 데이터 전압을 한 프레임 동안 저장하는 저장 커패시터; 및
   발광 제어 신호에 따라 제어되어 상기 구동 트랜지스터의 제1 전극과 상기 저장 커패시터의 제1 전극에 고전위 전원 전압을 공급하는 스위칭부를 구비하고,
   상기 스위칭부는,
   상기 발광 제어 신호에 따라 제어되어 상기 고전위 전원 전압을 상기 저장 커패시터의 제1 전극에 공급하는 제1 스위칭소자와,
   상기 발광 제어 신호에 따라 제어되어 상기 제1 스위칭소자를 통해 상기 고전위 전원 전압을 상기 구동 트랜지스터의 제1 전극에 공급하는 제2 스위칭소자를 포함하는 픽셀 회로.
2. 삭제
3. 게이트 전극은 제1 스캔 신호를 공급하는 제1 게이트 라인에 연결되고, 제1 전극은 데이터 전압을 공급하는 데이터 라인에 연결되며, 제2 전극은 구동 트랜지스터의 제1 전극에 연결되는 제1 스위칭 트랜지스터;
   게이트 전극은 상기 제1 스캔 신호를 공급하는 제1 게이트 라인에 연결되고, 제1 전극은 상기 구동 트랜지스터의 제2 전극에 연결되며, 제2 전극은 제1 노드에 연결되는 제2 스위칭 트랜지스터;
   게이트 전극은 발광 제어신호를 공급하는 발광 제어 라인에 연결되고, 제1 전극은 고전위 전원 전압을 공급하는 고전위 전원 전압 공급 라인에 연결되며, 제2 전극은 제7 스위칭 트랜지스터의 제1 전극에 연결되는 제3 스위칭 트랜지스터;
   게이트 전극은 상기 발광 제어신호를 공급하는 발광 제어 라인에 연결되고, 제1 전극은 상기 구동 트랜지스터의 제2 전극에 연결되며, 제2 전극은 발광 소자의 애노드에 연결되는 제4 스위칭 트랜지스터;
   게이트 전극은 상기 제1 스캔 신호를 공급하는 제1 게이트 라인에 연결되고, 제1 전극은 기준 전압을 공급하는 기준 전압 공급 라인에 연결되며, 제2 전극은 상기 발광 소자의 애노드에 연결되는 제5 스위칭 트랜지스터;
   게이트 전극은 제2 스캔 신호를 공급하는 제2 게이트 라인에 연결되고, 제1 전극은 상기 제1 노드에 연결되며, 제2 전극은 상기 기준 전압을 공급하는 기준 전압 공급 라인에 연결되는 제6 스위칭 트랜지스터;
   게이트 전극은 상기 발광 제어신호를 공급하는 발광 제어 라인에 연결되고, 제1 전극은 상기 제3 스위칭 트랜지스터의 제2 전극에 연결되며, 제2 전극은 상기 구동 트랜지스터의 제1 전극에 연결되는 제7 스위칭 트랜지스터;
   게이트 전극은 상기 제1 스캔 신호를 공급하는 제1 게이트 라인에 연결되고, 제1 전극은 상기 제3 스위칭 트랜지스터의 제2 전극에 연결되며, 제2 전극은 상기 기준 전압을 공급하는 기준 전압 공급 라인에 연결되는 제8 스위칭 트랜지스터;
   게이트 전극은 상기 제1 노드에 연결되고, 제1 전극은 제1 스위칭 트랜지스터의 제2 전극에 연결되며, 제2 전극은 상기 제4 스위칭 트랜지스터의 제1 전극에 연결되는 상기 구동 트랜지스터;
   제1 전극은 상기 제3 스위칭 트랜지스터의 제2 전극에 연결되고, 제2 전극은 상기 제1 노드에 연결되는 저장 커패시터; 및
   애노드는 상기 제4 스위칭 트랜지스터의 제2 전극에 연결되고, 캐소드는 저전위 전원 전압을 공급하는 저전위 전원 전압 공급 라인에 연결되는 상기 발광 소자를 구비한 픽셀 회로.
4. 제 1항 및 제 3항 중 어느 하나의 항에 따른 픽셀 회로;
   상기 픽셀 회로가 구비된 표시패널;
   상기 표시패널의 스캔 라인들과 발광 제어신호 라인들을 구동하는 게이트 구동회로; 및
   상기 표시패널의 데이터 라인들을 구동하는 데이터 구동회로를 포함하는 전계 발광 표시 장치.