CN108133686A - 一种像素电路、驱动方法、像素结构及显示面板 - Google Patents

一种像素电路、驱动方法、像素结构及显示面板 Download PDF

Info

Publication number
CN108133686A
CN108133686A CN201810011945.1A CN201810011945A CN108133686A CN 108133686 A CN108133686 A CN 108133686A CN 201810011945 A CN201810011945 A CN 201810011945A CN 108133686 A CN108133686 A CN 108133686A
Authority
CN
China
Prior art keywords
transistor
unit
electrode
voltage
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810011945.1A
Other languages
English (en)
Inventor
周兴雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201810011945.1A priority Critical patent/CN108133686A/zh
Publication of CN108133686A publication Critical patent/CN108133686A/zh
Priority to US16/027,730 priority patent/US10909907B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供一种像素电路、驱动方法、像素结构及显示面板，像素电路的驱动单元包括自外接电源至发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管；发光控制晶体管和隔离晶体管的栅极共同外接第一控制信号，驱动晶体管与补偿晶体管为共栅极区晶体管；驱动晶体管用于在第一控制信号控制隔离晶体管和发光控制晶体管导通时，产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到。由于隔离晶体管的存在，在数据写入阶段数据信号也不会在共栅极区受到外接电源信号的影响，进一步提高了发光二极管的发光稳定性。

Description

一种像素电路、驱动方法、像素结构及显示面板
技术领域
本发明涉及电子显示器技术领域，尤其涉及一种像素电路、驱动方法、像素结构及显示面板。
背景技术
现有的像素电路中，一般通过一个薄膜晶体管驱动像素电路中的发光二极管发光，这个薄膜晶体管称为驱动晶体管。驱动晶体管工作在饱和状态，这是因为饱和状态中，驱动晶体管输出的驱动电流对源漏电压的敏感度较线性状态下的驱动晶体管低，可以为发光二极管提供更为稳定的驱动电流。图1为现有的最基础的像素电路，如图1所示，像素电路由两个晶体管T11和T12，以及一个电容C11构成。当Sn信号控制晶体管T12导通时，数据信号data写入至N1节点，给电容C11充电，同时使驱动晶体管T11开启，T11产生的驱动电流使在第一电源ELVDD和第二电源ELVSS之间的发光二极管EL11发光。驱动电流IEL如公式一所示。
其中，μ为载流子迁移率，COX为T11的栅氧单位面积电容，L为T11的沟道长度，W为T11的栅宽，VGS为T11的栅源电压，VTH为T11的阈值电压。由公式一可见，驱动电流的大小与T11的阈值电压有关。然而，由于阈值漂移现象的存在，使得驱动晶体管T11的阈值电压并不稳定，进而造成了驱动电流的漂移，使发光二级管的亮度不均。
为了解决上述问题，设计人员们研究了一系列可以消除驱动晶体管阈值漂移影响的电路，称为阈值补偿电路。图2为现有的一种阈值补偿电路，如图2所示，在数据写入阶段信号Sn开启晶体管T22和T23，使驱动晶体管T21的栅极和漏极短接，同时，信号En关闭晶体管T25，信号Sn-1关闭晶体管T24，数据信号data经T22输入至T21的源极，由于T21的栅极和漏极此时短接，数据信号经T21的漏极传输至栅极，电容C21开始存储电荷使得T22的栅极电压逐渐下降至(Vdata+VTH)后，T21进入截止状态，C21停止充电。发光阶段，信号En控制晶体管T25开启，信号Sn-1关闭晶体管T24，信号Sn关闭晶体管T22和T23，电源ELVDD经晶体管T25传输至驱动晶体管T21，此时，驱动晶体管产生驱动电流如公式二所示。
从公式二可见，驱动电流的大小不再与驱动晶体管T21的阈值电压有关。
然而，以图2为代表的现有的阈值补偿电路，在数据写入阶段，电源ELVDD和数据信号之间只间隔着晶体管T25，由于电源ELVDD的电压远远其它信号电压，以及T25漏电流的存在，使得数据信号极易受到电源ELVDD的影响从而影响了发光二极管的发光稳定性。
综上，现有技术中存在着发光二极管发光不稳定的问题。
发明内容
本发明实施例提供一种像素电路，包括：补偿单元、驱动单元、发光单元、电容及外接电源；
所述补偿单元通过第一节点与所述驱动单元电连接；所述外接电源、所述驱动单元及所述发光单元依次串联连接；所述电容位于所述第一节点和所述外接电源之间；
所述补偿单元外接数据信号和第一扫描信号，所述补偿单元用于在所述第一扫描信号的作用下，将所述第一节点的电压置为第一电压，所述第一电压为通过所述补偿单元中的补偿晶体管对所述数据信号的电压进行补偿后的电压；
所述电容，用于保持所述第一节点的电压为所述第一电压；
所述驱动单元包括自所述外接电源至所述发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管；
所述发光控制晶体管和所述隔离晶体管的栅极共同外接第一控制信号，所述驱动晶体管与所述补偿晶体管为共栅极区晶体管；
所述驱动晶体管用于在所述第一控制信号控制所述隔离晶体管和所述发光控制晶体管导通时，产生驱动电流驱动所述发光单元发光；所述驱动电流根据所述第一电压、所述外接电源和所述驱动单元中驱动晶体管的阈值电压得到。
可选的，所述补偿单元还包括数据选通晶体管；
所述数据选通晶体管的第一电极外接所述数据信号，所述数据选通晶体管的第二电极与所述补偿晶体管的第一电极电连接；所述数据选通晶体管的栅极与所述第一扫描信号电连接。
可选的，所述补偿单元还包括开关晶体管；
所述开关晶体管的第一电极与所述补偿晶体管的第二电极电连接；所述开关晶体管的第二电极与所述补偿晶体管的栅极电连接；所述开关晶体管的栅极与所述第一扫描信号电连接。
可选的，还包括初始化单元；
所述初始化单元位于所述第一节点和所述发光单元之间，所述初始化单元外接第二扫描信号和初始化信号；所述初始化单元，用于在所述第二扫描信号的控制下，利用所述初始化信号初始化所述第一节点和所述发光单元。
本发明实施例提供一种像素电路驱动方法，应用于上述任一项所述的像素电路，包括：
数据写入阶段，控制所述第一扫描信号开启所述补偿单元，所述补偿单元将所述第一节点的电压置为所述第一电压；并控制所述第一控制信号关闭所述隔离晶体管和所述发光控制晶体管，所述发光单元不发光；所述电容保持所述第一节点的电压为所述第一电压；其中，所述第一电压为通过所述补偿单元中的补偿晶体管对所述数据信号的电压进行补偿后的电压；
发光阶段，控制所述第一扫描信号关闭所述补偿单元，并控制所述第一控制信号开启所述隔离晶体管和所述发光控制晶体管，所述驱动晶体管产生驱动电流驱动所述发光单元发光；所述驱动电流根据所述第一电压、所述外接电源和所述驱动晶体管的阈值电压得到；所述电容处于保持状态。
可选的，在所述数据写入阶段之前，还包括：
初始化阶段，控制第二扫描信号开启所述初始化单元，所述初始化单元利用初始化电压初始化所述第一节点和所述发光单元，所述电容保持所述初始化电压；控制所述第一扫描信号关闭所述补偿单元并控制所述第一控制信号关闭所述驱动单元。
可选的，在所述数据写入阶段，还包括：控制所述第二扫描信号关闭所述初始化单元；
在所述发光阶段，还包括：控制所述第二扫描信号关闭所述初始化单元。
本发明实施例提供一种像素结构，对应于上述任一项所述的像素电路，包括：
独立设置的第一电极区、第二电极区、第三电极区和第四电极区，以及与所述第一电极区、第二电极区、第三电极区和第四电极区相接触的共栅极区；以及，与所述第三电极区为延长关系的第三电极延长区；与所述第四电极为延长关系的第四电极延长区；
所述共栅极区、所述第一电极区和所述第二电极区构成所述补偿晶体管；
所述共栅极区、所述第三电极区和所述第四电极区构成所述驱动晶体管；
所述第三电极延长区与所述第一控制信号线交叠处为所述隔离晶体管的栅极区，所述第三电极延长区远离所述共栅极区的一侧与所述外接电源信号线连接；
所述第四电极延长区与所述第一控制信号线交叠处为所述发光控制晶体管的栅极区，所述第四电极延长区远离所述共栅极区的一侧与所述发光单元连接。
可选的，所述共栅极区上方设置有金属板；所述金属板为所述电容的电容极板之一。
可选的，还包括与所述第一电极区为延长关系的第一电极延长区；
所述第一电极延长区与所述第一扫描信号线的交叠区域构成所述数据选通晶体管的栅极区；所述第一电极延长区远离所述共栅极区的一侧外接所述数据信号线。
可选的，还包括与所述第二电极区为延长关系的第二电极延长区；
所述第二电极延长区与所述第一扫描信号线的交叠区域构成所述开关晶体管的栅极区；位于所述第一扫描信号线的所述第二电极延长区远离所述共栅极区一侧与所述金属栅极电连接。
本发明实施例提供一种显示面板，包括如上述任一项所述的像素结构。
综上，本发明实施例提供一种像素电路、驱动方法、像素结构及显示面板，其中，像素电路包括：补偿单元、驱动单元、发光单元、电容及外接电源；补偿单元通过第一节点与驱动单元电连接；外接电源、驱动单元及发光单元依次串联连接；电容位于第一节点和外接电源之间；补偿单元外接数据信号和第一扫描信号，补偿单元用于在第一扫描信号的作用下，将第一节点的电压置为第一电压，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压；电容，用于保持第一节点的电压为第一电压；驱动单元包括自外接电源至发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管；发光控制晶体管和隔离晶体管的栅极共同外接第一控制信号，驱动晶体管与补偿晶体管为共栅极区晶体管；驱动晶体管用于在第一控制信号控制隔离晶体管和发光控制晶体管导通时，产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到。补偿单元外接数据信号，驱动单元外接外接电源，使得在数据写入阶段，数据信号通过补偿单元中的补偿晶体管进行补偿，将补偿晶体管的阈值电压补偿至数据信号的电压从而获得第一电压。由于补偿单元并没有外接外接电源，从而避免了外接电源对数据信号的影响。而且，驱动晶体管与补偿晶体管为共栅极区晶体管，二者具有几乎相同的阈值电压，因此将补偿晶体管的阈值电压补偿至数据信号的电压相当于将驱动晶体管的阈值电压补偿至数据信号的电压，从而保证了像素电路的阈值补偿功能。同时，由于隔离晶体管的存在，使得即使补偿晶体管和驱动晶体管为共栅极区晶体管，在数据写入阶段，数据信号也不会在共栅极区受到外接电源信号的影响，进一步提高了发光二极管的发光稳定性。因此，本发明实施例可以在实现像素电路的阈值补偿功能的同时，避免外接电源对数据信号的影响，提高发光二极管的发光稳定性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有的最基础的像素电路；
图2为现有的一种阈值补偿电路；
图3为本发明实施例提供的一种像素电路架构示意图；
图4为本发明实施例提供的一种像素电路架构示意图；
图5为本发明实施例提供的一种像素电路架构示意图；
图6为本发明实施例提供的一种具有初始化功能的像素电路架构示意图；
图7为本发明实施例提供的一种初始化单元结构示意图；
图8为本发明实施例提供的一种像素电路驱动方法流程示意图；
图9为本发明实施例提供的一种驱动信号示意图；
图10为本发明实施例提供的一种驱动信号示意图；
图11为本发明实施例提供的一种像素电路的可行的实现方式之一；
图12为本发明实施例提供的一种像素结构示意图；
图13为本发明实施例提供的一种可行的像素结构示意图；
图14为本发明实施例提供的一种显示器结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发实施例提供了一种像素电路，包括：补偿单元、驱动单元、发光单元、电容及外接电源；补偿单元通过第一节点与驱动单元电连接；外接电源、驱动单元及发光单元依次串联连接；电容位于第一节点和外接电源之间；补偿单元外接数据信号和第一扫描信号，补偿单元用于在第一扫描信号的作用下，将第一节点的电压置为第一电压，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压；电容，用于保持第一节点的电压为第一电压；驱动单元包括自外接电源至发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管；发光控制晶体管和隔离晶体管的栅极共同外接第一控制信号，驱动晶体管与补偿晶体管为共栅极区晶体管；驱动晶体管用于在第一控制信号控制隔离晶体管和发光控制晶体管导通时，产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到。图3为本发明实施例提供的一种像素电路架构示意图，如图3所示，像素电路包括补偿单元1、驱动单元2、电容C3、发光单元EL4以及外接电源ELVDD，补偿单元1通过第一节点N1与驱动单元2电连接；外接电源ELVDD、驱动单元2及发光单元EL4依次串联连接；电容C3位于第一节点N1和外接电源ELVDD之间；补偿单元1外接数据信号data和第一扫描信号Sn，补偿单元1用于在第一扫描信号Sn的作用下，将第一节点N1的电压置为第一电压，即(Vdata+VthT1)，其中，VthT1为补偿单元1中补偿晶体管的阈值电压；电容C3，用于保持第一节点N1的电压为第一电压(Vdata+VthT1)；驱动单元2包括自外接电源ELVDD至发光单元EL4之间通过源漏极依次串联的隔离晶体管T8、驱动晶体管T2和发光控制晶体管T4；发光控制晶体管T4和隔离晶体管T8的栅极共同外接第一控制信号En，驱动晶体管T2与补偿单元1中的补偿晶体管为共栅极区晶体管，即驱动晶体管T2与补偿晶体管共用同一个栅极区。当第一控制信号En控制隔离晶体管T8和发光控制晶体管T4导通时，驱动晶体管T2产生驱动电流驱动发光单元EL4发光；驱动电流根据第一电压、外接电源ELVDD和驱动晶体管T2的阈值电压得到，由公式一可知，此时，流经发光单元EL4的驱动电流IEL4的大小如公式三所示。
其中，VELVDD为外接电源ELVDD的电压，VN1为第一电压，VthT2为驱动晶体管的阈值电压。由于驱动晶体管和补偿晶体管为共栅极区晶体管，因此驱动晶体管的阈值电压与补偿晶体管T1的阈值电压几乎相同，即VthT1-VthT2＝A，A为接近于0的常数。从而，公式三可以进一步变形为：
从而消除了驱动晶体管阈值电流对发光二极管的影响。此外，在如图3所示的像素电路中，数据信号data接入补偿单元1，ELVDD接入驱动单元2，使得，在数据写入阶段数据信号data由补偿单元1写入第一节点N1，在发光阶段，ELVDD接入驱动单元2，数据信号data与外接电源ELVDD相互隔离，从而避免了外接电源ELVDD对数据信号data的影响，提高了发光晶体管的发光稳定性。同时，由于隔离晶体管T8的存在，使得即使补偿晶体管和驱动晶体管T2为共栅极区晶体管，在数据写入阶段，数据信号data也不会在共栅极区受到外接电源ELVDD的影响，进一步提高了发光二极管的发光稳定性。具体实施过程中，本发明实施例对补偿单元1的内部结构并不作具体限定，只要满足上述实施例中补偿单元1的功能及交互关系的像素电路都应包含于本发明实施例中。
可选的，驱动晶体管和补偿晶体管为镜像晶体管，二者具有相同的阈值电压，即VthT1＝VthT2，此时，公式四可进一步简化为公式二所示关系。
可选的，补偿单元1还包括数据选通晶体管T3。图4为本发明实施例提供的一种像素电路架构示意图，如图4所示，数据选通晶体管T3的第一电极外接数据信号data，数据选通晶体管T3的第二电极与补偿晶体管T1的第一电极电连接；数据选通晶体管T3的栅极与第一扫描信号Sn电连接。数据选通晶体管T3用于在第一扫描信号Sn的作用下将数据信号data接入补偿晶体管T1。此时，补偿晶体管T1的第二电极可以与补偿晶体管T1的栅极电连接，如图4中所示，可选的，还可以如图5所示，为本发明实施例提供的一种像素电路架构示意图。图5中，补偿单元1还包括开关晶体管T5；开关晶体管T5的第一电极与补偿晶体管T1的第二电极电连接；开关晶体管T5的第二电极与补偿晶体管T1的栅极电连接；开关晶体管T5的栅极与第一扫描信号Sn电连接。在补偿单元1中增加开关晶体管T5使得数据信号data和外接电源ELVDD之间的隔离效果增强，从而更好地保护数据信号data免受外接电源ELVDD的影响。
可选的，本发明实施例所提供的像素电路中还包括初始化单元，如图6所示，为本发明实施例提供的一种具有初始化功能的像素电路架构示意图，图6中，初始化单元5位于第一节点N1和发光单元EL4之间，外接第二扫描信号Sn-1和初始化电压Vin。当第二扫描信号Sn-1开启初始化单元5时，初始化单元5便将初始化电压输出至第一节点N1和发光单元EL4，电容C3放电，直至电压降到Vin，从而实现了第一节点N1和发光单元EL4的初始化。初始化可以释放N1处的电压，确保接下来的数据写入阶段中，数据信号可以写入N1节点。发明实施例对初始化单元5的内部结构并不做具体限定，只要满足上述实施例中初始化单元5的功能及其与补偿单元1和驱动单元2的交互关系的像素电路都应包含于本发明实施例中。
可选的，本发明实施例提供一种可行的初始化单元的实现方式，如图7所示，为本发明实施例提供的一种初始化单元结构示意图，图7中，初始化单元5包含第一初始化晶体管T6和第二初始化晶体管T7，第一初始化晶体管T6的第一电极外接初始化电压Vin；第一初始化晶体管T6的第二电极与第一节点N1电连接；第一初始化晶体管T6的栅极与第二扫描信号Sn-1电连接；第二初始化晶体管T7的第一电极外接初始化电压Vin；第二初始化晶体管T7的第二电极与发光单元EL4电连接；第二初始化晶体T7管的栅极与第二扫描信号Sn-1电连接。当第二扫描信号Sn-1开启第一初始化晶体管T6和第二初始化晶体管T7时，初始化电压经第一初始化晶体管T6传递至第一节点N1并初始化第一节点N1，经第二初始化晶体管T7传递至发光单元EL4并初始化发光单元EL4。具体实施过程中，Vin可以是一个单独的初始化信号，也可以是第二扫描信号Sn-1，在Vin为第二扫描信号的情况下，第二扫描信号Sn-1开启第一初始化晶体管T6和第二初始化晶体管T7时，第一初始化晶体管T6和第二初始化晶体管T7处于饱和状态，第二扫描信号经第一初始化晶体管T6和第二初始化晶体管T7分别输入第一节点N1和发光单元EL4的阳极直至第一初始化晶体管T6和第二初始化晶体管T7截止，从而完成对第一节点N1和发光单元EL4的初始化。
综上，本发明实施例提供一种像素电路，包括：补偿单元、驱动单元、发光单元、电容及外接电源；补偿单元通过第一节点与驱动单元电连接；外接电源、驱动单元及发光单元依次串联连接；电容位于第一节点和外接电源之间；补偿单元外接数据信号和第一扫描信号，补偿单元用于在第一扫描信号的作用下，将第一节点的电压置为第一电压，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压；电容，用于保持第一节点的电压为第一电压；驱动单元包括自外接电源至发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管；发光控制晶体管和隔离晶体管的栅极共同外接第一控制信号，驱动晶体管与补偿晶体管为共栅极区晶体管；驱动晶体管用于在第一控制信号控制隔离晶体管和发光控制晶体管导通时，产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到。补偿单元外接数据信号，驱动单元外接外接电源，使得在数据写入阶段，数据信号通过补偿单元中的补偿晶体管进行补偿，将补偿晶体管的阈值电压补偿至数据信号的电压从而获得第一电压。由于补偿单元并没有外接外接电源，从而避免了外接电源对数据信号的影响。而且，驱动晶体管与补偿晶体管为共栅极区晶体管，二者具有几乎相同的阈值电压，因此将补偿晶体管的阈值电压补偿至数据信号的电压相当于将驱动晶体管的阈值电压补偿至数据信号的电压，从而保证了像素电路的阈值补偿功能。同时，由于隔离晶体管的存在，使得即使补偿晶体管和驱动晶体管为共栅极区晶体管，在数据写入阶段，数据信号也不会在共栅极区受到外接电源信号的影响，进一步提高了发光二极管的发光稳定性。因此，本发明实施例可以在实现像素电路的阈值补偿功能的同时，避免外接电源对数据信号的影响，提高发光二极管的发光稳定性。
基于相同的技术构思，本发明实施例还提供一种像素电路驱动方法，用于驱动本发明实施例所提供的像素电路。图8为本发明实施例提供的一种像素电路驱动方法流程示意图，如图8所示，包括：
S801：数据写入阶段，控制第一扫描信号开启补偿单元，补偿单元将第一节点的电压置为第一电压；并控制第一控制信号关闭隔离晶体管和发光控制晶体管，发光单元不发光；电容保持第一节点的电压为第一电压；其中，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压。
S802：发光阶段，控制第一扫描信号关闭补偿单元，并控制第一控制信号开启隔离晶体管和发光控制晶体管，驱动晶体管产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动晶体管的阈值电压得到；电容处于保持状态。
具体实施过程中，上述实施例可以驱动如图3所示的像素电路。可选的，通过控制补偿单元1、驱动单元2中的晶体管的导通实现对补偿单元1和驱动单元2的开启或关闭，此时，图3所示的像素电路对应的驱动信号如图9所示，为本发明实施例提供的一种驱动信号示意图，图9中的驱动信号包括了第一扫描信号Sn和第一控制信号En两种，并公开了当图3所示的电路中补偿单元1和驱动单元2的晶体管为P型金属氧化物半导体晶体管(Positivechannel MetalOxide Semiconductor，PMOS)时，第一扫描信号Sn和第一控制信号En的时序。
在数据写入阶段，如图9所示，第一扫描信号Sn为低电平，补偿单元1开启，第一控制信号En为高电平，隔离晶体管T8和发光控制晶体管T4截止，驱动单元2关闭。补偿单元1将数据信号data写入第一节点N1，电容C3开始充电直至第一节点N1的电压被置为第一电压(Vdata+VthT1)。之后，补偿单元1中的补偿晶体管截止，电容C3保持第一节点N1的电压为第一电压(Vdata+VthT1)。
在发光阶段，如图9所示，第一扫描信号Sn为高电平，补偿单元1关闭，第一控制信号En为低电平，驱动单元2开启。驱动单元2产生驱动电流驱动发光单元EL4发光。由于第一节点的电压为第一电压(Vdata+VthT1)，可以对驱动单元2中的驱动晶体管T2的栅极电压进行阈值补偿，使得驱动电流不再受驱动晶体管阈值漂移的影响。
与图6所示的像素电路相对应的，本发明实施例还提供另一种像素电路驱动方法。图10为本发明实施例提供的一种驱动信号示意图，如图10所示，驱动信号包括第一扫描信号Sn、第二扫描信号Sn-1以及第一控制信号En。此外，还公开了当图6所示的电路中补偿单元1、驱动单元2和初始化单元5的晶体管为PMOS晶体管时，第一扫描信号Sn、第二扫描信号Sn-1和第一控制信号En的时序，在数据写入阶段之前，还应包括初始化阶段，具体为：
初始化阶段，控制第二扫描信号Sn-1开启初始化单元5，初始化单元5利用初始化电压Vin初始化第一节点N1和发光单元EL4，电容C3保持初始化电压Vin；控制第一扫描信号Sn关闭补偿单元1，同时，控制第一控制信号En关闭隔离晶体管T8和发光控制晶体管T4，从而关闭驱动单元2。
数据写入阶段，如图10所示，第一扫描信号Sn为低电平，补偿单元1开启，第一控制信号En为高电平，隔离晶体管T8和发光控制晶体管T4截止，驱动单元2关闭，第二扫描信号Sn-1为高电平，初始化单元关闭。补偿单元1将数据信号data写入第一节点N1，电容C3开始充电直至第一节点N1的电压被置为第一电压(Vdata+VthT1)。之后，补偿单元1中的补偿晶体管截止，电容C3保持第一节点N1的电压为第一电压(Vdata+VthT1)。
在发光阶段，如图10所示，第一扫描信号Sn为高电平，补偿单元1关闭，第二扫描信号Sn-1为高电平，初始化单元关闭，第一控制信号En为低电平，隔离晶体管T8和发光控制晶体管T4导通，驱动单元2开启。驱动单元2产生驱动电流驱动发光单元EL4发光。由于第一节点N1的电压为第一电压(Vdata+VthT1)，可以对驱动晶体管T2的栅极电压进行阈值补偿，使得驱动电流不再受驱动晶体管T2阈值漂移的影响。
为了解决现有技术中存在的发光二极管发光不稳定的问题，本发明实施例在现有阈值补偿电路的基础上进一步优化，避免了外接电源对数据信号的影响，使发光二极管的发光更加稳定。以下以PMOS为例介绍几种具体的实现方式，需指出的是，对以下几种具体实施方式的变形，如变形后获得的NMOS或COMS电路也应落入本发明实施例的保护范围内，本申请不对所有变形后的像素电路一一列举，只针对其中几种像素电路进行介绍以解释本发明实施例所公开的技术方案。
(实施例一)
图11为本发明实施例提供的一种像素电路的可行的实现方式之一，如图11所示，补偿单元包括数据选通晶体管T3、补偿晶体管T1和开关晶体管T5，驱动单元包括驱动晶体管T2、发光控制晶体管T4，初始化单元包括第一初始化晶体管T6和第二初始化晶体管T7。
补偿单元中，数据选通晶体管T3的漏极与补偿晶体管T1的源极电连接，数据选通晶体管T3的源极与数据信号data电连接；数据选通晶体管T3的栅极与第一扫描信号Sn电连接；补偿晶体管T1的栅极通过第一节点N1与驱动晶体管T2的栅极电连接，补偿晶体管T1的漏极与开关晶体管T5的源极电连接。开关晶体管T5的漏极与补偿晶体管T1的栅极电连接，开关晶体管T5的栅极与第一扫描信号Sn电连接。
驱动单元中，隔离晶体管T8源极外接外接电源ELVDD，隔离晶体管T8的栅极外接第一控制信号En，隔离晶体管T8的漏极与驱动晶体管T2的源极电连接；驱动晶体管T2漏极与发光控制晶体管T4的源极电连接；发光控制晶体管T4的漏极与发光单元EL4电连接，发光控制晶体管T4的栅极外接第一控制信号En。
初始化单元5中，第一初始化晶体管T6的源极外接初始化电压Vin；第一初始化晶体管T6的漏极与第一节点N1电连接；第一初始化晶体管T6的栅极与第二扫描信号Sn-1电连接；第二初始化晶体管T7的源极外接初始化电压Vin；第二初始化晶体管T7的漏极与发光单元EL4电连接；第二初始化晶体T7管的栅极与第二扫描信号Sn-1电连接。
电容C3位于第一节点N1和外接电源ELVDD之间。
根据如图10所示的驱动信号，图11所示像素电路的驱动方法为：
初始化阶段，第一扫描信号Sn为高电平，致使数据选通晶体管T3和开关晶体管T5截止，补偿单元1关闭。第一控制信号En为高电平，致使发光控制晶体管T4和隔离晶体管T8截止，驱动单元2关闭。第二控制信号Sn-1为低电平，致使第一初始化晶体管T6和第二初始化晶体管T7导通，T6将初始化电压Vin传递至第一节点N1，从而将第一节点N1初始化，T7将初始化电压Vin传递至发光单元EL4，从而将发光单元EL4初始化。
数据写入阶段，第一扫描信号Sn为低电平，致使数据选通晶体管T3和开关晶体管T5导通，补偿单元1开启。第一控制信号En为高电平，致使发光控制晶体管T4和隔离晶体管T8截止，驱动单元2关闭。第二扫描信号Sn-1为高电平，致使第一初始化晶体管T6和第二初始化晶体管T7截止，初始化单元5关闭。数据信号data经数据选通晶体管T3到达补偿晶体管T1的源极，由于开关晶体管T5导通，补偿晶体管T1工作在饱和区，数据信号data被写入第一节点N1直至第一节点N1的电压到达第一电压(Vdata+VthT1)后，补偿晶体管T1截止。
发光阶段，第一扫描信号Sn为高电平，致使数据选通晶体管T3和开关晶体管T5截止，补偿单元1关闭。第一控制信号En为低电平，致使发光控制晶体管T4和隔离晶体管T8导通，驱动单元2开启。第二扫描信号Sn-1为高电平，致使第一初始化晶体管T6和第二初始化晶体管T7截止，初始化单元5关闭。驱动晶体管T2产生驱动电流驱动发光单元EL4发光。由于第一节点N1的电压为第一电压(Vdata+VthT1)，可以对驱动晶体管T2的栅极电压进行阈值补偿，使得驱动电流不再受驱动晶体管T2阈值漂移的影响。
在上述实施例一中，还有以下几点需特别指出：
(1)第二初始化晶体管T7也可以外接第一扫描信号或者第三扫描信号，使得第一节点N1的初始化和发光单元EL4的初始化可以不同时进行，从而防止同时对第一节点N1和发光单元EL4初始化时，初始化电压Vin造成的瞬时电流过大，烧坏像素电路或为像素电路供电的供电电路。
(2)图11中的补偿单元也可以只保留补偿晶体管T1和开关晶体管T5而省略数据选通晶体管T3，或者只保留补偿晶体管T1和数据选通晶体管T3而省略开关晶体管T5，宗旨是补偿单元中至少有开关晶体管T5和数据选通晶体管T3中的至少一个。
(3)初始化单元中第一初始化晶体管T6和第二初始化晶体管T7也可以采用以下连接方式：第一初始化晶体管T6的第一电极与第一节点N1电连接，第一初始化晶体管T6的栅极外接第二扫描信号Sn-1，第一初始化晶体管T6的第二电极与发光单元EL4电连接，第二初始化晶体管T7的第一电极与发光单元EL4电连接，第二初始化晶体管T7的第二电极外接初始化电压Vin，第二初始化晶体管T7的栅极外接第二扫描信号Sn-1；第一初始化晶体管T6和第二初始化晶体管T7为一个双栅晶体管，采用一个双栅晶体管代替原来的T6和T7使得像素电路中的晶体管数量减少，从而简化了电路。
基于相同的技术构思，本发明实施例还提供一种像素结构，适用于上述任一项所提供的像素电路。本发明实施例所提供的像素结构包括：独立设置的第一电极区、第二电极区、第三电极区和第四电极区，以及与第一电极区A1、第二电极区、第三电极区和第四电极区相接触的共栅极区；以及，与第三电极为延长关系的第三电极延长区；与第四电极为延长关系的第四电极延长区；共栅极区、第一电极区和第二电极区构成补偿晶体管；共栅极区、第三电极区和第四电极区构成驱动晶体管；第三电极延长区与第一控制信号线交叠处为隔离晶体管的栅极区，第三电极延长区远离共栅极区的一侧与外接电源信号线连接；第四电极延长区与第一控制信号线交叠处为发光控制晶体管的栅极区，第四电极延长区远离共栅极区的一侧与发光单元连接。
图12为本发明实施例提供的一种像素结构示意图，如图12所示，包括：独立设置的第一电极区A1、第二电极区A2、第三电极区A3和第四电极区A4，以及与第一电极区A1、第二电极区A2、第三电极区A3和第四电极区A4相接触的共栅极区A5；以及，与第三电极区A3为延长关系的第三电极延长区a3；与第四电极为延长关系的第四电极延长区a4；共栅极区A5、第一电极区A1和第二电极区A2构成补偿晶体管T1；共栅极区A5、第三电极区A3和第四电极区A4构成驱动晶体管T2；第三电极延长区a3与第一控制信号线En交叠处为隔离晶体管T8的栅极区，第三电极延长区a3远离共栅极区A5的一侧与外接电源信号线ELVDD连接；第四电极延长区a4与第一控制信号线En交叠处为发光控制晶体管T4的栅极区，第四电极延长区a4远离共栅极区A5的一侧与发光单元EL4连接。
应理解，每一个电极区与相连的延长区之间可以是一体成型的结构，二者之间并没有实质界限，采用不同的名称仅是为了便于表述。
当如图12所示的像素结构应用于如图3所示的像素电路时，数据写入阶段，数据信号会被写入共栅极区A5，由于此时第一控制信号En控制隔离晶体管T8关闭，因此外接电源ELVDD信号不会写入共栅极区A5，从而避免了在补偿晶体管T1和驱动晶体管T2为共栅极区晶体管的情况下，外接电源ELVDD信号对数据信号data的影响。
可选的，如图13所示，为本发明实施例提供的一种可行的像素结构示意图，图13中，共栅极区A5上方设置有金属板G；共栅极区A5和金属板G之间通过一绝缘层连接，金属板G为补偿晶体管T1和驱动晶体管T2的共用栅极，同时，其还可以是本发明实施例所提供的像素电路中的电容C3的极板之一，金属板G既作为补偿晶体管T1和驱动晶体管T2的共用栅极，又作为电容C3的极板之一，可以简化像素结构。
可选的，如图13所示，在本发明实施例所提供的像素结构中还包括与第一电极区为延长关系的第一电极延长区a1；第一电极延长区a1与第一扫描信号线Sn的交叠区域构成数据选通晶体管T3的栅极区；第一电极延长区a1远离共栅极区A5的一侧外接数据信号线data。
可选的，如图13所示，在本发明实施例所提供的像素结构中还包括与第二电极区A2为延长关系的第二电极延长区a2；第二电极延长区a2与第一扫描信号线Sn的交叠区域构成开关晶体管T5的栅极区；位于第一扫描信号线Sn的第二电极延长区a2远离共栅极区A5一侧与金属栅极G电连接。具体实施过程中，第二电极延长区a2和金属栅极G之间可以通过上层金属互联实现电连接，具体为，第二电极延长区a2通过层间金属互联与上层金属互联电连接，上层金属互联通过层间金属互联返回金属栅极G所在的金属层并与金属栅极G电连接。
数据写入阶段，第一扫描信号线Sn控制数据选通晶体管T3和开关晶体管T5导通，同时，第一控制信号线En控制隔离晶体管T8和发光控制晶体管T4截止。数据信号data经第二电极延长区a2和第二电极区A2写入共栅极区A5，由于此时隔离晶体管T8截止，使得外接电源信号ELVDD无法输入共栅极区A5，从而避免了外接电源信号ELVDD对数据信号data的影响。
发光阶段，第一扫描信号线Sn控制数据选通晶体管T3和开关晶体管T5截止，同时，第一控制信号线En控制隔离晶体管T8和发光控制晶体管T4导通。外接电源信号ELVDD经第三电极延长区a3和第三电极区A3加载至共栅极区，从而生成驱动电流并延第四电极区A4和第四电极延长区a4输入发光单元EL4，以驱动发光单元EL4发光。
应理解，本发明实施例所提供的像素结构并不是本发明实施例所提供的像素电路的完整的像素结构，其未示出的部分像素结构可根据现有技术实现，本发明实施例对此并不一一赘述，但任何包括本发明实施例所公开的像素结构的技术方案都应包含于本发明实施例中。
基于相同的技术构思，本发明实施例还提供一种显示器，采用如上述任一实施例所提供的像素电路，如图14所示，为本发明实施例提供的一种显示器结构示意图，图14中，显示器包含一个N×M的像素电路阵列，扫描驱动单元产生扫描信号S0、S1、S2……SN，Sn为扫描驱动单元输入第n行像素的扫描信号，n＝1，2，……N；数据驱动单元产生数据信号data，包括D1、D2…DM共M个data信号，分别对应M列像素，Dm为第m列像素的数据信号data，m＝1，2，……M；发光驱动单元产生第一控制信号E1、E2……EN，En为发光驱动单元输入第n行像素的第一控制信号，n＝1，2，……N。
综上所述，本发明实施例提供一种像素电路、驱动方法、像素结构及显示面板，其中像素电路包括：补偿单元、驱动单元、发光单元、电容及外接电源；补偿单元通过第一节点与驱动单元电连接；外接电源、驱动单元及发光单元依次串联连接；电容位于第一节点和外接电源之间；补偿单元外接数据信号和第一扫描信号，补偿单元用于在第一扫描信号的作用下，将第一节点的电压置为第一电压，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压；电容，用于保持第一节点的电压为第一电压；驱动单元包括自外接电源至发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管；发光控制晶体管和隔离晶体管的栅极共同外接第一控制信号，驱动晶体管与补偿晶体管为共栅极区晶体管；驱动晶体管用于在第一控制信号控制隔离晶体管和发光控制晶体管导通时，产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到。补偿单元外接数据信号，驱动单元外接外接电源，使得在数据写入阶段，数据信号通过补偿单元中的补偿晶体管进行补偿，将补偿晶体管的阈值电压补偿至数据信号的电压从而获得第一电压。由于补偿单元并没有外接外接电源，从而避免了外接电源对数据信号的影响。而且，驱动晶体管与补偿晶体管为共栅极区晶体管，二者具有几乎相同的阈值电压，因此将补偿晶体管的阈值电压补偿至数据信号的电压相当于将驱动晶体管的阈值电压补偿至数据信号的电压，从而保证了像素电路的阈值补偿功能。同时，由于隔离晶体管的存在，使得即使补偿晶体管和驱动晶体管为共栅极区晶体管，在数据写入阶段，数据信号也不会在共栅极区受到外接电源信号的影响，进一步提高了发光二极管的发光稳定性。因此，本发明实施例可以在实现像素电路的阈值补偿功能的同时，避免外接电源对数据信号的影响，提高发光二极管的发光稳定性。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种像素电路，其特征在于，包括：补偿单元、驱动单元、发光单元、电容及外接电源；
所述补偿单元通过第一节点与所述驱动单元电连接；所述外接电源、所述驱动单元及所述发光单元依次串联连接；所述电容位于所述第一节点和所述外接电源之间；
所述补偿单元外接数据信号和第一扫描信号，所述补偿单元用于在所述第一扫描信号的作用下，将所述第一节点的电压置为第一电压，所述第一电压为通过所述补偿单元中的补偿晶体管对所述数据信号的电压进行补偿后的电压；
所述电容，用于保持所述第一节点的电压为所述第一电压；
所述驱动单元包括自所述外接电源至所述发光单元之间通过源漏极依次串联的隔离晶体管、驱动晶体管和发光控制晶体管；
所述发光控制晶体管和所述隔离晶体管的栅极共同外接第一控制信号，所述驱动晶体管与所述补偿晶体管为共栅极区晶体管；
所述驱动晶体管用于在所述第一控制信号控制所述隔离晶体管和所述发光控制晶体管导通时，产生驱动电流驱动所述发光单元发光；所述驱动电流根据所述第一电压、所述外接电源和所述驱动单元中驱动晶体管的阈值电压得到。
2.如权利要求1所述的像素电路，其特征在于，所述补偿单元还包括数据选通晶体管；
所述数据选通晶体管的第一电极外接所述数据信号，所述数据选通晶体管的第二电极与所述补偿晶体管的第一电极电连接；所述数据选通晶体管的栅极与所述第一扫描信号电连接。
3.如权利要求2所述的像素电路，其特征在于，所述补偿单元还包括开关晶体管；
所述开关晶体管的第一电极与所述补偿晶体管的第二电极电连接；所述开关晶体管的第二电极与所述补偿晶体管的栅极电连接；所述开关晶体管的栅极与所述第一扫描信号电连接。
4.如权利要求1所述的像素电路，其特征在于，还包括初始化单元；
所述初始化单元位于所述第一节点和所述发光单元之间，所述初始化单元外接第二扫描信号和初始化信号；所述初始化单元，用于在所述第二扫描信号的控制下，利用所述初始化信号初始化所述第一节点和所述发光单元。
5.一种像素电路驱动方法，应用于如权利要求1至4任一项所述的像素电路，其特征在于，包括：
数据写入阶段，控制所述第一扫描信号开启所述补偿单元，所述补偿单元将所述第一节点的电压置为所述第一电压；并控制所述第一控制信号关闭所述隔离晶体管和所述发光控制晶体管，所述发光单元不发光；所述电容保持所述第一节点的电压为所述第一电压；其中，所述第一电压为通过所述补偿单元中的补偿晶体管对所述数据信号的电压进行补偿后的电压；
发光阶段，控制所述第一扫描信号关闭所述补偿单元，并控制所述第一控制信号开启所述隔离晶体管和所述发光控制晶体管，所述驱动晶体管产生驱动电流驱动所述发光单元发光；所述驱动电流根据所述第一电压、所述外接电源和所述驱动晶体管的阈值电压得到；所述电容处于保持状态。
6.如权利要求5所述的方法，其特征在于，在所述数据写入阶段之前，还包括：
初始化阶段，控制第二扫描信号开启所述初始化单元，所述初始化单元利用初始化电压初始化所述第一节点和所述发光单元，所述电容保持所述初始化电压；控制所述第一扫描信号关闭所述补偿单元并控制所述第一控制信号关闭所述驱动单元。
7.如权利要求6所述的方法，其特征在于，
在所述数据写入阶段，还包括：控制所述第二扫描信号关闭所述初始化单元；
在所述发光阶段，还包括：控制所述第二扫描信号关闭所述初始化单元。
8.一种像素结构，其特征在于，对应于如权利要求1至4任一项所述的像素电路，包括：
独立设置的第一电极区、第二电极区、第三电极区和第四电极区，以及与所述第一电极区、第二电极区、第三电极区和第四电极区相接触的共栅极区；以及，与所述第三电极区为延长关系的第三电极延长区；与所述第四电极为延长关系的第四电极延长区；
所述共栅极区、所述第一电极区和所述第二电极区构成所述补偿晶体管；
所述共栅极区、所述第三电极区和所述第四电极区构成所述驱动晶体管；
所述第三电极延长区与所述第一控制信号线交叠处为所述隔离晶体管的栅极区，所述第三电极延长区远离所述共栅极区的一侧与所述外接电源信号线连接；
所述第四电极延长区与所述第一控制信号线交叠处为所述发光控制晶体管的栅极区，所述第四电极延长区远离所述共栅极区的一侧与所述发光单元连接。
9.如权利要求8所述的像素结构，其特征在于，所述共栅极区上方设置有金属板；所述金属板为所述电容的电容极板之一。
10.如权利要求8所述的像素结构，其特征在于，还包括与所述第一电极区为延长关系的第一电极延长区；
所述第一电极延长区与所述第一扫描信号线的交叠区域构成所述数据选通晶体管的栅极区；所述第一电极延长区远离所述共栅极区的一侧外接所述数据信号线。
11.如权利要求10所述的像素结构，其特征在于，还包括与所述第二电极区为延长关系的第二电极延长区；
所述第二电极延长区与所述第一扫描信号线的交叠区域构成所述开关晶体管的栅极区；位于所述第一扫描信号线的所述第二电极延长区远离所述共栅极区一侧与所述金属栅极电连接。
12.一种显示面板，其特征在于，包括如权利要求8至11任一项所述的像素结构。
CN201810011945.1A 2018-01-05 2018-01-05 一种像素电路、驱动方法、像素结构及显示面板 Pending CN108133686A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810011945.1A CN108133686A (zh) 2018-01-05 2018-01-05 一种像素电路、驱动方法、像素结构及显示面板
US16/027,730 US10909907B2 (en) 2018-01-05 2018-07-05 Pixel circuit, driving method, pixel structure and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810011945.1A CN108133686A (zh) 2018-01-05 2018-01-05 一种像素电路、驱动方法、像素结构及显示面板

Publications (1)

Publication Number Publication Date
CN108133686A true CN108133686A (zh) 2018-06-08

Family

ID=62399436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810011945.1A Pending CN108133686A (zh) 2018-01-05 2018-01-05 一种像素电路、驱动方法、像素结构及显示面板

Country Status (2)

Country Link
US (1) US10909907B2 (zh)
CN (1) CN108133686A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109637440A (zh) * 2019-01-15 2019-04-16 友达光电股份有限公司 像素驱动电路及其操作方法
CN115273741A (zh) * 2022-08-03 2022-11-01 合肥京东方卓印科技有限公司 显示面板、显示装置、以及像素驱动方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113870767B (zh) * 2020-06-29 2023-02-07 京东方科技集团股份有限公司 像素电路、显示基板、显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744774A (zh) * 2004-08-30 2006-03-08 三星Sdi株式会社 有机发光显示器
CN102314829A (zh) * 2010-06-30 2012-01-11 三星移动显示器株式会社 像素和使用该像素的有机发光显示装置
CN103000127A (zh) * 2011-09-13 2013-03-27 胜华科技股份有限公司 发光元件驱动电路及其相关的像素电路与应用
CN204680360U (zh) * 2015-02-02 2015-09-30 信利（惠州）智能显示有限公司 一种像素电路及显示装置
CN107038987A (zh) * 2017-05-23 2017-08-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
CN107068045A (zh) * 2017-05-23 2017-08-18 上海和辉光电有限公司 一种像素电路、驱动方法及显示器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370286B1 (ko) * 2000-12-29 2003-01-29 삼성에스디아이 주식회사 전압구동 유기발광소자의 픽셀회로
KR100543013B1 (ko) * 2003-11-22 2006-01-20 삼성에스디아이 주식회사 유기전계발광표시장치의 픽셀구동회로
KR100833753B1 (ko) * 2006-12-21 2008-05-30 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 구동방법
CN205318071U (zh) * 2016-01-27 2016-06-15 京东方科技集团股份有限公司 阵列基板及显示装置
KR102593485B1 (ko) * 2016-12-02 2023-10-24 삼성디스플레이 주식회사 표시 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744774A (zh) * 2004-08-30 2006-03-08 三星Sdi株式会社 有机发光显示器
CN102314829A (zh) * 2010-06-30 2012-01-11 三星移动显示器株式会社 像素和使用该像素的有机发光显示装置
CN103000127A (zh) * 2011-09-13 2013-03-27 胜华科技股份有限公司 发光元件驱动电路及其相关的像素电路与应用
CN204680360U (zh) * 2015-02-02 2015-09-30 信利（惠州）智能显示有限公司 一种像素电路及显示装置
CN107038987A (zh) * 2017-05-23 2017-08-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
CN107068045A (zh) * 2017-05-23 2017-08-18 上海和辉光电有限公司 一种像素电路、驱动方法及显示器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109637440A (zh) * 2019-01-15 2019-04-16 友达光电股份有限公司 像素驱动电路及其操作方法
US10878744B2 (en) 2019-01-15 2020-12-29 Au Optronics Corporation Pixel driving circuit and operating method thereof
CN115273741A (zh) * 2022-08-03 2022-11-01 合肥京东方卓印科技有限公司 显示面板、显示装置、以及像素驱动方法

Also Published As

Publication number Publication date
US20190213944A1 (en) 2019-07-11
US10909907B2 (en) 2021-02-02

Similar Documents

Publication Publication Date Title
CN107038992B (zh) 一种像素电路、驱动方法及显示器
CN107424555A (zh) 一种像素电路、驱动方法及显示器
CN106128360B (zh) 像素电路、显示面板、显示设备及驱动方法
CN105741781B (zh) Amoled像素驱动电路及像素驱动方法
CN106297667B (zh) 像素电路及其驱动方法、阵列基板以及显示装置
WO2020233025A1 (zh) 像素电路和显示装置
CN105427805B (zh) 像素驱动电路、方法、显示面板和显示装置
CN106960659B (zh) 显示面板、像素驱动电路及其驱动方法
CN105609058B (zh) 背光源及显示装置
CN106887210B (zh) 显示面板、像素驱动电路及其驱动方法
US7205965B2 (en) Image display apparatus
TWI279753B (en) Drive circuit and display apparatus
CN104299570B (zh) 一种像素电路及其驱动方法、阵列基板和显示面板
CN107068045A (zh) 一种像素电路、驱动方法及显示器
CN106910460B (zh) 像素驱动电路和显示面板
CN108538241A (zh) 像素电路及其驱动方法、显示装置
CN106782313A (zh) 有机发光像素驱动电路、驱动方法及有机发光显示面板
CN107274825A (zh) 显示面板、显示装置、像素驱动电路及其控制方法
CN106898304B (zh) 一种oled像素驱动电路及oled显示装置
CN109147676A (zh) 像素电路及其控制方法、显示面板、显示装置
CN106504700A (zh) Amoled像素驱动电路及驱动方法
CN107016956A (zh) 一种像素电路、驱动方法及显示器
CN107464519A (zh) 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
US7839363B2 (en) Active matrix display device
CN108777131A (zh) Amoled像素驱动电路及驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180608

RJ01 Rejection of invention patent application after publication