CN107038987A - 一种共栅晶体管、像素电路、驱动方法及显示器 - Google Patents

一种共栅晶体管、像素电路、驱动方法及显示器 Download PDF

Info

Publication number
CN107038987A
CN107038987A CN201710369938.4A CN201710369938A CN107038987A CN 107038987 A CN107038987 A CN 107038987A CN 201710369938 A CN201710369938 A CN 201710369938A CN 107038987 A CN107038987 A CN 107038987A
Authority
CN
China
Prior art keywords
doped region
transistor
voltage
initialization
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710369938.4A
Other languages
English (en)
Other versions
CN107038987B (zh
Inventor
周兴雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Priority to CN201710369938.4A priority Critical patent/CN107038987B/zh
Publication of CN107038987A publication Critical patent/CN107038987A/zh
Priority to US15/984,633 priority patent/US11043160B2/en
Application granted granted Critical
Publication of CN107038987B publication Critical patent/CN107038987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

本发明公开了一种共栅晶体管、像素电路、驱动方法及显示器，包括：第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区；第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区通过第一掺杂区间接连通，且第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区与第一掺杂区均为异型掺杂。共栅晶体管中的两个晶体管共用一个栅极掺杂区，即第一掺杂区，不仅可以节省一个栅极掺杂区，而且，还可以使两个晶体管的栅极电学参数保持一致，两个晶体管的共栅效果更加理想。

Description

一种共栅晶体管、像素电路、驱动方法及显示器
技术领域
本发明涉及电子显示器技术领域，尤其涉及一种共栅晶体管、像素电路、驱动方法及显示器。
背景技术
在电路设计中，共栅晶体管是一种常见的晶体管结构，例如常见的镜像晶体管便是一种特殊的共栅晶体管，在恒流源电路、差分电路等电路中都有至少一组镜像晶体管的结构。反应在电路制作上，就是两个独立的晶体管，二者栅极相互电连接。
然而，共栅晶体管为一组晶体管，其在电路制作上占用了两个晶体管的位置，从而增大了所属电路在电路板上的面积，不利于提高电路板的集成度。
综上所述，现有的共栅晶体管存在着占用面积过大的问题。
发明内容
本发明提供一种共栅晶体管、像素电路、驱动方法及显示器，用以解决现有的共栅晶体管存在的占用面积过大的问题。
本发明实施例提供一种共栅晶体管，包括：
第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区；
第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区通过第一掺杂区间接连通，且第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区与第一掺杂区均为异型掺杂。
可选的，第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区中存在至少两组位置结构中心对称且电学性质完全相同的掺杂区，位置结构中心对称且电学性质完全相同的掺杂区构成共栅晶体管的一组源极掺杂区或一组漏极掺杂区。
可选的，第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区的电学性质完全相同，且组合后的两组掺杂区相对于第一掺杂区呈中心对称分布。
可选的，共栅晶体管还包括：绝缘介质，
绝缘介质填充第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区之间的区域。
本发明实施例提供一种像素电路，包含如上述的共栅晶体管，包括：补偿单元、驱动单元、发光单元、电容及外接电源；
补偿单元通过第一节点与驱动单元电连接；外接电源、驱动单元及发光单元依次串联连接；电容位于第一节点和外接电源之间；
补偿单元外接数据信号和第一扫描信号，补偿单元用于在第一扫描信号的作用下，将第一节点的电压置为第一电压，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压；
电容，用于保持第一节点的电压为第一电压；
驱动单元外接第一控制信号，驱动单元用于根据第一控制信号，产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到；驱动晶体管与补偿晶体管为共栅晶体管。
可选的，还包括初始化单元；
初始化单元位于第一节点和发光单元之间，初始化单元外接第二扫描信号和初始化电压；
初始化单元，用于在第二扫描信号的控制下，利用初始化电压初始化第一节点和发光单元。
本发明实施例提供一种像素电路驱动方法，应用于如上述的像素电路，包括：
数据写入阶段，控制第一扫描信号开启补偿单元，补偿单元将第一节点的电压置为第一电压；并控制第一控制信号关闭驱动单元，发光单元不发光；电容保持第一节点的电压为第一电压；其中，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压；
发光阶段，控制第一扫描信号关闭补偿单元，并控制第一控制信号开启驱动单元，驱动单元产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到；电容处于保持状态。
可选的，在数据写入阶段之前，还包括：
初始化阶段，控制第二扫描信号开启初始化单元，初始化单元利用初始化电压初始化第一节点和发光单元，电容保持初始化电压；控制第一扫描信号关闭补偿单元并控制第一控制信号关闭驱动单元。
可选的，在数据写入阶段，还包括：控制第二扫描信号关闭初始化单元；
在发光阶段，还包括：控制第二扫描信号关闭初始化单元。
本发明实施例提供一种显示器，包括如上述的镜像晶体管和像素电路。
综上，本发明实施例提供一种共栅晶体管、像素电路、驱动方法及显示器，包括：第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区；第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区通过第一掺杂区间接连通，且第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区与第一掺杂区均为异型掺杂。采用上述方案，第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区中的两组掺杂区构成共栅晶体管的一组源极掺杂区或一组漏极掺杂区，位于中间的第一掺杂区作为栅极掺杂区，使得共栅晶体管中的两个晶体管共用一个栅极掺杂区，不仅可以节省一个栅极掺杂区，而且，由于两个晶体管的栅极为同一个栅极掺杂区，还可以使两个晶体管的栅极电学参数保持一致，两个晶体管的共栅效果更加理想。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种共栅晶体管结构示意图；
图2为本发明实施例提供的一种以中心对称轴对称的结构示意图；
图3为本发明实施例提供的另一种第一掺杂区的实现形式示意图；
图4为本发明实施例提供的一种完全对称共栅晶体管结构示意图；
图5为本发明实施例提供的一种绝缘介质分布示意图；
图6为本发明实施例提供的一种像素电路架构示意图；
图7为本发明实施例提供的一种具有初始化功能的像素电路架构示意图；
图8为本发明实施例提供的一种驱动单元结构示意图；
图9为本发明实施例提供的一种像素电路驱动方法流程示意图；
图10为本发明实施例提供的一种驱动信号示意图；
图11为本发明实施例提供的一种驱动信号示意图；
图12为本发明实施例提供的一种像素电路的可行的实现方式之一；
图13为本发明实施例提供的一种像素电路的可行的实现方式之一；
图14为本发明实施例提供的一种显示器结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供一种共栅晶体管，包括：第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区；第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区通过第一掺杂区间接连通，且第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区与第一掺杂区均为异型掺杂。具体使用过程中，第一掺杂区作为两个共栅晶体管的共用栅极掺杂区，第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区任意两两组合构成一个晶体管的源极掺杂区和漏极掺杂区，在使用时，可利用外接电路根据实际的使用需求对第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区进行组合。
可选的，第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区中存在至少两组位置结构中心对称且电学性质完全相同的掺杂区，位置结构中心对称且电学性质完全相同的掺杂区构成共栅晶体管的一组源极掺杂区或一组漏极掺杂区，这样便可以获得一组互为镜像关系的镜像晶体管。
图1为本发明实施例提供的一种共栅晶体管结构示意图，如图1所示，基板B1上生长制作有第一掺杂区D1、第二掺杂区D2、第三掺杂区D3、第四掺杂区D4和第五掺杂区D5；假设图1所示的晶体管为P型金属氧化物半导体晶体管(Positive channel Metal OxideSemiconductor，PMOS)，则第二掺杂区D2、第三掺杂区D3、第四掺杂区D4和第五掺杂区D5通过第一掺杂区D1间接连通，且第二掺杂区D2、第三掺杂区D3、第四掺杂区D4、第五掺杂区D5为P型掺杂，第一掺杂区D1为N型掺杂；可选的，第二掺杂区D2、第三掺杂区D3、第四掺杂区D4和第五掺杂区D5中，第二掺杂区D2与第四掺杂区D4构成一组掺杂区相对于第三掺杂区D3与第五掺杂区D5构成的一组掺杂区之间，位置结构以中心点A0对称，而且，这两组掺杂区之间具有相同的电学性质，包括由掺杂浓度、掺杂区的位置、掺杂区的结构等等。使用时，第二掺杂区D2和第四掺杂区D4可以作为一组镜像晶体管的两个源极掺杂区或者漏极掺杂区，而第三掺杂区D3和第五掺杂区D5可以作为另外两个电极的掺杂区。对于一组共栅晶体管中的一个晶体管，可以由第二掺杂区D2、第五掺杂区D5和第一掺杂区D1构成，第一掺杂区D1为该晶体管的栅极，第二掺杂区D2和第五掺杂区D5分别为该晶体管的源极和漏极，而该组共栅晶体管中的另一个晶体管可由第三掺杂区D3、第四掺杂区D4和第一掺杂区D1构成，第一掺杂区D1为该晶体管的栅极，第三掺杂区D3和第四掺杂区D4分别为该晶体管的源极和漏极。
应理解，上述实施例中，中心对称即包括了如图1所示的以中心点对称的结构，也包括了以中心对称轴对称的对称结构，如图2所示，为本发明实施例提供的一种以中心对称轴对称的结构示意图，如图2所示，第二掺杂区D2与第四掺杂区D4构成一组掺杂区相对于第三掺杂区D3与第五掺杂区D5构成的一组掺杂区之间以对称轴A1A2对称。此外，图1和图2中的第一掺杂区D1只是本发明实施例提供的一种第一掺杂区D1的具体实现形式，在具体实施过程中，第一掺杂区也可以是其它符合本发明实施例方案的其它形状，如图3所示，为本发明实施例提供的另一种第一掺杂区的实现形式示意图，第一掺杂区D1也可以是连接第二掺杂区D2、第三掺杂区D3、第四掺杂区D4和第五掺杂区D5的方形掺杂区。
在图1、图2或图3所示的共栅晶体管的基础上，可选的，第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区的电学性质完全相同，且组合后的两组掺杂区相对于第一掺杂区呈中心对称分布。图4为本发明实施例提供的一种完全对称共栅晶体管结构示意图，如图4所示，第二掺杂区D2、第三掺杂区D3、第四掺杂区D4和第五掺杂区D5的位置、形状、结构、以及掺杂浓度完全相同，且四个掺杂区至今任一两两组合获得的两组掺杂区相对应第一掺杂区D1中心对称分布。例如，如图4所示，第二掺杂区D2与第三掺杂区D3构成的组合与第四掺杂区D4和第五掺杂区D5构成的组合相对于第一掺杂区D1中心对称分布，第二掺杂区D2与第四掺杂区D4构成的组合与第三掺杂区D3和第五掺杂区D5构成的组合也相对于第一掺杂区D1中心对称分布。具体使用过程中，一组共栅晶体管中的两个晶体管的源极和漏极如何划分可由实际电路设计情况通过外接电路连接五个掺杂区上对应的电极对第二掺杂区D2与第四掺杂区D4构成的组合与第三掺杂区D3和第五掺杂区D5四个掺杂区进行功能上的划分。第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区的电学性质完全相同，且组合后的两组掺杂区相对于第一掺杂区呈中心对称分布，使得通过共栅晶体管获取镜像晶体管的电极划分形式更加多样，所获得的镜像晶体管能够灵活适应多种电路的设计结构中的连接需求。
可选的，所述共栅晶体管还包括：绝缘介质，绝缘介质填充第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区之间的区域。图5为本发明实施例提供的一种绝缘介质分布示意图，如图5所示，绝缘介质填充了第二掺杂区D2、第三掺杂区D3、第四掺杂区D4和第五掺杂区D5之间的区域，绝缘介质不仅可以限制第二掺杂区D2、第三掺杂区D3、第四掺杂区D4和第五掺杂区D5中的载流子在与第一掺杂区D1构成的通路中流动，还可以起到对五个掺杂区的保护与支撑作用。
需指出的是，本发明实施例只从共栅晶体管中掺杂区的角度对本发明实施例所提供的一种共栅晶体管的结构进行了介绍，实际使用过程中，共栅晶体管还可以包括其它附加结构，例如，位于各掺杂区上的金属电极层以实现共栅晶体管与外界电路的电连接。
综上，本发明实施例提供一种共栅晶体管，包括：第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区；第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区通过第一掺杂区间接连通，且第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区与第一掺杂区均为异型掺杂。采用上述方案，第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区中的两组掺杂区构成共栅晶体管的一组源极掺杂区或一组漏极掺杂区，位于中间的第一掺杂区作为栅极掺杂区，使得共栅晶体管中的两个晶体管共用一个栅极掺杂区，不仅可以节省一个栅极掺杂区，而且，由于两个晶体管的栅极为同一个栅极掺杂区，还可以使两个晶体管的栅极电学参数更加接近，两个晶体管的共栅效果更加理想。
基于相同的技术构思，本发明实施例提供一种像素电路，包含上述任一实施例所公开的共栅晶体管，包括：补偿单元、驱动单元、发光单元、电容及外接电源；补偿单元通过第一节点与驱动单元电连接；外接电源、驱动单元及发光单元依次串联连接；电容位于第一节点和外接电源之间；补偿单元外接数据信号和第一扫描信号，补偿单元用于在第一扫描信号的作用下，将第一节点的电压置为第一电压，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压；电容，用于保持第一节点的电压为第一电压；驱动单元外接第一控制信号，驱动单元用于根据第一控制信号，产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到；驱动晶体管与补偿晶体管为共栅晶体管。
图6为本发明实施例提供的一种像素电路架构示意图，如图3所示，像素电路包括补偿单元1、驱动单元2、电容C3、发光单元EL4以及外接电源ELVDD，补偿单元1通过第一节点N1与驱动单元2电连接；外接电源ELVDD、驱动单元2及发光单元EL4依次串联连接；电容C3位于第一节点N1和外接电源ELVDD之间；补偿单元1外接数据信号data和第一扫描信号Sn，补偿单元1用于在第一扫描信号Sn的作用下，将第一节点N1的电压置为第一电压，即(Vdata+VthT1)，其中，VthT1为补偿单元1中补偿晶体管的阈值电压；电容C3，用于保持第一节点N1的电压为第一电压(Vdata+VthT1)；驱动单元2外接第一控制信号En，当第一控制信号En控制驱动单元2开启时，驱动单元2产生驱动电流驱动发光单元EL4发光；驱动电流根据第一电压、外接电源ELVDD和驱动单元2中驱动晶体管的阈值电压得到，由公式一可知，此时，流经发光单元EL4的驱动电流IEL4的大小如公式三所示。
其中，VELVDD为外接电源ELVDD的电压，VN1为第一电压，VthT2为驱动晶体管的阈值电压。由于驱动晶体管和补偿晶体管为共栅晶体管，因此驱动晶体管的阈值电压与补偿晶体管T1的阈值电压变化趋势相同，即VthT1-VthT2＝A，A为常数。从而，公式三可以进一步变形为：
从而消除了驱动晶体管阈值电流对发光二极管的影响。此外，在如图3所示的像素电路中，数据信号data接入补偿单元1，ELVDD接入驱动单元2，使得，在数据写入阶段数据信号data由补偿单元1写入第一节点N1，在发光阶段，ELVDD接入驱动单元2，数据信号data与外接电源ELVDD相互隔离，从而避免了外接电源ELVDD对数据信号data的影响，提高了发光晶体管的发光稳定性。具体实施过程中，本发明实施例对补偿单元1和驱动单元2的内部结构并不作具体限定，只要满足上述实施例中补偿单元1和驱动单元2的功能及交互关系的像素电路都应包含于本发明实施例中。
可选的，驱动晶体管和补偿晶体管为镜像晶体管，二者具有相同的阈值电压，即VthT1＝VthT2，此时，公式四可进一步简化为公式二所示关系。
在上述像素电路中，补偿单元外接数据信号，驱动单元外接外接电源，使得在数据写入阶段，数据信号通过补偿单元中的补偿晶体管进行补偿，将补偿晶体管的阈值电压补偿至数据信号的电压从而获得第一电压。由于补偿单元并没有外接外接电源，从而避免了外接电源对数据信号的影响。而且，驱动晶体管与补偿晶体管为共栅晶体管，二者具有相同的阈值电压变化趋势，因此将补偿晶体管的阈值电压补偿至数据信号的电压相当于将驱动晶体管的阈值电压补偿至数据信号的电压，从而保证了像素电路的阈值补偿功能。因此，本发明实施例可以在实现像素电路的阈值补偿功能的同时，避免外接电源对数据信号的影响，提高发光二极管的发光稳定性。
可选的，本发明实施例所提供的像素电路中还包括初始化单元，如图7所示，为本发明实施例提供的一种具有初始化功能的像素电路架构示意图，图7中，初始化单元5位于第一节点N1和发光单元EL4之间，外接第二扫描信号Sn-1和初始化电压Vin。当第二扫描信号Sn-1开启初始化单元时，初始化单元便将初始化电压输出至第一节点N1和发光单元EL4，电容C3放电，直至电压降到Vin，从而实现了第一节点N1和发光单元EL4的初始化。初始化可以释放N1处的电压，确保接下来的数据写入阶段中，数据信号可以写入N1节点。发明实施例对初始化单元5的内部结构并不做具体限定，只要满足上述实施例中初始化单元5的功能及其与补偿单元1和驱动单元2的交互关系的像素电路都应包含于本发明实施例中。具体实施过程中，Vin可以是一个单独的初始化信号，也可以是第二扫描信号Sn-1，此时，第二扫描信号Sn-1开启第一初始化晶体管T6和第二初始化晶体管T7时，第一初始化晶体管T6和第二初始化晶体管T7处于饱和状态，第二扫描信号经第一初始化晶体管T6和第二初始化晶体管T7分别输入第一节点N1和发光单元EL4的阳极直至第一初始化晶体管T6和第二初始化晶体管T7截止，从而完成对第一节点N1和发光单元EL4的初始化。
可选的，本发明实施例还提供一种可行的驱动单元的实现方式，如图8所示，为本发明实施例提供的一种驱动单元结构示意图，图8所示的像素电路中，驱动单元2包括驱动晶体管T2和发光控制晶体管T4；发光控制晶体管T4的第一电极外接外接电源ELVDD；发光控制晶体管T4的第二电极与驱动晶体管T2的第一电极电连接，发光控制晶体管T4的栅极外接第一控制信号En；驱动晶体管T2的栅极与补偿单元1电连接；驱动晶体管T2第二电极与发光单元EL4电连接。当En开启发光控制晶体管T4时，外接电源ELVDD经发光控制晶体管T4与驱动晶体管T2的第一电极连通，驱动晶体管T2根据栅极电压和外接电源ELVDD产生驱动电流，驱动电流经发光控制晶体管输入发光单元EL4并驱动EL4发光。
基于相同的技术构思，本发明实施例还提供一种像素电路驱动方法，可以驱动上述任一实施例所公开的像素电路。图9为本发明实施例提供的一种像素电路驱动方法流程示意图，如图9所示，包括：
S901：数据写入阶段，控制第一扫描信号开启补偿单元，补偿单元将第一节点的电压置为第一电压；并控制第一控制信号关闭驱动单元，发光单元不发光；电容保持第一节点的电压为第一电压；其中，第一电压为通过补偿单元中的补偿晶体管对数据信号的电压进行补偿后的电压；
S902：发光阶段，控制第一扫描信号关闭补偿单元，并控制第一控制信号开启驱动单元，驱动单元产生驱动电流驱动发光单元发光；驱动电流根据第一电压、外接电源和驱动单元中驱动晶体管的阈值电压得到；电容处于保持状态。
具体实施过程中，上述实施例可以驱动如图6所示的像素电路。可选的，通过控制补偿单元1、驱动单元2中的晶体管的导通实现对补偿单元1和驱动单元2的开启或关闭，此时，图6所示的像素电路对应的驱动信号如图10所示，为本发明实施例提供的一种驱动信号示意图，图10中的驱动信号包括了第一扫描信号Sn和第一控制信号En两种，并公开了当图6所示的电路中补偿单元1和驱动单元2的晶体管为P型金属氧化物半导体晶体管(Positivechannel Metal Oxide Semiconductor，PMOS)时，第一扫描信号Sn和第一控制信号En的时序。
在数据写入阶段，如图10所示，第一扫描信号Sn为低电平，补偿单元1开启，第一控制信号En为高电平，驱动单元2关闭。补偿单元1将数据信号data写入第一节点N1，电容C3开始充电直至第一节点N1的电压被置为第一电压(Vdata+VthT1)。之后，补偿单元1中的补偿晶体管截止，电容C3保持第一节点N1的电压为第一电压(Vdata+VthT1)。
在发光阶段，如图10所示，第一扫描信号Sn为高电平，补偿单元1关闭，第一控制信号En为低电平，驱动单元2开启。驱动单元2产生驱动电流驱动发光单元EL4发光。由于第一节点的电压为第一电压(Vdata+VthT1)，可以对驱动单元2中的驱动晶体管的栅极电压进行阈值补偿，使得驱动电流不再受驱动晶体管阈值漂移的影响。
与图7所示的像素电路相对应的，本发明实施例还提供另一种像素电路驱动方法。图11为本发明实施例提供的一种驱动信号示意图，如图11所示，驱动信号包括第一扫描信号Sn、第二扫描信号Sn-1以及第一控制信号En。此外，还公开了当图7所示的电路中补偿单元1、驱动单元2和初始化单元5的晶体管为PMOS晶体管时，第一扫描信号Sn、第二扫描信号Sn-1和第一控制信号En的时序，在数据写入阶段之前，还应包括初始化阶段，具体为：
初始化阶段，控制第二扫描信号Sn-1开启初始化单元5，初始化单元5利用初始化电压Vin初始化第一节点N1和发光单元EL4，电容C3保持初始化电压Vin；控制第一扫描信号Sn关闭补偿单元1并控制第一控制信号En关闭驱动单元2。
数据写入阶段，如图11所示，第一扫描信号Sn为低电平，补偿单元1开启，第一控制信号En为高电平，驱动单元2关闭，第二扫描信号Sn-1为高电平，初始化单元关闭。补偿单元1将数据信号data写入第一节点N1，电容C3开始充电直至第一节点N1的电压被置为第一电压(Vdata+VthT1)。之后，补偿单元1中的补偿晶体管截止，电容C3保持第一节点N1的电压为第一电压(Vdata+VthT1)。
在发光阶段，如图11所示，第一扫描信号Sn为高电平，补偿单元1关闭，第二扫描信号Sn-1为高电平，初始化单元关闭，第一控制信号En为低电平，驱动单元2开启。驱动单元2产生驱动电流驱动发光单元EL4发光。由于第一节点的电压为第一电压(Vdata+VthT1)，可以对驱动单元2中的驱动晶体管的栅极电压进行阈值补偿，使得驱动电流不再受驱动晶体管阈值漂移的影响。
本发明实施例提供了一种共栅晶体管，并以此共栅晶体管在现有阈值补偿电路的基础上进一步优化，避免了外接电源对数据信号的影响，使发光二极管的发光更加稳定。以下以PMOS为例介绍几种具体的实现方式，需指出的是，对以下几种具体实施方式的变形，如变形后获得的NMOS或COMS电路也应落入本发明实施例的保护范围内，本申请不对所有变形后的像素电路一一列举，只针对其中几种像素电路进行介绍以解释本发明实施例所公开的技术方案。
(实施例一)
图12为本发明实施例提供的一种像素电路的可行的实现方式之一，如图12所示，补偿单元包括数据选通晶体管T3、补偿晶体管T1和开关晶体管T5，驱动单元包括驱动晶体管T2、发光控制晶体管T4，初始化单元包括第一初始化晶体管T6和第二初始化晶体管T7。
补偿单元中，数据选通晶体管T3的漏极与补偿晶体管T1的源极电连接，数据选通晶体管T3的源极与数据信号data电连接；数据选通晶体管T3的栅极与第一扫描信号Sn电连接；补偿晶体管T1的栅极通过第一节点N1与驱动晶体管T2的栅极电连接，补偿晶体管T1的漏极与开关晶体管T5的源极电连接。开关晶体管T5的漏极与补偿晶体管T1的栅极电连接，开关晶体管T5的栅极与第一扫描信号Sn电连接。
驱动单元中，驱动晶体管T2源极外接外接电源ELVDD；驱动晶体管T2漏极与发光控制晶体管T4的源极电连接；发光控制晶体管T4的漏极与发光单元EL4电连接，发光控制晶体管T4的栅极外接第一控制信号En。
初始化单元中，第一初始化晶体管T6的源极外接初始化电压Vin；第一初始化晶体管T6的漏极与第一节点N1电连接；第一初始化晶体管T6的栅极与第二扫描信号Sn-1电连接；第二初始化晶体管T7的源极外接初始化电压Vin；第二初始化晶体管T7的漏极与发光单元EL4电连接；第二初始化晶体T7管的栅极与第二扫描信号Sn-1电连接。
电容C3位于第一节点N1和外接电源ELVDD之间。
根据如图11所示的驱动信号，图12所示像素电路的驱动方法为：
初始化阶段，第一扫描信号Sn为高电平，致使数据选通晶体管T3和开关晶体管T5截止，补偿单元关闭。第一控制信号En为高电平，致使发光控制晶体管T4截止，驱动单元关闭。第二控制信号Sn-1为低电平，致使第一初始化晶体管T6和第二初始化晶体管T7导通，T6将初始化电压传递至第一节点N1，从而将第一节点N1初始化，T7将初始化电压Vin传递至发光单元EL4，从而将发光单元EL4初始化。
数据写入阶段，第一扫描信号Sn为低电平，致使数据选通晶体管T3和开关晶体管T5导通，补偿单元开启。第一控制信号En为高电平，致使发光控制晶体管T4截止，驱动单元关闭。第二扫描信号Sn-1为高电平，致使第一初始化晶体管T6和第二初始化晶体管T7截止，初始化单元关闭。数据信号data经数据选通晶体管T3到达补偿晶体管T1的源极，由于开关晶体管T5导通，补偿晶体管T1工作在饱和区，数据信号data被写入第一节点N1直至第一节点N1的电压到达第一电压(Vdata+VthT1)后，补偿晶体管T1截止。
发光阶段，第一扫描信号Sn为高电平，致使数据选通晶体管T3和开关晶体管T5截止，补偿单元关闭。第一控制信号En为低电平，致使发光控制晶体管T4导通，驱动单元开启。第二扫描信号Sn-1为高电平，致使第一初始化晶体管T6和第二初始化晶体管T7截止，初始化单元关闭。驱动晶体管T2产生驱动电流驱动发光单元EL4发光。由于第一节点的电压为第一电压(Vdata+VthT1)，可以对驱动晶体管的栅极电压进行阈值补偿，使得驱动电流不再受驱动晶体管T2阈值漂移的影响。
(实施例二)
图13为本发明实施例提供的一种像素电路的可行的实现方式之一，如图13所示，补偿单元包括数据选通晶体管T3和补偿晶体管T1，驱动单元包括驱动晶体管T2、发光控制晶体管T4，初始化单元包括第一初始化晶体管T6和第二初始化晶体管T7。
补偿单元中，数据选通晶体管T3的漏极与补偿晶体管T1的源极电连接，数据选通晶体管T3的源极与数据信号data电连接；数据选通晶体管T3的栅极与第一扫描信号Sn电连接；补偿晶体管T1的栅极通过第一节点N1与驱动晶体管T2的栅极电连接，补偿晶体管T1的漏极与补偿晶体管T1的栅极电连接。
驱动单元中，驱动晶体管T2源极外接外接电源ELVDD；驱动晶体管T2漏极与发光控制晶体管T4的源极电连接；发光控制晶体管T4的漏极与发光单元EL4电连接，发光控制晶体管T4的栅极外接第一控制信号En。
初始化单元中，第一初始化晶体管T6的源极外接初始化电压Vin；第一初始化晶体管T6的漏极与第一节点N1电连接；第一初始化晶体管T6的栅极与第二扫描信号Sn-1电连接；第二初始化晶体管T7的源极外接初始化电压Vin；第二初始化晶体管T7的漏极与发光单元EL4电连接；第二初始化晶体T7管的栅极与第二扫描信号Sn-1电连接。
电容C3位于第一节点N1和外接电源ELVDD之间。
根据如图11所示的驱动信号，图13所示像素电路的驱动方法为：
初始化阶段，第一扫描信号Sn为高电平，致使数据选通晶体管T3截止，补偿单元关闭。第一控制信号En为高电平，致使发光控制晶体管T4截止，驱动单元关闭。第二控制信号Sn-1为低电平，致使第一初始化晶体管T6和第二初始化晶体管T7导通，T6将初始化电压传递至第一节点N1，从而将第一节点N1初始化，T7将初始化电压Vin传递至发光单元EL4，从而将发光单元EL4初始化。
数据写入阶段，第一扫描信号Sn为低电平，致使数据选通晶体管T3导通，补偿单元开启。第一控制信号En为高电平，致使发光控制晶体管T4截止，驱动单元关闭。第二扫描信号Sn-1为高电平，致使第一初始化晶体管T6和第二初始化晶体管T7截止，初始化单元关闭。数据信号data经数据选通晶体管T3到达补偿晶体管T1的源极，由于补偿晶体管T1的漏极和栅极短接，补偿晶体管T1工作在饱和区，数据信号data被写入第一节点N1直至第一节点N1的电压到达第一电压(Vdata+VthT1)后，补偿晶体管T1截止。
发光阶段，第一扫描信号Sn为高电平，致使数据选通晶体管T3截止，补偿单元关闭。第一控制信号En为低电平，致使发光控制晶体管T4导通，驱动单元开启。第二扫描信号Sn-1为高电平，致使第一初始化晶体管T6和第二初始化晶体管T7截止，初始化单元关闭。驱动晶体管T2产生驱动电流驱动发光单元EL4发光。由于第一节点的电压为第一电压(Vdata+VthT1)，可以对驱动晶体管的栅极电压进行阈值补偿，使得驱动电流不再受驱动晶体管T2阈值漂移的影响。
在上述实施例一和实施例二中，还有以下几点需特别指出：
(1)第二初始化晶体管T7也可以外接第一扫描信号或者第三扫描信号，使得第一节点N1的初始化和发光单元EL4的初始化可以不同时进行，从而防止同时对第一节点N1和发光单元EL4初始化时，初始化电压Vin造成的瞬时电流过大，烧坏像素电路或为像素电路供电的供电电路。
(2)图12中的补偿单元也可以只保留补偿晶体管T1和开关晶体管T5而省略数据选通晶体管T3，宗旨是补偿单元中至少有开关晶体管T5和数据选通晶体管T3中的至少一个。
(3)初始化单元中第一初始化晶体管T6和第二初始化晶体管T7也可以采用以下连接方式：第一初始化晶体管T6的第一电极与第一节点N1电连接，第一初始化晶体管T6的栅极外接第二扫描信号Sn-1，第一初始化晶体管T6的第二电极与发光单元EL4电连接，第二初始化晶体管T7的第一电极与发光单元EL4电连接，第二初始化晶体管T7的第二电极外接初始化电压Vin，第二初始化晶体管T7的栅极外接第二扫描信号Sn-1；第一初始化晶体管T6和第二初始化晶体管T7为一个双栅晶体管，采用一个双栅晶体管代替原来的T6和T7使得像素电路中的晶体管数量减少，从而简化了电路。
基于相同的技术构思，本发明实施例还提供一种显示器，采用如上述任一实施例所提供的像素电路，如图14所示，为本发明实施例提供的一种显示器结构示意图，图14中，显示器包含一个N×M的像素电路阵列，扫描驱动单元产生扫描信号S0、S1、S2……SN，Sn为扫描驱动单元输入第n行像素的扫描信号，n＝1，2，……N；数据驱动单元产生数据信号data，包括d1、d2…dM共M个data信号，分别对应M列像素，dm为第m列像素的数据信号data，m＝1，2，……M；发光驱动单元产生第一控制信号E1、E2……EN，En为发光驱动单元输入第n行像素的第一控制信号，n＝1，2，……N。
综上，本发明实施例提供一种共栅晶体管、像素电路、驱动方法及显示器，包括：第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区；第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区通过第一掺杂区间接连通，且第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区与第一掺杂区均为异型掺杂。采用上述方案，第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区中的两组掺杂区构成镜像晶体管的一组源极掺杂区或一组漏极掺杂区，位于中间的第一掺杂区作为栅极掺杂区，使得镜像晶体管中的两个晶体管共用一个栅极掺杂区，不仅可以节省一个栅极掺杂区，而且，由于两个晶体管的栅极为同一个栅极掺杂区，还可以使两个晶体管的栅极电学参数更加接近，晶体管的共栅效果更加理想。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种共栅晶体管，其特征在于，包括：
第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区；
所述第二掺杂区、所述第三掺杂区、所述第四掺杂区和所述第五掺杂区通过所述第一掺杂区间接连通，且所述第二掺杂区、所述第三掺杂区、所述第四掺杂区、所述第五掺杂区与所述第一掺杂区均为异型掺杂。
2.如权利要求1所述的共栅晶体管，其特征在于，所述第二掺杂区、所述第三掺杂区、所述第四掺杂区和所述第五掺杂区中存在至少两组位置结构中心对称且电学性质完全相同的掺杂区，所述位置结构中心对称且电学性质完全相同的掺杂区构成共栅晶体管的一组源极掺杂区或一组漏极掺杂区。
3.如权利要求2所述的共栅晶体管，其特征在于，所述第二掺杂区、所述第三掺杂区、所述第四掺杂区和所述第五掺杂区的电学性质完全相同，且组合后的两组掺杂区相对于所述第一掺杂区呈中心对称分布。
4.如权利要求1所述的共栅晶体管，其特征在于，所述共栅晶体管还包括：绝缘介质，
所述绝缘介质填充所述第二掺杂区、所述第三掺杂区、所述第四掺杂区和所述第五掺杂区之间的区域。
5.一种像素电路，包含如权利要求1至4任一项所述的共栅晶体管，其特征在于，包括：补偿单元、驱动单元、发光单元、电容及外接电源；
所述补偿单元通过第一节点与所述驱动单元电连接；所述外接电源、所述驱动单元及所述发光单元依次串联连接；所述电容位于所述第一节点和所述外接电源之间；
所述补偿单元外接数据信号和第一扫描信号，所述补偿单元用于在所述第一扫描信号的作用下，将所述第一节点的电压置为第一电压，所述第一电压为通过所述补偿单元中的补偿晶体管对所述数据信号的电压进行补偿后的电压；
所述电容，用于保持所述第一节点的电压为所述第一电压；
所述驱动单元外接第一控制信号，所述驱动单元用于根据所述第一控制信号，产生驱动电流驱动所述发光单元发光；所述驱动电流根据所述第一电压、所述外接电源和所述驱动单元中驱动晶体管的阈值电压得到；所述驱动晶体管与所述补偿晶体管为所述共栅晶体管。
6.如权利要求5所述的像素电路，其特征在于，还包括初始化单元；
所述初始化单元位于所述第一节点和所述发光单元之间，所述初始化单元外接第二扫描信号和初始化电压；
所述初始化单元，用于在所述第二扫描信号的控制下，利用所述初始化电压初始化所述第一节点和所述发光单元。
7.一种像素电路驱动方法，应用于如权利要求5或权利要求6所述的像素电路，其特征在于，包括：
数据写入阶段，控制所述第一扫描信号开启所述补偿单元，所述补偿单元将所述第一节点的电压置为所述第一电压；并控制所述第一控制信号关闭所述驱动单元，所述发光单元不发光；所述电容保持所述第一节点的电压为所述第一电压；其中，所述第一电压为通过所述补偿单元中的补偿晶体管对所述数据信号的电压进行补偿后的电压；
发光阶段，控制所述第一扫描信号关闭所述补偿单元，并控制所述第一控制信号开启所述驱动单元，所述驱动单元产生驱动电流驱动所述发光单元发光；所述驱动电流根据所述第一电压、所述外接电源和所述驱动单元中驱动晶体管的阈值电压得到；所述电容处于保持状态。
8.如权利要求7所述的方法，其特征在于，在所述数据写入阶段之前，还包括：
初始化阶段，控制第二扫描信号开启所述初始化单元，所述初始化单元利用初始化电压初始化所述第一节点和所述发光单元，所述电容保持所述初始化电压；控制所述第一扫描信号关闭所述补偿单元并控制所述第一控制信号关闭所述驱动单元。
9.如权利要求8所述的方法，其特征在于，
在所述数据写入阶段，还包括：控制所述第二扫描信号关闭所述初始化单元；
在所述发光阶段，还包括：控制所述第二扫描信号关闭所述初始化单元。
10.一种显示器，其特征在于，包括如权利要求1至6任一项所述的共栅晶体管和像素电路。
CN201710369938.4A 2017-05-23 2017-05-23 一种共栅晶体管、像素电路、驱动方法及显示器 Active CN107038987B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710369938.4A CN107038987B (zh) 2017-05-23 2017-05-23 一种共栅晶体管、像素电路、驱动方法及显示器
US15/984,633 US11043160B2 (en) 2017-05-23 2018-05-21 Common-gate transistor, pixel circuit, driving method and display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710369938.4A CN107038987B (zh) 2017-05-23 2017-05-23 一种共栅晶体管、像素电路、驱动方法及显示器

Publications (2)

Publication Number Publication Date
CN107038987A true CN107038987A (zh) 2017-08-11
CN107038987B CN107038987B (zh) 2020-12-22

Family

ID=59539241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710369938.4A Active CN107038987B (zh) 2017-05-23 2017-05-23 一种共栅晶体管、像素电路、驱动方法及显示器

Country Status (2)

Country Link
US (1) US11043160B2 (zh)
CN (1) CN107038987B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133686A (zh) * 2018-01-05 2018-06-08 上海和辉光电有限公司 一种像素电路、驱动方法、像素结构及显示面板
CN108231858A (zh) * 2018-01-19 2018-06-29 昆山国显光电有限公司 共栅晶体管、集成电路及电子装置
CN108461493A (zh) * 2018-01-05 2018-08-28 上海和辉光电有限公司 一种共栅晶体管、像素电路、像素结构及显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11501707B2 (en) * 2020-03-31 2022-11-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel circuit and driving method thereof, display device and driving method thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543013B1 (ko) * 2003-11-22 2006-01-20 삼성에스디아이 주식회사 유기전계발광표시장치의 픽셀구동회로
CN1949513A (zh) * 2006-11-06 2007-04-18 京东方科技集团股份有限公司 一种单栅双沟道像素结构
CN101022112A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法
US20080169500A1 (en) * 2007-01-16 2008-07-17 Atmel Corporation Low voltage non-volatile memory cell with shared injector for floating gate
CN100433079C (zh) * 2004-02-04 2008-11-12 卡西欧计算机株式会社 有源矩阵面板
US20110298019A1 (en) * 2010-06-03 2011-12-08 Stmicroelectronics (Crolles 2) Sas Compact field effect transistor with counter-electrode and fabrication method
CN104282261A (zh) * 2013-07-02 2015-01-14 精工爱普生株式会社 显示装置以及电子设备
US20160064411A1 (en) * 2014-08-28 2016-03-03 Samsung Display Co., Ltd. Thin film transistor substrate and display apparatus including the same
CN106409845A (zh) * 2016-12-01 2017-02-15 合肥京东方光电科技有限公司 开关元件及其制备方法、阵列基板以及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488348A (en) * 1983-06-15 1984-12-18 Hewlett-Packard Company Method for making a self-aligned vertically stacked gate MOS device
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
US6933518B2 (en) * 2001-09-24 2005-08-23 Amberwave Systems Corporation RF circuits including transistors having strained material layers
US7125777B2 (en) * 2004-07-15 2006-10-24 Fairchild Semiconductor Corporation Asymmetric hetero-doped high-voltage MOSFET (AH2MOS)
KR100700648B1 (ko) * 2005-01-31 2007-03-27 삼성에스디아이 주식회사 전면발광 유기전계발광표시장치
US7288828B2 (en) * 2005-10-05 2007-10-30 United Microelectronics Corp. Metal oxide semiconductor transistor device
US9337279B2 (en) * 2014-03-03 2016-05-10 Infineon Technologies Austria Ag Group III-nitride-based enhancement mode transistor
CN104167173B (zh) * 2014-08-01 2017-05-17 上海和辉光电有限公司 主动式有机发光二极管显示器的像素电路
KR102372775B1 (ko) * 2015-01-26 2022-03-11 삼성디스플레이 주식회사 유기 발광 표시 장치
US9761732B2 (en) * 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100543013B1 (ko) * 2003-11-22 2006-01-20 삼성에스디아이 주식회사 유기전계발광표시장치의 픽셀구동회로
CN100433079C (zh) * 2004-02-04 2008-11-12 卡西欧计算机株式会社 有源矩阵面板
CN101022112A (zh) * 2006-02-16 2007-08-22 力晶半导体股份有限公司 非易失性存储器及其制造方法
CN1949513A (zh) * 2006-11-06 2007-04-18 京东方科技集团股份有限公司 一种单栅双沟道像素结构
US20080169500A1 (en) * 2007-01-16 2008-07-17 Atmel Corporation Low voltage non-volatile memory cell with shared injector for floating gate
US20110298019A1 (en) * 2010-06-03 2011-12-08 Stmicroelectronics (Crolles 2) Sas Compact field effect transistor with counter-electrode and fabrication method
CN104282261A (zh) * 2013-07-02 2015-01-14 精工爱普生株式会社 显示装置以及电子设备
US20160064411A1 (en) * 2014-08-28 2016-03-03 Samsung Display Co., Ltd. Thin film transistor substrate and display apparatus including the same
CN106409845A (zh) * 2016-12-01 2017-02-15 合肥京东方光电科技有限公司 开关元件及其制备方法、阵列基板以及显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
吴鑫: "《动车组电力电子技术基础》", 30 August 2013, 北京交通大学出版社 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108133686A (zh) * 2018-01-05 2018-06-08 上海和辉光电有限公司 一种像素电路、驱动方法、像素结构及显示面板
CN108461493A (zh) * 2018-01-05 2018-08-28 上海和辉光电有限公司 一种共栅晶体管、像素电路、像素结构及显示面板
WO2019134324A1 (zh) * 2018-01-05 2019-07-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、像素结构及显示面板
US10909907B2 (en) 2018-01-05 2021-02-02 Everdisplay Optronics (Shanghai) Co., Ltd Pixel circuit, driving method, pixel structure and display panel
US11222909B2 (en) 2018-01-05 2022-01-11 Everdisplay Optronics (Shanghai) Co., Ltd Common-gate transistor, pixel circuit, pixel structure and display panel
CN108231858A (zh) * 2018-01-19 2018-06-29 昆山国显光电有限公司 共栅晶体管、集成电路及电子装置
CN108231858B (zh) * 2018-01-19 2020-11-13 昆山国显光电有限公司 共栅晶体管、集成电路及电子装置

Also Published As

Publication number Publication date
US20180342196A1 (en) 2018-11-29
CN107038987B (zh) 2020-12-22
US11043160B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
CN106652903B (zh) 一种oled像素电路及其驱动方法、显示装置
CN106652911B (zh) Oled像素驱动电路及oled显示装置
CN106409233B (zh) 一种像素电路、其驱动方法及有机发光显示面板
CN105427800B (zh) 像素电路、驱动方法、有机电致发光显示面板及显示装置
CN103971640B (zh) 一种像素驱动电路及其驱动方法和显示装置
CN104318897B (zh) 一种像素电路、有机电致发光显示面板及显示装置
CN107424555A (zh) 一种像素电路、驱动方法及显示器
CN105096819B (zh) 一种显示装置及其像素电路
CN105528997B (zh) 一种像素电路、驱动方法以及显示面板
CN107274825A (zh) 显示面板、显示装置、像素驱动电路及其控制方法
CN105096817B (zh) 像素电路及其驱动方法和一种显示装置
CN104835452B (zh) 一种像素电路、其驱动方法及相关装置
CN107068057B (zh) 一种像素驱动电路、其驱动方法及显示面板
CN106910468A (zh) 显示面板、显示装置及像素电路的驱动方法
CN207503616U (zh) 一种像素电路和显示装置
CN102867840B (zh) 像素电路、显示器、电子装置和像素电路的驱动方法
CN106875894A (zh) 一种像素电路及其驱动方法、显示装置
CN107358915A (zh) 一种像素电路、其驱动方法、显示面板及显示装置
CN108538241A (zh) 像素电路及其驱动方法、显示装置
CN107038992B (zh) 一种像素电路、驱动方法及显示器
CN106128360A (zh) 像素电路、显示面板、显示设备及驱动方法
CN104867441B (zh) 一种像素电路、显示装置及显示驱动方法
CN107038987A (zh) 一种共栅晶体管、像素电路、驱动方法及显示器
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
CN107358918A (zh) 一种像素电路及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201506 No. nine, No. 1568, Jinshan District Industrial Zone, Shanghai, China

Applicant after: Shanghai Hehui optoelectronic Co., Ltd

Address before: 201506 No. nine, No. 1568, Jinshan District Industrial Zone, Shanghai, China

Applicant before: EverDisplay Optronics (Shanghai) Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant