CN1949513A - 一种单栅双沟道像素结构 - Google Patents

一种单栅双沟道像素结构 Download PDF

Info

Publication number
CN1949513A
CN1949513A CN 200610152884 CN200610152884A CN1949513A CN 1949513 A CN1949513 A CN 1949513A CN 200610152884 CN200610152884 CN 200610152884 CN 200610152884 A CN200610152884 A CN 200610152884A CN 1949513 A CN1949513 A CN 1949513A
Authority
CN
China
Prior art keywords
thin
grid
film transistors
pixel
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610152884
Other languages
English (en)
Other versions
CN100426504C (zh
Inventor
何祥飞
彭志龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Gaochuang Suzhou Electronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CNB2006101528848A priority Critical patent/CN100426504C/zh
Publication of CN1949513A publication Critical patent/CN1949513A/zh
Application granted granted Critical
Publication of CN100426504C publication Critical patent/CN100426504C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种单栅双沟道像素结构,其中包括:一完成驱动的扫描配线和数据配线;两薄膜晶体管,两薄膜晶体管具有一栅极,两源极与一漏极,栅极和扫描配线电性连接,漏极与数据配线电性连接;一像素电极,该像素电极电性连接于两源极。本发明像素结构是采用两个薄膜晶体管对像素电极充电,相对于现有技术的像素结构中采用单个薄膜晶体管对像素电极充电,大幅度的提高了像素结构的充电能力;另外本发明能够保证Cgs整体的均一性,从而达到良好的显示效果;再者本发明如果一个薄膜晶体管遭到损坏,另一个仍能保持对像素电极的充电能力,从而降低了亮暗点的发生率。

Description

一种单栅双沟道像素结构
技术领域
本发明涉及薄膜晶体管液晶显示器像素结构,尤其涉及一种实现寄生电容自补偿、提高充电能力和改善维修方法的单栅双沟道像素结构。
背景技术
随着TFT LCD制造技术的飞速发展,屏幕尺寸也越来越大,相应地,构成显示器的单个像素尺寸也会变大。
图1、图2是现有技术的一种像素结构。如图1所示,它首先在一基板100先形成一扫描配线101和一栅极102,并且扫描配线101和栅极102相连接,之后,在基板100上形成一绝缘层(图中未画出),覆盖扫描配线101和栅极102,然后在102上方形成有源层103。如图2所示,在有源层103上形成漏极104a和源极104b,同时形成与漏极104a相连的数据配线105,之后再形成一钝化层,并且该钝化层在源极上方的位置形成过孔106,最后形成像素电极107,该像素电极107需要通过过孔106与源极104相连接。
由于工艺不稳定,现有技术的像素结构会出现区域性寄生电容Cgs(源极和栅极的交叠处产生的寄生电容)的差异,从而造成画面显示不良,如Mura(一种画面品质不良现象)。如图3所示,其中栅极102与源极103的交叠区A(即图中黑色部分)是个矩形,假设某一型号在设计中交叠区A的长a=25μm、宽b=4μm,则设计的A的面积SA=a×b=25×4=100μm2。但是实际工艺过程中是不稳定的,栅极102和源极103会发生相对位置的偏移,这个偏移包括X和Y轴两个方向(如图5),Y轴方向,偏移不会对交叠区A造成面积变化,在此不予考虑。所以在此考虑X轴方向上的偏移,假设源极向X轴负方向偏移1μm,此时交叠区A的宽b=5μm、长a不变等于25μm,则交叠区A的面积SA’=25×5=125μm2,根据栅极与源极的交叠区产生的寄生电容Cgs和该交叠区的面积成正比,则寄生电容Cgs的变化率为:(125-100)/100=25%,也就是说工艺的不稳定会造成Cgs的区域性差异,进而导致画面显示不良Mura的出现。
此外,这种现有技术采用的是单个薄膜晶体管(TFT元件)对像素电极充电,会造成充电不足,以常白模式显示器为例,会出现画面偏白,影响整个画面显示品质图,该像素结构的等效电路图如图4所示。
再者,单个薄膜晶体管(TFT元件)在工艺不稳定的条件下损坏了,很容易造成亮点,即使维修了也只能把它维修成暗点。
发明内容
本发明的目的是针对现有技术的缺陷,提供一种单栅双沟道像素结构,其目的之一是同时有两个薄膜晶体管对一个像素电极充电,因而可以有效的提高充电能力,从而消除因充电不足引起的不良;之二是如果其中的一个薄膜晶体管损坏,可以把其源极和像素电极切断,而另外一个薄膜晶体管仍能正常工作保持一定的充电能力,从而减少亮暗点的发生;之三是两个源极与栅极产生的寄生电容是自补偿的结构,即当工艺不稳定造成源极与栅极发生位置轻微偏移时,寄生电容的总量始终保持不变,从而消除因寄生电容不均匀引起的画面品质不良。
为了实现上述目的,本发明提供一种单栅双沟道像素结构,包括:
一完成驱动的扫描配线和数据配线;
两薄膜晶体管,所述两薄膜晶体管具有一栅极,两源极与一漏极,所述的栅极和扫描配线电性连接,所述的漏极与数据配线电性连接;
一像素电极,该像素电极电性连接于两个源极。
上述方案中,所述两薄膜晶体管具有一有源层,该有源层位于所述的栅极和源、漏极之间,并且所述的两薄膜晶体管共用该有源层。所述两薄膜晶体管共用所述的栅极。所述两薄膜晶体管的结构可以是对称结构或不对称结构等结构。所述有源层,其材质包括非晶硅和低温多晶硅。
本发明像素结构是采用两个薄膜晶体管对像素电极充电(如图8),相对于现有技术的像素结构中采用单个薄膜晶体管对像素电极充电(如图4),大幅度的提高了像素结构的充电能力。
此外,本发明像素结构在工艺有细微不稳定时也能对Cgs进行自动调节,即Cgs自补偿,相对于现有技术由于工艺的不稳定会造成Cgs的区域性差异,进而导致画面显示不良Mura出现的现象,能够保证了Cgs整体的均一性,从而达到良好的显示效果。
再者,本发明像素结构,如果一个薄膜晶体管遭到损坏,另一个仍能保持对像素电极的充电能力,相对于现有技术像素结构中,如果薄膜晶体管遭到损坏,该像素就最多只能维修成暗点,从而降低了亮暗点的发生率。
下面结合附图和具体实施例对本发明进行进一步更为详细地说明。
附图说明
图1是现有技术像素结构完成有源层制作的示意图;
图2是现有技术像素结构的示意图;
图3是图2中薄膜晶体管(TFT元件)的放大图;
图4是现有技术像素结构的等效电路图;
图5是本发明的具体实施例的像素结构完成有源层制作的示意图;
图6是本发明的具体实施例的像素结构的示意图;
图7是图6中薄膜晶体管(TFT元件)的放大图;
图8是本发明的像素结构的等效电路图。
图中标记:100、基板;101、扫描配线;102、栅极;103、有源层;104a、漏极;104b、源极;105、数据配线;106、过孔;107、像素电极;110、薄膜晶体管;204b1(204b2)、两源极。
具体实施方式
本发明的像素结构中设置有两个薄膜晶体管,为了详细说明其中各层结构,将由两幅附图(图5,图6)作说明。图5,图6是本发明一种较佳实施例的像素结构的平面俯视图。
如图5所示,本发明的像素结构先在一基板100上形成一扫描配线101和一栅极102,并且扫描配线101和栅极102相连接,之后,在基板100上形成一绝缘层(未画出),覆盖扫描配线101和栅极102,然后在102上方形成有源层103,其中有源层103的材料包括非晶硅和低温多晶硅。
如图6所示,在有源层103上形成一漏极104a和两源极204b1、204b2,同时形成与漏极104a相连的数据配线105,之后再形成一钝化层,并且该钝化层在源极上方的位置形成过孔106,最后形成像素电极107,该像素电极107需要通过过孔106与两源极204b1,204b2电性相连接。
其中,栅极102,有源层103,漏极104和两源极204b1、204b2形成两薄膜晶体管。
图7是图6中薄膜晶体管(TFT元件)的放大图。如图7所示,产生Cgs的栅极与源极的交叠区有两个矩形部份组成,区域B和B’,假设某一型号设计中交叠区B的长为c、宽为d;交叠区B’的长为c’、宽为d’,同时d=d’,因源极和栅极在Y轴方向上发生位置偏移对Cgs的大小没有影响,所以只考虑X轴方向,交叠区的面积S=SB+SB’=c×d+c’×d’,当工艺过程不稳定时,假设源极向X轴的负方向偏移Δc,此时产生Cgs的交叠区的面积S’=(c+Δc)×d+(c’-Δc)×d’=c×d+c’×d’+(Δc×d-Δc ×d’),因为d=d’,则S’=c×d+c’×d’=S,所以这种像素设计在工艺有细微不稳定时也能对Cgs进行自动调节,即Cgs自补偿,保证Cgs整体的均一性,从而达到良好的显示效果。
尽管本实施例中给出了两个薄膜晶体管的具体结构,但不应理解为仅限于该结构,其可进行多种形式的变通,包括对称结构和不对称结构等结构。
此外,由于本实施了中像素结构采用两个薄膜晶体管,因此两个薄膜晶体管将会对像素电极充电,其等效电路图如图8所示,相对比现有技术的像素结构中采用单个薄膜晶体管对像素电极充电,其等效电路如图4所示能力会有大幅度的提高。图8和图4中DM表示第M条数据线,DM1表示第M+1条数据线,GN表示第N条栅极线;DN1表示第N+1条栅极线。
再者,本实施例中,如果一个薄膜晶体管遭到损坏,只需要把损坏的薄膜晶体管的源极和像素电极切断,使损坏的薄膜晶体管不起作用,切断的方法包括激光烧断,另一个仍能保持对像素电极的充电能力,相对于现有技术像素结构中,如果薄膜晶体管遭到损坏,该像素就最多只能维修成暗点,从而降低亮暗点的发生率。
上述结构及制造方法为本发明针对一特定像素结构和制造方法作为具体实施例给出,本发明可进行各种形式的变通,如变化两个薄膜晶体管沟道的设计等。
最后应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当按照需要可使用不同材料和设备实现之,即可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围。

Claims (5)

1、一种单栅双沟道像素结构,其特征在于,包括:
一完成驱动的扫描配线和数据配线;
两薄膜晶体管,所述两薄膜晶体管具有一栅极,两源极与一漏极,所述的栅极和扫描配线电性连接,所述漏极与数据配线电性连接;
一像素电极,该像素电极电性连接于两源极。
2、根据权利要求1所述的像素结构,其特征在于:所述两薄膜晶体管具有一有源层,该有源层位于所述的栅极和源、漏极之间,并且所述的两薄膜晶体管共用该有源层。
3、根据权利要求1所述的像素结构,其特征在于:所述两薄膜晶体管共用所述的栅极。
4、根据权利要求1至3任一所述的像素结构,其特征在于:所述两薄膜晶体管的结构可以是对称结构或不对称结构。
5、根据权利要求2所述的像素结构,其特征在于:所述有源层,其材质包括非晶硅和低温多晶硅。
CNB2006101528848A 2006-11-06 2006-11-06 一种单栅双沟道像素结构 Active CN100426504C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101528848A CN100426504C (zh) 2006-11-06 2006-11-06 一种单栅双沟道像素结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101528848A CN100426504C (zh) 2006-11-06 2006-11-06 一种单栅双沟道像素结构

Publications (2)

Publication Number Publication Date
CN1949513A true CN1949513A (zh) 2007-04-18
CN100426504C CN100426504C (zh) 2008-10-15

Family

ID=38018957

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101528848A Active CN100426504C (zh) 2006-11-06 2006-11-06 一种单栅双沟道像素结构

Country Status (1)

Country Link
CN (1) CN100426504C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078707A1 (zh) * 2011-12-02 2013-06-06 深圳市华星光电技术有限公司 一种像素结构、阵列基板和液晶显示装置
CN103185994A (zh) * 2011-12-29 2013-07-03 上海中航光电子有限公司 一种双栅型薄膜晶体管液晶显示装置的像素结构
CN107038987A (zh) * 2017-05-23 2017-08-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
WO2018082325A1 (zh) * 2016-11-02 2018-05-11 京东方科技集团股份有限公司 一种有机发光二极管驱动电路、阵列基板和显示装置
WO2019100416A1 (zh) * 2017-11-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及液晶显示面板
CN113341623A (zh) * 2021-05-31 2021-09-03 惠科股份有限公司 阵列基板和显示面板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139573B1 (ko) * 1994-12-26 1998-06-15 김주용 이중 채널 박막트랜지스터 및 그 제조방법
JP3661669B2 (ja) * 2002-07-22 2005-06-15 セイコーエプソン株式会社 アクティブマトリクス基板、電気光学装置、電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013078707A1 (zh) * 2011-12-02 2013-06-06 深圳市华星光电技术有限公司 一种像素结构、阵列基板和液晶显示装置
CN103185994A (zh) * 2011-12-29 2013-07-03 上海中航光电子有限公司 一种双栅型薄膜晶体管液晶显示装置的像素结构
CN103185994B (zh) * 2011-12-29 2015-12-16 上海中航光电子有限公司 一种双栅型薄膜晶体管液晶显示装置的像素结构
WO2018082325A1 (zh) * 2016-11-02 2018-05-11 京东方科技集团股份有限公司 一种有机发光二极管驱动电路、阵列基板和显示装置
US10607545B2 (en) 2016-11-02 2020-03-31 Boe Technology Group Co., Ltd. Organic light-emitting diode driving circuit with sense thin film transistors sharing gate electrode and source electrode, array substrate and display device
CN107038987A (zh) * 2017-05-23 2017-08-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
CN107038987B (zh) * 2017-05-23 2020-12-22 上海和辉光电股份有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
US11043160B2 (en) 2017-05-23 2021-06-22 Everdisplay Optronics (Shanghai) Co., Ltd. Common-gate transistor, pixel circuit, driving method and display
WO2019100416A1 (zh) * 2017-11-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及液晶显示面板
CN113341623A (zh) * 2021-05-31 2021-09-03 惠科股份有限公司 阵列基板和显示面板

Also Published As

Publication number Publication date
CN100426504C (zh) 2008-10-15

Similar Documents

Publication Publication Date Title
US6690115B2 (en) Electro-luminescence panel
US7427777B2 (en) Thin film transistor, pixel structure and repairing method thereof
US8133773B2 (en) Apparatus and method for reducing photo leakage current for TFT LCD
US7746416B2 (en) Pixel array substrate having storage capacitances that vary along a scan line
US20110147756A1 (en) Semiconductor device
CN1949513A (zh) 一种单栅双沟道像素结构
KR20090003129A (ko) 액정 표시 장치
US20100225839A1 (en) Liquid crystal display and driving method thereof
US9312288B2 (en) Thin film transistor array panel with overlapping floating electrodes and pixel electrodes
KR20010030241A (ko) 액티브 매트릭스형 액정 표시 소자 및 그 제조 방법
US20180083047A1 (en) Tft substrate and manufacture method thereof
JP2010165961A (ja) 薄膜トランジスタ、表示装置及びこれらの製造方法
US10928694B2 (en) Active matrix substrate and liquid crystal display device
CN101592829A (zh) 液晶显示装置中的薄膜晶体管及其制造方法
CN1506736A (zh) 液晶显示板及其制造方法
US20130100005A1 (en) LCD Panel and Method of Manufacturing the Same
US6392623B1 (en) Method for driving active matrix substrate and liquid crystal display device using the same
US20190245095A1 (en) Tft substrate
CN1459658A (zh) 具有凹陷式栅极电极的液晶显示器件及其制造方法
US20060109409A1 (en) LCD panel with provision for data line repair
KR20080026277A (ko) 박막 트랜지스터 기판 및 그 리페어 방법
KR100351874B1 (ko) 박막트랜지스터 액정표시소자
KR101246788B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
CN101706634B (zh) 具有高开口率的画素设计的布局结构
KR20070026993A (ko) 액정 표시 패널 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG PHOTOELECTRIC SCIENCE & TECHNOLOGY C

Free format text: FORMER OWNER: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: 100176 No. 8 West Central Road, Beijing economic and Technological Development Zone

Applicant after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Co-applicant after: BOE Technology Group Co., Ltd.

Address before: 100016 No. 10, Jiuxianqiao Road, Beijing, Chaoyang District

Applicant before: BOE Technology Group Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201125

Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road

Patentee after: Gaochuang (Suzhou) Electronics Co.,Ltd.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Address before: 100176 No. 8 West Central Road, Beijing economic and Technological Development Zone

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd.

TR01 Transfer of patent right