CN103185994A - 一种双栅型薄膜晶体管液晶显示装置的像素结构 - Google Patents

Abstract

本发明公开了一种双栅型薄膜晶体管液晶显示装置的像素结构，包括：多个像素单元，在像素单元内设置有双沟道型薄膜晶体管，所述薄膜晶体管包括：设置在像素单元内的栅极；设置在栅极表面上的半导体层；沿竖直方向设置在所述半导体层两端表面上的第一漏极和第二漏极，所述第一漏极和第二漏极与数据线电连接；沿水平方向设置在所述半导体层表面上的源极，且所述源极位于第一漏极和第二漏极之间的中间位置。所述第一漏极与数据线之间的走线和第二漏极与数据线之间的走线不需要绕过源极，非像素区域所占的空间减小了，该像素结构的开口率提高了。

Description

一种双栅型薄膜晶体管液晶显示装置的像素结构

技术领域

本发明属于液晶显示领域，尤其涉及一种双栅型薄膜晶体管液晶显示装置的像素结构。

背景技术

现有技术中，薄膜晶体管液晶显示装置的像素结构一般包括以下几种：单栅驱动的像素结构，双栅极驱动的像素结构和三栅极驱动的像素结构。目前常用的是单栅型和双栅型的像素结构。在相同的解析度下，相较于具有单栅型结构的薄膜晶体管液晶显示器，具有双栅型结构的薄膜晶体管液晶显示器使用较多的栅极驱动芯片与较少的源极驱动芯片。由于栅极驱动芯片的成本与耗电量均小于源极驱动芯片的成本和耗电量，因此，采用双栅型像素结构的设计可降低成本和耗电量。

现有的一种常用的双栅型像素结构的薄膜晶体管液晶显示装置包括多个最小重复单元，每个最小重复单元包括沿水平方向相邻的两个主像素区，其中，每个主像素区包括三个沿水平方向相邻的次像素区，每个次像素区为一个像素单元，每个像素单元内包括一个薄膜晶体管，相邻的两行像素单元之间设置有两条栅极线。

具体的，常用的双栅型像素结构的薄膜晶体管液晶显示装置的像素结构如图1所示，包括：

设置在基板(图中未示出)表面上的栅极线G’1和栅极G1，所述栅极G1与所述栅极线G’1电连接，且所述栅极G1设置在栅极线G’1和与其相邻的栅极线G’2之间的非像素区域，所述栅极线G’1和栅极G1设置在第一金属层，且所述栅极线G’1和栅极G1电连接，在所述栅极线G’1、栅极G1和基板表面上设置有栅极绝缘层(图中未示出)，在位于栅极G1上方栅极绝缘层表面上设置有半导体层1，所述半导体层1基本覆盖住所述栅极，在半导体层1表面上设置有源极S、第一漏极D1和第二漏极D2，在所述栅极绝缘层表面上设置有数据线L，所述第一漏极D1和第二漏极D2与所述数据线L电连接，且所述第一漏极D1与所述数据线L之间的走线和第二漏极D2与所述数据线L之间的走线位于所述栅极线G’1和与其相邻的栅极线G’2之间的非像素区域。所述数据线L、源极S、第一漏极D1和第二漏极D2设置在第二金属层。在所述第二金属层和栅极绝缘层表面上设置有钝化层(图中未示出)，所述钝化层内设置有过孔，在钝化层表面上设置有像素电极P，所述像素电极P通过过孔与源极S电连接。

但是，现有的双栅型薄膜晶体管显示装置的像素结构的开口率较低。

发明内容

有鉴于此，本发明的目的在于提供一种双栅型薄膜晶体管液晶显示装置的像素结构，以解决现有的双栅型薄膜晶体管显示装置的像素结构的开口率较低的问题。

该双栅型薄膜晶体管液晶显示装置的像素结构，包括：

多个像素单元，相邻的两行像素单元之间设置有两条栅极线，其特征在于，在像素单元内设置有双沟道型薄膜晶体管，所述薄膜晶体管包括：

设置在像素单元内的栅极，所述栅极和与其紧邻的栅极线电连接；

设置在栅极表面上的半导体层；

沿竖直方向设置在所述半导体层两端表面上的第一漏极和第二漏极，所述第一漏极和第二漏极与数据线电连接；

沿水平方向设置在所述半导体层表面上的源极，且所述源极位于第一漏极和第二漏极之间的中间位置。

优选的，所述第一漏极与数据线连接的走线位于相邻的两条栅极线之间。

优选的，所述第二漏极与所述数据线的走线位于所述像素单元内。

优选的，所述源极的两端突出于所述栅极的边界。

优选的，所述栅极线上设置有缺口，所述缺口位于所述栅极线与第一漏极的交叠处。

优选的，所述栅极在水平方向上的两端设置有缺口，且所述缺口位于所述源极的下方。

优选的，所述半导体层在栅极与所述源极、第一漏极和第二漏极交叠的部位突出所述栅极的边界。

优选的，所述半导体层在栅极与所述源极交叠部位突出所述栅极边界部分的垂直宽度大于所述源极的垂直宽度。

优选的，所述半导体层在栅极与所述源极交叠部位突出所述栅极边界部分的垂直宽度小于所述缺口的垂直宽度。

优选的，所述半导体层在栅极与所述第一漏极和第二漏极交叠部位突出所述栅极边界部分的水平宽度大于所述第一漏极和第二漏极的水平宽度。

优选的，所述半导体层在栅极与所述第一漏极和第二漏极交叠部位突出所述栅极边界部分的水平宽度小于所述栅极的最小水平宽度。

优选的，所述栅极和栅极线设置在第一金属层；所述数据线、第一漏极、第二漏极和源极设置在第二金属层。

优选的，所述像素结构还包括：

设置在所述第一金属层的共同电极；

设置在所述第一金属层和第二金属层之间的栅极绝缘层，所述半导体层设置在所述栅极绝缘层表面上；

设置在所述第二金属层表面上的钝化层，所述钝化层内设置有过孔；

设置在所述钝化层表面上，且位于像素区域内的像素电极，所述像素电极通过所述过孔与所述源极突出所述栅极边界的一端电连接。

由于本发明所提供的双栅型薄膜晶体管液晶显示装置的像素结构包括：多个像素单元，相邻的两行像素单元之间设置有两条栅极线，在一个像素单元内设置有双沟道型薄膜晶体管，所述薄膜晶体管包括：设置在像素单元内的栅极，所述栅极与主像素区外的栅极线电连接；设置在栅极表面上的半导体层；沿竖直方向设置在所述半导体层两端表面上的第一漏极和第二漏极，所述第一漏极和第二漏极与所述数据线电连接；沿水平方向设置在所述半导体层表面上的源极，且所述源极位于第一漏极和第二漏极之间的中间位置，其中，所述栅极在水平方向上的两端设置有缺口，且所述缺口位于所述源极的下方。

可见，所述栅极设置在像素单元内，两条相邻的栅极线之间不包括栅极，所以所述第一漏极与数据线之间的走线和第二漏极与数据线之间的走线不需要绕过源极，即所述两条相邻的栅极线之间不需要设置可容纳栅极及第一漏极与数据线之间走线和/或第二漏极与数据线之间的走线的空间，非像素区域所占的空间减小了，该像素结构的开口率即可以提高了。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有双栅型像素结构的薄膜晶体管液晶显示装置的像素结构示意图；

图2是本发明所公开的双栅型像素结构的薄膜晶体管液晶显示装置的像素结构示意图；

图3是本发明所公开的双栅型像素结构的薄膜晶体管液晶显示装置的像素结构制作流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

正如背景技术所述，现有的双栅型薄膜晶体管液晶显示装置的像素结构的开口率较低。

发明人经研究发现，如图1所示，第一漏极D1与数据线L之间的走线需要绕过源极S及栅极G1，且不能和其他的栅极线交叠，所述第一漏极D1与数据线L之间的走线需要占用一定的空间，栅极线G’1及其相邻的栅极线G’2之间需要设置较大的空间，如此非像素区域所占的面积较大，该像素结构的开口率较低。

本发明公开了一种双栅型薄膜晶体管液晶显装置的像素结构，包括：

多个像素单元，相邻的两行像素单元之间设置有两条栅极线，在像素单元内设置有双沟道型薄膜晶体管，所述薄膜晶体管包括：

设置在像素单元内的栅极，所述栅极和与其紧邻的栅极线电连接；

设置在栅极表面上的半导体层；

沿竖直方向设置在所述半导体层两端表面上的第一漏极和第二漏极，所述第一漏极和第二漏极与所述数据线电连接；

沿水平方向设置在所述半导体层表面上的源极，且所述源极位于第一漏极和第二漏极之间的中间位置。

由上述方案可以看出，所述栅极设置在像素单元内，两条相邻的栅极线之间不包括栅极，所以所述第一漏极与数据线之间的走线和第二漏极与数据线之间的走线不需要绕过源极，即所述两条相邻的栅极线之间不需要设置可容纳栅极及第一漏极与数据线之间走线和/或第二漏极与数据线之间的走线的空间，非像素区域所占的空间减小了，该像素结构的开口率即可以提高了。

以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

实施例一：

本实施例公开了一种双栅型薄膜晶体管液晶显示装置的像素结构，包括：

多个像素单元，相邻的两行像素单元之间设置有两条栅极线，在像素单元内设置有双沟道型薄膜晶体管，所述薄膜晶体管包括：

设置在像素单元内的栅极，所述栅极和与其紧邻的栅极线电连接；

设置在栅极表面上的半导体层；

沿竖直方向设置在所述半导体层两端表面上的第一漏极和第二漏极，所述第一漏极和第二漏极与所述数据线电连接；

沿水平方向设置在所述半导体层表面上的源极，且所述源极位于第一漏极和第二漏极之间的中间位置。

具体的，如图2所示，栅极G11设置在像素单元内，所述栅极G11和与其紧邻的栅极线G’11电连接，且所述栅极线G’11位于主像素区外，所述栅极G11和栅极线G’11设置在一基板(图中未示出)上，所述基板为玻璃基板或是其他材料的基板，所述基板上还设置有共同电极C11，所述共同电极C11、栅极G11和栅极线G’11设置在第一金属层；在栅极G11表面上设置有半导体层11，在所述半导体层11和栅极G11之间还设置有栅极绝缘层(图中未示出)，所述栅极绝缘层覆盖在所述栅极G11、栅极线G’11和共同电极C11表面上；沿竖直方向设置在所述半导体层11两端表面上的第一漏极D11和第二漏极D12，所述第一漏极D11和第二漏极D12与所述数据线L11电连接，所述第一漏极D11与数据线L11连接的走线位于相邻的两条栅极线G’11和栅极线G’12之间，所述第二漏极D12与所述数据线L11的走线位于所述像素单元内，源极S11沿水平方向设置在所述半导体层11表面上，且所述源极S11位于第一漏极D11和第二漏极D12之间的中间位置，且所述数据线L11、源极S11、第一漏极D11和第二漏极D12设置在第二金属层。

所述栅极G11、半导体层11、第一漏极D11、第二漏极D12和源极S11构成了双沟道型薄膜晶体管结构。

所述第二金属层表面上还设置有钝化层(图中未示出)，并且所述钝化层内设置有过孔，像素电极P11设置在所述钝化层表面上，且所述像素电极P11位于像素区域内的，所述像素电极P11通过所述过孔与所述源极S11突出所述栅极G11边界的一端电连接。

可见，所述栅极G11设置在像素单元内，相邻的两条栅极线G’11和栅极线G’12之间不包括栅极，所以所述第一漏极D11与数据线L11之间的走线不需要绕过源极S11，即所述相邻的两条栅极线G’11和栅极线G’12之间不需要设置可容纳栅极G11及第一漏极D11与数据线L11之间走线的空间，非像素区域所占的空间减小了，该像素结构的开口率即可以提高了。

此外，所述半导体层11与所述源极S11、第一漏极D11和第二漏极D12交叠的部位部分突出所述栅极G11的边界，且所述半导体层11在栅极G11与所述第一漏极D11和第二漏极D12交叠部位突出所述栅极G11边界部分的水平宽度大于所述第一漏极D11和第二漏极D12的水平宽度，且所述半导体层11在栅极G11与所述第一漏极D11和第二漏极D12交叠部位突出所述栅极G11边界部分的水平宽度小于所述栅极G11的最小水平宽度，另外，所述栅极线G’11上设置有缺口，所述缺口位于所述栅极线G’11与第一漏极D11的交叠处，这样设置使得在保证第一漏极D11和第二漏极D12宽度一定的前提下，可以减小第一漏极D11和第二漏极D12与栅极G11的交叠面积，从而减小第一漏极D11与栅极G11之间的寄生电容和第二漏极D12与栅极G11之间的寄生电容。

所述源极S11的两端突出于所述栅极G11的边界，且所述半导体层11在栅极G11与所述源极S11交叠部位突出所述栅极G11边界部分的垂直宽度大于所述源极S11的垂直宽度，且所述栅极G11在水平方向上的两端设置有缺口，所述缺口位于所述源极S11的下方，且所述半导体层11在栅极G11与所述源极S11交叠部位突出所述栅极G11边界部分的垂直宽度小于所述缺口的垂直宽度，如此设置保证了半导体层11不会漏到栅极G11外面，并且，在保证薄膜晶体管特性的前提下，减小了源极S11与栅极G11的交叠面积，从而减小源极S11与栅极G11之间的寄生电容，从而降低了液晶显示装置的闪烁不均和出现残像的问题。

由于源极S11与栅极G11之间的寄生电容、第一漏极D11与栅极G11之间的寄生电容和第二漏极D12与栅极G11之间的寄生电容减小了，所以栅极G11上的负载也减小了，液晶显示装置的延时降低了，并且有效充电时间增加了，如此降低了液晶显示装置充电不足的问题。

实施例二：

本实施例公开了一种上述实施例所提供的薄膜晶体管液晶显示装置像素结构的制作方法，该制作方法包括：

步骤S1、提供基板，在所述基板表面上形成第一金属层，并对第一金属层进行刻蚀，形成栅极、栅极线和共同电极。

具体的，所述基板为玻璃基板或是其他材料的基板，所述栅极设置在预设的像素单元内，且所述栅极与位于主像素区外的栅极线电连接。

在所述基板表面上形成栅极、栅极线和共同电极具体包括：

在所述基板表面上采用等离子溅射方式形成第一金属层，即首先将所述基板放入反应腔中，高能粒子撞击具有高纯度的靶材料固体平板，按物理过程撞出原子，这些被撞出的原子穿过真空，最后淀积在基板表面，得到第一金属层。但是第一金属层的形成并不仅限于等离子溅射方式，还可以利用其他的物理气相淀积方式形成，在此不做详细描述。然后再对第一金属层进行光刻，即在所述第一金属层上旋涂光刻胶，形成光刻胶层，利用具有栅极、栅极线和共同电极图案的掩模版进行曝光，在光刻胶层上形成栅极、栅极线和共同电极图案，经显影后，在光刻胶层上形成栅极、栅极线和共同电极图形，以具有栅极、栅极线和共同电极图形的光刻胶层为掩膜，经干法刻蚀或湿法腐蚀等工艺得到栅极、栅极线和共同电极。

需要说明的是，本实施例中所述“栅极、栅极线和共同电极图案”为在光刻胶层表面上的二维的栅极、栅极线和共同电极图案，图案区域只限于光刻胶层表面而不向表面下延伸，不具有立体形状；所述“栅极、栅极线和共同电极图形”为具有立体形状的三维图形，该图形的厚度为光刻胶层的厚度。

步骤S2、在栅极、栅极线、共同电极和基板表面上形成栅极绝缘层，并在栅极绝缘层表面上形成初始半导体层，对所述初始半导体层进行刻蚀，形成半导体层。

具体的，在所述栅极、栅极线、共同电极和基板表面上采用化学气相淀积方式形成栅极绝缘层，即首先将表面设置有栅极、栅极线和共同电极的基板放入反应腔中，气体先驱物传输到基板表面进行吸附作用和反应，然后将反应的副产物移除，得到栅极绝缘层。但是栅极绝缘层的形成并不仅限于化学气相淀积方式，还可以利用其他的物理气相淀积等方式形成，在此不做详细描述。所述栅极绝缘层为SiN_x层，并通过相同的工艺在栅极绝缘层表面上形成初始半导体层，对所述初始半导体层进行光刻，在与栅极相对应的位置形成半导体层。

步骤S3、在半导体层和栅极绝缘层表面上形成第二金属层，并对第二金属层进行刻蚀，形成数据线、源极、第一漏极和第二漏极。

具体的，采用物理气相淀积工艺在所述半导体层和栅极绝缘层表面上形成第二金属层，之后，采用光刻工艺在所述第二金属层内形成数据线、源极、第一漏极和第二漏极。所述第一漏极和第二漏极沿竖直方向设置在所述半导体层两端表面上，且所述第一漏极和第二漏极与所述数据线电连接，所述第一漏极与数据线连接的走线位于两条相邻的栅极线之间，所述第二漏极与所述数据线的走线位于所述像素单元内，源极沿水平方向设置在所述半导体层表面上，且所述源极位于第一漏极和第二漏极之间的中间位置。

由于所述栅极延伸到像素区域内，所述栅极线及其相邻的栅极线之间不包括栅极，所以所述第一漏极与数据线之间的走线不需要绕过源极，即所述栅极线及其相邻的栅极线之间不需要设置可容纳栅极及第一漏极与数据线之间走线的空间，非像素区域所占的空间减小了，该像素结构的开口率即可以提高了。

步骤S4、在所述数据线、源极、第一漏极、第二漏极和栅极绝缘层表面上形成钝化层，对所述钝化层进行刻蚀，形成过孔。

具体的，采用化学气相淀积工艺在所述数据线、源极、第一漏极、第二漏极和栅极绝缘层表面上形成钝化层，之后，采用光刻工艺在所述钝化层内形成过孔，所述过孔位于源极上方的钝化层内。

步骤S5、在所述钝化层表面上形成第三金属层，对所述第三金属层进行刻蚀，形成像素电极。

具体的，采用物理气相淀积工艺在所述钝化层表面上形成第三金属层，所述第三金属层为透明金属层，制作材料优选为氧化铟锡，之后，采用光刻工艺在第三金属层上形成像素电极，所述像素电极通过过孔和源极突出所述栅极边界的一端电连接。

此外，所述半导体层与所述源极、第一漏极和第二漏极交叠的部位部分突出所述栅极的边界，且所述半导体层在栅极与所述第一漏极和第二漏极D12交叠部位突出所述栅极边界部分的水平宽度大于所述第一漏极和第二漏极的水平宽度，且所述半导体层在栅极与所述第一漏极和第二漏极交叠部位突出所述栅极边界部分的水平宽度小于所述栅极的最小水平宽度，另外，所述栅极线上设置有缺口，所述缺口位于所述栅极线与第一漏极的交叠处，这样设置使得在保证第一漏极和第二漏极宽度一定的前提下，可以减小第一漏极和第二漏极与栅极的交叠面积，从而减小第一漏极与栅极之间的寄生电容和第二漏极与栅极之间的寄生电容。

所述源极的两端突出于所述栅极的边界，且所述半导体层在栅极与所述源极交叠部位突出所述栅极边界部分的垂直宽度大于所述源极的垂直宽度，且所述栅极在水平方向上的两端设置有缺口，所述缺口位于所述源极的下方，且所述半导体层在栅极与所述源极交叠部位突出所述栅极边界部分的垂直宽度小于所述缺口的垂直宽度，如此设置保证了半导体层不会漏到栅极外面，并且，在保证薄膜晶体管特性的前提下，减小了源极与栅极的交叠面积，从而减小源极与栅极之间的寄生电容，从而降低了液晶显示装置的闪烁不均和出现残像的问题。

由于源极与栅极之间的寄生电容、第一漏极与栅极之间的寄生电容和第二漏极与栅极之间的寄生电容减小了，所以栅极上的负载也减小了，液晶显示装置的延时降低了，并且有效充电时间增加了，如此降低了液晶显示装置充电不足的问题。

上述设置只是改变了各光刻步骤中使用的掩膜版的形状，并没有改变具体生产步骤，因此，在现有的设备基础上便可以制作上述液晶显示装置的像素结构。

本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (13)

1.一种双栅型薄膜晶体管液晶显示装置的像素结构，包括：多个像素单元，相邻的两行像素单元之间设置有两条栅极线，其特征在于，在像素单元内设置有双沟道型薄膜晶体管，所述薄膜晶体管包括：

设置在像素单元内的栅极，所述栅极和与其紧邻的栅极线电连接；

设置在栅极表面上的半导体层；

沿竖直方向设置在所述半导体层两端表面上的第一漏极和第二漏极，所述第一漏极和第二漏极与数据线电连接；

沿水平方向设置在所述半导体层表面上的源极，且所述源极位于第一漏极和第二漏极之间的中间位置。

2.根据权利要求1所述像素结构，其特征在于，所述第一漏极与数据线连接的走线位于相邻的两条栅极线之间。

3.根据权利要求1所述像素结构，其特征在于，所述第二漏极与所述数据线的走线位于所述像素单元内。

4.根据权利要求1所述像素结构，其特征在于，所述源极的两端突出于所述栅极的边界。

5.根据权利要求1所述像素结构，其特征在于，所述栅极线上设置有缺口，所述缺口位于所述栅极线与第一漏极的交叠处。

6.根据权利要求4所述像素结构，其特征在于，所述栅极在水平方向上的两端设置有缺口，且所述缺口位于所述源极的下方。

7.根据权利要求6所述像素结构，其特征在于，所述半导体层在栅极与所述源极、第一漏极和第二漏极交叠的部位突出所述栅极的边界。

8.根据权利要求7所述像素结构，其特征在于，所述半导体层在栅极与所述源极交叠部位突出所述栅极边界部分的垂直宽度大于所述源极的垂直宽度。

9.根据权利要求8所述像素结构，其特征在于，所述半导体层在栅极与所述源极交叠部位突出所述栅极边界部分的垂直宽度小于所述缺口的垂直宽度。

10.根据权利要求7所述像素结构，其特征在于，所述半导体层在栅极与所述第一漏极和第二漏极交叠部位突出所述栅极边界部分的水平宽度大于所述第一漏极和第二漏极的水平宽度。

11.根据权利要求10所述像素结构，其特征在于，所述半导体层在栅极与所述第一漏极和第二漏极交叠部位突出所述栅极边界部分的水平宽度小于所述栅极的最小水平宽度。

12.根据权利要求1所述像素结构，其特征在于，所述栅极和栅极线设置在第一金属层；所述数据线、第一漏极、第二漏极和源极设置在第二金属层。

13.根据权利要求1所述像素结构，其特征在于，所述像素结构还包括：

设置在所述第一金属层的共同电极；

设置在所述第一金属层和第二金属层之间的栅极绝缘层，所述半导体层设置在所述栅极绝缘层表面上；

设置在所述第二金属层表面上的钝化层，所述钝化层内设置有过孔；

设置在所述钝化层表面上，且位于像素区域内的像素电极，所述像素电极通过所述过孔与所述源极突出所述栅极边界的一端电连接。

Images