KR102227519B1 - 표시 기판 및 그의 제조방법 - Google Patents
표시 기판 및 그의 제조방법 Download PDFInfo
- Publication number
- KR102227519B1 KR102227519B1 KR1020140112346A KR20140112346A KR102227519B1 KR 102227519 B1 KR102227519 B1 KR 102227519B1 KR 1020140112346 A KR1020140112346 A KR 1020140112346A KR 20140112346 A KR20140112346 A KR 20140112346A KR 102227519 B1 KR102227519 B1 KR 102227519B1
- Authority
- KR
- South Korea
- Prior art keywords
- common electrode
- gate
- insulating layer
- contact
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 19
- 238000004519 manufacturing process Methods 0.000 abstract description 16
- 230000005684 electric field Effects 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 19
- 239000010409 thin film Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- DNAUJKZXPLKYLD-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo].[Mo] DNAUJKZXPLKYLD-UHFFFAOYSA-N 0.000 description 2
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- -1 tungcetene Chemical compound 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
본 발명은 표시 기판 및 그의 제조방법에 관한 것으로, 수평 전계 모드(PLS)의 액정 표시 장치에 있어서, 표시 기판 제작시 활용되는 5 마스크(M) 공정을 4 마스크 공정으로 감소시켜 생산성을 증대시킨 표시 기판 및 그의 제조방법에 관한 것이다.
Description
본 발명은 표시 기판 및 그의 제조방법에 관한 것이고, 보다 상세하게는 수평 전계 모드(PLS)의 액정 표시 장치에서 사용되는 표시 기판 제작시 활용되는 5 마스크(M) 공정을 4 마스크 공정으로 감소시켜 생산성을 증대시킨 표시 기판 및 그의 제조방법에 관한 것이다.
일반적으로, 액정 표시 장치는 스위칭 소자 및 화소 전극을 포함하는 표시 기판, 상기 표시 기판과 대향하는 대향 기판과, 상기 표시 기판과 상기 대향 기판 사이에 개재되어 형성된 액정층을 포함한다. 상기 액정 표시 장치는 상기 액정층에 전압을 인가하여 광의 투과율을 제어하는 방식으로 화상을 표시한다.
상기 액정 표시 장치는 상기 전계의 방향에 따라 수직 전계 모드 또는 수평 전계 모드로 구분될 수 있다.
최근, 상기 수직 전계 모드로 동작하는 액정 표시 장치는 광시야각에 문제가 있어, 상기 수평 전계 모드로 동작하는 액정 표시 장치의 개발이 활발히 진행되고 있다. 구체적으로, 상기 수평 전계 모드의 일 예인 PLS(plane to line switching) 모드로 동작하는 액정 표시 장치의 제조비용을 저감시키기 위한 연구가 진행 중이다.
상기 표시 기판은 절연 기판 상에 형성된 박막을 포토리소그래피 공정을 통해 패터닝함으로써 형성된 다수의 박막 패턴들을 포함한다. 상기 박막 패턴들 각각은 상기 박막 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 방지막으로 이용하여 상기 박막을 식각함으로써 형성할 수 있다. 상기 박막의 성질에 따라 상기 포토리소그래피 공정은 건식 식각 또는 습식 식각으로 행해질 수 있다. 상기 박막이 금속을 포함하는 경우에는 일반적으로 식각액 조성물을 이용하여 상기 박막을 패터닝하고, 상기 박막이 산화 실리콘 등을 포함하는 절연층일 경우에는 일반적으로 식각 가스를 이용하여 상기 박막을 패터닝할 수 있다.
하나의 박막 패턴을 형성하기 위해서는, 상기 박막 패턴의 디자인을 포함하는 하나의 마스크를 이용하지만 최근에는 고가의 마스크 사용을 최소화시키기 위해서 또는 공정의 단순화를 위해서 하나의 마스크를 이용하여 적어도 2개 이상의 박막 패턴들을 형성하기도 한다. 그러나, 하나의 마스크를 이용한다 하더라도 상기 박막들의 성질이 서로 다른 경우에는 서로 다른 방식으로 식각 공정이 수행되므로, 실질적으로 공정 수를 줄일 수는 없다.
이에 본 발명자들은 기존의 5 마스크(M) 공정을 4 마스크(M) 공정으로 줄일 수 있는 방안을 연구하였고, 이에 따라 본 발명을 완성하였다.
수평 전계 모드(PLS)의 액정 표시 장치에 사용되는 표시 기판 제작시 활용되는 5 마스크(M) 공정을 4 마스크 공정으로 감소시켜 생산성을 증대시킨 표시 기판을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 또 다른 과제는 수평 전계 모드(PLS)의 액정 표시 장치에 사용되는 표시 기판 제작시 활용되는 5 마스크(M) 공정을 4 마스크 공정으로 감소시켜 생산성을 증대시킨 표시 기판의 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명은
기판 상에 형성된 하부 공통 전극;
상기 하부 공통 전극 상에 형성된 절연막;
상기 절연막 상에 형성된 게이트 전극 및 상기 게이트 전극과 이격되어 배치된 공통전극-접촉부를 포함하는 게이트 패턴;
상기 게이트 패턴 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 배치된 반도체층;
상기 반도체층 상에 형성된 소스 및 드레인 전극;
상기 소스 및 드레인 전극이 배치된 게이트 절연막 상에 형성된 패시베이션층;
상기 패시베이션층 상에 상부 픽셀부; 및,
상기 상부 픽셀부와 이격되어 상기 공통전극-접촉부가 하부 공통 전극과 측면 접촉되게 하는 공통전극-접촉 연결부를 포함하는 것인 표시 기판을 제공한다.
본 발명에 따른 표시 기판에 있어서, 상기 하부 공통 전극은 패터닝없이 전면 증착되는 것이 바람직하다.
본 발명에 따른 표시 기판에 있어서, 상기 하부 공통 전극 및 픽셀부는 TCO 계열의 금속을 사용하는 것이 바람직하다.
또한, 상기 절연막 및 게이트 절연막은 Si 계열 절연막을 사용하는 것이 바람직하다.
또한, 상기 게이트 금속 및 소스/드레인 전극 금속으로는 구리, 알루미늄, 몰리브덴, 텅스텐, 티타늄 및 크롬으로 이루어진 군에서 선택된 금속을 단일 또는 합금 형태로 사용하는 것이 바람직하다.
본 발명에 따른 또 다른 과제를 해결하기 위하여, 본 발명은
기판상에 순서적으로 하부 공통 전극을 증착하는 단계;
상기 하부 공통 전극 상에 절연막을 증착하는 단계;
상기 절연막 상에 게이트 금속을 증착하고 절연막까지 1차 패터닝하여 게이트 전극 및 공통전극-접촉부를 포함하는 게이트 패턴을 형성하는 단계;
게이트 패턴 상에 게이트 절연막을 증착하는 단계;
게이트 절연막 상에 반도체 물질을 증착하고 2차 패터닝하여 반도체층을 형성하는 단계;
이어서 반도체층 상에 소스/드레인 금속을 증착하고 3차 패터닝하여 소스 및 드레인 전극을 형성하는 단계;
패시베이션층을 증착하고 4차 패터닝하여 픽셀 영역에 제1 콘택홀 및 공통전극- 접촉부에 제2 콘택홀을 형성하는 단계; 및
상기 제1 콘택홀 및 제2 콘택홀을 픽셀 금속으로 증착하여 상부 픽셀부 및 공통전극-접촉 연결부를 형성하는 단계를 포함하는 표시 기판의 제조방법을 제공한다.
본 발명에 따른 표시 기판의 제조방법에 있어서, 상기 패시베이션층 패턴시 콘택홀을 통해 하부 공통 전극과 공통전극-접촉부가 픽셀 금속으로 측면 접촉하는 것이 바람직하다.
또한, 게이트 패턴은 습식 식각을 통해 형성되는 것이 바람직하며, 콘택홀의 형성은 건식 식각을 통해 형성되는 것이 바람직하다.
본 발명에 따른 표시 기판 및 그의 제조방법은 기존보다 감소된 포토 마스크를 이용하기 때문에 생산성이 개선될 수 있다.
또한, 본 발명은 공통 전극을 전면 증착함에 따라 정전기 불량을 감소시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 표시 기판을 포함한 표시 장치를 나타낸 분해 사시도.
도 2는 본 발명의 제1 실시예에 따른 표시 기판의 단면을 나타낸 단면도.
도 3a 내지 3f은 본 발명의 제1 실시예에 따른 표시 기판의 제조 과정을 나타낸 모식도.
도 2는 본 발명의 제1 실시예에 따른 표시 기판의 단면을 나타낸 단면도.
도 3a 내지 3f은 본 발명의 제1 실시예에 따른 표시 기판의 제조 과정을 나타낸 모식도.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 포함한 표시 장치를 나타낸 분해 사시도이다.
도 1을 참조하면, 상기 표시 장치는 복수의 화소들(PXL)을 포함하는 표시 기판(100), 상기 표시 기판(100)에 대향하는 대향 기판(200), 및 상기 박막 트랜지스터 기판(100)과 상기 대향 기판(200) 사이에 배치된 액정층(LC)을 포함한다.
상기 표시 기판(100)의 각 화소는 액정 분자들을 구동하기 위한 적어도 하나의 박막 트랜지스터, 화소 전극, 및 공통 전극을 포함한다. 상기 대향 기판(200)은 영상의 컬러를 나타내는 컬러 필터들을 포함할 수 있다.
상기 액정층(LC)은 유전율 이방성을 가지는 복수의 액정 분자들을 포함한다. 상기 액정층(LC)의 상기 액정 분자들은 상기 표시 기판(100)의 상기 화소 전극과 상기 공통 전극 사이에 전계가 인가되면 상기 표시 기판(100)과 상기 대향 기판(200) 사이에서 특정 방향으로 회전하며, 이에 따라 상기 액정층(LC)으로 입사되는 광의 투과도를 조절한다.
도 2는 본 발명의 제1 실시예에 따른 표시 기판의 단면을 나타낸 단면도이다. 도 3은 본 발명의 제1 실시예에 따른 표시 기판의 제조 과정을 노타낸 모식도이다.
도 2를 참조하면, 상기 표시 기판(100)은 복수의 화소 영역들을 포함하는 절연 기판(110), 공통 전극 라인(120), 게이트 라인(140), 데이터 라인(170), 및 복수의 픽셀(190)들을 포함한다. 여기서, 각 화소는 동일한 구조로 이루어지므로, 도 2에서 설명의 편의상 상기 화소들 중 하나의 화소(PXL), 상기 화소(PXL)에 인접한 하나의 공통 전극 라인(CL), 하나의 게이트 라인(GL) 및 두 개의 데이터 라인들(DL)을 도시하였다.
도 2 및 도 3a을 참조하면, 상기 기판(110)은 투명 절연 물질로 이루어질 수 있다. 상기 기판(110) 상에는 복수의 화소 영역들이 매트릭스 형태로 배치될 수 있다.
상기 기판(110) 상에 하부 공통 전극(120)이 배치된다. 상기 하부 공통 전극(120)은 상기 기판(110) 상에 전면 증착되며, 패터닝은 하지 않는다. 상기 공통 전극(120)이 기판 상에 전면 증착됨에 따라서 배면 금속 증착과 동일한 효과, 즉 게이트와 데이타 배선간 전위차가 감소함에 따라서 정전기가 감소되는 효과를 기대할 수 있다.
상기 하부 공통 전극(120)에는 TCO계 물질이 사용될 수 있으며, 예를 들어, IZO, ITO 등의 물질을 사용하고, 이 분야에 일반적인 방법, 예를 들면 스퍼터링 또는 CVD와 같은 방법을 통해 소정의 두께로 형성될 수 있다.
도 3b에 나타난 바와 같이, 상기 하부 공통 전극(120) 상에 절연막(130)이 배치된다. 여기서, 절연막으로는 Si계 물질, 예를 들면, SiNx, SiOx 또는 SiONx 등이 사용될 수 있으며, 이 분야의 일반적인 방법, 예를 들면, 스퍼터링 또는 CVD 등과 같은 방법을 통해 소정의 두께로 형성될 수 있다.
상기 절연막(130)은 하부 공통 전극(120)과 게이트 전극을 분리한다.
상기 절연막(130) 상에 게이트 라인(GL) 및 게이트 전극(140)을 포함하는 게이트 패턴이 배치된다. 이와 함께, 동일 층 상에 게이트 전극(140)과 이격되어 공통전극 접촉부(141, com-CNT)가 함께 배치된다.
상기 게이트 라인(GL) 및 게이트 전극(140)을 포함하는 게이트 패턴은 게이트 형성 물질을 사용하여 형성되며, 동일 층 상에 함께 배치되는 공통전극-접촉부(141)도 동일한 물질로 형성된다.
상기 게이트 전극(140) 패터닝시에 상기 하부 공통 전극(120) 상에 형성된 절연막(130)까지 패터닝되며, 또한 상기 게이트 전극(140)과 동일한 층 상에서 배치된 공통전극-접촉부(141)을 함께 형성할 수 있다.
이 경우, 제1 마스크(미도시)를 이용하는 포토레지스트로 패터닝하여 형성할 수 있다. 상기 게이트 패턴은 이 분야의 일반적인 방법을 통해, 예를 들면, 건식 및 습식 식각과 같은 방법을 통해 패터닝될 수 있다. 보다 바람직하게는 게이트 패턴은 습식 식각을 통해 패터닝하는 것이 바람직하고, 게이트(140)에서 하부 공통 전극(120)까지의 절연막(130)은 건식 식각을 통해 패터닝하는 것이 바람직하다.
상기 게이트와 하부 공통 전극 사이 절연막(130)은 게이트 패턴 형성된 영역에서만 존재하며 이때 절연막은 게이트 패턴 바깥으로 돌출되어 있는 구조이다.
상기, 게이트 라인(GL), 게이트 전극(140) 및 공통전극-접촉부(141)를 형성하는 게이트 물질로는 구리, 알루미늄, 몰리브덴, 텅스텐, 크롬 등과 같은 금속 등이 사용될 수 있으며, 상기 금속 상/하부에 Mo, Ti 또는 Mo/Ti 합금을 사용할 수 있으며, 이들은 단일막, 다중막 또는 합금막으로 형성될 수 있으며, 예를 들면, 몰리브덴-알루미늄-몰리브덴(Mo-Al-Mo)의 삼중막이나 몰리브덴-알루미늄 합금막 등이 사용될 수 있다.
도 3c에서 보여지는 바와 같이, 게이트 전극(140) 및 공통전극-접촉부(141)이 형성된 기판 상에 게이트 절연막(150)을 형성하고, 상기 게이트 절연막(150)은 상기 게이트 전극(140), 상기 게이트 라인(GL) 및 상기 공통전극-접촉부(141)를 커버한다. 이들은 상기 게이트 절연막(150)에 의해 이후 형성되는 다른 도전성 박막과 절연된다.
이후, 상기 게이트 절연막(150) 상에 반도체 박막을 증착한 후 패터닝을 통해 반도체층(160)을 형성한다. 이 경우, 제2 마스크(미도시)를 이용한 포토레지스트를 통해 패터닝하여 형성한다. 마찬가지로, 이 분야의 일반적인 방법, 예를 들면, 건식 식각 또는 습식 식각을 통해 패터닝될 수 있다.
상기 게이트 절연막(150)은 마찬가지로 Si계 물질, 예를 들면, SiNx, SiOx 또는 SiONx 등이 사용될 수 있으며, 이 분야의 일반적인 방법, 예를 들면, 스퍼터링 또는 CVD 등과 같은 방법을 통해 소정의 두께로 형성될 수 있다.
상기 반도체층(160)으로는 이 분야에 일반적인 것이 사용될 수 있으며, 예를 들어 고농도로 n+로 도핑된 아몰퍼스실리콘(n+ a-Si) 등이 사용되어 소정의 두께로 형성될 수 있지만, 이것으로 제한되는 것은 아니다.
도 3d에 나타난 바와 같이, 상기 반도체층(160) 상에 소스 및 드레인 전극(170)이 배치된다.
즉, 상기 반도체층(160) 상에 소스/드레인 금속을 소스 및 드레인 전극 영역에 증착하고 패터닝하여, 데이터 라인(DL) 및 소스 및 드레인 전극(170)을 형성한다.
여기서, 데이터 라인(DL) 및 소스/드레인 금속으로는 구리, 알루미늄, 몰리브덴, 텅세텐, 크롬 등과 같은 금속 등이 사용될 수 있으며, 상기 금속 상/하부에 Mo, Ti 또는 Mo/Ti 합금을 사용할 수 있으며, 이들은 단일막, 다중막 또는 합금막으로 형성될 수 있으며, 예를 들면, 몰리브덴-알루미늄-몰리브덴(Mo-Al-Mo)의 삼중막이나 몰리브덴-알루미늄 합금막 등이 사용될 수 있다.
상기 소스 전극(171)은 상기 데이터 라인(DL)에서 분지되어 형성된다. 평면상에서, 상기 소스 전극(171)은 상기 반도체층(160)의 일부와 중첩된다. 상기 드레인 전극(172)은 상기 소스 전극(171)으로부터 이격되고, 상기 반도체층(160)의 나머지 일부와 중첩된다.
이 경우, 제3 마스크(미도시)를 통한 포토레지스트로 패터닝하여 형성하며, 상기 마스크로는 HT 마스크가 이용될 수 있다.
도 3e에 도시된 바와 같이, 상기 표시 기판(100)은 상기 소스 및 드레인 전극(170)상에 패시베이션층(180)을 포함한다. 상기 패시베이션층(180)은 유기 절연물 또는 무기 절연물로 이루어 질 수 있다. 상기 패시베이션층(180)은 패터닝되어 픽셀 영역을 오픈하여 제1 콘택홀(181)과 상기 공통전극-접촉부에 제2 콘택홀(182)을 형성한다.
이 경우, 제4 마스크(미도시)를 통한 포토레지스트로 패터닝하여 형성한다.
도 3f에 나타난 바와 같이, 상기 픽셀 영역에 TCO 계열의 픽셀 금속으로 픽셀부(190)을 형성하고, 상기 제2 콘택홀도 픽셀 금속을 증착함에 따라서, 상기 하부 공통 전극과 전극-접촉부가 측면 콘택할 수 있는 공통전극-접촉 연결부(195)를 형성한다..
상기와 같은 본 발명의 일 실시예에 따른 표시 기판의 제조방법은 기존 공정의 단계를 감소시켜 생산성을 개선시킬 수 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
100 표시 기판
110 절연 기판
120 하부 공통 전극
130 절연층
140 게이트 전극
141 공통전극-접촉부
150 게이트 절연막
160 반도체층
170 소스 및 드레인 전극
180 패시베이션층
190 픽셀부
195 공통전극-접촉 연결부
110 절연 기판
120 하부 공통 전극
130 절연층
140 게이트 전극
141 공통전극-접촉부
150 게이트 절연막
160 반도체층
170 소스 및 드레인 전극
180 패시베이션층
190 픽셀부
195 공통전극-접촉 연결부
Claims (8)
- 기판 상에 형성된 하부 공통 전극;
상기 하부 공통 전극 상에 형성된 절연막;
상기 절연막 상에 각각 형성된 게이트 전극 및 상기 게이트 전극과 이격되어 형성된 공통전극-접촉부를 포함하는 게이트 패턴;
상기 게이트 패턴을 포함한 기판 상에 형성된 게이트 절연막;
상기 게이트 절연막 상에 배치된 반도체층;
상기 반도체층 상에 형성된 소스 및 드레인 전극;
상기 소스 및 드레인 전극 상에 형성된 패시베이션층; 및
상기 패시베이션층 상에 형성된 픽셀부를 포함하고,
상기 픽셀부와 이격되어 상기 절연막 상에 형성된 공통전극-접촉부의 측면을 상기 절연막 하부에 형성된 하부 공통 전극과 접촉되게 하는 공통전극-접촉 연결부를 포함하고,
상기 게이트 전극은 상기 절연막 상에 제공되어 상기 하부 공통 전극과 절연되는 것인 표시 기판.
- 제1항에 있어서,
상기 하부 공통 전극은 전면 증착되며 패터닝되지 않는 것을 특징으로 하는 표시 기판.
- 제1항에 있어서,
상기 하부 공통 전극 및 픽셀부는 TCO 계열의 금속을 사용하는 것을 특징으로 하는 표시 기판.
- 제1항에 있어서,
상기 절연막 및 게이트 절연막은 Si 계열 절연막을 사용하는 것을 특징으로 하는 표시 기판.
- 제1항에 있어서,
상기 게이트 패턴, 소스 및 드레인 전극은 구리, 알루미늄, 몰리브덴, 텅스텐, 티타늄 및 크롬으로 이루어진 군에서 선택된 금속을 단일 또는 합금 형태로 사용하는 것을 특징으로 하는 표시 기판.
- 기판상에 하부 공통 전극을 전면 증착하는 단계;
상기 하부 공통 전극 상에 절연막을 증착하는 단계;
상기 절연막 상에 게이트 금속을 증착하고 1차 패터닝하여 게이트 전극 및 공통전극-접촉부를 형성하는 단계;
게이트 패턴을 포함한 기판 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연만 상에 반도체 물질을 증착하고 2차 패터닝하여 반도체층을 형성하는 단계;
상기 반도체층 상에 소스/드레인 금속을 증착하고 3차 패터닝하여 소스 및 드레인 전극을 형성하는 단계;
상기 소스 및 드레인 전극 상에 패시베이션층을 증착하고 4차 패터닝하여 픽셀 영역을 오픈하여 제1 콘택홀, 상기 공통전극-접촉부에 제2 콘택홀을 형성하는 단계; 및
상기 제1 콘택홀 및 제2 콘택홀을 픽셀 금속으로 증착하여 상부 픽셀부 및 상기 픽셀부와 이격된 공통전극-접촉 연결부를 형성하는 단계를 포함하며,
상기 공통전극-접촉 연결부는 상기 절연막 상에 형성된 공통전극-접촉부의 측면을 상기 절연막 하부에 형성된 하부 공통 전극과 접촉되게 하고,
상기 게이트 전극은 상기 절연막 상에 제공되어 상기 하부 공통 전극과 절연되는 것을 특징으로 하는 표시 기판의 제조방법.
- 제6항에 있어서,
상기 게이트 패턴은 습식 식각을 통해 패터닝하고, 게이트부터 하부 공통 전극까지는 건식 식각을 통해 패터닝하는 것을 특징으로 하는 표시 기판의 제조방법.
- 삭제
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140112346A KR102227519B1 (ko) | 2014-08-27 | 2014-08-27 | 표시 기판 및 그의 제조방법 |
| US14/753,867 US9679921B2 (en) | 2014-08-27 | 2015-06-29 | Display substrate and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140112346A KR102227519B1 (ko) | 2014-08-27 | 2014-08-27 | 표시 기판 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160025671A KR20160025671A (ko) | 2016-03-09 |
| KR102227519B1 true KR102227519B1 (ko) | 2021-03-16 |
Family
ID=55403425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140112346A KR102227519B1 (ko) | 2014-08-27 | 2014-08-27 | 표시 기판 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9679921B2 (ko) |
| KR (1) | KR102227519B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102221845B1 (ko) | 2014-08-27 | 2021-03-04 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| KR102227519B1 (ko) | 2014-08-27 | 2021-03-16 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| KR102232258B1 (ko) | 2014-08-27 | 2021-03-29 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| CN106681071A (zh) * | 2016-12-29 | 2017-05-17 | 惠科股份有限公司 | 液晶显示面板及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012234179A (ja) * | 2011-04-29 | 2012-11-29 | Boe Technology Group Co Ltd | 液晶ディスプレー、及びアレイ基板 |
| KR101405906B1 (ko) * | 2006-05-16 | 2014-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 액정 표시장치 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3463006B2 (ja) | 1998-10-26 | 2003-11-05 | シャープ株式会社 | 液晶表示装置の製造方法および液晶表示装置 |
| KR20030058237A (ko) | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자의 제조방법 |
| JP5216204B2 (ja) * | 2006-10-31 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 液晶表示装置及びその作製方法 |
| JP5500712B2 (ja) | 2009-09-02 | 2014-05-21 | 株式会社ジャパンディスプレイ | 液晶表示パネル |
| KR101642989B1 (ko) | 2009-10-13 | 2016-08-11 | 엘지디스플레이 주식회사 | 반투과형 액정표시장치 |
| KR101772511B1 (ko) * | 2010-06-22 | 2017-08-30 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 |
| KR20120125823A (ko) | 2011-05-09 | 2012-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR20130053053A (ko) * | 2011-11-14 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법 |
| KR102182428B1 (ko) * | 2014-02-18 | 2020-11-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR102232258B1 (ko) * | 2014-08-27 | 2021-03-29 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| KR102227519B1 (ko) | 2014-08-27 | 2021-03-16 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| KR102221845B1 (ko) * | 2014-08-27 | 2021-03-04 | 삼성디스플레이 주식회사 | 표시 기판 및 그의 제조방법 |
| CN104377207A (zh) * | 2014-08-29 | 2015-02-25 | 深超光电（深圳）有限公司 | 显示面板及制造该显示面板的方法 |
-
2014
- 2014-08-27 KR KR1020140112346A patent/KR102227519B1/ko active IP Right Grant
-
2015
- 2015-06-29 US US14/753,867 patent/US9679921B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101405906B1 (ko) * | 2006-05-16 | 2014-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 액정 표시장치 |
| JP2012234179A (ja) * | 2011-04-29 | 2012-11-29 | Boe Technology Group Co Ltd | 液晶ディスプレー、及びアレイ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160025671A (ko) | 2016-03-09 |
| US20160064414A1 (en) | 2016-03-03 |
| US9679921B2 (en) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102221845B1 (ko) | 표시 기판 및 그의 제조방법 | |
| US10139685B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US9859304B2 (en) | Manufacturing method of array substrate, array substrate and display device | |
| US9519182B2 (en) | Display panel and method of manufacturing the same | |
| US9865623B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| KR102059371B1 (ko) | 액정 디스플레이 장치와 이의 제조방법 | |
| KR20150063767A (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN104298040A (zh) | 一种coa基板及其制作方法和显示装置 | |
| US20170307921A1 (en) | Thin Film Transistor Array Substrate, Manufacturing Method Therefor, and Display Device | |
| WO2015000255A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
| US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
| JP2015515125A (ja) | 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス | |
| KR102227519B1 (ko) | 표시 기판 및 그의 제조방법 | |
| KR102232258B1 (ko) | 표시 기판 및 그의 제조방법 | |
| CN111679517A (zh) | 一种显示面板及其制造方法，显示装置 | |
| US20160284737A1 (en) | Display substrate, its manufacturing method, and display device | |
| CN103456747A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN105870132A (zh) | Tft阵列基板及其制作方法 | |
| US9891495B2 (en) | Array substrate and fabricating method thereof, and display panel | |
| US9366922B2 (en) | Thin film transistor array and method for manufacturing the same | |
| KR102390430B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR20190071789A (ko) | Coa형 액정 패널의 제조방법 및 coa형 액정 패널 | |
| US9035364B2 (en) | Active device and fabricating method thereof | |
| KR101970550B1 (ko) | 박막트랜지스터 기판 및 그 제조 방법 | |
| TWI599833B (zh) | 陣列基板及具有該陣列基板的液晶顯示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |