CN103135301B - 一种薄膜晶体管液晶显示器阵列基板 - Google Patents
一种薄膜晶体管液晶显示器阵列基板 Download PDFInfo
- Publication number
- CN103135301B CN103135301B CN201110392767.XA CN201110392767A CN103135301B CN 103135301 B CN103135301 B CN 103135301B CN 201110392767 A CN201110392767 A CN 201110392767A CN 103135301 B CN103135301 B CN 103135301B
- Authority
- CN
- China
- Prior art keywords
- gate line
- film transistor
- gate
- drain electrode
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种薄膜晶体管液晶显示器阵列基板，包括：第一金属层，所述第一金属层内设置有栅极线和共通线；第二金属层，所述第二金属层内设置有数据线、源极和漏极，栅极线与漏极存储电容区靠近栅极线一侧的距离大于栅极线与共通线靠近栅极线一侧的距离，栅极线与所述漏极远离栅极线一侧的距离大于栅极线与共通线存储电容区远离栅极线一侧的距离。当制作数据线、源极、漏极的过程中，若曝光机在垂直于栅极线方向偏移，对应于该数据线的像素的馈通电压不会因栅-漏电容的变化而发生大的变化，避免了因栅-漏电容的变化不一致而造成的薄膜晶体管液晶显示器阵列基板内像素的馈通电压不均匀现象的发生，提高了薄膜晶体管显示器的显示品质。
Description
技术领域
本发明属于液晶显示领域，尤其涉及一种薄膜晶体管液晶显示器阵列基板。
背景技术
现有技术中，薄膜晶体管液晶显示器阵列基板的一个主像素区的三个次像素区分别为r(红)，g(绿)，b(蓝)，其中，每个主像素区为正方形或者圆形，每个次像素区为长方形。
目前的像素结构一般包括以下几种：单栅驱动的像素结构，双栅极驱动的像素结构和三栅极驱动的像素结构。目前常用的是单栅型和双栅型的像素结构。在相同的解析度下，相较于具有单栅型结构的薄膜晶体管液晶显示器，具有双栅型结构的薄膜晶体管液晶显示器使用较多的栅极驱动芯片与较少的源极驱动芯片。由于栅极驱动芯片的成本与耗电量均小于源极驱动芯片的成本和耗电量，因此，采用双栅型像素结构的设计可降低成本和耗电量。
现有的一种常用的双栅型像素结构的薄膜晶体管液晶显示器阵列基板如图1所示，包括：设置在基板(图中未示出)表面上的栅极线G1、G2和共通线C，栅极线上设置有栅极，在栅极线、共通线和基板表面上设置有栅极绝缘层(图中未示出)，在位于栅极上方栅极绝缘层表面上设置有有源层1，在有源层1和栅极绝缘层表面上设置有数据线，所述数据线包括源极S，漏极D和数据线L，源极S、漏极D、有源层1和栅极一起构成了薄膜晶体管液晶显示面板的TFT(Thin Film Transistor，薄膜晶体管)结构，在数据线和栅极绝缘层表面上设置有钝化层，所述钝化层内设置有接触孔，在钝化层表面上设置有像素电极P，所述像素电极P通过接触孔与漏极D电连接。
但是，现有的薄膜晶体管显示器阵列基板在制作过程中，曝光机在垂直于栅极线方向的许可范围内偏移仍然会造成薄膜晶体管显示器显示品质降低。
发明内容
有鉴于此，本发明的目的在于提供一种薄膜晶体管液晶显示器阵列基板，以解决现有的薄膜晶体管液晶显示器阵列基板由于曝光机在垂直于栅极线方向的许可范围内偏移造成薄膜晶体管显示器显示品质降低的问题。
该薄膜晶体管液晶显示器阵列基板，包括：
第一金属层，所述第一金属层内设置有栅极线和共通线；
栅极绝缘层，所述栅极绝缘层设置在第一金属层表面上；
有源层，所述有源层设置在所述栅极绝缘层表面上；
第二金属层，所述第二金属层设置在有源层和栅极绝缘层表面上，且所述第二金属层内设置有数据线、源极和漏极，所述漏极上与共通线重叠的部分为漏极存储电容区，所述共通线上与漏极重叠的部分为共通线存储电容区，在同一个像素区域内，栅极线与所述漏极存储电容区靠近栅极线一侧的距离大于栅极线与共通线靠近栅极线一侧的距离，栅极线与所述漏极远离栅极线一侧的距离大于栅极线与共通线存储电容区远离栅极线一侧的距离。
优选的，所述栅极线与所述漏极存储电容区靠近栅极线一侧的距离比栅极线与共通线靠近栅极线一侧的距离大1μm～5μm。
优选的，所述栅极线与所述漏极远离栅极线一侧的距离比栅极线与共通线存储电容区远离栅极线一侧的距离大1μm～5μm。
优选的，所述第一金属层设置在基板表面上。
优选的，所述有源层设置在位于栅极线的栅极上方的栅极绝缘层表面上。
优选的，所述漏极的一部分和源极设置在有源层表面上，且所述有源层与栅极、源极、漏极一起构成了薄膜晶体管结构。
优选的，所述第二金属层表面上设置有钝化层，所述钝化层内设置有接触孔。
优选的，所述钝化层表面上设置有第三金属层。
优选的，所述第三金属层内设置有像素电极，所述像素电极通过接触孔与漏极电连接。
由于本发明所提供的薄膜晶体管液晶显示器阵列基板的栅极线与所述漏极存储电容区靠近栅极线一侧的距离大于栅极线与共通线靠近栅极线一侧的距离，栅极线与所述漏极远离栅极线一侧的距离大于栅极线与共通线存储电容区远离栅极线一侧的距离，所以在制作数据线的过程中，若曝光机在垂直栅极线向远离栅极线的方向发生偏移，则栅极与漏极的重叠面积减小，栅-漏电容减小，本像素的馈通电压减小，而漏极与共通线的重叠面积会减小，存储电容亦相应的减小，本像素的馈通电压会增大，所以因存储电容的减小造成的像素馈通电压增大会补偿因栅-漏电容减小造成的像素馈通电压的减小；若曝光机在垂直栅极线向靠近栅极线的方向发生偏移，则栅极与漏极的重叠面积增大，栅-漏电容增大，本像素的馈通电压增大，而漏极与共通线的重叠面积会增大，存储电容亦相应的增大，本像素的馈通电压会减小，所以因存储电容的增大造成的馈通电压减小会补偿因栅-漏电容增大造成的像素馈通电压的增大。
可见，本发明所提供的薄膜晶体管液晶显示器阵列基板，当制作数据线、源极、漏极的过程中，若曝光机在垂直于栅极线方向偏移的时候，对应于该数据线的像素的馈通电压不会因栅-漏电容的变化而发生大的变化，避免了因栅-漏电容的变化不一致而造成的薄膜晶体管液晶显示器阵列基板内像素的馈通电压不均匀现象的发生，提高了薄膜晶体管显示器的显示品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有双栅型像素结构的薄膜晶体管液晶显示器阵列基板的结构示意图；
图2是现有双栅型像素结构的薄膜晶体管液晶显示器阵列基板在数据线、源极、漏极一同向远离对应栅极线方向偏移的结构示意图；
图3是本发明所公开的双栅型像素结构的薄膜晶体管液晶显示器阵列基板的结构示意图；
图4是本发明所公开的双栅型像素结构的薄膜晶体管液晶显示器阵列基板的存储电容及其周边部位的局部放大图；
图5是发明所公开的双栅型像素结构的薄膜晶体管液晶显示器阵列基板在数据线、源极、漏极一同向远离对应栅极线方向偏移的结构示意图；
图6是本发明所公开的双栅型像素结构的薄膜晶体管液晶显示器阵列基板的制作流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，现有的薄膜晶体管显示器在制作过程中，曝光机在垂直于栅极线方向的许可范围内偏移仍然会造成薄膜晶体管显示器显示品质降低。
发明人经研究发现，在制作数据线的光刻过程中，若曝光机在垂直于栅极线的方向上发生偏移，如图2所示，第一个像素的栅极线的源极S和漏极D相应的沿垂直于栅极线的方向向下偏移，此时，漏极D和栅极的重叠面积减小，即代表栅-漏电容Cgd的值减小，根据公式(其中，△Vp为像素的馈通电压，Clc为液晶电容，Cst为存储电容，△V为TFT的开电压和关电压之差)可知，驱动液晶分子的第一个像素的馈通电压减小；与第一个像素相邻(或其他位置)的第二个像素的漏极D和栅极与第一像素的不同，所以第二个像素的漏极D和栅极的重叠面积增大，即代表栅-漏电容Cgd的值增大，这样会使驱动液晶分子的第二个像素的馈通电压增大。这样，整个薄膜晶体管显示器阵列基板内的像素的馈通电压不均匀，使得薄膜晶体管显示器的显示品质降低，可是影响馈通电压△Vp的因素并不只有栅-漏电容Cgd，同样由公式可知，当栅-漏电容Cgd减小或增大的时候，由于液晶电容Clc的值不变，所以可以相应的增大或减小存储电容Cst，以补偿由于栅-漏电容Cgd减小或增大对馈通电压△Vp的影响。
本发明公开了一种薄膜晶体管液晶显示器阵列基板，包括：
第一金属层，所述第一金属层内设置有栅极线和共通线；
栅极绝缘层，所述栅极绝缘层设置在第一金属层表面上；
有源层，所述有源层设置在所述栅极绝缘层表面上；
第二金属层，所述第二金属层设置在有源层和栅极绝缘层表面上，且所述第二金属层内设置有数据线、源极和漏极，所述漏极上与共通线重叠的部分为漏极存储电容区，所述共通线上与漏极重叠的部分为共通线存储电容区，在同一个像素区域内，栅极线与所述漏极存储电容区靠近栅极线一侧的距离大于栅极线与共通线靠近栅极线一侧的距离，栅极线与所述漏极远离栅极线一侧的距离大于栅极线与共通线存储电容区远离栅极线一侧的距离。
由上述方案可以看出，在制作数据线的光刻过程中，若曝光机在垂直栅极线向远离栅极线的方向发生偏移，则栅极与漏极的重叠面积减小，栅-漏电容减小，本像素的馈通电压减小，而漏极与共通线的重叠面积会减小，存储电容亦相应的减小，本像素的馈通电压会增大，所以因存储电容的减小造成的像素馈通电压增大会补偿因栅-漏电容减小造成的像素馈通电压的减小；若曝光机在垂直栅极线向靠近栅极线的方向发生偏移，则栅极与漏极的重叠面积增大，栅-漏电容增大，本像素的馈通电压增大，而漏极与共通线的重叠面积会增大，存储电容亦相应的增大，本像素的馈通电压会减小，所以因存储电容的增大造成的馈通电压减小会补偿因栅-漏电容增大造成的像素馈通电压的增大。可见，本发明所提供的薄膜晶体管液晶显示器阵列基板，当制作数据线、源极、漏极的过程中，若曝光机在垂直于栅极线方向偏移的时候，对应于该数据线的像素的馈通电压不会因栅-漏电容的变化而发生大的变化，避免了因栅-漏电容的变化不一致而造成的薄膜晶体管液晶显示器阵列基板内像素的馈通电压不均匀现象的发生，提高了薄膜晶体管显示器的显示品质。
以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
实施例一：
本实施例公开了一种薄膜晶体管液晶显示器阵列基板，如图3所示(图3为相邻的两个像素区域)，包括：
基板(图中未示出)，所述基板为玻璃基板或是其他材料的基板。
第一金属层，所述第一金属层设置在基板表面上，且在第一金属层内设置有栅极线G11、G12和共通线C11，所述栅极线上设置有栅极，所述共通线C11在每个其所对应的像素区域内为U形，且在与栅极线G11或G12平行的方向上通过第一层金属导通。
栅极绝缘层(图中未示出)，所述栅极绝缘层设置在第一金属层表面上，在位于所述栅极线的栅极上方的栅极绝缘层表面上设置有有源层11。
第二金属层，所述第二金属层设置在有源层和栅极绝缘层表面上，且所述第二金属层内设置有数据线L11、源极S11和漏极D11，所述漏极D11的一部分和源极S11设置在有源层11表面上，且所述有源层11与栅极、源极S11、漏极D11一起构成了TFT，所述数据线和栅极线确定多个像素区域，所述漏极D11上与共通线C11部分重叠，形成存储电容Cst，所述漏极D11上与共通线C11重叠的部分为漏极存储电容区，所述共通线C11上与漏极D11重叠的部分为共通线存储电容区，在同一个像素区域内，栅极线G11与所述漏极存储电容区靠近栅极线G11一侧的距离大于栅极线G11与共通线C11靠近栅极线G11一侧的距离，栅极线G11与所述漏极D11远离栅极线G11一侧的距离大于栅极线G11与共通线存储电容区远离栅极线G11一侧的距离。
具体的，如图4(图4为存储电容Cst及其周边的放大图)所示，所述栅极线G11与所述漏极存储电容区靠近栅极线G11一侧的距离比栅极线G11与共通线C11靠近栅极线G11一侧的距离大h1，h1优选为1μm～5μm，所述栅极线G11与所述漏极D11远离栅极线一侧的距离比栅极线G11与共通线存储电容区远离栅极线G11一侧的距离大h2，h2优选为1μm～5μm，需要说明的是，h1、h2的取值应依据具体生产工艺和要求而确定，本实施例所述h1、h2只是在生产薄膜晶体管阵列基板在一定生产工艺下的取值范围，并不限定在某些特殊情况下的其他取值范围。
此外，在第二金属层表面上还设置有钝化层，所述钝化层内设置有接触孔。
在钝化层表面上设置有第三金属层，所述第三金属层优选为透明的氧化铟锡层，且在所述第三金属层内设置有像素电极P11，所述像素电极通过接触孔与漏极D11电连接。
可见，由于本实施例所提供的薄膜晶体管液晶显示器阵列基板的栅极线G11与所述漏极存储电容区靠近栅极线G11一侧的距离大于栅极线G11与共通线C11靠近栅极线G11一侧的距离，栅极线G11与所述漏极D11远离栅极线G11一侧的距离大于栅极线G11与共通线存储电容区远离栅极线G11一侧的距离。所以，如图5所示，在制作数据线L11、源极S11和漏极D11的过程中，若曝光机在垂直栅极线向远离栅极线G11的方向发生偏移，则栅极与漏极D11的重叠面积减小，栅-漏电容Cgd减小，本像素的馈通电压减小，而漏极D11与共通线C11的重叠面积会减小，存储电容Cst亦相应的减小，本像素的馈通电压会增大，所以因存储电容Cst的减小造成的本像素馈通电压的增大会补偿因栅-漏电容减小造成的本像素馈通电压的减小，即本像素的馈通电压基本不发生变化。
同理，若曝光机在垂直栅极线向靠近栅极线G11的方向发生偏移，则栅极与漏极D11的重叠面积增大，栅-漏电容Cgd增大，本像素的馈通电压增大，而漏极D11与共通线C11的重叠面积会增大，存储电容Cst亦相应的增大，本像素的馈通电压会减小，所以因存储电容Cst的增大造成的像素馈通电压的减小会补偿因栅-漏电容增大造成的本像素馈通电压的增大，即本像素的馈通电压基本不发生变化。
可见，本发明所提供的薄膜晶体管液晶显示器阵列基板，当制作数据线、源极、漏极时，若曝光机在垂直于栅极线方向偏移的时候，对应于该数据线的像素的馈通电压对应于上述两种情况，不会因栅-漏电容的变化而发生大的变化，避免了因栅-漏电容的变化不一致而造成的薄膜晶体管液晶显示器阵列基板内像素的馈通电压不均匀现象的发生，提高了薄膜晶体管显示器的显示品质。
本实施例所述薄膜晶体管液晶显示器阵列基板可用于生产的普通液晶显示器或特殊的如3D液晶显示器等显示器。
实施例二：
本实施例公开了一种上述实施例所提供的薄膜晶体管液晶显示器阵列基板的制作方法，该制作方法如图6所示，包括：
步骤S1、提供基板，在所述基板表面上形成第一金属层，并对第一金属层进行刻蚀，形成栅极线和共通线。
具体的，所述基板为玻璃基板或是其他材料的基板。
在所述基板表面上形成栅极线具体包括：
在所述基板表面上采用等离子溅射方式形成第一金属层，即首先将所述基板放入反应腔中，高能粒子撞击具有高纯度的靶材料固体平板，按物理过程撞出原子，这些被撞出的原子穿过真空，最后淀积在基板表面，得到第一金属层。但是第一金属层的形成并不仅限于等离子溅射方式，还可以利用其他的物理气相淀积方式形成，在此不做详细描述。然后再对第一金属层进行光刻，即在所述第一金属层上旋涂光刻胶，形成光刻胶层，利用具有栅极线和共通线图案的掩模版进行曝光，在光刻胶层上形成栅极线和共通线图案，经显影后，在光刻胶层上形成栅极线和共通线图形，以具有栅极线和共通线图形的光刻胶层为掩膜，经干法刻蚀或湿法腐蚀等工艺得到栅极线和共通线，所述栅极线设置有栅极。
需要说明的是，本实施例中所述“栅极线和共通线图案”为在光刻胶层表面上的二维的栅极线和共通线图案，图案区域只限于光刻胶层表面而不向表面下延伸，不具有立体形状；所述“栅极线和共通线图形”为具有立体形状的三维图形，该图形的厚度为光刻胶层的厚度。
步骤S2、在栅极线、共通线和基板表面上形成栅极绝缘层，并在栅极绝缘层表面上形成非晶硅层，对所述非晶硅层进行刻蚀，形成有源层。
具体的，在所述栅极线、共通线和基板表面上采用化学气相淀积方式形成栅极绝缘层，即首先将表面设置有栅极线和共通线的基板放入反应腔中，气体先驱物传输到基板表面进行吸附作用和反应，然后将反应的副产物移除，得到栅极绝缘层。但是栅极绝缘层的形成并不仅限于化学气相淀积方式，还可以利用其他的物理气相淀积等方式形成，在此不做详细描述。所述栅极绝缘层为SiNx层，并通过相同的工艺在栅极绝缘层表面上形成非晶硅层，对所述非晶硅层进行光刻，在与栅极相对应的位置形成有源层。
步骤S3、在所述有源层和栅极绝缘层表面上形成第二金属层，并对第二金属层进行刻蚀，形成数据线、源极和漏极。
所述漏极上与共通线重叠的部分为漏极存储电容区，所述共通线上与漏极重叠的部分为共通线存储电容区，在同一个像素区域内，栅极线与所述漏极存储电容区靠近栅极线一侧的距离大于栅极线与共通线靠近栅极线一侧的距离，所述栅极线与所述漏极远离栅极线一侧的距离大于栅极线与共通线存储电容区远离栅极线一侧的距离。
此时，若曝光机在垂直栅极线向远离栅极线的方向发生偏移，则栅极与漏极的重叠面积减小，栅-漏电容减小，本像素的馈通电压减小，而漏极与共通线的重叠面积会减小，存储电容亦相应的减小，本像素的馈通电压会增大，所以因存储电容的减小造成的像素馈通电压增大会补偿因栅-漏电容减小造成的像素馈通电压的减小；若曝光机在垂直栅极线向靠近栅极线的方向发生偏移，则栅极与漏极的重叠面积增大，栅-漏电容增大，本像素的馈通电压增大，而漏极与共通线的重叠面积会增大，存储电容亦相应的增大，本像素的馈通电压会减小，所以因存储电容的增大造成的馈通电压减小会补偿因栅-漏电容增大造成的像素馈通电压的增大。
可见，本发明所提供的薄膜晶体管液晶显示器阵列基板，当制作数据线、源极、漏极的过程中，若曝光机在垂直于栅极线方向偏移的时候，对应于该数据线的像素的馈通电压不会因栅-漏电容的变化而发生大的变化，避免了因栅-漏电容的变化不一致而造成的薄膜晶体管液晶显示器阵列基板内像素的馈通电压不均匀现象的发生，提高了薄膜晶体管显示器的显示品质。
步骤S4、在所述数据线、源极、漏极和栅极绝缘层表面上形成钝化层，对所述钝化层进行刻蚀，形成接触孔。
具体的，采用化学气相淀积工艺在所述数据线、共通线和栅极绝缘层表面上形成钝化层，之后，采用光刻工艺在所述钝化层内形成接触孔，所述接触孔位于漏极上方的钝化层内。
步骤S5、在所述钝化层表面上形成第三金属层，对所述第三金属层进行刻蚀，形成像素电极。
具体的，采用物理气相淀积工艺在所述钝化层表面上形成第三金属层，所述第三金属层为透明金属层，制作材料优选为氧化铟锡，之后，采用光刻工艺在第三金属层上形成像素电极，所述像素电极通过接触孔和漏极电连接。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种薄膜晶体管液晶显示器阵列基板，其特征在于，包括：
第一金属层，所述第一金属层内设置有栅极线和共通线；
栅极绝缘层，所述栅极绝缘层设置在第一金属层表面上；
有源层，所述有源层设置在所述栅极绝缘层表面上；
第二金属层，所述第二金属层设置在有源层和栅极绝缘层表面上，且所述第二金属层内设置有数据线、源极和漏极，所述漏极上与共通线重叠的部分为漏极存储电容区，所述共通线上与漏极重叠的部分为共通线存储电容区，在同一个像素区域内，栅极线与所述漏极存储电容区靠近栅极线一侧的距离大于栅极线与共通线靠近栅极线一侧的距离，栅极线与所述漏极远离栅极线一侧的距离大于栅极线与共通线存储电容区远离栅极线一侧的距离。
2.根据权利要求1所述薄膜晶体管液晶显示器阵列基板，其特征在于，所述栅极线与所述漏极存储电容区靠近栅极线一侧的距离比栅极线与共通线靠近栅极线一侧的距离大1μm～5μm。
3.根据权利要求1所述薄膜晶体管液晶显示器阵列基板，其特征在于，所述栅极线与所述漏极远离栅极线一侧的距离比栅极线与共通线存储电容区远离栅极线一侧的距离大1μm～5μm。
4.根据权利要求1所述薄膜晶体管液晶显示器阵列基板，其特征在于，所述第一金属层设置在基板表面上。
5.根据权利要求4所述薄膜晶体管液晶显示器阵列基板，其特征在于，所述有源层设置在位于栅极线的栅极上方的栅极绝缘层表面上。
6.根据权利要求5所述薄膜晶体管液晶显示器阵列基板，其特征在于，所述漏极的一部分和源极设置在有源层表面上，且所述有源层与栅极、源极、漏极一起构成了薄膜晶体管结构。
7.根据权利要求6所述薄膜晶体管液晶显示器阵列基板，其特征在于，所述第二金属层表面上设置有钝化层，所述钝化层内设置有接触孔。
8.根据权利要求7所述薄膜晶体管液晶显示器阵列基板，其特征在于，所述钝化层表面上设置有第三金属层。
9.根据权利要求8所述薄膜晶体管液晶显示器阵列基板，其特征在于，所述第三金属层内设置有像素电极，所述像素电极通过接触孔与漏极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110392767.XA CN103135301B (zh) | 2011-11-30 | 2011-11-30 | 一种薄膜晶体管液晶显示器阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110392767.XA CN103135301B (zh) | 2011-11-30 | 2011-11-30 | 一种薄膜晶体管液晶显示器阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103135301A CN103135301A (zh) | 2013-06-05 |
| CN103135301B true CN103135301B (zh) | 2015-05-20 |
Family
ID=48495352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110392767.XA Active CN103135301B (zh) | 2011-11-30 | 2011-11-30 | 一种薄膜晶体管液晶显示器阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103135301B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103926766B (zh) * | 2013-08-07 | 2016-10-12 | 上海中航光电子有限公司 | 像素阵列及液晶显示装置 |
| CN106415801B (zh) * | 2014-06-03 | 2019-12-13 | 夏普株式会社 | 半导体装置及其制造方法 |
| CN112965309B (zh) * | 2021-02-09 | 2022-04-26 | 深圳市华星光电半导体显示技术有限公司 | 像素结构及液晶显示装置 |
| CN112946965A (zh) * | 2021-02-09 | 2021-06-11 | 深圳市华星光电半导体显示技术有限公司 | 像素结构及液晶显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101697051A (zh) * | 2005-12-26 | 2010-04-21 | 友达光电股份有限公司 | 液晶显示装置及其形成方法 |
| CN102176100A (zh) * | 2005-12-26 | 2011-09-07 | 友达光电股份有限公司 | 液晶显示装置及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101046923B1 (ko) * | 2004-02-02 | 2011-07-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
-
2011
- 2011-11-30 CN CN201110392767.XA patent/CN103135301B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101697051A (zh) * | 2005-12-26 | 2010-04-21 | 友达光电股份有限公司 | 液晶显示装置及其形成方法 |
| CN102176100A (zh) * | 2005-12-26 | 2011-09-07 | 友达光电股份有限公司 | 液晶显示装置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103135301A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11506948B2 (en) | Array substrate and manufacturing method thereof, display panel and display apparatus | |
| US9229281B2 (en) | TFT array substrate and forming method thereof, and display panel | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| CN101546076B (zh) | Tft-lcd阵列基板和彩膜基板及其制造方法 | |
| US11114474B2 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
| CN102736325B (zh) | 一种像素结构及其制造方法、显示装置 | |
| CN110174787A (zh) | 阵列基板及其制作方法和显示装置 | |
| US10495932B2 (en) | Display substrate and display device comprising first and second sub-pixel electrodes each having a trunk portion and an opening structure and first and second light-shielding portions | |
| KR101447397B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 전자 장치 | |
| CN102651342B (zh) | 阵列基板及其制造方法 | |
| US9164340B2 (en) | Pixel structure and liquid crystal panel | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102466936B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
| WO2013166831A1 (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
| CN105161499A (zh) | 一种显示基板及其制作方法和显示装置 | |
| CN103885261A (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
| CN110221490A (zh) | 阵列基板及其制作方法和显示装置 | |
| CN103135301B (zh) | 一种薄膜晶体管液晶显示器阵列基板 | |
| CN103676390A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103246117A (zh) | 一种双栅型薄膜晶体管液晶显示装置的像素结构 | |
| TW201727325A (zh) | 陣列基板及顯示裝置 | |
| CN102650783A (zh) | 一种显示装置、tft-lcd像素结构及其制作方法 | |
| WO2021120378A1 (zh) | 一种阵列基板及其制作方法 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102709235B (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201209 Address after: 5-6 / F, building D, huilongda Industrial Park, Shuitian Private Industrial Park, Shiyan street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Haiyun Communication Co.,Ltd. Address before: 201108 Shanghai city Minhang District Huaning Road No. 3388 Patentee before: Shanghai AVIC Optoelectronics Co.,Ltd. Effective date of registration: 20201209 Address after: Room a-430, 4 / F, block a, phase II, Guangxi Huike Technology Co., Ltd., No. 336, Beihai Avenue East extension line, Beihai Industrial Park, Guangxi Zhuang Autonomous Region Patentee after: BEIHAI HKC PHOTOELECTRIC TECHNOLOGY Co.,Ltd. Address before: 5-6 / F, building D, huilongda Industrial Park, Shuitian Private Industrial Park, Shiyan street, Bao'an District, Shenzhen City, Guangdong Province Patentee before: Shenzhen Haiyun Communication Co.,Ltd. |
|
| TR01 | Transfer of patent right |