CN108231858B - 共栅晶体管、集成电路及电子装置 - Google Patents

共栅晶体管、集成电路及电子装置 Download PDF

Info

Publication number
CN108231858B
CN108231858B CN201810055114.4A CN201810055114A CN108231858B CN 108231858 B CN108231858 B CN 108231858B CN 201810055114 A CN201810055114 A CN 201810055114A CN 108231858 B CN108231858 B CN 108231858B
Authority
CN
China
Prior art keywords
transistor
gate
transistors
pole
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810055114.4A
Other languages
English (en)
Other versions
CN108231858A (zh
Inventor
张金方
张露
韩珍珍
胡思明
朱晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN201810055114.4A priority Critical patent/CN108231858B/zh
Publication of CN108231858A publication Critical patent/CN108231858A/zh
Application granted granted Critical
Publication of CN108231858B publication Critical patent/CN108231858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种共栅晶体管、集成电路及电子装置，所述共栅晶体管包括栅极相互连接的第一至第五晶体管五个晶体管，这五个晶体管的栅极层连为一体而形成一个栅极图形，且第二、第四晶体管的漏极和第一晶体管的源极相连接的电路节点以及第三、第五晶体管的源极和第一晶体管的漏极相连接的电路节点均位于所述栅极图形之下，从而缩小了这五个晶体管的版图面积，基于所述共栅晶体管的集成电路，可以极大的节省电路版图设计空间以及版图设计难度，有利于高PPI的显示装置和其他高集成度的电子装置设计。

Description

共栅晶体管、集成电路及电子装置
技术领域
本发明涉及显示技术领域，特别涉及共栅晶体管、集成电路及电子装置。
背景技术
在电路设计中，共栅晶体管是一种常见的晶体管组结构，其包括两个以上独立的晶体管，且这些晶体管的栅极相互电连接。然而，现有的共栅晶体管在版图设计中存在着占用版图空间过大的问题，不利于提高电路板的集成度和性能，例如在目前的一些有源矩阵有机发光二极管(Active Matrix Organic Light Emitting Diode,AMOLED)显示器的像素补偿电路(如7T1C电路结构)中，薄膜晶体管(TFT)数量比较多，而其中的共栅晶体管在版图设计中占用版图空间比较大，影响了产品PPI的提高。
发明内容
本发明的目的在于提供一种共栅晶体管、集成电路及电子装置，能够减小共栅晶体管的版图面积，有利于提高电路板的集成度。
为解决上述技术问题，本发明提供一种共栅晶体管，包括栅极相互电连接的第一至第五晶体管，其中，第二晶体管和第四晶体管的漏极共同连接到第一晶体管的源极，第三晶体管和第五晶体管的源极共同连接到第一晶体管的漏极，且第一至第五晶体管的栅极层连为一体而形成一个栅极图形，第二晶体管、第四晶体管的漏极和第一晶体管的源极相连接的电路节点以及第三晶体管、第五晶体管的源极和第一晶体管的漏极相连接的电路节点均位于所述栅极图形的下方。
可选的，所述栅极图形的形状为矩形、“U”字形、工”字形或“H”字形。
可选的，所述第一至第五晶体管的沟道均位于所述栅极图形的下方并按“H”或“工”字形排列，其中，所述第二晶体管和第四晶体管的沟道同位于所述第一晶体管的沟道的一侧，所述第三晶体管和第五晶体管的沟道同位于所述第一晶体管的沟道的另一侧。
可选的，所述第一至第五晶体管均为薄膜晶体管。
可选的，所述第一至第五晶体管的源极、漏极、沟道采用采用同一层半导体材料形成。
本发明还提供一种集成电路，包括上述之一的共栅晶体管。
可选的，所述集成电路为像素补偿电路，还包括第六晶体管,所述第六晶体管的栅极接入一扫描信号，所述第六晶体管的第一极连接所述第四晶体管的源极，所述第六晶体管的第二极接入一数据信号；和/或，所述集成电路为像素补偿电路，还包括第七晶体管和第八晶体管，所述第七晶体管的栅极接入所述扫描信号或者电连接至所述第六晶体管的栅极，所述第七晶体管的第一极连接所述第八晶体管的第二极，所述第七晶体管的第二极连接所述第五晶体管的漏极，所述第八晶体管的栅极接入另一扫描信号，所述第八晶体管的第一极接入一参考电压信号。
可选的，所述集成电路为像素补偿电路，还包括第九晶体管、第十晶体管和第十一晶体管中的至少一个，其中，所述第九晶体管和所述第十晶体管的栅极均接入一发射控制信号，所述第九晶体管的第一极连接至第一电源，所述第九晶体管的第二极连接所述第二晶体管的源极，所述第十晶体管的第一极连接所述第三晶体管的漏极，所述第十晶体管的第二极连接有机发光二极管的阳极，所述第十一晶体管的栅极接入第三扫描信号，所述第十一晶体管的第一极连接至所述有机发光二极管的阳极，所述第一电源还通过一电容连接至所述第一晶体管的栅极，所述有机发光二极管的阴极连接至第二电源。
本发明还提供一种电子装置，包括上述之一的集成电路。
可选的，所述电子装置为有机发光显示器。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、所述共栅晶体管包括栅极相互连接的第一至第五晶体管五个晶体管，这五个晶体管的栅极层连为一体而形成一个栅极图形，且第二、第四晶体管的漏极和第一晶体管的源极相连接的电路节点以及第三、第五晶体管的源极和第一晶体管的漏极相连接的电路节点均位于所述栅极图形之下，从而缩小了这五个晶体管的版图面积，有利于高集成度的集成电路和电子装置的设计；
2、当所述共栅晶体管用于像素补偿电路时，可以极大的节省像素版图设计空间以及版图设计难度，有利于高PPI(像素密度，即每英寸所拥有的像素数量)设计。
附图说明
图1是本发明具体实施例的共栅晶体管电路的原理图；
图2A至图2F是本发明具体实施例的共栅晶体管电路的版图结构示意图；
图3是本发明具体实施例的像素电路的原理图。
具体实施方式
以下结合附图对本发明提出的共栅晶体管、集成电路及电子装置作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的，各个附图中只表示出了相应结构的一部分，而实际产品可依据实际显示需要作相应的变化。
请参考图1以及图2A至图2F，本发明提供一种共栅晶体管，包括栅极相互电连接的第一至第五晶体管T1-T5，其中，第二晶体管T2和第四晶体管T4的漏极共同连接到第一晶体管T1的源极，第三晶体管T3和第五晶体管T5的源极共同连接到第一晶体管T1的漏极，且第一至第五晶体管T1-T5的栅极层连为一体而形成一个栅极图形21。
在本发明的一些实施例中，根据版图设计空间的大小，可以使得所述第一至第五晶体管T1-T5的有源区(包括源极、漏漏极及源、漏极之间的沟道)连为一体而呈“H”字形，具体地，请参考图2A至图2C，第一晶体管T1的有源区居中，为“H”字的横梁，第二晶体管T2、第四晶体管T4的有源区位于第一晶体管T1的有源区的右侧，为“H”字的右竖梁，第三晶体管T3、第五晶体管T5的有源区位于第一晶体管T1的有源区的左侧，为“H”字的左竖梁，且第二晶体管T2、第四晶体管T4的漏极和第一晶体管T1的源极相连接的电路节点以及第三晶体管T3、第五晶体管T5的源极和第一晶体管T1的漏极相连接的电路节点均位于所述栅极图形21的下方。对应地，第一至第五晶体管T1-T5的栅极连接为一体而形成的所述栅极图形21的形状可以是如图2A所示的矩形，也可以是如图2B所示的“U”形，或者如图2C所示的“工”形。此时，所述第二晶体管T2的沟道222(即栅极图形21正下方的所述第二晶体管T2的有源区部分)和第四晶体管T4的沟道224(即栅极图形21正下方的所述第四晶体管T4的有源区部分)同位于所述第一晶体管T1的沟道221(即栅极图形21正下方的所述第一晶体管T1的有源区部分)的右侧，所述第三晶体管T3的沟道223(即栅极图形21正下方的所述第三晶体管T3的有源区部分)和第五晶体管T5的沟道225(即栅极图形21正下方的所述第五晶体管T5的有源区部分)同位于所述第一晶体管的沟道221的左侧。
在本发明的另一些实施例中，根据版图设计空间的大小，还可以使得所述第一至第五晶体管T1-T5的有源区(包括源极、漏漏极及源、漏极之间的沟道)连为一体而呈“工”字形，具体地，请参考图2D至图2F，第一晶体管T1的有源区居中，为“工”字的竖梁，第二晶体管T2、第四晶体管T4的有源区位于第一晶体管T1的有源区的上侧，为“工”字的上梁，第三晶体管T3、第五晶体管T5的有源区位于第一晶体管T1的有源区的下侧，为“工”字的下梁，且第二晶体管T2、第四晶体管T4的漏极和第一晶体管T1的源极相连接的电路节点以及第三晶体管T3、第五晶体管T5的源极和第一晶体管T1的漏极相连接的电路节点均位于所述栅极图形21的下方。相应地，第一至第五晶体管T1-T5的栅极连接为一体而形成的所述栅极图形21的形状可以是如图2D所示的矩形，也可以是如图2E所示的“U”形，或者如图2F所示的“H”形。此时，所述第二晶体管T2的沟道222和第四晶体管T4的沟道224同位于所述第一晶体管T1的沟道221的上侧，所述第三晶体管T3的沟道223和第五晶体管T5的沟道225同位于所述第一晶体管的沟道221的下侧。
可选的，所述第一至第五晶体管T1-T5可以均为薄膜晶体管(Thin FilmTransistor，TFT)，以使得所述共栅晶体管可以用于像素补偿电路，所述第一至第五晶体管T1-T5的有源区(包括源极、漏极、沟道)采用刻蚀同一层采用同一层半导体材料形成，所述半导体材料可以是硅、锗、硅锗、III-V化合物半导体以及有机半导体，可以是多晶材料、微晶材料或纳晶材料。所述第一至第五晶体管T1-T5的栅极层采用刻蚀同一层栅极金属层形成，所述栅极金属层的材质可以是铝(Al)、铜(Cu)、铬(Cr)、钼(Mo)、钨(W)等。所述第一至第五晶体管T1-T5可以均为PMOS晶体管，也可以均为NMOS晶体管。
基于同一发明构思，本发明还提供一种集成电路，包括上述之一的共栅晶体管。所述集成电路可以是差分电路、恒流源电路或者像素补偿电路。
下面以像素补偿电路为例，来详细说明本发明的共栅晶体管的实际应用。这种像素补偿电路通常应用于有机发光显示器(OLED，Organic Light Emitting Display)。其中，OELD显示器是一种利用有机半导体材料制成的、用直流电压驱动OLED(有机发光二极管)发光的显示器件，其采用非常薄的有机材料涂层和玻璃基板制成，无需背光，当有电流通过时，这些有机材料就会主动发光，以其低功耗、低成本、大尺寸的特点在对功耗敏感的便携式电子设备中有着广阔的应用前景。目前在OLED像素电路中，可以通过一个薄膜晶体管驱动像素电路中的发光二极管发光，这个薄膜晶体管称为驱动晶体管。当时由于OLED的发光亮度与流经OLED的电流大小有关，所以作为驱动晶体管的薄膜晶体管的电学性能会直接影响显示效果，尤其是薄膜晶体管的阈值电压经常会发生漂移，还会在长时间开启偏压后出现稳定性下降的问题，造成了驱动电流的漂移，使OLED的亮度不均，进而使得整个OLED显示器件出现亮度不均匀的问题。为了改善OLED的显示效果，一般都要对OLED进行像素补偿，以消除OLED驱动电流漂移(即驱动晶体管的阈值漂移)的影响，这种电路即称为像素补偿电路。
本实施例的像素补偿电路为11T1C电路，包括第一至第十一晶体管T1-T11共十一个薄膜晶体管、一个电容Cst以及一个有机发光二极管OELD。
其中，第一至第五晶体管T1-T5为栅极相互电连接的共栅晶体管，第二晶体管T2和第四晶体管T4的漏极共同连接到第一晶体管T1的源极，第三晶体管T3和第五晶体管T5的源极共同连接到第一晶体管T1的漏极，且第一至第五晶体管T1-T5的栅极层连为一体而形成一个栅极图形，且第二晶体管T2、第四晶体管T4的漏极和第一晶体管T1的源极相连接的电路节点以及第三晶体管T3、第五晶体管T5的源极和第一晶体管T1的漏极相连接的电路节点均位于所述栅极图形的下方，如图2A至图2F所示。
所述第六晶体管T6的栅极接入第二扫描信号S2，所述第六晶体管T6的第一极(源极或漏极)连接所述第四晶体管T4的源极，所述第六晶体管T6的第二极(漏极或源极)用于接入一数据信号Vdata；第七晶体管T7的栅极可以直接接入第二扫描信号S2，也可以通过与所述第六晶体管T6的电连接来接入第二扫描信号S2(此时在版图设计中，第七晶体管T7和第六晶体管T6可以是一种共栅晶体管)，所述第七晶体管T7的第一极(源极或漏极)连接第八晶体管T8的第二极(漏极或源极)，所述第七晶体管T7的第二极(漏极或源极)连接所述第五晶体T5管的漏极，所述第八晶体管T8的栅极接入第一扫描信号S1，所述第八晶体管T8的第一极(源极或漏极)接入一参考电压信号Vref。其中，第八晶体管T8的第二极与第七晶体管的第一极的电路连接节点还连接至所述第一晶体管T1的栅极(即第一至第五晶体管的共栅端)。
第九晶体管T9和第十晶体管T10的栅极均接入一发射控制信号EM，所述发射控制信号EM用于控制有机发光二极管OLED的发光时间段，所述第九晶体管T9的第一极(源极或漏极)连接至第一电源ELVDD(通常为高电平)，所述第九晶体管T9的第二极(漏极或源极)连接所述第二晶体管T2的源极，所述第十晶体管T10的第一极(源极或漏极)连接所述第三晶体管T3的漏极，所述第十晶体管T10的第二极(漏极或源极)连接有机发光二极管OLED的阳极，所述第十一晶体管T11的栅极接入第三扫描信号S3，所述第十一晶体管T11的第一极(源极或漏极)连接至所述有机发光二极管OLED的阳极,所述有机发光二极管OLED的阴极连接至第二电源ELVSS(通常为低电平)。
电容Cst的一端连接所述第一电源ELVDD，另一端连接至所述第一晶体管T1的栅极。
上述的像素补偿电路中，所述第一至第十一晶体管T1-T11可以均为PMOS晶体管，也可以均为NMOS晶体管。
在一定的时序控制下，可以利用上述像素补偿电路来驱动有机发光二极管OELD发光，提高发光二极管的发光稳定性。需要说明的是，利用上述的像素补偿电路驱动有机发光二极管发光的具体过程和方法不是本发明的重点，因此在此不再详述。此外，本发明的像素补偿电路不仅仅限定与11T1C的情况，只要是设计合理、包含本发明的共栅晶体管且可以实现OLED发光驱动的电路均属于本发明的保护范围，例如在本发明的其他实施例中，像素补偿电路可以是9T1C、10T2C、13T2C、13T1C等等。
本发明的像素补偿电路，其中的共栅晶体管T1至T5的版图设计得到优化，因此可以节约整个电路版图的空间，有利于高PPI的设计。
基于同一发明构思，本发明还提供一种电子装置，包括上述之一的集成电路。所述电子装置可以为有机发光显示器，利用本发明的共栅晶体管的版图设计，节约电路板空间，以有利于提高PPI。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种共栅晶体管，其特征在于，包括栅极相互电连接的第一至第五晶体管，其中，第二晶体管和第四晶体管的漏极共同连接到第一晶体管的源极，第三晶体管和第五晶体管的源极共同连接到第一晶体管的漏极，且第一至第五晶体管的栅极层连为一体而形成一个栅极图形，第二晶体管、第四晶体管的漏极和第一晶体管的源极相连接的电路节点以及第三晶体管、第五晶体管的源极和第一晶体管的漏极相连接的电路节点均位于所述栅极图形的下方，且第二晶体管的源极、第四晶体管的源极、第三晶体管的漏极、第五晶体管的漏极以及所述栅极图形分别作为所述共栅晶体管与外部电路连接的连接端。
2.如权利要求1所述的共栅晶体管，其特征在于，所述栅极图形的形状为矩形、“U”字形、工”字形或“H”字形。
3.如权利要求1所述的共栅晶体管，其特征在于，所述第一至第五晶体管的沟道均位于所述栅极图形的下方并按“H”或“工”字形排列，其中，所述第二晶体管和第四晶体管的沟道同位于所述第一晶体管的沟道的一侧，所述第三晶体管和第五晶体管的沟道同位于所述第一晶体管的沟道的另一侧。
4.如权利要求1至3中任一项所述的共栅晶体管，其特征在于，所述第一至第五晶体管均为薄膜晶体管。
5.如权利要求4所述的共栅晶体管，其特征在于，所述第一至第五晶体管的源极、漏极、沟道采用同一层半导体材料形成。
6.一种集成电路，其特征在于，包括权利要求1至5中任一项所述的共栅晶体管。
7.如权利要求6所述的集成电路，其特征在于，所述集成电路为像素补偿电路，还包括第六晶体管,所述第六晶体管的栅极接入一扫描信号，所述第六晶体管的第一极连接所述第四晶体管的源极，所述第六晶体管的第二极接入一数据信号；和/或，所述集成电路为像素补偿电路，还包括第七晶体管和第八晶体管，所述第七晶体管的栅极接入所述扫描信号或者电连接至所述第六晶体管的栅极，所述第七晶体管的第一极连接所述第八晶体管的第二极，所述第七晶体管的第二极连接所述第五晶体管的漏极，所述第八晶体管的栅极接入另一扫描信号，所述第八晶体管的第一极接入一参考电压信号。
8.如权利要求6或7所述的集成电路，其特征在于，所述集成电路为像素补偿电路，还包括第九晶体管、第十晶体管和第十一晶体管中的至少一个，其中，所述第九晶体管和所述第十晶体管的栅极均接入一发射控制信号，所述第九晶体管的第一极连接至第一电源，所述第九晶体管的第二极连接所述第二晶体管的源极，所述第十晶体管的第一极连接所述第三晶体管的漏极，所述第十晶体管的第二极连接有机发光二极管的阳极，所述第十一晶体管的栅极接入第三扫描信号，所述第十一晶体管的第一极连接至所述有机发光二极管的阳极，所述第一电源还通过一电容连接至所述第一晶体管的栅极，所述有机发光二极管的阴极连接至第二电源。
9.一种电子装置，其特征在于，包括权利要求6至8中任一项所述的集成电路。
10.如权利要求9所述的电子装置，其特征在于，所述电子装置为有机发光显示器。
CN201810055114.4A 2018-01-19 2018-01-19 共栅晶体管、集成电路及电子装置 Active CN108231858B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810055114.4A CN108231858B (zh) 2018-01-19 2018-01-19 共栅晶体管、集成电路及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810055114.4A CN108231858B (zh) 2018-01-19 2018-01-19 共栅晶体管、集成电路及电子装置

Publications (2)

Publication Number Publication Date
CN108231858A CN108231858A (zh) 2018-06-29
CN108231858B true CN108231858B (zh) 2020-11-13

Family

ID=62668154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810055114.4A Active CN108231858B (zh) 2018-01-19 2018-01-19 共栅晶体管、集成电路及电子装置

Country Status (1)

Country Link
CN (1) CN108231858B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383580B (zh) * 2018-12-29 2021-06-08 上海和辉光电股份有限公司 一种像素补偿电路版图结构及虚拟现实显示装置
CN110852031B (zh) * 2019-07-02 2023-05-16 深圳信息职业技术学院 一种实现棍棒图设计中有源区共用的方法
CN111429860B (zh) * 2020-04-26 2021-02-02 南开大学 数字型11t1c硅基液晶显示芯片像素电路及其驱动方法
CN113077753B (zh) * 2020-06-10 2022-09-13 友达光电股份有限公司 像素驱动电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060461A (ko) * 2002-01-09 2003-07-16 엘지전자 주식회사 전류기입형 ａｍｏｅｌ 패널의 데이터 구동회로
CN103915510A (zh) * 2014-03-27 2014-07-09 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
CN107038987A (zh) * 2017-05-23 2017-08-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
CN107424555A (zh) * 2017-05-23 2017-12-01 上海和辉光电有限公司 一种像素电路、驱动方法及显示器
CN107492351A (zh) * 2016-06-13 2017-12-19 上海和辉光电有限公司 显示装置、像素驱动电路及其驱动方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030060461A (ko) * 2002-01-09 2003-07-16 엘지전자 주식회사 전류기입형 ａｍｏｅｌ 패널의 데이터 구동회로
CN103915510A (zh) * 2014-03-27 2014-07-09 京东方科技集团股份有限公司 一种多栅薄膜晶体管、阵列基板及显示装置
CN107492351A (zh) * 2016-06-13 2017-12-19 上海和辉光电有限公司 显示装置、像素驱动电路及其驱动方法
CN107038987A (zh) * 2017-05-23 2017-08-11 上海和辉光电有限公司 一种共栅晶体管、像素电路、驱动方法及显示器
CN107424555A (zh) * 2017-05-23 2017-12-01 上海和辉光电有限公司 一种像素电路、驱动方法及显示器

Also Published As

Publication number Publication date
CN108231858A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
CN108231858B (zh) 共栅晶体管、集成电路及电子装置
US7649202B2 (en) Transistor, method of fabricating the same, and light emitting display comprising the same
US11476284B2 (en) Display device
KR100570165B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치 및전자 기기
CN109785797B (zh) 一种amoled像素电路
WO2020151233A1 (en) Pixel driving circuit, pixel unit and driving method, array substrate, and display device
US10692432B2 (en) Pixel driving circuit and driving method thereof, and layout structure of transistor
US11538375B2 (en) Pixel circuit and testing method
US11056063B2 (en) Pixel circuit and driving method therefor, and display device
US7951658B2 (en) Method for manufacturing diode-connected transistor and image display device using the same
CN109659350B (zh) 一种像素结构
US20220319417A1 (en) Pixel driving circuit and display panel
CN109427287B (zh) 适用于高像素密度的像素驱动电路、像素结构和制作方法
US11514844B2 (en) Pixel drive circuit, pixel unit, driving method, array substrate, and display apparatus
CN112885884A (zh) 显示面板及其制造方法、显示装置
KR20180135434A (ko) 화소
US10553725B2 (en) Vertical stack transistor, a display device including the vertical stack transistor, and a manufacturing method of the display device
WO2020177258A1 (zh) 像素驱动电路及显示面板
KR100646939B1 (ko) 박막트랜지스터 및 그 제조방법
KR100515306B1 (ko) 유기ｅｌ 표시패널
CN110164380B (zh) 一种像素补偿电路及oled显示装置
US10984724B2 (en) Pixel compensation circuit and OLED display device
KR102517126B1 (ko) 표시 장치
KR20210014817A (ko) 표시 장치 및 그의 제조 방법
CN114038427A (zh) 像素电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant