KR20210014817A - 표시 장치 및 그의 제조 방법 - Google Patents

표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20210014817A
KR20210014817A KR1020190092503A KR20190092503A KR20210014817A KR 20210014817 A KR20210014817 A KR 20210014817A KR 1020190092503 A KR1020190092503 A KR 1020190092503A KR 20190092503 A KR20190092503 A KR 20190092503A KR 20210014817 A KR20210014817 A KR 20210014817A
Authority
KR
South Korea
Prior art keywords
region
transistor
channel region
wide band
switching transistor
Prior art date
Application number
KR1020190092503A
Other languages
English (en)
Inventor
김근우
곽혜나
김두나
김상섭
엔귀엔탄티엔
이용수
주재환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190092503A priority Critical patent/KR20210014817A/ko
Priority to US16/856,780 priority patent/US11437455B2/en
Priority to CN202010749559.XA priority patent/CN112310169A/zh
Publication of KR20210014817A publication Critical patent/KR20210014817A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3262—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 다양한 실시예들은, 화소의 누설전류를 효과적으로 저감 또는 방지할 수 있는 표시 장치를 제공한다. 본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치된 화소를 구비한다. 상기 화소는, 제1 전원과 제2 전원의 사이에 연결된 발광 소자; 상기 제1 전원과 상기 발광 소자의 사이에 연결되며, 제1 노드의 전압에 대응하여 상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터; 및 상기 제1 노드로 데이터 신호 또는 초기화 전원의 전압을 전달하기 위한 적어도 하나의 스위칭 트랜지스터를 포함한다. 상기 스위칭 트랜지스터는, 제1 채널 영역, 상기 제1 채널 영역의 양측에 배치된 제1 전도성 영역 및 제2 전도성 영역, 및 상기 제1 채널 영역과 상기 제2 전도성 영역의 사이에 배치된 제1 광폭 밴드-갭 영역을 포함한다.

Description

표시 장치 및 그의 제조 방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명의 실시예는 표시 장치 및 그의 제조 방법에 관한 것이다.
표시 장치는 표시 영역에 배치된 화소들을 이용하여 영상을 표시한다. 화소들은 각각의 주사선 및 데이터선에 연결되며, 복수의 트랜지스터들을 포함할 수 있다. 일 예로, 능동형 발광 표시 장치의 화소는, 발광 소자, 구동 트랜지스터 및 적어도 하나의 스위칭 트랜지스터를 포함할 수 있다.
각 프레임의 발광 기간 동안 화소들에서 원하는 휘도를 표현하기 위해서는 구동 트랜지스터의 게이트 전압을 안정적으로 유지하여야 한다. 하지만, 트랜지스터들의 특성상 화소에서 누설전류가 발생할 수 있다. 상기 누설전류는 구동 트랜지스터의 게이트 전압의 변동을 야기할 수 있으며, 이 경우 각각의 화소에서 원하는 휘도를 충분히 표현하지 못할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 화소의 누설전류를 효과적으로 저감 또는 방지할 수 있는 표시 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 일 실시예에 의한 표시 장치는, 표시 영역에 배치된 화소를 구비한다. 상기 화소는, 제1 전원과 제2 전원의 사이에 연결된 발광 소자; 상기 제1 전원과 상기 발광 소자의 사이에 연결되며, 제1 노드의 전압에 대응하여 상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터; 및 상기 제1 노드로 데이터 신호 또는 초기화 전원의 전압을 전달하기 위한 적어도 하나의 스위칭 트랜지스터를 포함한다. 상기 스위칭 트랜지스터는, 제1 채널 영역, 상기 제1 채널 영역의 양측에 배치된 제1 전도성 영역 및 제2 전도성 영역, 및 상기 제1 채널 영역과 상기 제2 전도성 영역의 사이에 배치된 제1 광폭 밴드-갭 영역을 포함한다.
일 실시예에서, 상기 제1 채널 영역, 상기 제1 전도성 영역 및 상기 제2 전도성 영역은 다결정 실리콘을 포함하며, 상기 제1 광폭 밴드-갭 영역은 비정질 실리콘을 포함할 수 있다.
일 실시예에서, 상기 스위칭 트랜지스터는 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 수 있다.
일 실시예에서, 상기 스위칭 트랜지스터는, 상기 제1 채널 영역과 상기 제2 전도성 영역의 사이에 배치된 제2 채널 영역, 상기 제1 채널 영역과 상기 제2 채널 영역의 사이에 배치된 제3 전도성 영역, 및 상기 제2 채널 영역과 상기 제3 전도성 영역의 사이에 배치된 제2 광폭 밴드-갭 영역을 더 포함할 수 있다. 상기 제1 광폭 밴드-갭 영역은, 상기 제1 채널 영역과 상기 제3 전도성 영역의 사이에 배치될 수 있다.
일 실시예에서, 상기 제1 광폭 밴드-갭 영역은 상기 제1 채널 영역 및 상기 제3 전도성 영역에 직접적으로 접촉되고, 상기 제2 광폭 밴드-갭 영역은 상기 제2 채널 영역 및 상기 제3 전도성 영역에 직접적으로 접촉될 수 있다.
일 실시예에서, 상기 스위칭 트랜지스터는, 상기 제1 채널 영역과 중첩되는 제1 게이트 전극, 및 상기 제2 채널 영역과 중첩되는 제2 게이트 전극을 포함할 수 있다. 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 전기적으로 연결될 수 있다.
일 실시예에서, 상기 스위칭 트랜지스터는, 상기 제1 채널 영역과 상기 제1 전도성 영역의 사이에 배치된 제2 광폭 밴드-갭 영역을 더 포함할 수 있다.
일 실시예에서, 상기 제1 광폭 밴드-갭 영역 및 상기 제2 광폭 밴드-갭 영역 각각은 비정질 실리콘을 포함할 수 있다.
일 실시예에서, 상기 적어도 하나의 스위칭 트랜지스터는, 상기 제1 트랜지스터의 제1 전극과 데이터선의 사이에 연결되며, 게이트 전극이 주사선에 연결되는 제2 트랜지스터; 상기 제1 트랜지스터의 제2 전극과 상기 제1 노드의 사이에 연결되며, 게이트 전극이 상기 주사선에 연결되는 제3 트랜지스터; 및 상기 제1 노드와 초기화 전원의 사이에 연결되며, 게이트 전극이 제1 제어선에 연결되는 제4 트랜지스터; 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 상기 제3 트랜지스터는, 상기 제1 채널 영역, 상기 제1 전도성 영역, 상기 제2 전도성 영역 및 상기 제1 광폭 밴드-갭 영역을 포함할 수 있다.
일 실시예에서, 상기 제3 트랜지스터는 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 수 있다.
일 실시예에서, 상기 제3 트랜지스터는, 상기 제1 채널 영역과 상기 제2 전도성 영역의 사이에 배치된 제2 채널 영역, 상기 제1 채널 영역과 상기 제2 채널 영역의 사이에 배치된 제3 전도성 영역, 및 상기 제2 채널 영역과 상기 제3 전도성 영역의 사이에 배치된 제2 광폭 밴드-갭 영역을 더 포함할 수 있다. 상기 제1 광폭 밴드-갭 영역은, 상기 제1 채널 영역과 상기 제3 전도성 영역의 사이에 배치될 수 있다.
일 실시예에서, 상기 제3 트랜지스터는, 상기 제1 채널 영역과 중첩되는 제1 게이트 전극, 및 상기 제2 채널 영역과 중첩되는 제2 게이트 전극을 포함할 수 있다. 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 주사선에 공통으로 연결될 수 있다.
일 실시예에서, 상기 제4 트랜지스터는, 상기 제1 채널 영역, 상기 제1 전도성 영역, 상기 제2 전도성 영역 및 상기 제1 광폭 밴드-갭 영역을 포함할 수 있다.
일 실시예에서, 상기 제4 트랜지스터는 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 수 있다.
일 실시예에서, 상기 제2 트랜지스터는, 상기 제1 채널 영역, 상기 제1 전도성 영역, 상기 제2 전도성 영역, 및 상기 제1 광폭 밴드-갭 영역을 포함하며, 상기 제1 채널 영역과 상기 제1 전도성 영역의 사이에 배치된 제2 광폭 밴드-갭 영역을 더 포함할 수 있다.
일 실시예에서, 상기 화소는 복수의 스위칭 트랜지스터들을 포함하며, 상기 스위칭 트랜지스터들 중 일부만 상기 제1 광폭 밴드-갭 영역을 포함할 수 있다.
본 발명의 일 실시예에 의한 표시 장치는, 적어도 하나의 스위칭 트랜지스터를 포함한 화소를 구비한다. 상기 표시 장치의 제조 방법은, 상기 스위칭 트랜지스터가 배치될 영역에 반도체 패턴을 형성하는 단계; 상기 반도체 패턴의 제1 영역 및 제2 영역 상에 각각 제1 마스크 및 제2 마스크를 배치하고, 상기 반도체 패턴의 나머지 영역을 노출하는 단계; 상기 반도체 패턴의 나머지 영역을 결정화하여, 상기 제1 영역 및 상기 제2 영역에 대응하는 비정질 영역과 상기 나머지 영역에 대응하는 결정질 영역을 구분하는 단계; 상기 반도체 패턴 상에 제1 절연막을 형성하는 단계; 상기 결정질 영역의 일 영역 상에 게이트 전극을 형성하는 단계; 및 상기 게이트 전극을 마스크로 이용하여 상기 결정질 영역의 다른 일 영역을 불순물로 도핑하는 단계를 포함한다.
일 실시예에서, 상기 스위칭 트랜지스터는 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 수 있다. 이 경우, 상기 트랜지스터들의 채널 영역들 사이의 일 영역을 상기 불순물로 도핑하여 전도성 영역을 형성하고, 상기 전도성 영역과 상기 채널 영역들의 사이에 상기 비정질 영역을 형성할 수 있다.
일 실시예에서, 상기 스위칭 트랜지스터는 단일의 트랜지스터로 구성될 수 있다. 이 경우, 상기 게이트 전극과 중첩되는 상기 결정질 영역의 양측에 상기 비정질 영역을 형성할 수 있다.
본 발명의 일 실시예에 의한 표시 장치 및 그의 제조 방법에 따르면, 화소의 누설전류를 효과적으로 저감 또는 방지할 수 있다. 이에 따라, 화소의 계조 표현력을 높이고, 표시 장치의 화질을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 의한 표시 장치를 나타낸다.
도 2 및 도 3은 각각 본 발명의 일 실시예에 의한 화소를 나타낸다.
도 4 및 도 5는 본 발명의 일 실시예에 의한 스위칭 트랜지스터를 나타낸다.
도 6 및 도 7은 본 발명의 다른 실시예에 의한 스위칭 트랜지스터를 나타낸다.
도 8a 내지 도 8i는 본 발명의 일 실시예에 의한 표시 장치의 제조 방법을 나타내는 것으로서, 일 예로 각각의 화소에 구비된 스위칭 트랜지스터의 제조 방법을 나타낸다.
도 9는 본 발명의 일 실시예에 의한 스위칭 트랜지스터를 포함한 화소를 나타낸다.
도 10은 본 발명의 일 실시예에 의한 스위칭 트랜지스터의 누설전류 특성을 나타내는 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예를 도면에 예시하고 본문에 상세하게 설명하고자 한다. 다만, 본 발명은 이하에서 개시되는 실시예에 한정되지는 않으며, 다양한 형태로 변경되어 실시될 수 있을 것이다. 또한, 아래의 설명에서, 단수의 표현은 문맥상 명백하게 단수만을 포함하지 않는 한, 복수의 표현도 포함한다.
도면에서 본 발명의 특징과 직접적으로 관계되지 않은 일부 구성 요소는 본 발명을 명확하게 나타내기 위하여 생략되었을 수 있다. 또한, 도면 상의 일부 구성 요소는 그 크기나 비율 등이 다소 과장되어 도시되었을 수 있다. 도면 전반에서 동일 또는 유사한 구성 요소들에 대해서는 비록 다른 도면 상에 표시되더라도 가능한 한 동일한 참조 번호 및 부호를 부여하고, 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 의한 표시 장치(1)를 나타낸다. 도 1에서는 표시 장치(1)의 일 예로서 발광 소자들을 구비한 발광 표시 장치를 도시하였으나, 본 발명에 의한 표시 장치(1)가 이에 한정되지는 않는다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 표시 장치(1)는, 화소들(PXL)이 배치된 표시 영역(10)과, 상기 화소들(PXL)을 구동하기 위한 주사 구동부(20), 발광 제어 구동부(30), 데이터 구동부(40) 및 타이밍 제어부(50)를 구비한다.
표시 영역(10)은, 주사선들(S1~Sn), 발광 제어선들(E1~En) 및 데이터선들(D1~Dm)에 연결된 화소들(PXL)을 구비한다. 본 발명의 실시예를 설명함에 있어, "연결"이라 함은, 전기적 및/또는 물리적인 연결을 포괄적으로 의미할 수 있다. 예를 들어, 화소들(PXL)은 주사선들(S1~Sn), 발광 제어선들(E1~En) 및 데이터선들(D1~Dm)에 전기적으로 연결될 수 있다.
한편, 실시예에 따라서는 발광 제어선들(E1~En)이 생략될 수도 있다. 예를 들어, 발광 제어선들(E1~En)은 화소들(PXL)의 구조 및/또는 구동 방식 등에 따라 선택적으로 구비될 수 있다. 또한, 실시예에 따라서는, 화소들(PXL)이 도시되지 않은 적어도 하나의 다른 제어선에 더 연결되어 상기 제어선으로부터 공급되는 제어신호에 의해 화소들(PXL)의 동작이 제어될 수도 있다.
화소들(PXL)은 주사선들(S1~Sn), 발광 제어선들(E1~En) 및 데이터선들(D1~Dm)로부터 각각의 주사 신호, 발광 제어 신호 및 데이터 신호를 공급받는다. 또한, 화소들(PXL)은 제1 전원(ELVDD) 및 제2 전원(ELVSS)과 같은 구동 전원을 더 공급받는다. 추가적으로, 화소들(PXL)은 그 구조 및/또는 구동 방식 등에 따라서는 그 외의 다른 구동 전원(일 예로, 초기화 전원)에 더 연결될 수도 있다.
이와 같은 화소들(PXL)은 주사선들(S1~Sn)로부터 각각의 주사 신호가 공급될 때 데이터선들(D1~Dm)로부터 각각의 데이터 신호를 공급받고, 상기 데이터 신호에 대응하는 휘도로 발광한다. 이에 따라, 표시 영역(10)에서 각 프레임의 데이터 신호에 대응하는 영상이 표시된다.
각각의 화소(PXL)는, 발광 소자와, 상기 발광 소자를 구동하기 위한 화소 회로를 포함할 수 있다. 화소 회로는, 데이터 신호에 대응하여 제1 전원(ELVDD)으로부터 발광 소자를 경유하여 제2 전원(ELVSS)으로 흐르는 구동 전류를 제어한다. 이를 위해, 화소 회로는 구동 트랜지스터와 적어도 하나의 스위칭 트랜지스터를 포함할 수 있다.
주사 구동부(20)는 타이밍 제어부(50)로부터 주사 구동 제어 신호(SCS)를 공급받고, 상기 주사 구동 제어 신호(SCS)에 대응하여 주사선들(S1~Sn)로 주사 신호를 공급한다. 일 예로, 주사 구동부(20)는 주사 구동 제어 신호(SCS)에 대응하여 주사선들(S1~Sn)로 순차적으로 주사 신호를 공급할 수 있다. 주사선들(S1~Sn)로 각각의 주사 신호가 공급되면, 상기 주사 신호에 의해 각각의 주사선에 연결된 화소들(PXL)이 선택된다.
실시예에 따라, 주사 신호는 수평 라인 단위로 화소들(PXL)을 선택하기 위하여 이용될 수 있다. 예를 들어, 주사 신호는 데이터선들(D1~Dm)에 연결된 각 화소(PXL)의 트랜지스터가 턴-온될 수 있는 게이트-온 전압(일 예로, 로우 전압)을 가질 수 있으며, 각각의 수평 기간에 대응하는 수평 라인의 화소들(PXL)로 공급될 수 있다. 주사 신호를 공급받는 화소들(PXL)은, 상기 주사 신호가 공급되는 기간 동안 데이터선들(D1~Dm)에 연결되어 각각의 데이터 신호를 공급받을 수 있다.
발광 제어 구동부(30)는 타이밍 제어부(50)로부터 발광 구동 제어 신호(ECS)를 공급받고, 상기 발광 구동 제어 신호(ECS)에 대응하여 발광 제어선들(E1~En)로 발광 제어 신호를 공급한다. 일 예로, 발광 제어 구동부(30)는 발광 구동 제어 신호(ECS)에 대응하여 발광 제어선들(E1~En)로 순차적으로 발광 제어 신호를 공급할 수 있다. 한편, 발광 제어 구동부(30)는 화소들(PXL)의 구조 및/또는 구동 방식 등에 따라 선택적으로 구비될 수 있는 것으로서, 실시예에 따라서는 생략될 수도 있다.
발광 제어 신호는 화소들(PXL)의 발광 기간(일 예로, 발광 시점 및/또는 발광 지속 시간)을 제어하기 위하여 이용될 수 있다. 예를 들어, 발광 제어 신호는 화소들(PXL) 각각의 전류 패스 상에 배치된 적어도 하나의 트랜지스터가 턴-오프될 수 있는 게이트-오프 전압(일 예로, 하이 전압)을 가질 수 있다. 이 경우, 발광 제어 신호를 공급받은 화소(PXL)는, 상기 발광 제어 신호가 공급되는 기간 동안 비발광 상태로 설정되고, 그 외의 기간 동안 발광 상태로 설정될 수 있다. 한편, 특정 화소(PXL)로 블랙 계조에 대응하는 데이터 신호가 공급될 경우, 상기 화소(PXL)는 게이트-오프 전압의 발광 제어 신호가 공급되지 않더라도 상기 데이터 신호에 대응하여 비발광 상태를 유지할 수 있다.
데이터 구동부(40)는 타이밍 제어부(50)로부터 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)를 공급받고, 상기 데이터 구동 제어 신호(DCS) 및 영상 데이터(RGB)에 대응하여 데이터선들(D1~Dm)로 데이터 신호를 공급한다. 데이터선들(D1~Dm)로 공급된 데이터 신호는 각각의 주사 신호에 의해 선택된 화소들(PXL)로 공급된다.
타이밍 제어부(50)는 외부(일 예로, 호스트 프로세서)로부터 각종 타이밍 제어 신호들(일 예로, 수직/수평 동기신호, 메인 클럭신호 등)을 공급받고, 상기 타이밍 제어 신호들에 대응하여 주사 구동 제어 신호(SCS), 발광 구동 제어 신호(ECS) 및 데이터 구동 제어 신호(DCS)를 생성한다. 상기 주사 구동 제어 신호(SCS), 발광 구동 제어 신호(ECS) 및 데이터 구동 제어 신호(DCS)는, 각각 주사 구동부(20), 발광 제어 구동부(30) 및 데이터 구동부(40)로 공급된다.
주사 구동 제어 신호(SCS)는 제1 스타트 펄스(일 예로, 주사 스타트 펄스) 및 제1 클럭 신호(일 예로, 적어도 하나의 주사 클럭 신호)를 포함한다. 제1 스타트 펄스는 첫 번째 주사 신호(일 예로, 제1 주사선(S1)으로 공급되는 주사 신호)의 출력 타이밍을 제어하고, 제1 클럭 신호는 제1 스타트 펄스를 순차적으로 쉬프트시키기 위하여 사용된다.
발광 구동 제어 신호(ECS)는 제2 스타트 펄스(일 예로, 발광 스타트 펄스) 및 제2 클럭 신호(일 예로, 적어도 하나의 발광 클럭 신호)를 포함한다. 제2 스타트 펄스는 첫 번째 발광 제어 신호(일 예로, 제1 발광 제어선(E1)으로 공급되는 발광 제어 신호)의 출력 타이밍을 제어하고, 제2 클럭 신호는 제2 스타트 펄스를 순차적으로 쉬프트시키기 위하여 사용된다.
데이터 구동 제어 신호(DCS)는 소스 샘플링 펄스, 소스 샘플링 클럭 및 소스 출력 인에이블 신호를 포함한다. 이러한 데이터 구동 제어 신호(DCS)에 의해 데이터의 샘플링 동작이 제어된다.
또한, 타이밍 제어부(50)는 외부로부터 입력 영상 데이터를 공급받고, 상기 입력 영상 데이터를 재정렬하여 영상 데이터(RGB)를 생성한다. 이와 같은 타이밍 제어부(50)는 상기 영상 데이터(RGB)를 데이터 구동부(40)로 공급한다. 데이터 구동부(40)로 공급된 영상 데이터(RGB)는 화소들(PXL)로 공급될 데이터 신호의 생성에 이용된다.
도 2 및 도 3은 각각 본 발명의 일 실시예에 의한 화소(PXL)를 나타낸다. 예를 들어, 도 2 및 도 3은 도 1의 표시 영역(10)에 배치될 수 있는 화소(PXL)에 대한 서로 다른 실시예를 나타낸다. 상기 화소(PXL)는 표시 영역(10)의 i(i는 자연수)번째 화소 행(일 예로, i번째 수평 라인) 및 j(j는 자연수)번째 화소 열(일 예로, j번째 수직 라인)에 배치되어, 제i 주사선(Si), 제i 발광 제어선(Ei) 및 제j 데이터선(Dj)에 연결될 수 있다. 또한, 상기 화소(PXL)는 적어도 하나의 제어선에 선택적으로 더 연결될 수 있다. 일 예로, 상기 화소(PXL)는 i번째 제1 제어선(CL1i) 및 i번째 제2 제어선(CL2i)에 더 연결될 수 있다.
실시예에 따라, 도 1의 표시 영역(10)에 배치되는 화소들(PXL)은 실질적으로 서로 동일한 구조를 가질 수 있다. 이하에서는, "제i 주사선(Si)", "제i 발광 제어선(Ei)" 및 "제j 데이터선(Dj)"을, 각각 "주사선(Si)", "발광 제어선(Ei)" 및 "데이터선(Dj)"이라 하고, i번째 제1 제어선(CL1i) 및 i번째 제2 제어선(CL2i)을 각각 "제1 제어선(CL1i)" 및 "제2 제어선(CL2i)"이라 하기로 한다.
먼저 도 2를 참조하면, 본 발명의 일 실시예에 의한 화소(PXL)는 발광 소자(EL)와, 상기 발광 소자(EL)를 구동하기 위한 화소 회로(PXC)를 구비한다. 실시예에 따라, 발광 소자(EL)는 화소 회로(PXC)와 제2 전원(ELVSS)의 사이에 연결될 수 있으나, 발광 소자(EL)의 위치가 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 발광 소자(EL)는 제1 전원(ELVDD)과 화소 회로(PXC)의 사이에 연결될 수도 있다.
실시예에 따라, 발광 소자(EL)는 유기 발광층을 포함한 유기 발광 다이오드(organic light emitting diode, OLED)일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는, 나노 스케일 내지 마이크로 스케일 정도로 작은 초소형의 무기 발광 소자들이 각 화소(PXL)의 광원을 구성할 수도 있다.
발광 소자(EL)는 제1 전원(ELVDD)과 제2 전원(ELVSS)의 사이에 연결된다. 예를 들어, 발광 소자(EL)의 애노드 전극은 화소 회로(PXC)를 경유하여 제1 전원(ELVDD)에 연결되고, 상기 발광 소자(EL)의 캐소드 전극은 제2 전원(ELVSS)에 연결될 수 있다. 이와 같은 발광 소자(EL)는 제1 트랜지스터(T1)로부터 구동 전류가 공급될 때, 상기 구동 전류에 대응하는 휘도의 빛을 생성한다.
제1 전원(ELVDD)과 제2 전원(ELVSS)은 발광 소자(EL)가 발광할 수 있도록 하는 전위 차를 가질 수 있다. 예를 들어, 제1 전원(ELVDD)은 고전위 화소 전원일 수 있고, 제2 전원(ELVSS)은 제1 전원(ELVDD)보다 발광 소자(EL)의 문턱 전압 이상 낮은 전위를 가지는 저전위 화소 전원일 수 있다.
화소 회로(PXC)는, 구동 트랜지스터, 적어도 하나의 스위칭 트랜지스터 및 스토리지 커패시터(Cst)를 구비한다. 예를 들어, 화소 회로(PXC)는, 구동 트랜지스터로서의 제1 트랜지스터(T1), 스위칭 트랜지스터들로서의 제2 내지 제7 트랜지스터들(T2~T7) 및 스토리지 커패시터(Cst)를 구비할 수 있다. 상기 스위칭 트랜지스터들 중 적어도 하나의 스위칭 트랜지스터는, 구동 트랜지스터의 게이트 전극이 접속되는 제1 노드(N1)로, 데이터 신호 또는 초기화 전원의 전압을 전달하기 위해 구비될 수 있다.
한편, 화소 회로(PXC)의 구조는 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 화소(PXL)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로(PXC)를 구비할 수 있다.
일 실시예에서, 제1 내지 제7 트랜지스터들(T1~T7)은 각각 P 타입의 트랜지스터일 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 내지 제7 트랜지스터들(T1~T7)이 각각 N 타입의 트랜지스터일 수도 있다. 또는, 또 다른 실시예에서는 상기 제1 내지 제7 트랜지스터들(T1~T7) 중 일부는 P 타입의 트랜지스터이고, 다른 일부는 N 타입의 트랜지스터일 수도 있다.
제1 트랜지스터(T1)는 구동 전류의 전류 패스 상에 위치하도록 제1 전원(ELVDD)과 제2 전원(ELVSS)의 사이에 연결된다. 일 예로, 제1 트랜지스터(T1)는 제1 전원(ELVDD)과 발광 소자(EL)의 사이에 연결될 수 있다. 예를 들어, 제1 트랜지스터(T1)의 제1 전극(일 예로, 소스 전극)은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 연결되고, 상기 제1 트랜지스터(T1)의 제2 전극(일 예로, 드레인 전극)은 제6 트랜지스터(T6)를 경유하여 발광 소자(EL)의 애노드 전극에 연결될 수 있다. 상기 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결된다.
이와 같은 제1 트랜지스터(T1)는 게이트 전압, 즉 제1 노드(N1)의 전압에 대응하여 발광 소자(EL)에 흐르는 구동 전류를 제어한다. 예를 들어, 제1 트랜지스터(T1)는, 각 프레임의 발광 기간 동안, 제1 노드(N1)의 전압에 대응하여 제1 전원(ELVDD)으로부터 발광 소자(EL)를 경유하여 제2 전원(ELVSS)으로 흐르는 구동 전류를 제어할 수 있다.
제2 트랜지스터(T2)는 데이터선(Dj)과 제1 트랜지스터(T1)의 제1 전극의 사이에 연결된다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 주사선(Si)에 연결된다.
이와 같은 제2 트랜지스터(T2)는 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어, 데이터선(Dj)과 제1 트랜지스터(T1)의 제1 전극을 연결한다. 따라서, 제2 트랜지스터(T2)가 턴-온되면, 데이터선(Dj)으로부터의 데이터 신호가 제1 트랜지스터(T1)의 제1 전극으로 전달된다. 한편, 제2 트랜지스터(T2)가 주사 신호에 의해 턴-온되는 기간 동안 상기 주사 신호에 의해 제3 트랜지스터(T3)도 턴-온되고, 상기 제3 트랜지스터(T3)에 의해 제1 트랜지스터(T1)가 다이오드 연결되는 형태로 턴-온된다. 이에 따라, 데이터선(Dj)으로부터의 데이터 신호가 제2 트랜지스터(T2), 제1 트랜지스터(T1) 및 제3 트랜지스터(T3)를 경유하여 제1 노드(N1)로 전달될 수 있다. 그러면, 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 충전한다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)의 사이에 연결된다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 주사선(Si)에 연결된다. 이와 같은 제3 트랜지스터(T3)는 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급될 때 턴-온되어, 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 연결한다. 따라서, 제3 트랜지스터(T3)가 턴-온되면, 제1 트랜지스터(T1)가 다이오드 형태로 연결된다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)의 사이에 연결된다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 제1 제어선(CL1i)에 연결된다. 실시예에 따라, 제1 제어선(CL1i)은 i번째 수평 라인의 화소들(PXL)을 초기화하기 위한 초기화 제어선일 수 있으며, 각각의 주사선(Si)으로 게이트-온 전압의 주사 신호가 공급되기 이전의 초기화 기간 동안 게이트-온 전압의 초기화 제어 신호를 공급받을 수 있다.
일 실시예에서, 제1 제어선(CL1i)은 이전 수평 라인들의 화소들(PXL)을 선택하기 위한 이전 주사선들 중 어느 하나의 주사선, 일 예로 직전 수평 라인의 화소들(PXL)을 선택하기 위한 제i-1 주사선(Si-1)일 수 있다. 이 경우, 제1 제어선(CL1i)으로 공급되는 초기화 제어 신호는 제i-1 주사선(Si-1)으로 공급되는 제i-1 주사 신호일 수 있다. 다른 실시예에서, 제1 제어선(CL1i)은 화소들(PXL)의 주사선들(S1~Sn)과는 별개로 형성된 제어선일 수도 있다.
이와 같은 제4 트랜지스터(T4)는 제1 제어선(CL1i)으로 게이트-온 전압의 제1 제어 신호가 공급될 때 턴-온된다. 제4 트랜지스터(T4)가 턴-온되면 제1 노드(N1)로 초기화 전원(Vint)의 전압이 전달되고, 이에 따라 상기 제1 노드(N1)의 전압이 초기화 전원(Vint)의 전압으로 초기화된다.
초기화 전원(Vint)의 전압은 데이터 신호의 전압 이하의 전압으로 설정될 수 있다. 예를 들어, 초기화 전원(Vint)의 전압은 데이터 신호의 최저 전압 이하로 설정될 수 있다. 각각의 화소(PXL)로 현재 프레임의 데이터 신호를 전달하기에 앞서 제1 노드(N1)의 전압을 초기화 전원(Vint)의 전압으로 초기화하게 되면, 이전 프레임의 데이터 신호와 무관하게 각 수평 라인의 주사 기간(즉, 각각의 주사선(Si)으로 주사 신호가 공급되는 기간) 동안 제1 트랜지스터(T1)가 순방향으로 다이오드 연결된다. 이에 따라, 이전 프레임의 데이터 신호와 무관하게, 현재 프레임의 데이터 신호를 제1 노드(N1)로 안정적으로 전달할 수 있다.
제5 트랜지스터(T5)는 제1 전원(ELVDD)과 제1 트랜지스터(T1)의 사이에 연결된다. 그리고, 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(Ei)에 연결된다. 이와 같은 제5 트랜지스터(T5)는 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)와 발광 소자(EL)의 사이에 연결된다. 그리고, 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(Ei)에 연결된다. 이와 같은 제6 트랜지스터(T6)는 발광 제어선(Ei)으로 게이트-오프 전압의 발광 제어 신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
즉, 제5 및 제6 트랜지스터들(T5, T6)은 발광 제어 신호에 의해 동시에 턴-온 또는 턴-오프되어, 화소들(PXL)의 발광 기간을 제어할 수 있다. 제5 및 제6 트랜지스터들(T5, T6)이 턴-온되면, 화소(PXL)에 구동 전류가 흐를 수 있는 전류 패스가 형성된다. 이에 따라, 화소(PXL)가 제1 노드(N1)의 전압에 대응하는 휘도로 발광할 수 있게 된다. 반대로, 제5 및 제6 트랜지스터들(T5, T6)이 턴-오프되면, 상기 전류 패스가 차단되면서 화소(PXL)가 비발광하게 된다.
실시예에 따라, 발광 제어 신호는 화소(PXL)의 초기화 기간 및 데이터 프로그래밍 기간(일 예로, 주사 기간) 동안 제5 및 제6 트랜지스터들(T5, T6)을 턴-오프시킬 수 있도록 게이트-오프 전압으로 공급될 수 있다. 일 예로, 게이트-오프 전압의 발광 제어 신호는 주사 신호, 제1 제어 신호 및 제2 제어 신호 각각이 게이트-온 전압을 가지는 기간 동안, 상기 주사 신호, 제1 제어 신호 및 제2 제어 신호와 중첩되도록 공급될 수 있다. 그리고, 주사 신호, 제1 제어 신호 및 제2 제어 신호의 전압이 게이트-오프 전압으로 변경된 이후, 발광 제어 신호의 전압이 게이트-온 전압이 변경될 수 있다. 이에 따라, 각 프레임의 발광 기간에 앞서, 화소(PXL)의 내부에 안정적으로 데이터 신호를 저장할 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 발광 소자(EL)의 애노드 전극 사이에 연결된다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 제2 제어선(CL2i)에 연결된다. 실시예에 따라, 제2 제어선(CL2i)은 i번째 수평 라인에 위치한 화소들(PXL)의 발광 소자(EL)에 형성된 유기 커패시터(발광 소자(EL)의 구조상 발생하는 기생 커패시터)에 충전된 전압을 초기화하기 위한 바이패스 제어선일 수 있으며, 각각의 발광 기간에 앞서 게이트-온 전압의 바이패스 제어 신호를 공급받을 수 있다.
일 실시예에서, 제2 제어선(CL2i)은 다음 수평 라인들의 화소들(PXL)을 선택하기 위한 다음 주사선들 중 어느 하나의 주사선, 일 예로 제i+1 수평 라인의 화소들(PXL)을 선택하기 위한 제i+1 주사선(Si+1)일 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 제2 제어선(CL2i)은 각 화소(PXL)의 현재 주사선(즉, 주사선(Si))이거나, 화소들(PXL)의 주사선들(S1~Sn)과는 별개로 형성된 제어선일 수도 있다.
제7 트랜지스터(T7)는 각각의 발광 기간에 앞서, 제2 제어선(CL2i)으로 게이트-온 전압의 제2 제어 신호가 공급될 때 턴-온되어 발광 소자(EL)의 애노드 전극에 초기화 전원(Vint)의 전압을 전달한다. 이에 따라, 화소(PXL)가 각각의 데이터 신호에 대하여 보다 균일한 휘도 특성을 나타낼 수 있다.
스토리지 커패시터(Cst)는 제1 전원(ELVDD)과 제1 노드(N1)의 사이에 연결된다. 이와 같은 스토리지 커패시터(Cst)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응하는 전압을 충전한다.
상술한 실시예에서와 같이, 각각의 화소(PXL)는 구동 트랜지스터(일 예로, 제1 트랜지스터(T1)) 및 적어도 하나의 스위칭 트랜지스터(일 예로, 제2 내지 제7 트랜지스터들(T2~T7) 중 적어도 하나)를 비롯하여 복수의 트랜지스터들을 구비할 수 있다. 일 실시예에서, 상기 복수의 트랜지스터들은 서로 유사한 구조, 크기 및/또는 종류의 트랜지스터들로 형성될 수 있다. 다른 실시예에서, 상기 복수의 트랜지스터들 중 적어도 하나는 나머지 트랜지스터들과 상이한 구조, 크기 및/또는 종류의 트랜지스터로 형성될 수 있다.
일 예로, 구동 트랜지스터는, 보다 넓은 전압 범위의 동작 구간을 확보하기 위하여 상대적으로 긴 채널 영역을 가질 수 있다. 일 예로, 구동 트랜지스터는 롱-채널 트랜지스터로 형성될 수 있다. 그리고, 각각의 스위칭 트랜지스터는, 제한된 화소 영역을 효율적으로 활용하면서 보다 빠른 동작 특성을 확보하기 위하여 구동 트랜지스터에 비해 상대적으로 짧은 채널 영역을 가질 수 있다. 일 예로, 각각의 스위칭 트랜지스터는 숏-채널 트랜지스터로 형성될 수 있다. 다만, 실시예에 따라 스위칭 트랜지스터의 채널 영역이 짧아질 경우 상기 스위칭 트랜지스터에서 발생하는 누설전류가 증가하여 화소(PXL)의 휘도 변동을 야기할 수도 있다.
도 3을 참조하면, 누설전류를 저감하기 위하여 적어도 하나의 스위칭 트랜지스터는, 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 수 있다. 예를 들어, 오프 상태에서 누설전류가 발생할 시 제1 노드(N1)의 전압을 변동시킬 수 있는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은, 서로 직렬로 연결된 복수의 트랜지스터들로 형성될 수 있다. 일 예로, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각은, 직렬 연결된 두 개의 트랜지스터들을 포함한 듀얼 구조의 트랜지스터로 형성될 수 있다.
구체적으로, 제3 트랜지스터(T3)는 제1 노드(N1)와 제1 트랜지스터(T1)의 제2 전극의 사이에 서로 직렬로 연결된 적어도 두 개의 트랜지스터들, 일 예로 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)를 포함할 수 있다. 상기 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)의 게이트 전극들은 주사선(Si)에 공통으로 연결될 수 있다. 이에 따라, 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)는 주사신호에 대응하여 동시에 턴-온 또는 턴-오프될 수 있다.
유사하게, 제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint)의 사이에 서로 직렬로 연결된 적어도 두 개의 트랜지스터들, 일 예로 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)를 포함할 수 있다. 상기 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)의 게이트 전극들은 제1 제어선(CL1i)에 공통으로 연결될 수 있다. 이에 따라, 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)는 제1 제어 신호(일 예로, 이전 주사신호)에 대응하여 동시에 턴-온 또는 턴-오프될 수 있다.
제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 적어도 듀얼 구조의 다중 트랜지스터로 구성할 경우, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 각각의 누설전류가 감소 또는 방지될 수 있다. 이에 따라, 각 프레임의 발광 기간 동안 오프 상태의 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)를 통한 누설전류를 저감 또는 방지함으로써, 제1 노드(N1)의 전압을 안정적으로 유지할 수 있다. 이에 따라, 화소(PXL)의 계조 표현력을 높이고, 표시 장치(1)의 화질을 향상시킬 수 있다.
한편, 도 3에서는 제3 및 제4 트랜지스터들(T3, T4) 각각을 듀얼 구조의 트랜지스터로 구성하는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제3 트랜지스터(T3) 및 제4 트랜지스터(T4) 중 어느 하나의 트랜지스터(일 예로, 제3 트랜지스터(T3))만을 다중 구조의 트랜지스터로 형성하고, 다른 하나의 트랜지스터(일 예로, 제4 트랜지스터(T4))는 싱글 구조의 트랜지스터로 형성할 수도 있다. 또 다른 실시예에서는 제3 트랜지스터(T3) 및/또는 제4 트랜지스터(T4) 이외의 다른 스위칭 트랜지스터, 일 예로, 제2 트랜지스터(T2)와 제5 내지 제7 트랜지스터들(T5~T7) 중 적어도 하나의 트랜지스터(일 예로, 제2 트랜지스터(T2))를 서로 직렬로 연결된 복수의 트랜지스터들을 포함한 다중 구조의 트랜지스터로 형성할 수도 있다.
상술한 실시예에 의한 화소(PXL) 및 이를 구비한 표시 장치(1)는, 누설전류에 의해 제1 트랜지스터(T1)의 게이트 전압, 즉 제1 노드(N1)의 전압이 변동되는 것을 저감 또는 방지할 수 있다. 이에 따라, 각각의 발광 기간 동안 화소(PXL)가 각각의 데이터 신호에 대응하는 계조를 보다 정확하게 표현할 수 있다.
한편, 본 발명에서 화소(PXL)의 구조가 도 2 및 도 3에 도시된 실시예들에 한정되지는 않는다. 예를 들어, 화소(PXL)는 현재 공지된 다양한 구조 및/또는 구동 방식의 화소 회로(PXC)를 구비할 수 있다.
도 2 및 도 3의 실시예들에서는 각각의 트랜지스터가 P 타입의 트랜지스터인 것으로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1~T7) 중 적어도 하나의 트랜지스터는 N타입의 트랜지스터일 수도 있다. 이 경우, 상기 N 타입의 트랜지스터를 턴-온시키기 위한 게이트-온 전압은 하이 전압일 수 있다.
또한, 제1 트랜지스터(T1)의 타입에 따라 데이터 신호의 전압이 결정될 수 있다. 예를 들어, 제1 트랜지스터(T1)가 P 타입의 트랜지스터인 경우, 표현하고자 하는 계조가 높을수록 각각의 화소(PXL)로 보다 낮은 전압의 데이터 신호를 공급하고, 상기 제1 트랜지스터(T1)가 N 타입의 트랜지스터인 경우, 표현하고자 하는 계조가 높을수록 각각의 화소(PXL)로 보다 높은 전압의 데이터 신호를 공급할 수 있다.
즉, 본 발명에서 화소(PXL)를 구성하는 트랜지스터들의 종류 및 이를 제어하기 위한 각종 제어 신호들(일 예로, 주사 신호, 데이터 신호, 제1 제어 신호, 제2 제어 신호 및/또는 발광 제어 신호)의 전압 레벨은 실시예에 따라 다양하게 변경될 수 있다.
도 4 및 도 5는 본 발명의 일 실시예에 의한 스위칭 트랜지스터(Ts)를 나타낸다. 예를 들어, 도 4는 상기 스위칭 트랜지스터(Ts)의 단면 구조를 나타내고, 도 5는 상기 스위칭 트랜지스터(Ts)의 회로 구조를 나타낸다.
실시예에 따라, 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)는 도 1 내지 도 3의 실시예들에 의한 화소(PXL)에 구비된 어느 하나의 스위칭 트랜지스터, 일 예로, 도 3의 실시예에 의한 듀얼 구조의 제3 트랜지스터(T3)일 수 있다.
도 3 내지 도 5를 참조하면, 본 발명의 일 실시예에 의한 스위칭 트랜지스터(Ts)는, 버퍼층(110)이 형성된 베이스 층(100)의 일면 상에 배치된 활성층 패턴(120), 제1 절연막(130)을 사이에 개재하고 활성층 패턴(120)의 일 영역과 중첩되는 게이트 전극(140), 제1 절연막(130) 및 제2 절연막(150)을 사이에 개재하고 활성층 패턴(120)과 이격되며 상기 활성층 패턴(120)의 서로 다른 일 영역에 연결되는 제1 전극(160) 및 제2 전극(170)을 포함할 수 있다.
실시예에 따라, 상기 스위칭 트랜지스터(Ts)는 서로 직렬로 연결된 제1 스위칭 트랜지스터(Ts_1) 및 제2 스위칭 트랜지스터(Ts_2)를 포함할 수 있다. 일 예로, 제1 스위칭 트랜지스터(Ts_1) 및 제2 스위칭 트랜지스터(Ts_2)는, 도 3에 도시된 제3_1 트랜지스터(T3_1) 및 제3_2 트랜지스터(T3_2)일 수 있다.
이 경우, 스위칭 트랜지스터(Ts)는 복수의 채널 영역들을 포함할 수 있다. 일 예로, 스위칭 트랜지스터(Ts)는, 제1 스위칭 트랜지스터(Ts_1)의 채널을 형성하는 제1 채널 영역(120a1) 및 제2 스위칭 트랜지스터(Ts_2)의 채널을 형성하는 제2 채널 영역(120a2)을 포함할 수 있다. 제1 채널 영역(120a1) 및 제2 채널 영역(120a2) 각각의 양측에는 전도성 영역이 배치될 수 있다.
예를 들어, 제1 채널 영역(120a1)의 양측에는 각각 제1 전도성 영역(120b1) 및 제3 전도성 영역(120b3)이 배치될 수 있다. 상기 제1 전도성 영역(120b1) 및 제3 전도성 영역(120b3) 중 어느 하나는 제1 스위칭 트랜지스터(Ts_1)의 소스 영역일 수 있고, 다른 하나는 상기 제1 스위칭 트랜지스터(Ts_1)의 드레인 영역일 수 있다. 일 예로, 제1 전도성 영역(120b1)이 제1 스위칭 트랜지스터(Ts_1)의 소스 영역이면, 제3 전도성 영역(120b3)은 상기 제1 스위칭 트랜지스터(Ts_1)의 드레인 영역일 수 있다. 반대로, 제1 전도성 영역(120b1)이 제1 스위칭 트랜지스터(Ts_1)의 드레인 영역이면, 제3 전도성 영역(120b3)은 상기 제1 스위칭 트랜지스터(Ts_1)의 소스 영역일 수 있다. 이는, 제1 스위칭 트랜지스터(Ts_1)의 캐리어 타입(일 예로, N 타입 또는 P 타입) 및 전류의 방향 등에 따라 달라질 수 있다.
유사하게, 제2 채널 영역(120a2)의 양측에는 각각 제2 전도성 영역(120b2) 및 제3 전도성 영역(120b3)이 배치될 수 있다. 상기 제2 전도성 영역(120b2) 및 제3 전도성 영역(120b3) 중 어느 하나는 제2 스위칭 트랜지스터(Ts_2)의 소스 영역일 수 있고, 다른 하나는 상기 제2 스위칭 트랜지스터(Ts_2)의 드레인 영역일 수 있다. 일 예로, 제2 전도성 영역(120b2)이 제2 스위칭 트랜지스터(Ts_2)의 드레인 영역이면, 제3 전도성 영역(120b3)은 상기 제2 스위칭 트랜지스터(Ts_2)의 소스 영역일 수 있다. 반대로, 제2 전도성 영역(120b2)이 제2 스위칭 트랜지스터(Ts_2)의 소스 영역이면, 제3 전도성 영역(120b3)은 상기 제2 스위칭 트랜지스터(Ts_2)의 드레인 영역일 수 있다. 이는, 제2 스위칭 트랜지스터(Ts_2)의 캐리어 타입(일 예로, N 타입 또는 P 타입) 및 전류의 방향 등에 따라 달라질 수 있다.
일 실시예에서, 제1 스위칭 트랜지스터(Ts_1) 및 제2 스위칭 트랜지스터(Ts_2)는 어느 하나의 전도성 영역을 공유할 수 있다. 예를 들어, 제1 스위칭 트랜지스터(Ts_1) 및 제2 스위칭 트랜지스터(Ts_2)는 제3 전도성 영역(120b3)을 공유할 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 스위칭 트랜지스터(Ts_1) 및 제2 스위칭 트랜지스터(Ts_2)의 전도성 영역들이 서로 분리된 패턴으로 형성되되, 상기 제1 및 제2 스위칭 트랜지스터들(Ts_1, Ts_2) 각각의 어느 한 전도성 영역들(일 예로, 제1 스위칭 트랜지스터(Ts_1)의 소스 영역 및 제2 스위칭 트랜지스터(Ts_2)의 드레인 영역)이 서로 전기적으로 연결될 수도 있다.
실시예에 따라, 스위칭 트랜지스터(Ts)는 적어도 하나의 광폭 밴드-갭(wide band-gap) 영역을 포함할 수 있다. 일 예로, 상기 스위칭 트랜지스터(Ts)는, 제1 채널 영역(120a1)의 일 측에 배치된 제1 광폭 밴드-갭 영역(120c1)과, 제2 채널 영역(120a2)의 일 측에 배치된 제2 광폭 밴드-갭 영역(120c2)을 포함할 수 있다.
실시예에 따라, 제1 광폭 밴드-갭 영역(120c1) 및 제2 광폭 밴드-갭 영역(120c2)은, 제1 채널 영역(120a1)과 제2 채널 영역(120a2)의 사이에 위치될 수 있다. 예를 들어, 제1 광폭 밴드-갭 영역(120c1)은 제1 채널 영역(120a1)과 제3 전도성 영역(120b3)의 사이에 배치되고, 제2 광폭 밴드-갭 영역(120c2)은 제2 채널 영역(120a2)과 제3 전도성 영역(120b3)의 사이에 배치될 수 있다.
상술한 실시예에 의한 스위칭 트랜지스터(Ts)는, 적어도 하나의 채널 영역과, 상기 채널 영역의 양측에 배치된 적어도 두 개의 전도성 영역들과, 상기 채널 영역과 상기 전도성 영역들 중 어느 하나의 사이에 배치된 적어도 하나의 광폭 밴드-갭 영역을 포함한다. 또한, 스위칭 트랜지스터(Ts)가 듀얼 구조 이상의 다중 구조로 형성되는 경우, 상기 스위칭 트랜지스터(Ts)는 각각 적어도 하나의 추가적인 채널 영역, 전도성 영역 및 광폭 밴드-갭 영역을 더 포함할 수 있다.
예를 들어, 스위칭 트랜지스터(Ts)는, 제1 채널 영역(120a1)과, 상기 제1 채널 영역(120a1)의 양측에 배치된 제1 전도성 영역(120b1) 및 제2 전도성 영역(120b2)과, 상기 제1 채널 영역(120a1)과 제2 전도성 영역(120b2)의 사이에 배치된 제1 광폭 밴드-갭 영역(120c1)을 포함할 수 있다. 또한, 상기 스위칭 트랜지스터(Ts)는, 제1 채널 영역(120a1)과 제2 전도성 영역(120b2)의 사이에 배치된 제2 채널 영역(120a2)과, 상기 제1 채널 영역(120a1)과 제2 채널 영역(120a2)의 사이에 배치된 제3 전도성 영역(120b3)과, 상기 제2 채널 영역(120a2)과 제3 전도성 영역(120b3)의 사이에 배치된 제2 광폭 밴드-갭 영역(120c2)을 더 포함할 수 있다. 이 경우, 제1 광폭 밴드-갭 영역(120c1)은 제1 채널 영역(120a1)과 제3 전도성 영역(120b3)의 사이에 배치될 수 있다.
즉, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2)은 제3 전도성 영역(120b3)의 양측에 배치될 수 있다. 예를 들어, 제1 광폭 밴드-갭 영역(120c1)은 제1 채널 영역(120a1) 및 제3 전도성 영역(120b3)에 직접적으로 접촉되도록 상기 제1 채널 영역(120a1)과 제3 전도성 영역(120b3)의 사이에 개재될 수 있다. 그리고, 제2 광폭 밴드-갭 영역(120c2)은 제2 채널 영역(120a2) 및 제3 전도성 영역(120b3)에 직접적으로 접촉되도록 상기 제2 채널 영역(120a2)과 제3 전도성 영역(120b3)의 사이에 개재될 수 있다.
일 예로, 상기 스위칭 트랜지스터(Ts)의 활성층 패턴(120)은, 버퍼층(110) 상에서 어느 일 방향을 따라 순차적으로 배치된 제1 전도성 영역(120b1), 제1 채널 영역(120a1), 제1 광폭 밴드-갭 영역(120c1), 제3 전도성 영역(120b3), 제2 광폭 밴드-갭 영역(120c2), 제2 채널 영역(120a2) 및 제2 전도성 영역(120b2)을 포함할 수 있다. 여기서, 제1 전도성 영역(120b1), 제1 채널 영역(120a1), 제1 광폭 밴드-갭 영역(120c1), 제3 전도성 영역(120b3)은 제1 스위칭 트랜지스터(Ts_1)의 활성층 패턴을 구성하고, 제2 전도성 영역(120b2), 제2 채널 영역(120a2), 제2 광폭 밴드-갭 영역(120c2) 및 제3 전도성 영역(120b3)은 제2 스위칭 트랜지스터(Ts_2)의 활성층 패턴을 구성할 수 있다. 상기 제1 및 제2 스위칭 트랜지스터들(Ts_1, Ts_2)의 활성층 패턴들은 제3 전도성 영역(120b3)을 공유하며, 서로 일체로 형성될 수 있다.
상기 활성층 패턴(120)은, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2)에서 상대적으로 넓은 밴드-갭을 가지고, 나머지 영역들에서 상대적으로 낮은 밴드-갭을 가질 수 있다. 예를 들어, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2) 각각은 비정질 실리콘(a-Si: amorphous silicon)을 포함한 비정질 실리콘 영역일 수 있고, 제1 및 제2 채널 영역들(120a1, 120a2)과 제1 내지 제3 전도성 영역들(120b1~120b3) 각각은 다결정 실리콘(Poly-Si: polysilicon)을 포함한 다결정 실리콘 영역일 수 있다.
한편, 스위칭 트랜지스터(Ts)가 듀얼 구조의 트랜지스터인 경우, 상기 스위칭 트랜지스터(Ts)는 듀얼 구조의 게이트 전극(140)을 구비할 수 있다. 예를 들어, 상기 게이트 전극(140)은, 제1 채널 영역(120a1)과 중첩되는 제1 게이트 전극(140a1)과, 제2 채널 영역(120a2)과 중첩되는 제2 게이트 전극(140a2)을 포함할 수 있다. 유사하게, 스위칭 트랜지스터(Ts)가 세 개 이상의 트랜지스터들로 구성되는 다중 구조의 트랜지스터인 경우, 상기 스위칭 트랜지스터(Ts)는 세 개 이상의 채널 영역들과, 상기 채널 영역들 각각과 중첩되는 세 개 이상의 게이트 전극들을 구비할 수 있다.
일 실시예에서, 게이트 전극(140)은 다중층으로 이루어질 수 있다. 예를 들어, 제1 게이트 전극(140a1)은, 제1 절연막(130)과 제2 절연막(150)의 사이에 배치된 하부 전극(140a1_1)과, 상기 하부 전극(140a1_1)에 연결되며 제2 절연막(150) 상에 배치된 상부 전극(140a1_2)을 포함한 다중층으로 이루어질 수 있다. 유사하게, 제2 게이트 전극(140a2)은, 제1 절연막(130)과 제2 절연막(150)의 사이에 배치된 하부 전극(140a2_1)과, 상기 하부 전극(140a2_1)에 연결되며 제2 절연막(150) 상에 배치된 상부 전극(140a2_2)을 포함한 다중층으로 이루어질 수 있다. 게이트 전극(140)이 다중층으로 이루어지면, 상기 게이트 전극(140) 및 이에 연결되는 게이트 제어선(GC)(일 예로, 주사선(Si))의 저항을 낮춰 신호 지연을 저감 또는 방지할 수 있다.
다만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서는 제1 게이트 전극(140a1) 및 제2 게이트 전극(140a2) 중 어느 하나는 다중층으로 이루어지고, 다른 하나는 단일층으로 이루어질 수 있다. 또 다른 실시예에서는, 제1 게이트 전극(140a1) 및 제2 게이트 전극(140a2) 각각이 단일층으로 이루어지며, 상기 제1 게이트 전극(140a1) 및 제2 게이트 전극(140a2)이 서로 동일 또는 상이한 층에 배치될 수도 있다. 일 예로, 제1 게이트 전극(140a1) 및 제2 게이트 전극(140a2) 각각이, 제1 절연막(130)과 제2 절연막(150)의 사이에 위치한 하부 전극들(140a1_1, 140a2_1)만을 포함할 수도 있다.
제1 게이트 전극(140a1) 및 제2 게이트 전극(140a2)은 서로 전기적으로 연결된다. 예를 들어, 제1 게이트 전극(140a1) 및 제2 게이트 전극(140a2)은 동일한 게이트 제어선(GC)에 연결될 수 있다. 일 예로, 스위칭 트랜지스터(Ts)가 도 3의 제3 트랜지스터(T3)인 경우, 제1 게이트 전극(140a1) 및 제2 게이트 전극(140a2)은 주사선(Si)에 공통으로 연결될 수 있다.
제1 전극(160) 및 제2 전극(170)은 제2 절연막(150) 상에 배치되어 활성층 패턴(120)의 서로 다른 일 영역에 연결될 수 있다. 예를 들어, 제1 전극(160)은 제1 및 제2 절연막들(130, 150)을 관통하는 제1 컨택홀을 통해 제1 전도성 영역(120b1)에 연결되고, 제2 전극(170)은 상기 제1 및 제2 절연막들(130, 150)을 관통하는 제2 컨택홀을 통해 제2 전도성 영역(120b2)에 연결될 수 있다.
실시예에 따라, 제1 전극(160)은 스위칭 트랜지스터(Ts)의 소스 전극 및 드레인 전극 중 어느 하나의 전극일 수 있고, 제2 전극(170)은 다른 하나의 전극일 수 있다. 예를 들어, 제1 전극(160)이 소스 전극이면, 제2 전극(170)은 드레인 전극일 수 있다. 반대로, 제1 전극(160)이 드레인 전극이면, 제2 전극(170)은 소스 전극일 수 있다.
한편, 본 발명에서 제1 전극(160) 및 제2 전극(170)의 위치가 특별히 한정되지는 않으며, 이는 실시예에 따라 다양하게 변경될 수 있다. 또한, 실시예에 따라서는 제1 전극(160) 및 제2 전극(170) 중 적어도 하나의 전극이 생략될 수도 있다.
예를 들어, 스위칭 트랜지스터(Ts)가 제1 전도성 영역(120b1)을 통해 다른 회로 소자(일 예로, 적어도 하나의 다른 트랜지스터 및/또는 커패시터 등)에 바로 연결될 경우, 제1 전극(160)이 생략될 수 있다. 그리고, 제1 전도성 영역(120b1)이 상기 스위칭 트랜지스터(Ts)의 소스 또는 드레인 전극이 될 수 있다. 유사하게, 스위칭 트랜지스터(Ts)가 제2 전도성 영역(120b2)을 통해 다른 회로 소자에 바로 연결되는 경우, 제2 전극(170)이 생략될 수 있다. 그리고, 제2 전도성 영역(120b2)이 상기 스위칭 트랜지스터(Ts)의 소스 또는 드레인 전극이 될 수도 있다. 또는, 관점에 따라서는 제1 및/또는 제2 전도성 영역들(120b1, 120b2)을 스위칭 트랜지스터(Ts)의 소스 및/또는 드레인 전극들로 간주하고, 제1 및/또는 제2 전극들(160, 170)을 상기 스위칭 트랜지스터(Ts)의 일 전극에 연결되는 배선들 또는 다른 회로 소자의 전극들로 간주할 수도 있다.
상술한 실시예에 의한 스위칭 트랜지스터(Ts)는 양방향 모두에서 향상된 누설전류 특성을 나타낼 수 있다. 예를 들어, 제1 방향(DR1) 및 제2 방향(DR2) 상에서, 제1 및 제2 스위칭 트랜지스터들(Ts_1, Ts_2) 중 어느 한 스위칭 트랜지스터의 채널 영역과 드레인 영역의 사이에는 제1 광폭 밴드-갭 영역(120c1) 또는 제2 광폭 밴드-갭 영역(120c2)이 위치할 수 있다. 이에 따라, 상기 스위칭 트랜지스터(Ts)에서는, 양방향 모두에서 누설전류가 낮을 수 있다.
구체적으로, 트랜지스터의 특성 상, 누설전류는 채널 영역과 드레인 영역의 사이에서 발생할 수 있다. 따라서, 제1 스위칭 트랜지스터(Ts_1) 및/또는 제2 스위칭 트랜지스터(Ts_2)의 각 채널 영역과 드레인 영역의 사이에 넓은 밴드-갭을 가지는 영역(즉, 제1 및/또는 제2 광폭 밴드-갭 영역(120c1, 120c2))을 배치할 경우, 스위칭 트랜지스터(Ts)에서 발생할 수 있는 누설전류를 효과적으로 저감 또는 방지할 수 있다.
제1 및 제2 스위칭 트랜지스터들(Ts_1, Ts_2) 각각이 P 타입의 트랜지스터라고 가정하고, 도 5의 제1 방향(DR1)을 따른 제1 누설전류(Ioff_1)의 관점에서 보면, 도 4의 제1 전도성 영역(120b1) 및 제3 전도성 영역(120b3)은 각각 제1 스위칭 트랜지스터(Ts_1)의 소스 영역 및 드레인 영역일 수 있다. 따라서, 제1 광폭 밴드-갭 영역(120c1)은 제1 스위칭 트랜지스터(Ts_1)의 채널 영역인 제1 채널 영역(120a1)과 상기 제1 스위칭 트랜지스터(Ts_1)의 드레인 영역인 제3 전도성 영역(120b3) 사이의 접합부(즉, Drain-to-Active Junction)에 위치한다. 제1 광폭 밴드-갭 영역(120c1)에 의해 제1 스위칭 트랜지스터(Ts_1)의 채널 영역과 드레인 영역의 사이에서 밴드-갭이 넓어질 경우, 제1 스위칭 트랜지스터(Ts_1)의 누설전류가 효과적으로 저감 또는 방지될 수 있다.
구체적으로, 트랜지스터의 누설전류는 크게 두 종류의 누설전류, 즉 열여기 전류(IG: thermal generation current) 및 게이트 유도 드레인 누설 전류(IGIDL: Gate-Induced-Drain-Leakage current; "기들 전류"라고도 함)의 합으로 나타날 수 있다. 열여기 전류(IG) 및 게이트 유도 드레인 누설 전류(IGIDL) 각각은 밴드-갭을 변수로 하는 밴드-갭의 함수로서, 구체적으로 밴드-갭이 증가할수록 열여기 전류(IG) 및 게이트 유도 드레인 누설 전류(IGIDL) 각각이 감소하게 된다. 따라서, 제1 방향(DR1)을 따른 제1 누설전류(Ioff_1)는 제1 스위칭 트랜지스터(Ts_1)에서 제1 광폭 밴드-갭 영역(120c1)에 의해 억제될 수 있다.
한편, 도 5의 제2 방향(DR2)을 따른 제2 누설전류(Ioff_2)의 관점에서 보면, 제2 전도성 영역(120b2) 및 제3 전도성 영역(120b3)은 각각 제2 스위칭 트랜지스터(Ts_2)의 소스 영역 및 드레인 영역일 수 있다. 따라서, 제2 광폭 밴드-갭 영역(120c2)은 제2 스위칭 트랜지스터(Ts_2)의 채널 영역인 제2 채널 영역(120a2)과 드레인 영역인 제3 전도성 영역(120b3) 사이의 접합부에 위치한다.
따라서, 제2 광폭 밴드-갭 영역(120c2)에 의해 제2 스위칭 트랜지스터(Ts_2)의 채널 영역과 드레인 영역의 사이에서 밴드-갭이 넓어질 경우, 상기 제2 스위칭 트랜지스터(Ts_2)의 누설전류가 효과적으로 저감 또는 방지될 수 있다. 즉, 제2 방향(DR2)을 따른 제2 누설전류(Ioff_2)는 제2 스위칭 트랜지스터(Ts_2)에서 제2 광폭 밴드-갭 영역(120c2)에 의해 억제될 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에서는 적어도 하나의 스위칭 트랜지스터(Ts)를 복수의 트랜지스터들(일 예로, 제1 및 제2 스위칭 트랜지스터들(Ts_1, Ts_2))을 포함한 듀얼 구조 이상의 다중 구조로 구성한다. 그리고, 상기 복수의 트랜지스터들 사이의 전도성 영역(일 예로, 제3 전도성 영역(120b3))과 각각의 채널 영역(일 예로, 제1 및 제2 채널 영역들(120a1, 120a2))의 사이에 각각의 광폭 밴드-갭 영역(일 예로, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2))을 배치한 접합부 밴드-갭 확장(JBW: Junction Band-gap Widening) 구조를 형성한다. 이에 따라, 채널 영역들 각각의 일 측에만 광폭 밴드-갭 영역을 형성하더라도 양방향 누설전류를 모두 효과적으로 저감 또는 방지할 수 있다. 또한, 활성층 패턴(120)을 비교적 짧게 형성하더라도 각각의 광폭 밴드-갭 영역에 의한 누설전류 저감 효과를 얻을 수 있다.
따라서, 한정된 면적의 화소 영역을 효율적으로 활용하면서도 화소(PXL)의 누설전류 특성을 개선할 수 있다. 이에 따라, 상대적으로 좁은 화소 영역을 가지는 고해상도의 표시 장치(1)에서도 본 발명의 실시예에 의한 스위칭 트랜지스터(Ts)를 용이하게 형성하여, 화소(PXL)의 누설전류 저감 효과를 얻을 수 있다.
상술한 실시예에 의하면, 화소(PXL)를 구성하는 적어도 하나의 스위칭 트랜지스터(Ts)를 듀얼 구조 이상의 다중 구조로 형성하여 누설전류를 일차적으로 낮출 수 있다. 또한, 각각 제1 방향(DR1) 및 제2 방향(DR2) 상에서, 상기 다중 구조의 스위칭 트랜지스터(Ts)를 구성하는 적어도 하나의 스위칭 트랜지스터(일 예로, 제1 또는 제2 스위칭 트랜지스터(Ts_1, Ts_2))의 채널 영역과 드레인 영역의 사이에 광폭 밴드-갭 영역을 형성함으로써, 누설전류를 보다 효과적으로 저감 또는 방지할 수 있다.
예를 들어, 도 3의 제3 트랜지스터(T3)를 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)로 형성할 경우, 오프 상태에서의 제3 트랜지스터(T3)의 누설전류를 획기적으로 낮출 수 있다. 실시예에 따라, 전원 등에 직접적으로 연결되지 않는 제3 트랜지스터(T3)는, 화소(PXL)의 다른 스위칭 트랜지스터들에 비해 화소 영역의 중앙 영역에 보다 가깝게 배치될 수 있다. 따라서, 제3 트랜지스터(T3)에 대해서는, 에이징이 제대로 실시되지 않을 가능성이 상대적으로 높아진다. 이 경우, 제3 트랜지스터(T3)의 누설전류 특성이 악화될 수도 있으나, 본 발명의 실시예에서와 같은 광폭 밴드-갭 영역을 포함하도록 제3 트랜지스터(T3)를 형성할 경우, 제3 트랜지스터(T3)의 누설전류 특성을 향상시킬 수 있다. 이에 따라, 제1 노드(N1)의 전압을 안정화하여 화소(PXL)의 계조 표현력을 향상시킬 수 있다.
한편, 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)의 구조가 제3 트랜지스터(T3)에만 적용될 수 있는 것이 아님은 물론이다. 예를 들어, 도 3의 제4 트랜지스터(T4)를 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)와 같이 구성할 수도 있다. 일 예로, 제4 트랜지스터(T4)는, 도 4 및 도 5의 실시예에 의한 제1 채널 영역(120a1), 제1 전도성 영역(120b1), 제2 전도성 영역(120b2) 및 제1 광폭 밴드-갭 영역(120c1)을 포함할 수 있다. 또한, 제4 트랜지스터(T4)가 듀얼 구조 이상의 다중 구조의 트랜지스터인 경우, 상기 제4 트랜지스터(T4)는, 제2 채널 영역(120a2), 제3 전도성 영역(120b3) 및 제2 광폭 밴드-갭 영역(120c2)을 더 포함할 수 있다. 일 예로, 도 4 및 도 5의 제1 스위칭 트랜지스터(Ts_1) 및 제2 스위칭 트랜지스터(Ts_2)는, 도 3의 제4_1 트랜지스터(T4_1) 및 제4_2 트랜지스터(T4_2)일 수도 있다. 이에 따라, 제4 트랜지스터(T4)의 누설전류를 획기적으로 낮춰, 제1 노드(N1)의 전압을 안정화하고 화소(PXL)의 계조 표현력을 향상시킬 수 있다.
즉, 본 발명의 실시예에서, 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)의 구조는, 필요에 따라 화소(PXL)를 구성하는 적어도 하나의 스위칭 트랜지스터에 선택적으로 적용될 수 있다. 예를 들어, 도 2 및 도 3의 실시예들에서와 같이, 각각의 화소(PXL)가 제2 내지 제7 트랜지스터들(T2~T7)과 같이 복수의 스위칭 트랜지스터들을 포함할 경우, 상기 스위칭 트랜지스터들 중 누설전류에 취약하거나 누설전류 저감이 보다 중요한 일부의 스위칭 트랜지스터에만 선택적으로 광폭 밴드-갭 영역을 형성할 수 있을 것이다. 일 예로, 도 3의 제3 및/또는 제4 트랜지스터들(T3, T4)은, 각각이 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)로 형성될 수 있다. 또는, 실시예에 따라서는 제2 트랜지스터(T2)를 듀얼 구조로 구성하고, 상기 제2 트랜지스터(T2)를 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)와 같은 구조로 형성할 수도 있을 것이다.
상술한 실시예에 따르면, 화소(PXL)의 누설전류를 효과적으로 저감할 수 있다. 이에 따라, 화소(PXL)의 계조 표현력을 높이고, 상기 화소(PXL)를 포함한 표시 장치(1)의 화질을 향상시킬 수 있다.
도 6 및 도 7은 본 발명의 다른 실시예에 의한 스위칭 트랜지스터(Ts')를 나타낸다. 예를 들어, 도 6은 상기 스위칭 트랜지스터(Ts')의 단면 구조를 나타내고, 도 7은 상기 스위칭 트랜지스터(Ts')의 회로 구조를 나타낸다.
실시예에 따라, 도 6 및 도 7의 실시예에 의한 스위칭 트랜지스터(Ts')는 도 1 내지 도 3의 실시예들에 의한 화소(PXL)에 구비된 어느 하나의 스위칭 트랜지스터, 일 예로, 도 2의 실시예에 의한 싱글 구조의 제2 내지 제4 트랜지스터들(T2~T4) 및 도 3의 실시예에 의한 싱글 구조의 제2 트랜지스터(T2) 중 적어도 하나의 스위칭 트랜지스터일 수 있다. 편의상, 도 6 및 도 7에서는 도 2의 제3 트랜지스터(T3)가 본 실시예에 의한 스위칭 트랜지스터(Ts')의 구조를 가지는 것으로 가정하여 상기 스위칭 트랜지스터(Ts')의 구조를 도시하기로 한다. 도 6 및 도 7의 실시예에서, 도 4 및 도 5의 실시예와 유사 또는 동일한 구성에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 6 및 도 7을 참조하면, 본 발명의 다른 실시예에 의한 스위칭 트랜지스터(Ts')는, 단일의 채널 영역, 일 예로 제1 채널 영역(120a1)을 포함한 활성층 패턴(120’)을 포함할 수 있다. 상기 활성층 패턴(120’)은, 제1 채널 영역(120a1)과, 상기 제1 채널 영역(120a1)의 양측에 배치된 제1 전도성 영역(120b1) 및 제2 전도성 영역(120b2)과, 상기 제1 채널 영역(120a1)과 제2 전도성 영역(120b2)의 사이에 배치된 제1 광폭 밴드-갭 영역(120c1)과, 상기 제1 채널 영역(120a1)과 제1 전도성 영역(120b1)의 사이에 배치된 제2 광폭 밴드-갭 영역(120c2')을 포함할 수 있다. 실시예에 따라, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2')은 제1 채널 영역(120a1)의 서로 다른 일 영역에 접촉되도록 상기 제1 채널 영역(120a1)의 양측에 배치될 수 있다.
상기 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2')은 활성층 패턴(120’)의 나머지 영역들에 비해 밴드-갭이 넓은 물질로 형성될 수 있다. 예를 들어, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2') 각각은 비정질 실리콘을 포함한 비정질 실리콘 영역일 수 있고, 제1 채널 영역(120a1)과 제1 및 제2 전도성 영역들(120b1, 120b2) 각각은 다결정 실리콘을 포함한 다결정 실리콘 영역일 수 있다. 이에 따라, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2')에서의 밴드-갭은, 제1 채널 영역(120a1)과 제1 및 제2 전도성 영역들(120b1, 120b2)에 비해 클 수 있다. 일 예로, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2')은 대략 1.7eV의 에너지 밴드-갭을 가지고, 제1 채널 영역(120a1)과 제1 및 제2 전도성 영역들(120b1, 120b2)은 대략 1.12eV의 에너지 밴드-갭을 가질 수 있다. 이러한 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2')에 의해 스위칭 트랜지스터(Ts')의 누설전류가 저감 또는 방지될 수 있다.
또한, 스위칭 트랜지스터(Ts')는 제1 채널 영역(120a1)과 중첩되는 단일의 게이트 전극(140')을 포함할 수 있다. 상기 게이트 전극(140')은 단일층 또는 다중층으로 구성될 수 있다. 일 예로, 상기 게이트 전극(140')은, 제1 절연막(130)과 제2 절연막(150)의 사이에 위치한 하부 전극(140_1)과, 제2 절연막(150) 상에 배치되어 상기 하부 전극(140_1)에 연결되는 상부 전극(140_2)을 포함한 다중층 구조를 가질 수 있다.
상술한 바와 같이, 본 실시예에 의한 스위칭 트랜지스터(Ts')는, 제1 및 제2 전도성 영역들(120b1, 120b2) 각각과 제1 채널 영역(120a1)의 사이에, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2')을 포함한다. 이에 따라, 상기 스위칭 트랜지스터(Ts')는, 양방향 모두에서 향상된 누설전류 특성(즉, 누설전류가 낮은 특성)을 나타낼 수 있다.
도 7의 제1 방향(DR1)을 따른 제1 누설전류(Ioff_1)의 관점에서 보면, 제1 전도성 영역(120b1) 및 제2 전도성 영역(120b2)은 각각 스위칭 트랜지스터(Ts')의 소스 영역 및 드레인 영역일 수 있다. 따라서, 제1 방향(DR1)을 따른 제1 누설전류(Ioff_1)는 제1 광폭 밴드-갭 영역(120c1)에 의해 저감 또는 방지될 수 있다.
한편, 제2 방향(DR2)을 따른 제2 누설전류(Ioff_2)의 관점에서 보면, 제2 전도성 영역(120b2) 및 제1 전도성 영역(120b1)은 각각 스위칭 트랜지스터(Ts')의 소스 영역 및 드레인 영역일 수 있다. 따라서, 제2 방향(DR2)을 따른 제2 누설전류(Ioff_2)는 제2 광폭 밴드-갭 영역(120c2')에 의해 저감 또는 방지될 수 있다.
실시예에 따라, 도 6 및 도 7에서는 본 실시예에 의한 스위칭 트랜지스터(Ts')가 도 2의 실시예에 의한 제3 트랜지스터(T3)인 것으로 도시하였으나, 상술한 실시예에 의한 스위칭 트랜지스터(Ts')의 구조가 제3 트랜지스터(T3)에만 적용될 수 있는 것이 아님은 물론이다. 예를 들어, 도 2의 제4 트랜지스터(T4)를 도 6 및 도 7의 실시예에 의한 스위칭 트랜지스터(Ts')와 같이 구성할 수도 있다.
또는, 도 2 및 도 3의 실시예 등에 의한 제2 트랜지스터(T2)를 도 6 및 도 7의 실시예에 의한 스위칭 트랜지스터(Ts')와 같이 구성할 수도 있다. 예를 들어, 제2 트랜지스터(T2)는, 도 6 및 도 7의 실시예에 의한 제1 채널 영역(120a1), 제1 전도성 영역(120b1), 제2 전도성 영역(120b2), 제1 광폭 밴드-갭 영역(120c1) 및 제2 광폭 밴드-갭 영역(120c2')을 포함할 수 있다. 이에 따라, 화소(PXL)의 동작을 안정화하고 계조 표현력을 향상시킬 수 있다.
도 8a 내지 도 8i는 본 발명의 일 실시예에 의한 표시 장치(1)의 제조 방법을 나타내는 것으로서, 일 예로 각각의 화소(PXL)에 구비된 스위칭 트랜지스터(Ts)의 제조 방법을 나타낸다. 실시예에 따라, 도 8a 내지 도 8i에서는 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)의 제조 방법을 나타내기로 한다. 다만, 상기 제조 방법은 도 6 및 도 7의 실시예에 의한 스위칭 트랜지스터(Ts')의 제조 시에도 적용될 수 있다. 예를 들어, 도 6 및 도 7의 실시예에 의한 스위칭 트랜지스터(Ts')는, 활성층 패턴(120’)의 크기 및/또는 그 구조 등에서 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)와 일부 상이한 구조를 가질 수 있으나, 이를 제조하기 공정 과정은 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)를 제조하기 위한 공정 과정과 실질적으로 동일 또는 유사할 수 있다.
도 4 내지 도 8a를 참조하면, 먼저 베이스 층(100) 상에 버퍼층(110)을 형성한 이후, 상기 버퍼층(110) 상의 각 트랜지스터 영역(일 예로, 스위칭 트랜지스터(Ts)가 배치될 스위칭 트랜지스터 영역)에 반도체 패턴(SCP)을 형성할 수 있다. 한편, 실시예에 따라서는 버퍼층(110)이 생략될 수도 있고, 이 경우 반도체 패턴(SCP)은 베이스 층(100)의 일면 상에 바로 형성될 수 있다.
베이스 층(100)은 표시 장치(1)을 패널을 형성하기 위한 베이스 부재일 수 있다. 실시예에 따라, 베이스 층(100)은, 경성 또는 연성의 기판이나 필름일 수 있으며, 그 재료나 물성이 특별히 한정되지는 않는다. 일 예로, 베이스 층(100)은 유리 또는 강화 유리로 이루어진 경성 기판, 플라스틱 또는 금속 재질의 연성 기판(또는, 박막 필름), 또는 적어도 한 층의 절연막일 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다. 또한, 베이스 층(100)은 투명할 수 있으나, 이에 한정되지는 않는다. 일 예로, 베이스 층(100)은 투명, 반투명, 불투명, 또는 반사성의 베이스 부재로 형성될 수 있다.
버퍼층(110)은 베이스 층(100)의 일면 상에 선택적으로 형성될 수 있는 것으로서, 상기 버퍼층(110)을 형성함에 의해 그 상부에 형성될 회로 소자에 불순물이 확산되는 것을 방지할 수 있다. 이러한 버퍼층(110)은 단일층으로 구성될 수 있으나, 적어도 2중층 이상의 다중층으로 구성될 수도 있다. 버퍼층(110)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 일 예로, 버퍼층(110)은 실리콘 질화막(SiNx) 및 실리콘 산화막(SiOx)을 포함한 다중층으로 형성될 수 있다.
반도체 패턴(SCP)은 각 트랜지스터의 활성층 패턴(일 예로, 스위칭 트랜지스터(Ts)의 활성층 패턴(120))을 형성하기 위한 것으로서, 버퍼층(110)이 형성된 베이스 층(100)의 일면 상에 형성될 수 있다. 예를 들어, 버퍼층(110) 상에 반도체 물질을 증착하여 반도체 물질막을 형성한 이후, 상기 반도체 물질막을 패터닝함에 의해 각각의 반도체 패턴(SCP)을 형성할 수 있다.
실시예에 따라, 반도체 패턴(SCP)은 비정질 실리콘(a-Si)으로 형성될 수 있다. 예를 들어, 버퍼층(110) 상에 비정질 실리콘막을 형성한 이후, 상기 비정질 실리콘막을 패터닝함에 의해 각각의 반도체 패턴(SCP)을 형성할 수 있다.
도 4 내지 도 8b를 참조하면, 반도체 패턴(SCP)의 일 영역 상에 마스크(200)를 배치한다. 상기 마스크(200)는 후속 공정에서 형성될 제1 절연막(130)을 형성하기 위한 물질(일 예로, 게이트 절연막 물질), 포토 레지스트, 또는 다양한 하드 마스크 물질 등으로 형성될 수 있으며, 그 재료 및/또는 물성이 특별히 한정되지는 않는다.
실시예에 따라, 마스크(200)는 반도체 패턴(SCP)의 적어도 두 영역을 커버하기 위한 복수의 마스크 패턴들을 포함할 수 있다. 예를 들어, 마스크(200)는, 반도체 패턴(SCP)의 서로 다른 일 영역을 커버하도록 상기 반도체 패턴(SCP) 상에 서로 이격되어 배치된 제1 마스크(200_1) 및 제2 마스크(200_2)를 포함할 수 있다.
실시예에 따라, 제1 마스크(200_1) 및 제2 마스크(200_2)는 반도체 패턴(SCP)을 부분적으로만 결정화하여 상기 반도체 패턴(SCP)의 일 영역을 비정질 상태로 유지하기 위한 것으로서, 각각의 광폭 밴드-갭 영역이 형성될 영역 상에 배치될 수 있다. 예를 들어, 제1 마스크(200_1)는 제1 광폭 밴드-갭 영역(120c1)이 형성될 영역(이하, "제1 영역"이라 함) 상에 배치되고, 제2 마스크(200_2)는 제2 광폭 밴드-갭 영역(120c2)이 형성될 영역(이하, "제2 영역"이라 함) 상에 배치될 수 있다. 즉, 반도체 패턴(SCP)의 제1 영역 및 제2 영역 상에 각각 제1 마스크(200_1) 및 제2 마스크(200_2)를 배치하고, 상기 반도체 패턴(SCP)의 나머지 영역을 노출할 수 있다.
도 4 내지 도 8d를 참조하면, 상기 제1 영역 및 제2 영역을 제외한 반도체 패턴(SCP)의 나머지 영역을 결정화하기 위한 결정화 공정을 진행한다. 예를 들어, 각각의 반도체 패턴(SCP) 및 마스크(200)가 형성된 베이스 층(100) 상에 레이저 조사 장치(일 예로, 레이저 바)(300)를 배치하고, 상기 레이저 조사 장치(300)를 일 방향(일 예로, 제1 방향(DR1))을 따라 이동시키면서 레이저(310)를 조사함에 의해, 마스크(200)에 의해 커버되지 않은 반도체 패턴(SCP)의 일 영역을 결정화할 수 있다. 이에 따라, 상기 반도체 패턴(SCP)을, 제1 마스크(200_1) 및 제2 마스크(200_2) 하부의 제1 영역 및 제2 영역에 대응하는 비정질 영역(일 예로, a-Si 영역)과, 상기 제1 영역 및 제2 영역을 제외한 나머지 영역에 대응하는 결정질 영역(일 예로, Poly-Si 영역)으로 구분할 수 있다.
일 실시예에서, 도 4 및 도 5의 실시예에서와 같이 스위칭 트랜지스터(Ts)가 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 경우, 상기 제1 영역 및 제2 영역에 대응하는 비정질 영역은 각각 스위칭 트랜지스터(Ts)의 제1 광폭 밴드-갭 영역(120c1) 및 제2 광폭 밴드-갭 영역(120c2)을 구성할 수 있다. 그리고, 상기 제1 광폭 밴드-갭 영역(120c1) 및 제2 광폭 밴드-갭 영역(120c2) 사이의 결정질 영역은 추후의 도핑 공정을 거친 이후 스위칭 트랜지스터(Ts)의 제3 전도성 영역(120b3)을 구성할 수 있다. 또한, 상기 도핑 공정을 거친 이후, 제1 광폭 밴드-갭 영역(120c1) 일측의 결정질 영역은 제1 채널 영역(120a1)과 제1 전도성 영역(120b1)으로 구분되고, 제2 광폭 밴드-갭 영역(120c2) 일측의 결정질 영역은 제2 채널 영역(120a2)과 제2 전도성 영역(120b2)으로 구분될 수 있다.
다른 실시예에서, 도 6 및 도 7의 실시예에서와 같이 스위칭 트랜지스터(Ts')가 단일의 트랜지스터로 구성될 경우, 상기 제1 영역 및 제2 영역에 대응하는 비정질 영역은 각각 스위칭 트랜지스터(Ts')의 제2 광폭 밴드-갭 영역(120c2') 및 제1 광폭 밴드-갭 영역(120c1)을 구성할 수 있다. 그리고, 상기 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2') 사이의 결정질 영역은 스위칭 트랜지스터(Ts')의 제1 채널 영역(120a1)을 구성하고, 상기 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2') 각각의 일 측에 위치한 나머지 결정질 영역은 추후의 도핑 공정을 거친 이후 상기 스위칭 트랜지스터(Ts')의 제1 및 제2 전도성 영역들(120a1, 120b2)을 구성할 수 있다.
실시예에 따라, 마스크(200)는, 반도체 패턴(SCP)의 결정화 공정이 완료된 이후 제거될 수 있다. 일 예로, 마스크(200)는 후속될 제1 절연막(130)의 형성 공정 이전 또는 그 이후에 제거될 수 있다. 실시예에 따라, 마스크(200)가 제1 절연막(130)의 형성 이후에 제거될 경우, 스위칭 트랜지스터(Ts)를 제조하는 일부 공정 단계(일 예로, 제1 절연막(130)의 성막 공정 및/또는 각각의 전도성 영역을 형성하기 위한 도핑 공정)에서 반도체 패턴(SCP)의 제1 및 제2 영역들 상에서 제1 절연막(130)이 상부 방향으로 돌출되어 있을 수도 있다.
도 4 내지 도 8e를 참조하면, 결정화 공정을 거친 반도체 패턴(SCP) 상에 제1 절연막(130)을 형성한다. 실시예에 따라, 제1 절연막(130)은 게이트 절연막일 수 있으며, 실리콘 질화막(SiNx)이나 실리콘 산화막(SiOx)과 같은 적어도 한 층의 무기 절연막으로 구성될 수 있다. 다만, 제1 절연막(130)의 재료 및/또는 물성이 이에 한정되지는 않으며, 이는 실시예에 따라 다양하게 변경될 수 있다.
도 4 내지 도 8f를 참조하면, 각각의 채널 영역에 대응하는 결정질 영역의 일 영역 상에 위치하도록, 반도체 패턴(SCP) 상에 게이트 전극(140)을 형성한다. 일 예로, 각각 제1 채널 영역(120a1) 및 제2 채널 영역(120a2) 상에 위치하도록, 반도체 패턴(SCP) 상에 제1 및 제2 게이트 전극들(140a1, 140a2)의 하부 전극들(140a1_1, 140a2_1)을 형성할 수 있다.
도 4 내지 도 8g를 참조하면, 제1 절연막(130) 상에 형성된 게이트 전극(140)(일 예로, 제1 및 제2 게이트 전극들(140a1, 140a2)의 하부 전극들(140a1_1, 140a2_1))을 마스크로 이용하여, 상기 게이트 전극(140)에 의해 커버되지 않은 결정질 영역의 다른 일 영역을 불순물로 고농도 도핑한다. 이에 따라, 각각의 전도성 영역을 형성함으로써, 활성층 패턴(120)을 형성할 수 있다.
일 실시예에서, 도 4 및 도 5의 실시예에서와 같이 스위칭 트랜지스터(Ts)가 서로 직렬로 연결된 복수의 트랜지스터들로 구성될 경우, 상기 트랜지스터들의 채널 영역들(일 예로, 제1 및 제2 채널 영역들(120a1, 120a2)) 사이의 일 영역을 불순물로 도핑하여 제3 전도성 영역(120b3)을 형성할 수 있다. 상기 제3 전도성 영역(120b3)은, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2)의 사이에 형성될 수 있다. 한편, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2)은 결정화되지 않은 비정질 영역이므로, 불순물이 주입되더라도 결정화된 나머지 영역들에 비해 넓은 밴드-갭을 가진다. 이에 따라, 제3 전도성 영역(120b3)과 채널 영역들의 사이(일 예로, 제1 채널 영역(120a1)과 제3 전도성 영역(120b3)의 사이, 및 제3 전도성 영역(120b3)과 제2 채널 영역(120a2)의 사이)에는 각각의 광폭 밴드-갭 영역(일 예로, 제1 광폭 밴드-갭 영역(120c1) 및 제2 광폭 밴드-갭 영역(120c2))이 위치할 수 있다.
다른 실시예에서, 도 6 및 도 7의 실시예에서와 같이 스위칭 트랜지스터(Ts')가 단일의 트랜지스터로 구성될 경우, 제1 및 제2 광폭 밴드-갭 영역들(120c1, 120c2) 사이의 영역 상에 게이트 전극(140')(일 예로, 상기 게이트 전극(140')의 하부 전극(140_1))을 배치하여 불순물의 주입을 차단함으로써, 제1 채널 영역(120a1)을 형성할 수 있다. 즉, 실시예에 따라서는 각각의 광폭 밴드-갭 영역(일 예로, 제1 광폭 밴드-갭 영역(120c1) 및 제2 광폭 밴드-갭 영역(120c2))이 제1 채널 영역(120a1)의 양측에 형성될 수 있다.
한편, 이러한 도핑 공정에서, 반도체 패턴(SCP)의 양 단부들에도 불순물이 도핑된다. 이에 따라, 반도체 패턴(SCP)의 양 단부들에 제1 및 제2 전도성 영역들(120b1, 120b2)이 형성된다.
실시예에 따라, 불순물은 보론(B) 등을 포함하는 P 타입의 불순물일 수 있다. 일 예로, 보론(B) 이온을 도우즈량 0.1E12/㎠ ~ 7E12/㎠ 정도로 하여 반도체 패턴(SCP)에 이온 주입할 수 있다. 다만, 본 발명에서 불순물의 종류 및 도핑 농도 등이 특별히 한정되지는 않으며, 이는 형성하고자 하는 스위칭 트랜지스터(Ts, Ts')의 타입이나 특성 등에 따라 다양하게 변경될 수 있다. 일 예로, 다른 실시예에서 N 타입의 스위칭 트랜지스터(Ts, Ts')를 형성하고자 할 경우에는, 제1, 제2 및 제3 전도성 영역들(120b1, 120b2, 120b3)에 N 타입의 불순물을 도핑할 수 있다.
도 4 내지 도 8h를 참조하면, 각각의 게이트 전극, 일 예로 제1 및 제2 게이트 전극들(140a1, 140a2)의 하부 전극들(140a1_1, 140a2_1) 상에 제2 절연막(150)을 형성한다. 실시예에 따라, 제2 절연막(150)은 층간 절연막일 수 있으며, 적어도 한 층의 유기 절연막 및/또는 무기 절연막의 성막 공정을 통해 단일층 또는 다중층으로 형성될 수 있다. 상기 제2 절연막(150)의 재료 및/또는 물성이 특별히 한정되지는 않으며, 이는 실시예에 따라 다양하게 변경될 수 있다. 또한, 실시예에 따라, 제2 절연막(150)은 화학적 기계 연마(chemical mechanical polishing) 공정 등을 통해 그 표면이 평탄하게 형성될 수 있다.
도 4 내지 도 8i를 참조하면, 제2 절연막(150) 상에, 각각 제1 전도성 영역(120b1) 및 제2 전도성 영역(120b2)에 연결되는 제1 전극(160) 및 제2 전극(170)을 형성한다. 또한, 각각의 게이트 전극, 일 예로 제1 및 제2 게이트 전극들(140a1, 140a2)이 다중층 구조를 가지는 경우, 제1 전극(160) 및 제2 전극(170)을 형성하는 공정에서 상기 제1 및 제2 게이트 전극들(140a1, 140a2)의 상부 전극들(140a1_2, 140a2_2)을 함께 형성할 수 있다.
도 9는 본 발명의 일 실시예에 의한 스위칭 트랜지스터(Ts)를 포함한 화소(PXL)를 나타낸다. 편의상, 도 9에서는 도 4 및 도 5의 실시예에 의한 스위칭 트랜지스터(Ts)를 포함한 화소(PXL)를 도시하기로 한다. 한편, 화소(PXL)가 도 6 및 도 7의 실시예에 의한 스위칭 트랜지스터(Ts')를 포함할 경우, 상기 스위칭 트랜지스터(Ts')의 구조만 일부 달라질 뿐, 나머지 구성은 도 9에 개시된 화소(PXL)와 실질적으로 동일 또는 유사할 수 있다. 도 9의 실시예에서, 앞서 설명한 실시예들과 유사 또는 동일한 구성(일 예로, 스위칭 트랜지스터(Ts)의 구성 등)에 대해서는 동일 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.
도 1 내지 도 9를 참조하면, 화소(PXL)는 스위칭 트랜지스터(Ts) 및 스토리지 커패시터(Cst)를 비롯한 다양한 회로 소자들과, 발광 소자(EL)를 포함한다. 예를 들어, 상기 화소(PXL) 및 이를 포함하는 표시 패널은, 각 화소(PXL)의 회로 소자들 및 이에 연결되는 배선들이 배치되는 백플레인층(BPL)("회로 소자층" 또는 "회로층"이라고도 함)과, 상기 백플레인층(BPL) 상에 배치되며 각 화소(PXL)의 발광 소자(EL)가 배치되는 표시 소자층(DPL)을 포함할 수 있다.
실시예에 따라, 스토리지 커패시터(Cst)는, 각각 스위칭 트랜지스터(Ts)의 어느 일 전극과 동일 또는 상이한 층에 배치되는 하부 전극(142) 및 상부 전극(144)을 포함할 수 있다. 일 예로, 스토리지 커패시터(Cst)의 하부 전극(142)은 제1 및 제2 게이트 전극들(140a1, 140a2)의 하부 전극들(140a1_1, 140a2_1)과 함께 제1 절연막(130) 상에 배치될 수 있고, 상기 스토리지 커패시터(Cst)의 상부 전극(144)은 스위칭 트랜지스터(Ts)의 전극들과는 상이한 층에 배치될 수 있다.
예를 들어, 제2 절연막(150)은 하부 절연막(150_1)과 상부 절연막(150_2)을 포함한 다중층 구조로 형성될 수 있다. 그리고, 스토리지 커패시터(Cst)의 상부 전극(144)은, 제2 절연막(150)의 하부 절연막(150_1) 및 상부 절연막(150_2)의 사이에 배치될 수 있다.
일 실시예에서, 제1 및 제2 게이트 전극들(140a1, 140a2)의 상부 전극들(140a1_2, 140a2_2)은, 제1 및 제2 전극들(160, 170)과 함께 제2 절연막(150) 상에 배치될 수 있으나, 이에 한정되지는 않는다. 예를 들어, 다른 실시예에서, 제1 및 제2 게이트 전극들(140a1, 140a2)의 상부 전극들(140a1_2, 140a2_2)은, 스토리지 커패시터(Cst)의 상부 전극(144)과 함께, 제2 절연막(150)의 하부 절연막(150_1) 상에 배치될 수도 있다.
즉, 백플레인층(BPL)에 형성되는 각종 회로 소자들, 배선들 및 절연막들의 구조 및 위치 등은 실시예에 따라 다양하게 변경될 수 있다. 이러한 회로 소자들 및 배선들 상에는 제3 절연막(180)이 배치될 수 있다.
제3 절연막(180)은 단일층 또는 다중층으로 구성될 수 있다. 제3 절연막(180)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 일 예로, 제3 절연막(180)은, 적어도 한 층의 무기 절연막으로 구성된 제1 패시베이션층과, 적어도 한 층의 유기 절연막으로 구성된 제2 패시베이션층을 포함한 다중층으로 구성될 수 있다. 제3 절연막(180)이 적어도 한 층의 유기 절연막을 포함할 경우, 백플레인층(BPL)의 표면이 실질적으로 평탄해질 수 있다.
표시 소자층(DPL)은, 발광 소자(EL)를 포함하며, 각각의 발광 소자(EL)가 배치되는 발광 영역(일 예로, 각 화소(PXL)의 발광 영역)을 규정하기 위한 뱅크 구조물, 일 예로, 화소 정의막(240) 등을 더 포함할 수 있다. 또한, 발광 소자(EL) 및 화소 정의막(240) 상에는 보호층(250)이 배치될 수 있다.
발광 소자(EL)는, 제3 절연막(180) 상에 순차적으로 적층되는 제1 전극(210), 발광층(220) 및 제2 전극(230)을 포함한다. 실시예에 따라, 발광 소자(EL)의 제1 및 제2 전극들(210, 230) 중 어느 하나는 애노드 전극이고, 다른 하나는 캐소드 전극일 수 있다. 예를 들어, 제1 전극(210)이 애노드 전극이면, 제2 전극(230)은 캐소드 전극일 수 있다.
발광 소자(EL)의 제1 전극(210)은 제3 절연막(180) 상에 배치되며, 도시되지 않은 컨택홀 등을 통해 각각의 화소 회로(PXC)를 구성하는 적어도 하나의 회로 소자에 연결될 수 있다. 일 예로, 제1 전극(210)은, 제3 절연막(180)을 관통하는 컨택홀 또는 비아홀을 통해 제6 및 제7 트랜지스터들(T6, T7)의 일 전극에 연결될 수 있다.
상기 제1 전극(210)이 형성된 각각의 화소 영역에는, 해당 화소(PXL)의 발광 영역을 구획하는 화소 정의막(240)이 형성될 수 있다. 화소 정의막(240)은, 화소들(PXL)의 발광 영역들 사이에 배치되며, 각 화소(PXL)의 발광 영역에서 제1 전극(210)을 노출하는 개구부를 가질 수 있다. 예를 들어, 화소 정의막(240)은 각 발광 영역의 외곽 둘레를 따라 제1 전극(210) 등이 형성된 베이스 층(100)의 일면으로부터 상부 방향으로 돌출될 수 있다.
화소 정의막(240)에 의해 둘러싸인 각각의 발광 영역에는 발광층(220)이 형성될 수 있다. 일 예로, 발광층(220)은 제1 전극(210)의 노출된 표면 상에 배치될 수 있다. 실시예에 따라, 발광층(220)은 적어도 광 생성층(light generation layer)을 포함하는 다층 박막 구조를 가질 수 있다. 예를 들면, 발광층(220)은, 소정 색상의 광을 방출하는 광 생성층, 상기 광 생성층과 제1 전극(210)의 사이에 배치된 제1 공통층, 및 상기 광 생성층과 제2 전극(230)의 사이에 배치된 제2 공통층을 포함할 수 있다. 실시예에 따라, 제1 공통층은 정공 주입층(hole injection layer) 및 정공 수송층(hole transport layer) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 제2 공통층은, 정공 억제층(hole blocking layer), 전자 수송층(electron transport layer) 및 전자 주입층(electron injection layer) 중 적어도 하나를 포함할 수 있다. 실시예에 따라, 광 생성층은 각각의 발광 영역에 대응하여 개별적으로 패터닝될 수 있다. 그리고, 제1 공통층 및 제2 공통층은, 화소들(PXL)이 배치된 표시 영역(10) 상에 전면적으로 형성될 수 있다.
발광층(220) 상에는 발광 소자(EL)의 제2 전극(230)이 형성될 수 있다. 실시예에 따라, 상기 제2 전극(230)은 표시 영역(10) 상에 전면적으로 형성될 수 있으나, 이에 한정되지는 않는다.
발광 소자(EL) 상에는, 상기 발광 소자(EL)의 제2 전극(230)을 커버하는 보호층(250)이 형성될 수 있다. 실시예에 따라, 보호층(250)은 화소들(PXL)이 배치되는 표시 패널의 일 영역(예를 들어, 적어도 표시 영역(10)) 상에 배치되어 상기 화소들(PXL)을 밀봉하는 봉지층 또는 봉지기판을 포함할 수 있다. 일 예로, 보호층(250)은, 박막 봉지층(TFE: thin film encapsulation layer)을 포함할 수 있다. 박막 봉지층을 형성하여 표시 영역(10)을 밀봉할 경우, 화소들(PXL)을 보호하면서도 표시 패널의 두께를 저감하고 유연성을 확보할 수 있다.
실시예에 따라, 보호층(250)은 단일층 또는 다중층 구조로 이루어질 수 있다. 일 예로, 보호층(250)은 서로 중첩되는 적어도 두 개의 무기막들과, 상기 무기막들의 사이에 개재되는 적어도 하나의 유기막을 포함한 다층막으로 구성될 수 있다. 다만, 보호층(250)의 구조 및 재료 등은 실시예에 따라 다양하게 변경될 수 있다.
한편, 본 발명에서 화소(PXL) 및 이를 구비하는 표시 패널의 구조가 도 9에 도시된 실시예에 한정되지는 않으며, 이는 실시예에 따라 다양하게 변경될 수 있다. 예를 들어, 화소(PXL) 및 이를 구비하는 표시 패널은, 현재 공지된 다양한 구조로 형성될 수 있다.
도 10은 본 발명의 일 실시예에 의한 스위칭 트랜지스터(Ts, Ts')의 누설전류 특성을 나타내는 그래프이다. 예를 들어, 도 10은 각각의 채널 영역과 드레인 영역의 사이에 광폭 밴드-갭 영역을 포함한 스위칭 트랜지스터(Ts, Ts')의 게이트-소스 간 전압(Vgs)에 따른 드레인-소스 간 전류(Ids)를 나타낸다.
도 1 내지 도 10을 참조하면, 본 발명의 일 실시예에 의한 스위칭 트랜지스터(Ts, Ts')는 각 채널 영역의 적어도 일 측에 광폭 밴드-갭 영역을 포함하며, 이에 따라 상기 광폭 밴드-갭 영역을 포함하지 않는 비교 예의 트랜지스터에 비해 오프 구간(일 예로, 게이트-소스 간 전압(Vgs)이 양 전압의 하이 전압인 구간)에서의 누설전류가 낮은 특성을 나타낸다. 구체적으로, 본 발명의 일 실시예에 의한 스위칭 트랜지스터(Ts, Ts')는, 각각의 채널 영역과 드레인 영역의 사이에 광폭 밴드-갭 영역을 포함하지 않는 비교 예의 트랜지스터에 비해, 열여기 전류(IG; "IGenaration"이라고도 함) 및 게이트 유도 드레인 누설 전류(IGIDL)의 감소로 인해 누설전류가 현저히 낮아진 특성을 나타낸다.
한편, 본 발명의 또 다른 실시예에서는 각각의 채널 영역과 드레인 영역의 사이에 광폭 밴드-갭 영역을 형성하는 대신 저농도 도핑 영역(이하, "LDD 영역"이라 함)을 형성할 수도 있을 것이다. 다만, 이 경우에는 LDD 영역에 의해 전계의 크기가 변화되어 게이트 유도 드레인 누설 전류(IGIDL)는 감소할 수 있을 것이나, 열여기 전류(IG)까지는 감소하지 않을 수 있다. 이는, 게이트 유도 드레인 누설 전류(IGIDL)는 밴드-갭 및 전계의 크기 모두를 변수로 하는 전류이지만, 열여기 전류(IG)는 전계의 크기와는 무관하게 밴드-갭을 변수로 하는 전류이기 때문이다.
또한, 광폭 밴드-갭 영역 대신 LDD 영역을 형성할 경우, 활성층 패턴(120, 120')의 길이가 짧아지게 되면 상기 LDD 영역을 통한 누설전류 저감 효과를 얻기 어려워질 수도 있다. 일 예로, 활성층 패턴(120, 120')의 길이가 짧아지게 되면 LDD 영역의 형성 길이도 짧아질 수 있고, 이에 따라 상기 LDD 영역의 길이 산포 및/또는 도우즈(dose) 산포로 인하여 원하는 누설전류 저감 효과를 얻기 어려울 수 있다.
반면, 앞서 설명한 실시예들에서와 같이 각각의 채널 영역과 드레인 영역의 사이에 광폭 밴드-갭 영역을 형성한 스위칭 트랜지스터(Ts, Ts')는, 활성층 패턴(120, 120')의 길이가 짧아지더라도 LDD 영역을 적용한 트랜지스터에 비해 훨씬 우수한 누설전류 특성을 나타낼 수 있다. 즉, 본 발명의 다양한 실시예들에 따르면, 각각의 채널 영역과 드레인 영역의 사이에 광폭 밴드-갭 영역을 형성함으로써, 누설전류를 보다 효과적으로 저감할 수 있다.
본 발명의 기술 사상은 전술한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형 예가 가능함을 이해할 수 있을 것이다.
본 발명의 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라, 특허 청구범위에 의해 정해져야만 할 것이다. 또한, 특허 청구범위의 의미 및 범위, 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1: 표시 장치 10: 표시 영역
20: 주사 구동부 30: 발광 제어 구동부
40: 데이터 구동부 50: 타이밍 제어부
100: 베이스 층 110: 버퍼층
120, 120': 활성층 패턴 120a1: 제1 채널 영역
120a2: 제2 채널 영역 120b1: 제1 전도성 영역
120b2: 제2 전도성 영역 120b3: 제3 전도성 영역
120c1: 제1 광폭 밴드-갭 영역
120c2, 120c2': 제2 광폭 밴드-갭 영역
130: 제1 절연막 140, 140': 게이트 전극
150: 제2 절연막 160: 제1 전극
170: 제2 전극 180: 제3 절연막
200: 마스크 300: 레이저 조사 장치
PXL: 화소 PXC: 화소 회로
SCP: 반도체 패턴 T1~T7: 제1~제7 트랜지스터
Ts, Ts': 스위칭 트랜지스터

Claims (20)

  1. 표시 영역에 배치된 화소를 구비하며,
    상기 화소는,
    제1 전원과 제2 전원의 사이에 연결된 발광 소자;
    상기 제1 전원과 상기 발광 소자의 사이에 연결되며, 제1 노드의 전압에 대응하여 상기 발광 소자에 흐르는 구동 전류를 제어하는 제1 트랜지스터; 및
    상기 제1 노드로 데이터 신호 또는 초기화 전원의 전압을 전달하기 위한 적어도 하나의 스위칭 트랜지스터를 포함하며,
    상기 스위칭 트랜지스터는, 제1 채널 영역, 상기 제1 채널 영역의 양측에 배치된 제1 전도성 영역 및 제2 전도성 영역, 및 상기 제1 채널 영역과 상기 제2 전도성 영역의 사이에 배치된 제1 광폭 밴드-갭 영역을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1 채널 영역, 상기 제1 전도성 영역 및 상기 제2 전도성 영역은 다결정 실리콘을 포함하며,
    상기 제1 광폭 밴드-갭 영역은 비정질 실리콘을 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 스위칭 트랜지스터는 서로 직렬로 연결된 복수의 트랜지스터들로 구성되는, 표시 장치.
  4. 제3항에 있어서,
    상기 스위칭 트랜지스터는, 상기 제1 채널 영역과 상기 제2 전도성 영역의 사이에 배치된 제2 채널 영역, 상기 제1 채널 영역과 상기 제2 채널 영역의 사이에 배치된 제3 전도성 영역, 및 상기 제2 채널 영역과 상기 제3 전도성 영역의 사이에 배치된 제2 광폭 밴드-갭 영역을 더 포함하며,
    상기 제1 광폭 밴드-갭 영역은 상기 제1 채널 영역과 상기 제3 전도성 영역의 사이에 배치되는, 표시 장치.
  5. 제4항에 있어서,
    상기 제1 광폭 밴드-갭 영역은 상기 제1 채널 영역 및 상기 제3 전도성 영역에 직접적으로 접촉되고,
    상기 제2 광폭 밴드-갭 영역은 상기 제2 채널 영역 및 상기 제3 전도성 영역에 직접적으로 접촉되는, 표시 장치.
  6. 제4항에 있어서,
    상기 스위칭 트랜지스터는, 상기 제1 채널 영역과 중첩되는 제1 게이트 전극, 및 상기 제2 채널 영역과 중첩되는 제2 게이트 전극을 포함하며,
    상기 제1 게이트 전극 및 상기 제2 게이트 전극은 서로 전기적으로 연결되는, 표시 장치.
  7. 제1항에 있어서,
    상기 스위칭 트랜지스터는, 상기 제1 채널 영역과 상기 제1 전도성 영역의 사이에 배치된 제2 광폭 밴드-갭 영역을 더 포함하는, 표시 장치.
  8. 제7항에 있어서,
    상기 제1 광폭 밴드-갭 영역 및 상기 제2 광폭 밴드-갭 영역 각각은 비정질 실리콘을 포함하는, 표시 장치.
  9. 제1항에 있어서,
    상기 적어도 하나의 스위칭 트랜지스터는,
    상기 제1 트랜지스터의 제1 전극과 데이터선의 사이에 연결되며, 게이트 전극이 주사선에 연결되는 제2 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 제1 노드의 사이에 연결되며, 게이트 전극이 상기 주사선에 연결되는 제3 트랜지스터; 및
    상기 제1 노드와 상기 초기화 전원의 사이에 연결되며, 게이트 전극이 제1 제어선에 연결되는 제4 트랜지스터; 중 적어도 하나를 포함하는, 표시 장치.
  10. 제9항에 있어서,
    상기 제3 트랜지스터는, 상기 제1 채널 영역, 상기 제1 전도성 영역, 상기 제2 전도성 영역 및 상기 제1 광폭 밴드-갭 영역을 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 제3 트랜지스터는 서로 직렬로 연결된 복수의 트랜지스터들로 구성되는, 표시 장치.
  12. 제11항에 있어서,
    상기 제3 트랜지스터는, 상기 제1 채널 영역과 상기 제2 전도성 영역의 사이에 배치된 제2 채널 영역, 상기 제1 채널 영역과 상기 제2 채널 영역의 사이에 배치된 제3 전도성 영역, 및 상기 제2 채널 영역과 상기 제3 전도성 영역의 사이에 배치된 제2 광폭 밴드-갭 영역을 더 포함하며,
    상기 제1 광폭 밴드-갭 영역은 상기 제1 채널 영역과 상기 제3 전도성 영역의 사이에 배치되는, 표시 장치.
  13. 제12항에 있어서,
    상기 제3 트랜지스터는, 상기 제1 채널 영역과 중첩되는 제1 게이트 전극, 및 상기 제2 채널 영역과 중첩되는 제2 게이트 전극을 포함하며,
    상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 주사선에 공통으로 연결되는, 표시 장치.
  14. 제9항에 있어서,
    상기 제4 트랜지스터는, 상기 제1 채널 영역, 상기 제1 전도성 영역, 상기 제2 전도성 영역 및 상기 제1 광폭 밴드-갭 영역을 포함하는, 표시 장치.
  15. 제9항에 있어서,
    상기 제4 트랜지스터는 서로 직렬로 연결된 복수의 트랜지스터들로 구성되는, 표시 장치.
  16. 제9항에 있어서,
    상기 제2 트랜지스터는, 상기 제1 채널 영역, 상기 제1 전도성 영역, 상기 제2 전도성 영역, 및 상기 제1 광폭 밴드-갭 영역을 포함하며, 상기 제1 채널 영역과 상기 제1 전도성 영역의 사이에 배치된 제2 광폭 밴드-갭 영역을 더 포함하는, 표시 장치.
  17. 제1항에 있어서,
    상기 화소는 복수의 스위칭 트랜지스터들을 포함하며,
    상기 스위칭 트랜지스터들 중 일부만 상기 제1 광폭 밴드-갭 영역을 포함하는, 표시 장치.
  18. 적어도 하나의 스위칭 트랜지스터를 포함한 화소를 구비하는 표시 장치의 제조 방법에 있어서,
    상기 스위칭 트랜지스터가 배치될 영역에 반도체 패턴을 형성하는 단계;
    상기 반도체 패턴의 제1 영역 및 제2 영역 상에 각각 제1 마스크 및 제2 마스크를 배치하고, 상기 반도체 패턴의 나머지 영역을 노출하는 단계;
    상기 반도체 패턴의 나머지 영역을 결정화하여, 상기 제1 영역 및 상기 제2 영역에 대응하는 비정질 영역과 상기 나머지 영역에 대응하는 결정질 영역을 구분하는 단계;
    상기 반도체 패턴 상에 제1 절연막을 형성하는 단계;
    상기 결정질 영역의 일 영역 상에 게이트 전극을 형성하는 단계; 및
    상기 게이트 전극을 마스크로 이용하여 상기 결정질 영역의 다른 일 영역을 불순물로 도핑하는 단계를 포함하는, 표시 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 스위칭 트랜지스터는 서로 직렬로 연결된 복수의 트랜지스터들로 구성되며,
    상기 트랜지스터들의 채널 영역들 사이의 일 영역을 상기 불순물로 도핑하여 전도성 영역을 형성하고, 상기 전도성 영역과 상기 채널 영역들의 사이에 상기 비정질 영역을 형성하는, 표시 장치의 제조 방법.
  20. 제18항에 있어서,
    상기 스위칭 트랜지스터는 단일의 트랜지스터로 구성되며,
    상기 게이트 전극과 중첩되는 상기 결정질 영역의 양측에 상기 비정질 영역을 형성하는, 표시 장치의 제조 방법.
KR1020190092503A 2019-07-30 2019-07-30 표시 장치 및 그의 제조 방법 KR20210014817A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190092503A KR20210014817A (ko) 2019-07-30 2019-07-30 표시 장치 및 그의 제조 방법
US16/856,780 US11437455B2 (en) 2019-07-30 2020-04-23 Display device and method of manufacturing the same
CN202010749559.XA CN112310169A (zh) 2019-07-30 2020-07-30 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190092503A KR20210014817A (ko) 2019-07-30 2019-07-30 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210014817A true KR20210014817A (ko) 2021-02-10

Family

ID=74260564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092503A KR20210014817A (ko) 2019-07-30 2019-07-30 표시 장치 및 그의 제조 방법

Country Status (3)

Country Link
US (1) US11437455B2 (ko)
KR (1) KR20210014817A (ko)
CN (1) CN112310169A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12033546B2 (en) 2022-06-07 2024-07-09 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312170A (zh) * 2019-11-13 2020-06-19 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示装置
KR20210116754A (ko) * 2020-03-13 2021-09-28 삼성디스플레이 주식회사 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579188B1 (ko) 2004-02-12 2006-05-11 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8598586B2 (en) * 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
KR102663630B1 (ko) 2019-04-23 2024-05-14 삼성디스플레이 주식회사 트랜지스터의 에이징 방법 및 그 트랜지스터를 포함하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12033546B2 (en) 2022-06-07 2024-07-09 Samsung Display Co., Ltd. Display apparatus and method of driving the same

Also Published As

Publication number Publication date
CN112310169A (zh) 2021-02-02
US20210036080A1 (en) 2021-02-04
US11437455B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
US10985230B2 (en) Organic light emitting display apparatus and method of manufacturing the same
CN107799535B (zh) 显示装置及其制造方法
KR101152120B1 (ko) 표시 장치 및 그 구동 방법
WO2018161463A1 (zh) 像素电路和具有该像素电路的显示装置
KR102665322B1 (ko) 박막 트랜지스터 기판, 및 표시 장치
US6781155B1 (en) Electroluminescence display device with a double gate type thin film transistor having a lightly doped drain structure
KR102526352B1 (ko) 박막 트랜지스터 및 이를 이용한 표시패널
US7940234B2 (en) Pixel circuit, display device, and method of manufacturing pixel circuit
US20210057502A1 (en) Pixel and display device having the same
KR20180127598A (ko) 다채널 박막 트랜지스터 및 이를 포함하는 화소
KR20200064230A (ko) 유기 발광 표시 장치
JP2005338781A (ja) 有機電界発光表示パネル及びその製造方法
KR20140133669A (ko) 유기 발광 표시 장치
KR20050122699A (ko) 트랜지스터와 그의 제조방법 및 발광 표시장치
US10529786B2 (en) Thin-film transistor and organic light-emitting display device including the same
US11437455B2 (en) Display device and method of manufacturing the same
US20160247874A1 (en) Array substrate and manufacturing method thereof
US11309373B2 (en) Display device and method of manufacturing the same
US20190206967A1 (en) Vertical stack transistor, a display device including the vertical stack transistor, and a manufacturing method of the display device
KR102517126B1 (ko) 표시 장치
KR100658257B1 (ko) 발광 표시장치
KR100623727B1 (ko) 유기전계발광장치의 화소 회로
KR102523400B1 (ko) 표시 장치
KR20050113693A (ko) 유기전계 발광 표시 패널
KR20230164452A (ko) 박막 트랜지스터 기판, 그 제조방법 및 박막 트랜지스터 기판을 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination