KR20210116754A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210116754A
KR20210116754A KR1020200031198A KR20200031198A KR20210116754A KR 20210116754 A KR20210116754 A KR 20210116754A KR 1020200031198 A KR1020200031198 A KR 1020200031198A KR 20200031198 A KR20200031198 A KR 20200031198A KR 20210116754 A KR20210116754 A KR 20210116754A
Authority
KR
South Korea
Prior art keywords
layer
area
disposed
panel
window
Prior art date
Application number
KR1020200031198A
Other languages
English (en)
Inventor
이종수
추종원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200031198A priority Critical patent/KR20210116754A/ko
Priority to US17/165,716 priority patent/US11437445B2/en
Priority to CN202110232913.6A priority patent/CN113394253A/zh
Publication of KR20210116754A publication Critical patent/KR20210116754A/ko
Priority to US17/902,891 priority patent/US11730043B2/en
Priority to US18/220,203 priority patent/US20230380240A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H01L27/32—
    • H01L51/0001—
    • H01L51/5237—
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 전자 모듈 및 평면상에서 상기 전자 모듈과 중첩하는 패널 모듈 영역 및 상기 패널 모듈 영역의 적어도 일부를 에워싸는 액티브 영역으로 구분되는 전자 패널을 포함하고, 상기 전자 패널은 상기 패널 모듈 영역에 배치된 얼라인 마크를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 상세하게는 전자 모듈을 포함하는 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티미디어 장치는 사용자에게 영상을 제공하기 위한 표시 장치를 포함한다.
최근 표시 장치의 기술 발달과 함께 다양한 형태의 표시 장치들이 개발되고, 있다. 또한 사용자의 편의성 및 제품 심미성을 위해 더 넓은 면적의 표시 영역(또는 액티브 영역) 및 더 좁은 면적의 비표시 영역(또는 베젤 영역)을 갖는 표시 장치가 개발되고 있다.
한편, 표시 장치는 외부 신호를 수신하거나, 외부에 출력 신호를 제공하는 전자 모듈을 포함할 수 있다. 전자 모듈은 표시 패널과 함께 외부 케이스 등에 수용되어 표시 장치를 구성한다.
본 발명의 목적은 베젤 영역이 감소된 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 베젤 영역이 감소되더라도 제조 용이성을 제공할 수 있는 표시 장치를 제공하는 것이다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 표시 장치는 전자 모듈 및 평면상에서 상기 전자 모듈과 중첩하는 패널 모듈 영역 및 상기 패널 모듈 영역의 적어도 일부를 에워싸는 액티브 영역으로 구분되는 전자 패널을 포함하고, 상기 전자 패널은 상기 패널 모듈 영역에 배치된 얼라인 마크를 포함한다.
예시적인 실시예에서, 상기 패널 모듈 영역은 중심 영역 및 상기 중심 영역을 에워싸는 패턴 영역을 포함하고, 상기 얼라인 마크는 상기 패턴 영역에 배치될 수 있다.
예시적인 실시예에서, 상기 전자 패널은, 베이스층, 상기 베이스층 상에서 상기 액티브 영역에 배치된 복수의 화소들 및 상기 베이스층 상에 배치되어 상기 화소들을 커버하는 봉지층을 더 포함하되, 상기 얼라인 마크는 상기 봉지층 상에 배치될 수 있다.
예시적인 실시예에서, 상기 전자 패널은, 베이스층, 상기 베이스층 상에서 상기 액티브 영역에 배치된 복수의 화소들, 상기 베이스층 상에 배치되어 상기 화소들을 커버하는 봉지층 및 상기 봉지층 상에 배치되고 복수의 감지 패턴들 및 상기 감지 패턴들 사이에 배치된 복수의 감지 절연층들을 포함하는 입력 감지층을 더 포함할 수 있다.
예시적인 실시예에서, 상기 얼라인 마크는 상기 복수의 감지 패턴들 중 어느 하나와 동일한 층에 배치될 수 있다.
예시적인 실시예에서, 상기 복수의 감지 절연층들은 제1 감지 절연층 및 제2 감지 절연층을 포함하고, 상기 얼라인 마크는 상기 제1 감지 절연층 및 상기 제2 감지 절연층 사이에 배치될 수 있다.
예시적인 실시예에서, 상기 봉지층은, 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하고, 상기 제1 무기층은 상기 중심 영역과 비 중첩할 수 있다.
예시적인 실시예에서, 상기 제2 무기층은 상기 중심 영역과 중첩할 수 있다.
예시적인 실시예에서, 상기 제2 무기층은 상기 제1 무기층보다 높은 광 투과율을 가질 수 있다.
예시적인 실시예에서, 상기 봉지층 상에 배치된 윈도우를 더 포함한다. 상기 윈도우는, 평면상에서 상기 패널 모듈 영역에 중첩하는 윈도우 모듈 영역을 포함하는 윈도우 기판 및 상기 윈도우 기판의 일면에서 상기 윈도우 모듈 영역에 배치된 차광층을 포함할 수 있다.
예시적인 실시예에서, 상기 윈도우 모듈 영역은 평면상에서 상기 중심 영역에 중첩하는 투과 영역 및 상기 투과 영역을 에워싸는 차광 패턴 영역을 포함하고, 상기 차광층은 상기 차광 패턴 영역에 배치될 수 있다.
예시적인 실시예에서, 평면상에서 상기 차광 패턴 영역은 상기 패턴 영역과 중첩할 수 있다.
예시적인 실시예에서, 상기 전자 패널은, 베이스층, 상기 베이스층 상에 배치된 절연층, 상기 베이스층 상에서 상기 액티브 영역에 배치된 복수의 화소들 및 상기 베이스층 상에 배치되어 상기 화소들을 커버하는 봉지층을 더 포함하되, 상기 얼라인 마크는 상기 절연층과 상기 봉지층 사이에 배치될 수 있다.
예시적인 실시예에서, 상기 얼라인 마크는 도전성을 가질 수 있다.
예시적인 실시예에서, 상기 얼라인 마크는 광학적으로 불투명할 수 있다.
본 발명의 다른 특징에 따른 표시 장치는 전자 모듈 및 평면상에서 상기 전자 모듈과 중첩하는 패널 모듈 영역 및 상기 패널 모듈 영역의 적어도 일부를 에워싸는 액티브 영역으로 구분되는 전자 패널을 포함한다. 상기 전자 패널은, 상기 액티브 영역에 배치된 복수의 화소들, 상기 화소들을 커버하는 봉지층 및 상기 봉지층 상에 배치되고, 상기 패널 모듈 영역과 평면상에서 중첩하는 얼라인 마크를 포함한다.
예시적인 실시예에서, 상기 패널 모듈 영역은 중심 영역 및 상기 중심 영역을 에워싸는 패턴 영역을 포함하고, 상기 얼라인 마크는 상기 패턴 영역에 배치될 수 있다.
예시적인 실시예에서, 상기 봉지층은, 제1 무기층, 상기 제1 무기층 상에 배치된 제2 무기층 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하고, 상기 제1 무기층은 상기 중심 영역과 비 중첩하고, 상기 제2 무기층은 상기 중심 영역과 중첩할 수 있다.
예시적인 실시예에서, 상기 봉지층 상에 배치된 윈도우를 더 포함하되, 상기 윈도우는, 평면상에서 상기 패널 모듈 영역에 중첩하는 윈도우 모듈 영역을 포함하는 윈도우 기판 및 상기 윈도우 기판의 일면에서 상기 윈도우 모듈 영역에 배치된 차광층을 포함할 수 있다.
예시적인 실시예에서, 상기 윈도우 모듈 영역은 평면상에서 상기 중심 영역에 중첩하는 투과 영역 및 상기 투과 영역을 에워싸는 차광 패턴 영역을 포함하고, 상기 차광층은 상기 차광 패턴 영역에 배치될 수 있다.
이와 같은 구성을 갖는 표시 장치는 표시 패널의 액티브 영역 내 전자 모듈을 배치할 수 있다. 표시 장치의 베젤 영역은 최소화되고 액티브 영역은 최대화될 수 있다. 더욱이, 얼라인 마크를 표시 패널의 액티브 영역 내 전자 모듈이 배치되는 모듈 영역에 배치함으로써 표시 패널과 윈도우 모듈의 결합을 용이하게 할 수 있다. 따라서 생산 효율성이 증대될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 다른 실시예에 따른 표시 장치의 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 4는 도 1에 도시된 표시 장치의 분해 사시도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 전자 패널의 단면도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널 평면도이다.
도 7은 본 발명의 일 실시예에 따른 입력 감지층의 평면도이다.
도 8은 도 1의 I-I'에 따른 단면도이다.
도 9는 윈도우의 윈도우 모듈 영역을 예시적으로 보여주는 평면도이다.
도 10은 전자 패널의 패널 모듈 영역을 예시적으로 보여주는 평면도이다.
도 11은 도 4의 II-II'에 따른 단면도이다.
도 12는 도 4의 II-II'에 따른 단면도이다.
도 13은 본 발명의 일 실시예에 표시 장치의 분해 사시도이다.
도 14는 도 13의 III-III'에 따른 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어(기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(DD1)의 사시도이다.
표시 장치(DD1)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(DD1)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 표시 장치(DD1)는 스마트 폰으로 예시적으로 도시되었다.
도 1에 도시된 것과 같이, 표시 장치(DD1)는 전면(FS)에 영상(IM)을 표시할 수 있다. 전면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행한 면으로 정의될 수 있다. 전면(FS)은 표시 영역(DA) 및 표시 영역(DA)에 인접한 베젤 영역(BZA)을 포함한다.
표시 장치(DD1)는 표시 영역(DA)에 영상(IM)을 표시한다. 도 1에서 영상(IM)의 일 예로 시계와 복수의 아이콘들이 도시되었다.
표시 영역(DA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 표시 영역(DA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 표시 영역(DA)에 인접한다. 베젤 영역(BZA)은 표시 영역(DA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 표시 영역(DA )의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전면(FS)의 법선 방향은 표시 장치(DD1)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)된다.
한편, 제1 내지 제3 방향들(DR1, DR2 DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
한편, 본 발명에 따른 표시 장치(DD1)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 표시 장치(DD1)는 표시 장치(DD1)에 접촉하는 입력은 물론, 근접하거나 인접하는 입력을 감지할 수도 있다.
본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있다. 또한, 표시 장치(DD1)는 표시 장치(DD1)의 구조에 따라 표시 장치(DD1)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 장치(DD1)는 윈도우(WM) 및 외부 케이스(HU)를 포함할 수 있다. 윈도우(WM)와 외부 케이스(HU)는 결합되어 표시 장치(DD1)의 외관을 정의한다.
윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층 또는 단층 구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다. 표시 장치(DD1)의 전면(FS)은 실질적으로 윈도우의 전면(FS)에 의해 정의될 수 있다.
표시 장치(DD1)의 표시 영역(DA)에는 모듈 영역(MA)이 정의될 수 있다. 모듈 영역(MA)은 후술하는 전자 모듈(EM)과 중첩하는 영역일 수 있다. 표시 장치(DD1)는 모듈 영역(MA)을 통해 전자 모듈(EM)에 필요한 외부 신호를 수신하거나, 전자 모듈(EM)로부터 출력되는 신호를 외부에 제공할 수 있다. 본 발명의 예시적인 실시예에서, 모듈 영역(MA)이 베젤 영역(BZA) 대신 표시 영역(DA)에 배치됨에 따라 베젤 영역(BZA)의 면적이 감소될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 표시 장치(DD2)의 사시도이다.
도 2에 도시된 표시 장치(DD2)는 표시 영역(DA)을 포함한다. 표시 영역(DA)은 전면을 통해 영상(IM)을 표시하는 제1 표시 영역(DA1) 및 각각이 측면을 통해 영상 (IM)을 표시하는 제2 표시 영역(DA2) 및 제3 표시 영역(DA3)을 포함한다.
제1 내지 제3 표시 영역들(DA1 내지 DA3)은 각각 독립적으로 구동되어 개별 영상을 표시할 수 있다. 또한 제1 내지 제3 표시 영역들(DA1 내지 DA3)은 하나의 표시 영역(DA)으로 구동되어 하나의 영상을 표시할 수 있다.
표시 장치(DD2)의 전면(예를 들면, 제3 방향(DR3)의 표시면)은 표시 영역(DA)만을 포함하고, 베젤 영역을 포함하지 않는다. 또한 표시 영역(DA)에는 모듈 영역(MA)이 정의될 수 있다. 모듈 영역(MA)은 후술하는 전자 모듈(EM)과 중첩하는 영역일 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치(DD3)의 사시도이다.
도 3에 도시된 것과 같이, 표시 장치(DD3)에는 표시 영역(DA)이 정의될 수 있다.
표시 영역(DA)은 전면을 통해 영상(IM)을 표시하는 제1 표시 영역(DA1) 및 각각이 측면을 통해 영상(IM)을 표시하는 제2 내지 제5 표시 영역들(DA2 내지 DA5)을 포함한다.
도 3에 도시된 것과 같이, 표시 장치(DD3)는 측면에 배치된 제2 내지 제5 표시 영역들(DA2 내지 DA5)를 포함하는 4면 벤디드 표시 장치 일 수 있다.
표시 장치(DD3)의 표시 영역(DA)은 표시 장치(DD3)의 전면(예를 들면, 제3 방향(DR3)의 표시면)뿐만 아니라 측면에도 배치된다. 표시 장치(DD3)는 전면 및 측면에 베젤 영역을 포함하지 않는다. 또한 표시 영역(DA)에는 모듈 영역(MA)이 정의될 수 있다. 모듈 영역(MA)은 후술하는 전자 모듈(EM)과 중첩하는 영역일 수 있다.
도 1에 도시된 표시 장치(DD1)는 베젤 영역(BZA)을 포함하나, 도 2 및 도 3에 도시된 표시 장치들(DD1, DD2)은 베젤 영역을 포함하지 않는다. 표시 장치들(DD1 내지 DD3)은 모두 표시 영역(DA)에 정의된 모듈 영역(MA)을 포함한다.
도 1 내지 도 3에서 모듈 영역(MA)은 표시 영역(DA) 내 임의의 위치할 수 있다. 도 1에 도시된 예에서 모듈 영역(MA)은 표시 영역(DA)의 우측 상단에 배치된다. 도 2 및 도 3에 도시된 예에서 모듈 영역(MA)은 표시 영역(DA)의 중심 상단에 배치된다. 도면에 도시되지 않았으나, 모듈 영역(MA)은 표시 장치(DD2)의 측면에 배치된 제2 표시 영역(DA2) 및 제3 표시 영역(DA3) 중 적어도 하나에 배치될 수 있다. 또한 모듈 영역(MA)은 표시 장치(DD3)의 측면에 배치된 제2 표시 영역(DA2) 내지 제5 표시 영역(DA2 내지 DA5) 중 적어도 하나에 배치될 수 있다.
도 4는 도 1에 도시된 표시 장치(DD1)의 분해 사시도이다.
도 4를 참조하면, 표시 장치(DD1)는 윈도우(WM), 전자 패널(EP), 회로 기판(DC), 전자 모듈(EM) 및 외부 케이스(HU)를 포함할 수 있다. 윈도우(WM)와 외부 케이스(HU)는 결합되어 표시 장치(DD1)의 외관을 정의한다.
윈도우(WM)는 전자 패널(EP) 상에 배치되어 전자 패널(EP)의 전면(IS)을 커버한다. 윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(WM)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(WM)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우(WM)는 외부에 노출되는 전면(FS)을 포함한다. 표시 장치(DD1)의 전면(FS)은 실질적으로 윈도우의 전면(FS)에 의해 정의될 수 있다.
윈도우(WM)의 표시 영역(DA)은 광학적으로 투명한 영역일 수 있다. 표시 영역(DA)은 전자 패널(EP)의 액티브 영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 전자 패널(EP)의 액티브 영역(AA)에 표시되는 영상(IM)은 표시 영역(DA)을 통해 외부에서 시인될 수 있다.
베젤 영역(BZA)은 표시 영역(DA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 표시 영역(DA)의 형상을 정의한다. 베젤 영역(BZA)은 표시 영역(DA)에 인접하며, 표시 영역(DA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 윈도우(WM)가 유리 또는 플라스틱 기판으로 제공되는 경우, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 일면 상에 인쇄된 컬러층이거나 증착된 컬러층일 수 있다. 또는, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 해당 영역을 착색하여 형성될 수도 있다.
베젤 영역(BZA)은 전자 패널(EP)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 도 2 및 도 3에 도시된 표시 장치들(DD2, DD3)의 윈도우(WM)는 베젤 영역(BZA)을 포함하지 않을 수 있다.
전자 패널(EP)은 영상(IM)을 표시하고 사용자의 입력(TC, 도 1 참조)을 감지할 수 있다. 전자 패널(EP)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다
본 실시예에서, 액티브 영역(AA)은 영상(IM, 도 1 참조)이 표시되는 영역이며, 동시에 사용자의 입력(TC, 도 1 참조)이 감지되는 영역일 수 있다. 표시 영역(DA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 표시 영역(DA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 표시 영역(DA)을 통해 영상(IM)을 시인하거나, 사용자의 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 사용자의 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
주변 영역(NAA)에는 액티브 영역(AA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들(ISL-PD, DP-PD, 도 4 참조), 또는 전자 소자 등이 배치될 수 있다. 주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되어 외부에서 시인되지 않을 수 있다.
본 실시예에서, 전자 패널(EP)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우 (WM)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(EP)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 표시 장치(DD1)의 배면을 향하게 되어, 표시 장치(DD1) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(EP)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
전자 패널(EP)과 윈도우(WM)는 감압 접착 필름(PSA, Pressure Sensitive Adhesive film), 광학 투명 접착 필름(OCA, Optically Clear Adhesive film) 또는 광학 투명 접착 수지(OCR, Optically Clear Resin)와 같은 투명한 접착 부재에 의해 서로 결합될 수 있다.
또한 전자 패널(EP)과 윈도우(WM) 사이에는 반사 방지 부재(anti-reflector)가 더 배치될 수 있다. 반사 방지 부재는 윈도우(WM)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 예시적인 실시예에서 반사 방지 부재는 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다.
윈도우(WM)의 윈도우 모듈 영역(MAa)과 전자 패널(EP)의 패널 모듈 영역(MAb)은 후술하는 전자 모듈(EM)과 평면상에서 중첩하는 위치에 정의된다. 또한 윈도우(WM)의 윈도우 모듈 영역(MAa)과 전자 패널(EP)의 패널 모듈 영역(MAb)은 도 1에 도시된 표시 장치(DD1)의 모듈 영역(MA)에 대응한다. 모듈 영역들(MAa, MAb)은 전자 모듈(EM) 중 광을 수신하거나 출력하는 부분 외에도 전자 모듈(EM)을 구성하는 바디(body)나 하우징(housing) 등의 본체와도 중첩하는 영역일 수 있다.
모듈 영역들(MAa, MAb)의 형상은 다양하게 정의될 수 있다. 본 실시예에서는 용이한 설명을 위해 모듈 영역들(MAa, MAb)이 원 형상을 가진 것으로 도시되었으나, 이에 한정되지 않고, 모듈 영역들(MAa, MAb)은 타원 형상, 다각 형상, 곡선 변 및 직선 변을 포함하는 도형 등 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 패널(EP)의 패널 모듈 영역(MAb)의 적어도 일부는 액티브 영역(AA)에 의해 에워싸일 수 있다. 본 실시예에서, 패널 모듈 영역(MAb)은 주변 영역(NAA)으로부터 이격된다. 패널 모듈 영역(MAb)은 액티브 영역(AA)에 의해 모든 가장자리가 둘러싸이도록 액티브 영역(AA) 내에 정의되는 것으로 도시되었다. 본 실시예에 따른 표시 장치(DD1)의 결합 상태에서, 윈도우(WM)의 윈도우 모듈 영역(MAa)은 표시 영역(DA)에 중첩하고 베젤 영역(BZA)으로부터 이격된 위치에 정의될 수 있다.
회로 기판(DC)은 전자 패널(EP)에 연결될 수 있다. 회로 기판(DC)은 연성 기판(CF) 및 메인 기판(MB)을 포함할 수 있다. 연성 기판(CF)은 절연 필름 및 절연 필름 상에 실장된 도전 배선들을 포함할 수 있다. 도전 배선들은 패드들(PD)에 접속되어 회로 기판(DC)과 전자 패널(EP)을 전기적으로 연결한다.
본 실시예에서, 연성 기판(CF)은 휘어진 상태로 조립될 수 있다. 이에 따라, 메인 기판(MB)은 전자 패널(EP)의 배면에 배치되어 외부 케이스(HU)가 제공하는 공간 내에 안정적으로 수용될 수 있다. 한편, 본 실시예에서, 연성 기판(CF)은 생략될 수도 있으며, 이때 메인 기판(MB)은 전자 패널(EP)에 직접 접속될 수도 있다.
메인 기판(MB)은 미 도시된 신호 라인들 및 전자 소자들을 포함할 수 있다. 전자 소자들은 신호 라인들에 접속되어 전자 패널(EP)과 전기적으로 연결될 수 있다. 전자 소자들은 각종 전기적 신호들, 예를 들어 영상(IM)을 생성하기 위한 신호나 사용자의 입력(TC)을 감지하기 위한 신호를 생성하거나 감지된 신호를 처리한다. 한편, 메인 기판(MB)은 생성 및 처리하기 위한 전기적 신호들마다 대응되는 복수로 구비될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 도면에 도시되지 않았으나, 전자 모듈(EM)은 메인 기판(MB)과 전기적으로 연결될 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 장치(DD1)에 있어서, 액티브 영역(AA)에 전기적 신호를 제공하는 구동 회로는 전자 패널(EP)에 직접 실장될 수도 있다. 이때, 구동 회로는 칩(chip) 형태로 실장되거나, 화소들(추후 설명됨)과 함께 형성될 수도 있다. 이때, 회로 기판(DC)의 면적이 감소되거나 생략될 수도 있다. 본 발명의 일 실시예에 따른 표시 장치(DD1)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 모듈(EM)은 윈도우(WM)의 하측에 배치된다. 전자 모듈(EM)은 평면상에서 모듈 영역(MA)과 중첩할 수 있다. 전자 모듈(EM)은 모듈 영역(MA)을 통해 전달되는 외부 입력을 수신하거나 모듈 영역(MA)을 통해 출력을 제공할 수 있다. 본 발명에 따르면, 전자 모듈(EM)은 액티브 영역(AA)에 중첩하여 배치됨으로써, 베젤 영역(BZA)의 증가를 방지할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에 구비되는 전자 패널(EP)의 단면도이다.
도 5에 도시된 것과 같이, 전자 패널(EP)은 표시 패널(DP) 및 입력 감지층(ISL)을 포함한다. 입력 감지층(ISL)의 적층 관계를 설명하기 위해 표시 패널(DP)이 단순하게 도시되었다. 입력 감지층(ISL) 상에 배치될 수 있는 윈도우(WM, 도 4 참조)는 미도시 되었다.
도 5에 도시된 것과 같이, 표시 패널(DP)은 베이스층(BL), 회로 소자층(DP-CL), 발광 소자층(DP-OLED) 및 박막 봉지층(TFE)을 포함한다. 박막 봉지층(TFE) 상에 입력 감지층(ISL)이 배치될 수 있다.
입력 감지층(ISL)은 제1 감지 절연층(IS-IL1), 제1 도전층(IS-CL1), 제2 감지 절연층(IS-IL2), 제2 도전층(IS-CL2) 및 제3 감지 절연층(IS-IL3)을 포함할 수 있다. 제1 감지 절연층(IS-IL1)은 박막 봉지층(TFE) 상에 직접 배치된다. 다른 실시예에서, 제1 감지 절연층(IS-IL1)은 생략되고 제1 도전층(IS-CL1)이 박막 봉지층(TFE) 상에 직접 배치될 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 단층 구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 다층 구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2개 이상을 포함할 수 있다. 다층 구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄 및 이들의 합금을 포함할 수 있다. 예컨대, 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 3층의 금속층 구조, 예컨대, 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 상대적으로 내구성이 높고 반사율이 낮은 금속을 외층에, 전기전도율이 높은 금속을 내층에 적용할 수 있다.
제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 복수의 도전 패턴들을 포함한다. 이하, 제1 도전층(IS-CL1)은 제1 도전 패턴들을 포함하고, 제2 도전층(IS-CL2)은 제2 도전 패턴들을 포함하는 것으로 설명된다. 제1 도전 패턴들과 제2 도전 패턴들 각각은 감지 전극들 및 이에 연결된 신호 라인들을 포함할 수 있다.
제1 감지 절연층(IS-IL1), 제2 감지 절연층(IS-IL2) 및 제3 감지 절연층(IS-IL3) 각각은 무기층 또는 유기층을 포함할 수 있다. 본 실시예에서 제1 감지 절연층(IS-IL1), 제2 감지 절연층(IS-IL2) 및 제3 감지 절연층(IS-IL3)은 무기층일 수 있다. 무기층은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 다른 실시예에서, 제2 감지 절연층(IS-IL2)은 유기층을 포함할 수 있다. 유기층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 5에는 전자 패널(EP)이 단일 기판으로 형성되며, 표시 패널(DP)과 입력 감지층(ISL) 각각이 "층" 타입인 것을 예시적으로 도시하였으나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 표시 패널(DP)과 입력 감지층(ISL)는 각각 개별적인 기판으로 형성되어서 결합될 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 패널(DP)의 평면도이다.
도 6에 도시된 것과 같이, 표시 패널(DP)은 구동 회로(SDC), 복수 개의 신호 라인들(SGL, 이하 신호 라인들), 복수 개의 신호 패드들(DP-PD, ISL-PD, 이하 신호 패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다.
구동 회로(SDC)는 스캔 구동 회로를 포함할 수 있다. 스캔 구동 회로는 복수 개의 스캔 신호들(이하, 스캔 신호들)을 생성하고, 스캔 신호들을 후술하는 복수 개의 스캔 라인들(SL, 이하 스캔 라인들)에 순차적으로 출력한다.　스캔 구동 회로는 화소들(PX)의 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다.
스캔 구동 회로는 화소들(PX)의 구동 회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 스캔 라인들(SL), 데이터 라인들(DL), 전원 라인(PL) 및 제어신호 라인(CSL)을 포함한다. 스캔 라인들(SL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결되고, 데이터 라인들(DL) 각각은 화소들(PX) 중 대응하는 화소(PX)에 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어 신호 라인(CSL)은 스캔 구동 회로에 제어 신호들을 제공할 수 있다.
본 실시예에서 신호 라인들(SGL)은 보조 라인들(SSL)을 더 포함할 수 있다. 보조 라인들(SSL)은 입력 감지층(ISL, 도 7 참조)에 연결되는 신호 라인이다. 본 발명의 일 실시예에서 보조 라인들(SSL)은 생략될 수 있다.
신호 라인들(SGL)은 서로 다른 층 상에 배치된 복수 개의 부분들을 포함할 수 있다. 도 6에는 4개의 부분들(P1 내지 P4)을 포함하는 데이터 라인들(DL) 및 2개의 부분들(P10 및 P20)을 포함하는 보조 라인들(SSL)을 예시적으로 도시하였다. 4개의 부분들(P1 내지 P4)은 컨택홀들(CNT)을 통해 연결되고, 2개의 부분들(P10 및 P20)은 컨택홀들(CNT)을 통해 연결될 수 있다. 보조 라인들(SSL)의 제1 부분(P10)은 컨택홀들(CNT)을 통해 후술하는 입력 감지층(ISL, 도 7 참조)의 신호 라인과 연결된다.
도 4에 도시된 패드들(PD)은 신호 패드들(DP-PD, ISL-PD)을 포함할 수 있다. 신호 패드들(DP-PD, ISL-PD)은 데이터 라인들(DL), 전원 라인(PL) 및 제어 신호 라인(CSL)에 연결되는 제1 타입 신호 패드들(DP-PD) 및 보조 라인들(SSL)에 연결되는 제2 타입 신호 패드들(ISL-PD)을 포함할 수 있다. 제1 타입 신호 패드들(DP-PD) 및 제2 타입 신호 패드들(ISL-PD)은 주변 영역(NAA)의 일부 영역에 정의된 패드 영역(NDA-PA)에 서로 인접하게 배치된다. 신호 패드들(DP-PD, ISL-PD)의 적층 구조 또는 구성 물질은 서로 구분되지 않고, 동일한 공정을 통해 형성될 수 있다.
액티브 영역(AA)은 화소들(PX)이 배치된 영역으로 정의될 수 있다. 액티브 영역(AA)에 복수 개의 전자 소자들이 배치된다. 전자 소자들은 화소들(PX) 각각에 구비된 유기발광 다이오드와 그에 연결된 화소 구동 회로를 포함한다. 구동 회로(SDC), 신호 라인들(SGL), 신호 패드들(DP-PD, ISL-PD) 및 화소 구동 회로는 도 5에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
도면에 도시되지 않았으나, 화소(PX)는 적어도 하나의 트랜지스터, 적어도 하나의 커패시터 및 유기발광 다이오드를 포함할 수 있다. 화소(PX)는 스캔 라인(SL) 및 데이터 라인(DL)에 연결된다. 화소(PX)는 전원 라인(PL)이 제공하는 전원 전압을 수신한다.
표시 패널(DP)의 신호 패드들(DP-PD, ISL-PD)은 도 4에 도시된 회로 기판(DC)과 전기적으로 연결될 수 있다.
도 6에 도시된 표시 패널(DP)은 일부분이 밴딩될 수 있다. 주변 영역(NAA)의 일부분이 밴딩될 수 있는데, 제1 방향(DR1)에 평행한 밴딩축을 기준으로 밴딩될 수 있다. 밴딩축은 데이터 라인들(DL)의 제2 부분들(P2) 및 보조라인들(SSL)에 중첩하도록 정의될 수 있다.
도 6에 도시된 표시 패널(DP)의 패널 모듈 영역(MAb)은 액티브 영역(AA) 내에 정의된다. 예시적인 실시예에서, 표시 패널(DP)의 패널 모듈 영역(MAb)에는 화소들(PX)이 배치되지 않을 수 있다.
도 7은 본 발명의 일 실시예에 따른 입력 감지층(ISL)의 평면도이다.
도 7을 참조하면, 입력 감지층(ISL)는 도 6에 도시된 표시 패널(DP) 상에 배치된다. 입력 감지층(ISL)은 사용자의 입력(TC, 도 1에 도시됨)을 감지하여 외부 터치 입력의 위치나 세기 정보를 얻을 수 있다. 입력 감지층(ISL)은 평면상에서 감지 영역(SA)과 배선 영역(NSA)을 포함할 수 있다. 감지 영역(SA)은 제1 감지 전극들(SE1) 및 제2 감지 전극들(SE2)이 배치된 영역으로 정의될 수 있다. 본 실시예에서 배선 영역(NSA)은 감지 영역(SA)의 테두리를 따라 정의될 수 있다 감지 영역(SA) 및 배선 영역(NSA)은 도 6에 도시된 표시 패널(DP)의 액티브 영역(AA) 및 주변 영역(NAA)에 각각 대응할 수 있다.
본 실시예에서 입력 감지층(ISL)는 정전용량식 터치 센서일 수 있다. 제1 감지 전극들(SE1) 및 제2 감지 전극들(SE2) 중 어느 하나는 구동 신호(driving signal)을 수신하고, 다른 하나는 제1 감지 전극들(SE1)과 제2 감지 전극들(SE2) 사이의 정전용량 변화량을 감지 신호(sensing signal)로서 출력한다.
제1 감지 전극들(SE1) 각각은 제1 방향(DR1)으로 연장된 형상을 갖는다. 또한 제1 감지 전극들(SE1)은 제2 방향(DR2)으로 나열되어 순차적으로 배치될 수 있다. 제1 감지 전극들(SE1)은 복수 개의 제1 감지 패턴들(SP1) 및 복수 개의 제1 보조 패턴들(CP1)을 포함할 수 있다.
제2 감지 전극들(SE2) 각각은 제2 방향(DR2)으로 연장된 형상을 갖는다. 또한 제2 감지 전극들(SE2)은 제1 방향(DR1)으로 나열되어 순차적으로 배치될 수 있다. 제2 감지 전극들(SE2)은 복수 개의 제2 감지 패턴들(SP2) 및 복수 개의 제2 보조 패턴들(CP2)을 포함할 수 있다.
제1 감지 라인들(TL1-1 내지 TL1-a)은 제1 감지 전극들(SE1)과 동일한 개수의 신호 라인들을 포함할 수 있다. 제1 감지 라인들(TL1-1 내지 TL1-a)은 제1 감지 전극들(SE1)의 양쪽 말단 중 적어도 일단에 연결될 수 있다. 제2 감지 라인들(TL2-1 내지 TL2-b)은 제2 감지 전극들(SE2)과 동일한 개수의 신호 라인들을 포함할 수 있다. 제2 감지 라인들(TL2-1 내지 TL2-b)은 제2 감지 전극들(SE2)의 양쪽 말단 중 적어도 일단에 연결될 수 있다.
제1 감지 라인들(TL1-1 내지 TL1-a)은 컨택홀들(CNT)을 통해 패드영역(NDA-PA, 도 6 참조)의 일측에 배치된 보조 라인들(SSL, 도 6 참조)의 일부에 연결될 수 있다. 제2 감지 라인들(TL2-1 내지 TL2-b)은 컨택홀들(CNT)을 통해 패드 영역(NDA-PA, 도 6 참조)의 타측에 배치된 보조 라인들(SSL, 도 6 참조)의 일부에 연결될 수 있다.
컨택홀들(CNT)은 제1 감지 라인들(TL1-1 내지 TL1-a) 및 제2 감지 라인들(TL2-1 내지 TL2-b)과 보조 라인들(SSL) 사이에 배치된 절연층들을 관통한다(a, b 각각은 자연수).
도 7에 도시된 입력 감지층(ISL)의 패널 모듈 영역(MAb)은 감지 영역(SA) 내에 정의된다. 예시적인 실시예에서, 입력 감지층(ISL)의 패널 모듈 영역(MAb)에는 제1 감지 전극들(SE1) 및 제2 감지 전극들(SE2)이 배치되지 않을 수 있다.
도 8은 도 1의 I-I'에 따른 단면도이다. 도 9는 윈도우의 윈도우 모듈 영역(MAa)을 예시적으로 보여주는 평면도이다. 도 10은 전자 패널의 패널 모듈 영역(MAb)을 예시적으로 보여주는 평면도이다.
도 8, 도 9 및 도 10에 도시된 것과 같이, 윈도우(WM)는 윈도우 기판(WMB) 및 차광층(BML)을 포함한다. 일 실시예에서, 윈도우 기판(WMB)은 유리 기판과 같은 투명 기판일 수 있으나 이에 제한되지 않는다. 윈도우 기판(WMB)에는 윈도우 모듈 영역(MAa)이 정의된다. 윈도우 모듈 영역(MAa)은 전자 모듈(EM)과 중첩하는 영역이다. 윈도우 모듈 영역(MAa)은 투과 영역(TA) 및 차광 패턴 영역(BMA)을 포함한다.
평면상에서 차광 패턴 영역(BMA)은 투과 영역(TA)을 둘러싸는 형상을 가질 수 있다. 도 9에 도시된 것과 같이, 투과 영역(TA)이 원형인 경우, 차광 패턴 영역(BMA)은 투과 영역(TA)의 가장자리를 따라 연속적으로 연결된 폐곡선 형상(도넛 또는 원형 링 형상)을 가질 수 있다. 차광 패턴 영역(BMA)은 투과 영역(TA)의 형상에 따라 다양하게 설계될 수 있다.
윈도우 기판(WMB)의 투과 영역(TA)은 외부 광이 전자 모듈(EM)로 충분히 제공될 수 있는 광투과율을 갖는 것이 바람직하다. 차광층(BML)은 윈도우 기판(WMB)의 일면에서 차광 패턴 영역(BMA)에 배치된다. 차광층(BML)은 증착, 인쇄, 코팅 공정을 통해 윈도우 기판(WMB)에 직접 배치될 수 있다. 차광층(BML)은 외부 광이 전자 모듈(EM)로 제공되는 것을 차단할 수 있다. 따라서 윈도우 기판(WMB)의 투과 영역(TA)은 차광 패턴 영역(BMA)보다 큰 광투과율을 가질 수 있다.
차광층(BML)은 다층구조를 가질 수 있다. 보다 구체적으로, 차광층(BML)은 윈도우 기판(WMB) 상에 배치된 복수의 층들을 포함할 수 있다. 복수의 층들 중 어느 하나는 블랙 컬러를 가지고 다른 하나는 유색 컬러를 가질 수 있다. 다른 일 실시예에서, 차광층(BML)이 인쇄된 필름이 접착층에 의해 윈도우 기판(WMB)의 일면에 결합될 수 있다.
전자 패널(EP)에는 패널 모듈 영역(MAb)이 정의된다. 패널 모듈 영역(MAb)은 전자 모듈(EM)과 중첩하는 영역이다. 또한 전자 패널(EP)의 패널 모듈 영역(MAb)은 윈도우 기판(WMB)의 윈도우 모듈 영역(MAa)과 중첩한다. 패널 모듈 영역(MAb)은 중심 영역(CA), 패턴 영역(PA) 및 배선 영역(LA)을 포함한다.
본 실시예에서, 중심 영역(CA)은 평면상에서 원 형상을 가질 수 있다. 패턴 영역(PA)은 중심 영역(CA)을 에워싸는 링(ring) 형상을 가질 수 있다. 배선 영역(LA)은 패턴 영역(PA)을 에워싸는 링 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 중심 영역(CA)은 전자 모듈(EM)의 수신부나 출력부의 형상에 따라 다양한 형상으로 설계될 수 있다. 예를 들어, 중심 영역(CA)은 타원 형상, 다각 형상, 또는 적어도 일 변이 곡선인 형상 등 다양한 형상으로 설계될 수 있다.
전자 패널(EP)의 중심 영역(CA)은 윈도우 기판(WMB)의 투과 영역(TA)에 대응하거나 더 넓을 수 있다. 전자 패널(EP)의 패턴 영역(PA) 및 배선 영역(LA)은 윈도우 기판(WMB)의 차광 패턴 영역(BMA)에 대응할 수 있다.
평면상에서 패턴 영역(PA)은 중심 영역(CA)을 둘러싸는 형상을 가질 수 있다. 도 10에 도시된 것과 같이, 중심 영역(CA)이 원형인 경우, 패턴 영역(PA)은 중심 영역(CA)을 둘러싸는 도넛 형상일 수 있다. 또한 배선 영역(LA)은 패턴 영역(PA)을 둘러싸는 형상을 가질 수 있다.
전자 패널(EP)은 패턴 영역(PA)에 배치된 얼라인 마크(AM)를 포함한다. 도 10에 도시된 예에서, 얼라인 마크(AM)는 "+" 형상을 예시하고 있으나, 본 발명은 이에 한정되지 않는다. 또한 도 10에 도시된 예에서, 얼라인 마크(AM)는 1개 이상일 수 있으며, 2개 이상의 얼라인 마크들(AM)의 배치 간격 및 크기는 다양하게 변경될 수 있다.
도 11은 도 4의 II-II'에 따른 단면도이다.
도 11에는 용이한 설명을 위해 전자 패널(EP)의 구성들 중 표시 패널(DP) 및 입력 감지층(ISL)의 일부 구성들을 예시적으로 도시하였다. 표시 패널(DP)은 베이스층(BL), 박막 트랜지스터(TR), 발광 소자(ELD), 복수의 절연층들(10, 20, 30, 40, 50, 60), 홀 신호 라인들(HSL1, HSL2)을 포함할 수 있다. 입력 감지층(ISL)은 제1 감지 절연층(IS-IL1), 제2 감지 절연층(IS-IL2), 제3 감지 절연층(IS-IL3), 복수의 감지 패턴들(SP1, SP2), 보조 패턴(CP2) 및 홀 신호 라인(HSL3)을 포함할 수 있다.
절연층들(10, 20, 30, 40, 50, 60)은 순차적으로 적층된 제1 내지 제6 절연층들(10, 20, 30, 40, 50, 60)을 포함할 수 있다. 제1 내지 제6 절연층들(10, 20, 30, 40, 50, 60) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
본 실시예에서 베이스층(BL)은 광학적으로 투명할 수 있다. 예를 들어, 베이스층(BL)은 약 90% 이상의 가시광 투과율을 가질 수 있다.
제1 절연층(10)은 베이스층(BL) 상에 배치되어 베이스층(BL)의 전면을 커버한다. 제1 절연층(10)은 배리어 층(barrier layer) 및/또는 버퍼 층(buffer layer)을 포함할 수 있다. 이에 따라, 제1 절연층(10)은 베이스층(BL)을 통해 유입되는 산소나 수분이 화소에 침투되는 것을 방지하거나, 화소(PX)가 베이스층(BL) 상에 안정적으로 형성되도록 낮은 표면에너지를 가진 상면을 화소(PX)에 제공할 수 있다.
본 실시예에서 제1 절연층(10)은 광학적으로 투명할 수 있다. 예를 들어, 제1 절연층(10)은 약 90% 이상의 가시광 투과율을 가질 수 있다.
박막 트랜지스터(TR) 및 발광 소자(ELD)는 화소(PX: 도 6 참조)를 구성한다. 박막 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE) 및 출력 전극(OE)을 포함할 수 있다. 반도체 패턴(SP)은 제1 절연층(10) 상에 배치된다.
반도체 패턴(SP)은 반도체 물질을 포함한다. 예를 들어, 반도체 패턴(SP)은 3족 원소, 5족 원소, 3족 원소나 5족 원소의 화합물, 또는 산화물 반도체를 포함할 수 있다.
반도체 패턴(SP)은 채널 영역(CH), 채널 영역(CH)을 사이에 두고 이격된 입력 영역(IA) 및 출력 영역(OA)으로 구분될 수 있다. 채널 영역(CH), 입력 영역(IA) 및 출력 영역(OA)은 서로 연결된 일체의 형상을 가진다.
채널 영역(CH)은 제어 전극(CE)과 평면상에서 중첩하는 영역일 수 있다. 입력 영역(IA) 및 출력 영역(OA)은 채널 영역(CH)에 비해 상대적으로 높은 전하 이동도를 가질 수 있다. 반도체 패턴(SP) 내의 전하는 입력 영역(IA)으로부터 채널 영역(CH)을 거쳐 출력 영역(OA)으로 이동할 수 있다.
제어 전극(CE)은 제2 절연층(20) 상에 배치된다. 제2 절연층(20)은 제1 절연층(10) 상에 배치되어 반도체 패턴(SP)을 커버한다. 제어 전극(CE)은 제2 절연층(20)을 사이에 두고 반도체 패턴(SP)으로부터 단면상에서 이격될 수 있다.
입력 전극(IE) 및 출력 전극(OE)은 제3 절연층(30) 상에 배치된다. 제3 절연층(30)은 제2 절연층(20) 상에 배치되어 제어 전극(CE)을 커버한다.
입력 전극(IE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하여 입력 영역(IA)에 접속된다. 출력 전극(OE)은 입력 전극(IE)으로부터 이격되어 출력 영역(OA)에 접속된다. 입력 전극(IE) 및 출력 전극(OE) 각각은 도전성 물질을 포함할 수 있다. 입력 전극(IE)은 입력 영역(IA)에 전하를 제공하고 출력 전극(OE)은 출력 영역(OA)으로 이동된 전하를 발광 소자(ELD)에 전달한다.
한편, 본 실시예에 따른 박막 트랜지스터(TR)에 있어서, 입력 전극(IE) 및 출력 전극(OE)은 생략될 수도 있다. 즉, 박막 트랜지스터(TR)는 제어 전극(CE) 및 반도체 패턴(SP)으로만 구성될 수도 있다. 이때, 입력 영역(IA) 및 출력 영역(OA)은 입력 전극(IE) 및 출력 전극(OE)으로 기능하고, 입력 전극(IE) 및 출력 전극(OE)은 박막 트랜지스터(TR)와 다른 신호 라인들이나 다른 소자들을 연결하는 연결 전극으로 기능할 수 있다. 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 다양한 구조로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(ELD)는 제1 전극(E1), 제2 전극(E2), 발광 패턴(EMP) 및 제어층(EL)을 포함할 수 있다. 발광 소자(ELD)의 제1 전극(E1), 제2 전극(E2), 발광 패턴(EMP) 및 제어층(EL)은 발광 소자층(DP-OLED)에 대응할 수 있다. 제1 전극(E1)은 제4 절연층(40) 상에 배치된다. 제4 절연층(40)은 제3 절연층(30) 상에 배치되어 박막 트랜지스터(TR)를 커버한다. 제1 전극(E1)은 출력 전극(OE)에 접속되어 박막 트랜지스터(TR)와 전기적으로 연결된다.
제2 전극(E2)은 제4 절연층(40) 상에 배치된 제5 절연층(50) 상에 배치된다. 제5 절연층(50)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 제2 전극(E2)은 적어도 액티브 영역(AA) 전면을 커버하는 면적을 가질 수 있다. 이에 따라, 복수의 발광소자들은 하나의 제2 전극(E2)을 공통으로 포함할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 전극(E2)은 제1 전극(E1)과 대응되도록 각 화소들마다 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제5 절연층(50)에는 제1 전극(E1)의 적어도 일부를 노출시키는 개구부가 정의될 수 있다. 발광 패턴(EMP)은 개구부 내에 배치될 수 있다. 발광 패턴(EMP)은 형광 물질 또는 인광 물질을 포함하는 발광 물질을 포함할 수 있다. 발광 물질은 유기 발광 물질이나 무기 발광 물질을 포함할 수 있으며, 어느 하나로 제한되지 않는다.
제어층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 제어층(EL)은 적어도 액티브 영역(AA) 전면을 커버하는 면적을 가질 수 있다. 제어층(EL)은 유기물을 포함할 수 있다. 제어층(EL)은 전하의 이동을 제어하여 발광 소자(ELD)의 발광 효율 및 수명을 향상시킨다. 제어층(EL)은 전자 수송 물질, 전자 주입 물질, 정공 수송 물질, 또는 정공 주입 물질을 포함할 수 있다.
한편, 본 실시예에서, 제어층(EL)은 발광 패턴(EMP) 상에 배치된 것으로 도시되었으나, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 제어층(EL)은 발광 패턴(EMP)과 제1 전극(E1) 사이에 배치되거나, 복수로 제공되어 발광 패턴(EMP)과 제1 전극(E1) 사이 및 발광 패턴(EMP)과 제2 전극(E2) 사이에 각각 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제6 절연층(60)은 발광 소자(ELD) 상에 배치되어 발광 소자(ELD)를 봉지한다. 본 실시예에서 제6 절연층(60)은 도 5에 도시된 봉지층(TFE)일 수 있다. 한편, 도시되지 않았으나, 제2 전극(E2)과 제6 절연층(60) 사이에는 제2 전극(E2)을 커버하는 캡핑층(capping layer)이 더 배치될 수도 있다.
제6 절연층(60)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(61), 유기층(62) 및 제2 무기층(63)을 포함할 수 있다. 다만 이에 한정되지 않고, 제6 절연층(60)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기층(61)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(61)은 외부 수분이나 산소가 발광 소자(EE)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(61)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(61)은 화학 기상 증착 공정을 통해 형성될 수 있다.
제1 무기층(61)은 베이스층(BL)에 비해 낮은 광 투과율을 가질 수 있다. 예를 들어, 제1 무기층(61)은 실리콘 질화물(SiNx)을 포함할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
유기층(62)은 제1 무기층(61) 상에 배치되어 제1 무기층(61)에 접촉할 수 있다. 유기층(62)은 제1 무기층(61) 상에 평탄면을 제공할 수 있다. 제1 무기층(61) 상면에 형성된 굴곡이나 제1 무기층(61) 상에 존재하는 파티클(particle) 등은 유기층(62)에 의해 커버되어, 제1 무기층(61)의 상면의 표면 상태가 유기층(62) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(62)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(62)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기층(63)은 유기층(62) 상에 배치되어 유기층(62)을 커버한다. 제2 무기층(63)은 제1 무기층(61) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(63)은 유기층(62)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다.
제2 무기층(63)은 광학적으로 투명할 수 있다. 예를 들어, 제2 무기층(63)은 약 90% 이상의 가시광 투과율을 가질 수 있다. 제2 무기층(63)은 제1 무기층(61)에 비해 상대적으로 높은 광 투과율을 가질 수 있다. 제2 무기층(63)은 실리콘 산화물(SiOx) 또는 실리콘 산질화물(SiON) 포함할 수 있다.
제2 무기층(63)은 화학 기상 증착 공정을 통해 형성될 수 있다. 한편, 제1 무기층(61), 유기층(62) 및 제2 무기층(63) 각각은 복수의 층들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서, 입력 감지층(ISL: 도 7 참조)은 표시 패널(DP) 상에 배치된 실시예로 예시적으로 도시되었다. 상술한 바와 같이, 제1 감지 패턴(SP1), 제2 감지 패턴(SP2) 및 보조 패턴(CP2)은 입력 감지층(ISL)의 일부 구성들일 수 있다. 제1 감지 패턴(SP1), 제2 감지 패턴(SP2) 및 보조 패턴(CP2)은 제7 절연층(70)과 함께 입력 감지층(ISL)을 구성한다.
입력 감지층(ISL)은 순차적으로 적층된 제1 내지 제3 감지 절연층들(71, 72, 73)을 포함할 수 있다. 제7 절연층(70)은 액티브 영역(AA) 및 패널 모듈 영역(MAb)에 각각 중첩하도록 제공될 수 있다.
제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 광학적으로 투명할 수 있다. 예를 들어, 제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 약 90% 이상의 가시광 투과율을 가질 수 있다. 제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 무기막, 유기막, 또는 이들의 적층 구조를 가질 수 있다.
본 실시예에서, 제1 감지 패턴(SP1)과 제2 감지 패턴(SP2)은 동일 층 상에 배치되고 제2 보조 패턴(CP2)은 제2 감지 패턴(SP2)과 다른 층 상에 배치된 것으로 도시되었다. 제1 감지 패턴(SP1), 제2 감지 패턴(SP2) 및 제2 보조 패턴(CP2) 각각은 투명 도전성 산화물을 포함할 수 있다. 제2 보조 패턴(CP2)은 제1 감지 절연층(71)과 제2 감지 절연층(72) 사이에 배치되고 제2 감지 패턴(SP2)은 제2 감지 절연층(72)을 관통하여 제2 보조 패턴(CP2)에 접속될 수 있다. 한편, 도시되지 않았으나, 제1 보조 패턴(CP1, 도 7 참조)은 제1 감지 패턴(SP1)과 동일 층 상에 배치되어 제1 감지 패턴(SP1)에 직접 연결될 수도 있다.
다만, 이는 예시적으로 도시한 것이고, 제2 보조 패턴(CP2)이 제2 감지 패턴(SP2)과 동일 층 상에 배치되고 제1 보조 패턴(CP1)이 제1 감지 패턴(SP1)과 다른 층 상에 배치될 수도 있다. 또는, 제1 감지 패턴(SP1)과 제2 감지 패턴(SP2)이 서로 다른 층 상에 배치될 수도 있다. 본 발명의 일 실시예에 따른 입력 감지층(ISL)은 다양한 구조로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
홀 신호 라인들(HSL1, HSL2, HSL3)은 패널 모듈 영역(MAb)에 배치된다. 패널 모듈 영역(MAb)은 중심 영역(CA), 패턴 영역(PA) 및 배선 영역(LA)을 포함할 수 있다.
중심 영역(CA)은 전자 모듈(EM) 중 외부 입력을 수신하는 수신부나 출력을 제공하는 출력부와 실질적으로 중첩하는 영역일 수 있다. 예를 들어, 전자 모듈(EM)이 카메라 모듈인 경우, 중심 영역(CA)은 패널 모듈 영역(MAb) 중 렌즈(lens)와 중첩하는 영역일 수 있다. 중심 영역(CA)은 패널 모듈 영역(MAb) 중 가장 높은 광 투과율을 가진 영역일 수 있다.
홀 신호 라인들(HSL1, HSL2, HSL3)은 배선 영역(LA)에 배치된다. 도 4에는 용이한 설명을 위해 홀 신호 라인들(HSL1, HSL2, HSL3) 중 일부에 해당되는 제1 홀 신호 라인(HSL1), 제2 홀 신호 라인(HSL2) 및 제3 홀 신호 라인(HSL3)을 도시하였다.
제1 홀 신호 라인(HSL1) 및 제2 홀 신호 라인(HSL2)은 표시 패널(DP, 도 6 참조)에 도시된 신호 라인들(SGL)일 수 있다. 제1 홀 신호 라인(HSL1)은 제2 절연층(20) 및 제3 절연층(30) 사이에 배치된 것으로 도시되었다. 제1 홀 신호 라인(HSL1)은 패널 모듈 영역(MAb)에 인접하여 배치된 화소들에 연결된 스캔 라인일 수 있다. 제1 홀 신호 라인(HSL1)은 배선 영역(LA)을 경유하여 패널 모듈 영역(MAb)을 사이에 두고 이격되어 배치된 화소들에 동일한 스캔 신호를 제공할 수 있다.
제2 홀 신호 라인(HSL2)은 제3 절연층(30) 및 제4 절연층(40) 사이에 배치된 것으로 도시되었다. 제2 홀 신호 라인(HSL2)은 패널 모듈 영역(MAb)에 인접하여 배치된 화소들에 연결된 데이터 라인일 수 있다. 제2 홀 신호 라인(HSL2)은 배선 영역(LA)을 경유하여 패널 모듈 영역(MAb)을 사이에 두고 이격되어 배치된 화소들을 전기적으로 연결한다.
제3 홀 신호 라인(HSL3)은 제6 절연층(60) 상에 배치되어 입력 감지층(ISL)을 구성한다. 본 실시예에서, 제3 홀 신호 라인(HSL3)은 제1 감지 절연층(71)과 제2 감지 절연층(72) 사이에 배치된 것으로 도시되었으나, 이는 예시적으로 도시된 것이고, 제3 홀 신호 라인(HSL3)은 제2 감지 절연층(72)과 제3 감지 절연층(73) 사이에 배치될 수도 있다. 제3 홀 신호 라인(HSL3)은 패널 모듈 영역(MAb)에 인접하여 배치된 감지 패턴들(SP1, SP2)에 연결된 연결 라인일 수 있다.
전자 패널(EP)은 적어도 하나의 홈 부(GV1, GV2), 댐 부(DM) 및 평탄화 패턴(OCT)을 더 포함할 수 있다. 홈 부(GV1, GV2), 댐 부(DM) 및 평탄화 패턴(OCT)은 패널 모듈 영역(MAb)에 배치된다.
홈 부(GV1, GV2)는 패널 모듈 영역(MAb) 중 배선 영역(LA)에 배치될 수 있다. 홈 부(GV1, GV2)는 베이스층(BL)의 적어도 일부가 함몰되어 형성될 수 있다. 홈 부(GV1, GV2)는 베이스층(BL)을 관통하지 않는 깊이로 형성된다. 홈 부(GV1, GV2)는 서로 이격된 제1 홈 부(GV1) 및 제2 홈 부(GV2)를 포함할 수 있다.
제1 홈부(GV1)는 상대적으로 액티브 영역(AA)에 인접하여 정의되며, 유기층(62)에 의해 충진될 수 있다. 제2 홈 부(GV2)는 상대적으로 중심 영역(CA)에 인접하여 정의되며, 유기층(62)으로부터 이격되어 제1 무기층(61) 및 제2 무기층(63)에 의해 순차적으로 커버될 수 있다. 제1 홈 부(GV1) 및 제2 홈 부(GV2) 각각은 중심 영역(CA)을 에워싸는 폐라인 형상을 갖거나, 중심 영역(CA)의 가장 자리의 적어도 일부를 에워싸는 단속적인 라인 형상을 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
절연층(10)의 끝 단은 제1 홈 부(GV1) 및 제2 홈 부(GV2) 각각에서 돌출되어 언더 컷 된 형상을 가질 수 있다. 제어층(EL) 및 제2 전극(E2)은 제1 홈 부(GV1) 및 제2 홈 부(GV2) 각각에 의해 단절된다. 본 발명에 따른 전자 패널(EP)은 홈 부(GV1, GV2)를 더 포함함으로써, 외부 수분이나 산소의 침투 경로가 될 수 있는 제어층(EL)이나 제2 전극(E2)의 연속성을 차단하여 액티브 영역(AA)에 배치된 소자들의 손상을 방지할 수 있다.
도시되지 않았으나, 제1 홈 부(GV1) 및 제2 홈 부(GV2) 각각의 내부는 제어층(EL)이나 제2 전극(E2)으로부터 떨어져 나온 일부 패턴이 배치될 수 있고, 제1 무기층(61) 및 제2 무기층(63) 중 적어도 어느 하나에 의해 커버될 수 있다. 이에 따라, 전자 패널(EP)의 제조 공정 시 일부 패턴이 다른 소자로 이동하여 영향을 주는 것을 방지할 수 있다. 이에 따라, 전자 패널(EP)의 공정 신뢰성이 향상될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(EP)에 있어서, 홈 부(GV1, GV2)는 단일로 제공되거나 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
댐 부(DM)는 패널 모듈 영역(MAb)에 배치되어 유기층(62)의 형성 영역을 소정의 영역 내로 구획하고, 추가적인 확장을 방지한다. 댐 부(DM)는 제1 및 제2 홈 부들(GV1, GV2) 사이에 배치될 수 있다. 댐 부(DM)는 복수의 절연 패턴들(IP1, IP2)을 포함하는 적층 구조로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 댐 부(DM)는 단층 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
평탄화 패턴(OCT)은 유기물을 포함한다. 평탄화 패턴(OCT)은 패널 모듈 영역(MAb)의 전면에 배치될 수 있다. 평탄화 패턴(OCT)은 댐 부(DM)나 홈 부(GV1, GV2)에 의해 패널 모듈 영역(MAb)에 형성된 비 평탄면을 커버하여 상부에 평탄면을 제공한다. 이에 따라, 패널 모듈 영역(MAb) 중 유기층(62)이 배치되지 않은 영역에도 안정적으로 평탄면이 제공될 수 있다.
평탄화 패턴(OCT)은 광학적으로 투명할 수 있다. 예를 들어, 평탄화 패턴(OCT)은 약 90% 이상의 가시광 투과율을 가질 수 있다.
본 발명의 일 실시예에 따른 제1 무기층(61)은 중심 영역(CA)에서 제거될 수 있다. 제1 무기층(61)은 제2 무기층(63)에 비해 상대적으로 낮은 투과율을 가질 수 있다. 본 발명에 따르면, 제1 무기층(61)을 중심 영역(CA)과 중첩하지 않는 형상으로 제공함으로써, 중심 영역(CA)의 투과율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 전자 패널(EP)은 얼라인 마크(AM)를 더 포함할 수 있다. 얼라인 마크(AM)는 패턴 영역(PA)에 배치될 수 있다. 얼라인 마크(AM)는 제1 감지 패턴(SP1), 제2 감지 패턴(SP2) 및 보조 패턴(CP2) 중 어느 하나와 동일한 층에 형성될 수 있다. 도 11에 도시된 예에서, 얼라인 마크(AM)는 제1 감지 절연층(71)과 제2 감지 절연층(72) 사이에 배치되나, 본 발명은 이에 한정되지 않는다. 예를 들어, 얼라인 마크(AM)는 제2 감지 절연층(72)과 제3 감지 절연층(73) 사이에 배치될 수 있다. 다른 실시예에서, 얼라인 마크(AM)는 제3 감지 절연층(73)의 상부에 양각 또는 음각 형태로 배치될 수 있다.
얼라인 마크(AM)는 금속 또는 무기 절연 물질을 포함할 수 있다. 얼라인 마크(AM)는 건식 식각이나 습식 식각을 통해 패터닝되거나, 레이저를 이용하여 패터닝될 수도 있다. 얼라인 마크(AM)는 다양한 공정을 통해 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 얼라인 마크(AM)는 광학적으로 불투명할 수 있다. 예시적인 실시예에서, 도 8에 도시된 바와 같이, 얼라인 마크(AM)는 윈도우(WM)의 차광 패턴 영역(BMA)과 중첩하므로 사용자에 의해서 시인되지 않을 수 있다.
도 8 및 도 11을 참조하면, 얼라인 장치(미 도시됨)는 전자 패널(EP)과 윈도우(WM)의 결합을 위해 전자 패널(EP)과 윈도우(WM)의 위치를 정렬(얼라인)할 수 있다. 얼라인 장치는 카메라(미 도시됨)를 포함하며, 카메라는 전자 패널(EP)의 상부에서 패널 모듈 영역(MAb)의 얼라인 마크(AM)를 촬영한다. 얼라인 장치는 카메라를 통해 수신되는 영상에 포함된 얼라인 마크(AM)를 식별하고, 식별된 얼라인 마크(AM)를 기준으로 전자 패널(EP)과 윈도우(WM)의 위치를 정렬(얼라인)할 수 있다.
얼라인 마크(AM)는 얼라인 장치에 의해 식별될 수 있는 다양한 기하학적 패턴을 가질 수 있으며, 선분과 선분이 교차하는 패턴에 대한 식별이 용이할 수 있다. 예를 들어, 얼라인 마크(AM)는 "H", "T", "F", "X", "ㄱ", "ㄴ", "ㅗ", ㅜ" 등과 같은 문자 형상을 가질 수 있다.
얼라인 마크(AM)는 패널 모듈 영역(MAb)뿐만 아니라 도 1에 도시된 표시 장치(DD1)의 베젤 영역(BZA)에도 배치될 수 있다. 그러나, 도 2에 도시된 표시 장치(DD2) 및 도 3에 도시된 표시 장치(DD3)는 표시 영역(DA)과 인접한 베젤 영역을 포함하지 않는다.
본 발명의 예시적인 실시예에 따른 표시 장치들(DD1, DD2, DD3)은 전자 패널(DP)의 패널 모듈 영역(MAb)에 얼라인 마크(AM)를 포함한다. 따라서 얼라인 장치는 베젤 영역을 포함하지 않는 표시 장치에서도 얼라인 마크(AM2)를 이용하여 전자 패널(EP)과 윈도우(WM)의 위치를 용이하게 정렬(얼라인)할 수 있다.
도 12는 도 4의 II-II'에 따른 단면도이다.
도 12에는 용이한 설명을 위해 전자 패널(EP2)의 구성들 중 표시 패널(DP) 및 입력 감지층(ISL)의 일부 구성들을 예시적으로 도시하였다. 또한 도 11에 도시된 전자 패널(EP1)과 동일한 구성들에 대해서는 동일한 인출 부호를 병기하고, 중복되는 설명은 생략한다.
도 12에 도시된 것과 같이, 전자 패널(EP2)은 얼라인 마크(AM2)를 포함한다. 얼라인 마크(AM2)는 패턴 영역(PA)에 배치될 수 있다. 도 12에 도시된 예에서, 얼라인 마크(AM2)는 절연층(10)과 제2 무기층(63) 사이에 배치되나, 본 발명은 이에 한정되지 않는다. 다른 실시예에서, 얼라인 마크(AM2)는 절연층(10)의 상부에서 양각 또는 음각 형태로 배치될 수 있다. 또한 얼라인 마크(AM2)는 순차적으로 적층된 복수의 층들을 포함할 수 있다.
얼라인 마크(AM2)는 금속 또는 무기 절연 물질을 포함할 수 있다. 얼라인 마크(AM2)는 건식 식각이나 습식 식각을 통해 패터닝되거나, 레이저를 이용하여 패터닝될 수도 있다. 얼라인 마크(AM2)는 다양한 공정을 통해 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 얼라인 마크(AM2)는 광학적으로 불투명할 수 있다.. 도 8에 도시된 바와 같이, 얼라인 마크(AM2)는 윈도우(WM)의 차광 패턴 영역(BMA)과 중첩하므로 사용자에 의해서 시인되지 않을 수 있다.
본 발명의 예시적인 실시예에 따른 도 1 내지 도 3에 도시된 표시 장치들(DD1, DD2, DD3)은 전자 패널(DP)의 패널 모듈 영역(MAb)에 얼라인 마크(AM2)를 포함한다. 따라서 얼라인 장치는 베젤 영역을 포함하지 않는 표시 장치에서도 얼라인 마크(AM2)를 이용하여 전자 패널(EP)과 윈도우(WM)의 위치를 용이하게 정렬(얼라인)할 수 있다.
도 13은 본 발명의 일 실시예에 표시 장치(DD4)의 분해 사시도이다. 도 14는 도 13의 III-III'에 따른 단면도이다.
도 13에 도시된 것과 같이, 표시 장치(DD4)는 도 4에 도시된 표시 장치(DD1)에 비해 반사 방지 부재(POL) 및 점착 부재(ADL)를 더 포함할 수 있다. 표시 장치(DD4)의 표시 영역(DA)에는 모듈 영역(MA)이 정의될 수 있다. 모듈 영역(MA)은 전자 모듈(EM)과 중첩하는 영역일 수 있다. 윈도우(WM)의 윈도우 모듈 영역(MAa), 반사 방지 부재(POL)의 홀 부(MA-P) 및 전자 패널(EP)의 패널 모듈 영역(MAb)은 전자 모듈(EM)과 평면상에서 중첩하는 위치에 정의된다. 또한 윈도우(WM), 반사 방지 부재(POL) 및 전자 패널(EP)이 결합된 상태에서 윈도우 모듈 영역(MAa), 홀 부(MA-P) 및 패널 모듈 영역(MAb)은 모듈 영역(MA)에 대응한다.
반사 방지 부재(POL)는 윈도우(WM)와 전자 패널(EP3) 사이에 배치될 수 있다. 반사 방지 부재(POL)는 윈도우(WM) 외측에서 입사되는 외부광(이하, 외광)의 전자 패널(EP3)에 대한 반사율을 저하시킨다. 본 실시예에서, 반사 방지 부재(POL)는 편광 필름 또는 컬러 필터를 포함할 수 있다.
점착 부재(ADL)는 반사 방지 부재(POL)와 윈도우(WM) 사이에 배치된다. 점착 부재(ADL)는 반사 방지 부재(POL)와 윈도우(WM)를 결합시킨다. 본 발명에 따른 반사 방지 부재(POL)가 전자 패널(EP3)에 형성된 컬러 필터일 경우, 점착 부재(ADL)는 실질적으로 전자 패널(EP)과 윈도우(WM)를 결합시킬 수도 있다. 점착 부재(ADL)는 투명 광학 점착제(Optical clear adhesive), 투명 광학 레진(Optical clear resin), 또는 감압 점착제(Pressure sensitive adhesive)를 포함할 수 있으며, 광학적으로 투명하다면 어느 하나의 실시예로 한정되지 않는다.
본 발명의 일 실시예에 따른 반사 방지 부재(POL)는 홀 부(MA-P)를 포함할 수 있다. 홀 부(MA-P)는 중심 영역(CA)과 대응되는 위치에 정의될 수 있다. 홀 부(MA-P)는 주변보다 높은 투과율을 가진 부분일 수 있다.
도 14에 도시된 것과 같이, 반사 방지 부재(POL)는 홀 부(MA-P) 및 편광부(PP)를 포함할 수 있다. 편광부(PP)는 편광 특성을 가진 부분으로, 홀 부(MA-P) 이외의 부분일 수 있다. 편광부(PP)는 액티브 영역(AA), 배선 영역(LA) 및 패턴 영역(PA)에 중첩한다.
홀 부(MA-P)는 중심 영역(CA)에 중첩할 수 있다. 홀 부(MA-P)는 중심 영역(CA) 과 대응되는 크기를 가질 수 있다. 본 실시예에서, 홀 부(MA -P)는 반사 방지 부재(POL) 중 일부를 표백(bleaching)시켜 편광 특성을 제거함으로써 형성될 수 있다. 다른 실시예예서, 홀 부(MA-P)는 반사 방지 부재(POL)를 관통하는 홀일 수 있다.
윈도우(WM)의 차광층(BML)은 패턴 영역(PA) 및 배선 영역(LA)에 중첩한다. 따라서 얼라인 마크(AM) 및 신호 라인들(HSL1, HSL2, HSL3)은 사용자에 의해 시인되지 않을 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD1, DD2, DD3, DD4: 표시 장치
EP: 전자 패널
EM: 전자 모듈
MA, MAa, MAb: 모듈 영역
CA: 중심 영역
LA: 배선 영역
PA: 패턴 영역
AM, AM2: 얼라인 마크

Claims (20)

  1. 전자 모듈; 및
    평면상에서 상기 전자 모듈과 중첩하는 패널 모듈 영역 및 상기 패널 모듈 영역의 적어도 일부를 에워싸는 액티브 영역으로 구분되는 전자 패널을 포함하고,
    상기 전자 패널은 상기 패널 모듈 영역에 배치된 얼라인 마크를 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 패널 모듈 영역은 중심 영역 및 상기 중심 영역을 에워싸는 패턴 영역을 포함하고,
    상기 얼라인 마크는 상기 패턴 영역에 배치되는 표시 장치.
  3. 제 2 항에 있어서,
    상기 전자 패널은,
    베이스층;
    상기 베이스층 상에서 상기 액티브 영역에 배치된 복수의 화소들; 및
    상기 베이스층 상에 배치되어 상기 화소들을 커버하는 봉지층을 더 포함하되,
    상기 얼라인 마크는 상기 봉지층 상에 배치되는 표시 장치.
  4. 제 2 항에 있어서,
    상기 전자 패널은,
    베이스층;
    상기 베이스층 상에서 상기 액티브 영역에 배치된 복수의 화소들;
    상기 베이스층 상에 배치되어 상기 화소들을 커버하는 봉지층; 및
    상기 봉지층 상에 배치되고 복수의 감지 패턴들 및 상기 감지 패턴들 사이에 배치된 복수의 감지 절연층들을 포함하는 입력 감지층을 더 포함하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 얼라인 마크는 상기 복수의 감지 패턴들 중 어느 하나와 동일한 층에 배치되는 표시 장치.
  6. 제 4 항에 있어서,
    상기 복수의 감지 절연층들은 제1 감지 절연층 및 제2 감지 절연층을 포함하고,
    상기 얼라인 마크는 상기 제1 감지 절연층 및 상기 제2 감지 절연층 사이에 배치되는 표시 장치.
  7. 제 4 항에 있어서,
    상기 봉지층은,
    제1 무기층;
    상기 제1 무기층 상에 배치된 제2 무기층; 및
    상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하고,
    상기 제1 무기층은 상기 중심 영역과 비 중첩하는 표시 장치.
  8. 제 7 항에 있어서,
    상기 제2 무기층은 상기 중심 영역과 중첩하는 표시 장치.
  9. 제 8 항에 있어서,
    상기 제2 무기층은 상기 제1 무기층보다 높은 광 투과율을 가진 전자 장치.
  10. 제 4 항에 있어서,
    상기 봉지층 상에 배치된 윈도우를 더 포함하되,
    상기 윈도우는,
    평면상에서 상기 패널 모듈 영역에 중첩하는 윈도우 모듈 영역을 포함하는 윈도우 기판; 및
    상기 윈도우 기판의 일면에서 상기 윈도우 모듈 영역에 배치된 차광층을 포함하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 윈도우 모듈 영역은 평면상에서 상기 중심 영역에 중첩하는 투과 영역 및 상기 투과 영역을 에워싸는 차광 패턴 영역을 포함하고,
    상기 차광층은 상기 차광 패턴 영역에 배치되는 표시 장치.
  12. 제 11 항에 있어서,
    평면상에서 상기 차광 패턴 영역은 상기 패턴 영역과 중첩하는 표시 장치.
  13. 제 2 항에 있어서,
    상기 전자 패널은,
    베이스층;
    상기 베이스층 상에 배치된 절연층;
    상기 베이스층 상에서 상기 액티브 영역에 배치된 복수의 화소들; 및
    상기 베이스층 상에 배치되어 상기 화소들을 커버하는 봉지층을 더 포함하되,
    상기 얼라인 마크는 상기 절연층과 상기 봉지층 사이에 배치되는 표시 장치.
  14. 제 1 항에 있어서,
    상기 얼라인 마크는 도전성을 갖는 표시 장치.
  15. 제 1 항에 있어서,
    상기 얼라인 마크는 광학적으로 불투명한 표시 장치.
  16. 전자 모듈; 및
    평면상에서 상기 전자 모듈과 중첩하는 패널 모듈 영역 및 상기 패널 모듈 영역의 적어도 일부를 에워싸는 액티브 영역으로 구분되는 전자 패널을 포함하고,
    상기 전자 패널은,
    상기 액티브 영역에 배치된 복수의 화소들;
    상기 화소들을 커버하는 봉지층; 및
    상기 봉지층 상에 배치되고, 상기 패널 모듈 영역과 평면상에서 중첩하는 얼라인 마크를 포함하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 패널 모듈 영역은 중심 영역 및 상기 중심 영역을 에워싸는 패턴 영역을 포함하고,
    상기 얼라인 마크는 상기 패턴 영역에 배치되는 표시 장치.
  18. 제 17 항에 있어서,
    상기 봉지층은,
    제1 무기층;
    상기 제1 무기층 상에 배치된 제2 무기층; 및
    상기 제1 무기층과 상기 제2 무기층 사이에 배치된 유기층을 포함하고,
    상기 제1 무기층은 상기 중심 영역과 비 중첩하고, 상기 제2 무기층은 상기 중심 영역과 중첩하는 표시 장치.
  19. 제 17 항에 있어서,
    상기 봉지층 상에 배치된 윈도우를 더 포함하되,
    상기 윈도우는,
    평면상에서 상기 패널 모듈 영역에 중첩하는 윈도우 모듈 영역을 포함하는 윈도우 기판; 및
    상기 윈도우 기판의 일면에서 상기 윈도우 모듈 영역에 배치된 차광층을 포함하는 표시 장치.
  20. 제 19 항에 있어서,
    상기 윈도우 모듈 영역은 평면상에서 상기 중심 영역에 중첩하는 투과 영역 및 상기 투과 영역을 에워싸는 차광 패턴 영역을 포함하고,
    상기 차광층은 상기 차광 패턴 영역에 배치되는 표시 장치.

KR1020200031198A 2020-03-13 2020-03-13 표시 장치 KR20210116754A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200031198A KR20210116754A (ko) 2020-03-13 2020-03-13 표시 장치
US17/165,716 US11437445B2 (en) 2020-03-13 2021-02-02 Display device
CN202110232913.6A CN113394253A (zh) 2020-03-13 2021-03-03 显示设备
US17/902,891 US11730043B2 (en) 2020-03-13 2022-09-04 Display device
US18/220,203 US20230380240A1 (en) 2020-03-13 2023-07-10 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200031198A KR20210116754A (ko) 2020-03-13 2020-03-13 표시 장치

Publications (1)

Publication Number Publication Date
KR20210116754A true KR20210116754A (ko) 2021-09-28

Family

ID=77617322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200031198A KR20210116754A (ko) 2020-03-13 2020-03-13 표시 장치

Country Status (3)

Country Link
US (3) US11437445B2 (ko)
KR (1) KR20210116754A (ko)
CN (1) CN113394253A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244129B (zh) * 2019-06-18 2021-10-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
WO2023084245A1 (en) * 2021-11-12 2023-05-19 Touch Biometrix Limited Apparatus and method
KR20230076882A (ko) * 2021-11-22 2023-06-01 삼성디스플레이 주식회사 표시장치 및 이를 포함하는 전자장치
US20230171988A1 (en) * 2021-12-01 2023-06-01 Apple Inc. Organic Light-Emitting Diode Displays with Planarization Layers

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373406B1 (ko) 2007-02-16 2014-03-13 엘지디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101626361B1 (ko) 2009-09-22 2016-06-02 엘지디스플레이 주식회사 액정표시소자
KR101482629B1 (ko) 2011-06-30 2015-01-14 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치
US10061356B2 (en) 2011-06-30 2018-08-28 Samsung Display Co., Ltd. Flexible display panel and display apparatus including the flexible display panel
KR101320384B1 (ko) 2011-06-30 2013-10-23 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널을 포함하는 표시 장치
KR102304664B1 (ko) * 2014-09-30 2021-09-24 엘지디스플레이 주식회사 표시 장치
KR102384068B1 (ko) 2015-09-11 2022-04-07 삼성디스플레이 주식회사 액정 표시 장치
KR102602083B1 (ko) * 2016-03-14 2023-11-14 삼성디스플레이 주식회사 표시 장치
KR102637015B1 (ko) 2016-06-08 2024-02-16 삼성디스플레이 주식회사 표시 장치 및 그것의 제조 방법
KR102320938B1 (ko) * 2017-03-20 2021-11-03 삼성디스플레이 주식회사 표시 장치
KR102497457B1 (ko) 2018-04-12 2023-02-08 삼성전자주식회사 터치 센서 접합 구조를 포함하는 전자 장치
KR102610254B1 (ko) * 2018-05-18 2023-12-07 삼성디스플레이 주식회사 전자 패널 및 이의 제조 방법
KR102538411B1 (ko) * 2018-07-25 2023-05-31 삼성디스플레이 주식회사 표시 장치
KR20200015868A (ko) * 2018-08-02 2020-02-13 삼성디스플레이 주식회사 표시 패널
KR20200029081A (ko) * 2018-09-07 2020-03-18 삼성디스플레이 주식회사 표시 장치
KR20210014817A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
US20210288118A1 (en) 2021-09-16
CN113394253A (zh) 2021-09-14
US11437445B2 (en) 2022-09-06
US20230380240A1 (en) 2023-11-23
US11730043B2 (en) 2023-08-15
US20230068841A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US11501556B2 (en) Display device
KR20210116754A (ko) 표시 장치
US20190220649A1 (en) Fingerprint identification device and manufacturing method thereof, and electronic device
US11194432B2 (en) Display device
KR20220008998A (ko) 표시장치
KR20210016217A (ko) 전자 패널 및 이를 포함하는 전자 장치
US11275474B2 (en) Electronic panel and display device including the same
KR20210022229A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20210077846A (ko) 표시 장치
KR20210008238A (ko) 전자 장치
US11735121B2 (en) Display apparatus
KR20170125289A (ko) 전자장치 및 이에 구비된 표시모듈
WO2023108688A1 (zh) 显示面板及电子设备
KR20220062191A (ko) 전자 장치
KR20220117384A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
KR20210127295A (ko) 표시 장치
KR20210005446A (ko) 전자 장치 및 이의 제조 방법
KR20210119005A (ko) 표시 장치 및 이의 제조 방법
US11474639B2 (en) Electronic device
US11899866B2 (en) Display device
US11868558B2 (en) Electronic device and a method of manufacturing the same
US20240204155A1 (en) Display module and an electronic device including the same
US20220129133A1 (en) Display device
EP4387425A1 (en) Display module and an electronic device including the same
KR20220089741A (ko) 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination