KR20210016217A - 전자 패널 및 이를 포함하는 전자 장치 - Google Patents

전자 패널 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20210016217A
KR20210016217A KR1020190094361A KR20190094361A KR20210016217A KR 20210016217 A KR20210016217 A KR 20210016217A KR 1020190094361 A KR1020190094361 A KR 1020190094361A KR 20190094361 A KR20190094361 A KR 20190094361A KR 20210016217 A KR20210016217 A KR 20210016217A
Authority
KR
South Korea
Prior art keywords
hole
area
light blocking
disposed
region
Prior art date
Application number
KR1020190094361A
Other languages
English (en)
Inventor
황현민
김상열
정우석
최영서
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190094361A priority Critical patent/KR20210016217A/ko
Priority to US16/888,367 priority patent/US11407678B2/en
Priority to CN202010743839.XA priority patent/CN112310167A/zh
Publication of KR20210016217A publication Critical patent/KR20210016217A/ko

Links

Images

Classifications

    • H01L27/323—
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/24—Fusion seal compositions being frit compositions having non-frit additions, i.e. for use as seals between dissimilar materials, e.g. glass and metal; Glass solders
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/3405—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions with at least two coatings of organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H01L27/3244—
    • H01L51/5237—
    • H01L51/5284—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0264—Details of the structure or mounting of specific components for a camera module assembly
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/026—Details of the structure or mounting of specific components
    • H04M1/0266—Details of the structure or mounting of specific components for a display module assembly
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

전자 패널은 평면상에서 전자 모듈과 중첩하는 홀 투과 영역 및 홀 투과 영역에 인접한 차광 영역을 포함하는 홀 영역, 홀 영역에 인접한 액티브 영역, 액티브 영역에 인접한 주변 영역으로 구분되는 베이스 기판, 홀 영역으로부터 이격되어 액티브 영역에 배치된 복수의 발광 소자들, 홀 투과 영역으로부터 이격되어 차광 영역에 배치된 차광 패턴, 및 베이스 기판 상에 배치되어 발광 소자들을 커버하는 봉지 기판을 포함하고, 차광 패턴은 프릿(frit)을 포함한다.

Description

전자 패널 및 이를 포함하는 전자 장치{ELECTRONIC PANEL AND ELECTRONIC APPARATUS INCLUDING THE SAME}
본 발명은 전자 패널 및 이를 포함하는 전자 장치에 관한 것으로, 상세하게는 전자 모듈과 중첩하는 전자 패널 및 이를 포함하는 전자 장치에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 영상을 표시하는 표시 패널이나 외부 입력을 감지하는 터치 센서를 포함할 수 있다. 표시 패널에 있어서, 유기 발광 표시 패널은 낮은 소비 전력, 높은 휘도 및 높은 반응 속도를 가진다.
한편, 전자 장치는 외부 신호를 수신하거나, 외부에 출력 신호를 제공하는 전자 모듈을 포함할 수 있다. 전자 모듈은 표시 패널과 함께 외부 케이스 등에 수용되어 전자 장치를 구성한다.
따라서, 본 발명은 전자 모듈과 중첩하는 영역에서의 미감을 개선할 수 있는 전자 패널 및 이를 포함하는 전자 장치를 제공하는 데 그 목적이 있다.
본 발명의 목적을 달성하기 위한 일 실시 예에 따른 전자 패널은, 평면상에서 상기 전자 모듈과 중첩하는 홀 투과 영역 및 상기 홀 투과 영역에 인접한 차광 영역을 포함하는 홀 영역, 상기 홀 영역에 인접한 액티브 영역, 상기 액티브 영역에 인접한 주변 영역으로 구분되는 베이스 기판, 상기 홀 영역으로부터 이격되어 상기 액티브 영역에 배치된 복수의 발광 소자들,상기 홀 투과 영역으로부터 이격되어 상기 차광 영역에 배치된 차광 패턴, 상기 베이스 기판 상에 배치되어 상기 발광 소자들을 커버하는 봉지 기판을 포함하고, 상기 차광 패턴은 프릿(frit)을 포함한다.
본 발명의 실시 예에 따르면, 상기 프릿은 바나듐 산화물을 포함한다.
본 발명의 실시 예에 따르면, 상기 차광 패턴은 상기 봉지 기판의 배면에 배치된다.
본 발명의 실시 예에 따르면, 상기 봉지 기판은 유리를 포함한다.
본 발명의 실시 예에 따르면, 상기 베이스 기판과 상기 봉지 기판 사이에 배치되고 상기 봉지 기판으로부터 이격된 복수의 절연층들을 포함하고, 상기 절연층들은 평면상에서 상기 홀 투과 영역으로부터 이격된다.
본 발명의 실시 예에 따르면, 상기 차광 패턴은 상기 봉지 기판 및 상기 절연층들 중 어느 하나와 접촉한다.
본 발명의 실시 예에 따르면, 상기 홀 영역에 배치되고 상기 홀 투과 영역으로부터 이격되어 상기 절연층들 중 어느 하나에 배치된 도전 패턴을 더 포함하고,상기 차광 패턴은 상기 도전 패턴과 상기 봉지 기판에 각각 접촉한다.
본 발명의 실시 예에 따르면, 상기 봉지 기판 상에 배치된 윈도우, 상기 봉지 기판과 상기 윈도우 사이에 배치된 반사 방지 부재를 더 포함하고, 상기 반사 방지 부재를 관통하고 상기 홀 투과 영역과 중첩하는 개구부가 정의된다.
본 발명의 실시 예에 따르면, 상기 개구부의 내면은 평면상에서 상기 차광 패턴과 중첩한다.
본 발명의 실시 예에 따르면, 상기 반사 방지 부재 및 상기 봉지 기판 사이에 배치되고, 복수의 감지 전극들을 포함하는 입력 감지 유닛을 더 포함하고, 상기 감지 전극들은 평면상에서 상기 홀 투과 영역으로부터 이격되어 배치된다.
본 발명의 목적을 달성하기 위한 다른 실시 예에 따른 전자 장치는, 전자 모듈, 상기 전자 모듈과 평면상에서 중첩하는 전자 패널을 포함하고, 상기 전자 패널은, 평면상에서 상기 전자 모듈과 중첩하는 홀 투과 영역 및 상기 홀 투과 영역에 인접한 차광 영역을 포함하는 홀 영역, 상기 홀 영역에 인접한 액티브 영역, 상기 액티브 영역에 인접한 주변 영역으로 구분되는 베이스 기판, 상기 홀 영역으로부터 이격되어 상기 액티브 영역에 배치된 복수의 발광 소자들, 상기 홀 투과 영역으로부터 이격되어 상기 차광 영역에 배치된 차광 패턴, 상기 베이스 기판 상에 배치되고 상기 발광 소자들을 향하는 배면 및 상기 배면에 대향된 전면을 포함하는 봉지 기판, 상기 봉지 기판과 상기 베이스 기판을 결합시키는 실 부재를 포함하고, 상기 차광 패턴은 상기 봉지 기판의 상기 배면에 배치된다.
본 발명의 실시 예에 따르면, 상기 차광 패턴은 프릿(frit)을 포함한다.
본 발명의 실시 예에 따르면, 상기 차광 패턴은 상기 실 부재와 동일한 물질을 포함한다.
본 발명의 실시 예에 따르면, 상기 봉지 기판의 상기 전면 상에 배치된 윈도우, 상기 윈도우와 상기 봉지 기판 사이에 배치된 광학 필름을 더 포함하고, 상기 윈도우는 상기 홀 영역과 평면상에서 중첩하고 상기 광학 필름을 관통하고 상기 홀 영역과 중첩하는 개구부가 정의된다.
본 발명의 실시 예에 따르면, 상기 개구부의 내면은 상기 차광 패턴의 끝 단과 정렬된다.
본 발명의 실시 예에 따르면, 상기 개구부의 내면은 상기 차광 패턴과 평면상에서 중첩한다.
본 발명의 실시 예에 따르면, 상기 윈도우 중 상기 홀 영역과 중첩하는 영역의 광 투과율은 상기 액티브 영역과 중첩하는 광 투과율과 동일하다.
본 발명의 실시 예에 따르면, 상기 홀 투과 영역은 평면상에서 상기 차광 패턴에 의해 에워싸인다.
본 발명의 실시 예에 따르면, 상기 홀 투과 영역은 서로 이격된 복수로 구비되고, 상기 차광 패턴은 상기 복수의 홀 투과 영역들 각각을 에워싼다.
본 발명의 실시 예에 따르면, 상기 홀 투과 영역 및 상기 차광 패턴 각각은 서로 이격된 복수로 구비되고, 상기 복수의 차광 패턴들은 상기 복수의 홀 투과 영역들을 각각 에워싼다.
본 발명의 실시 예에 따르면, 상기 전자 모듈은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함한다.
본 발명의 실시 예에 따르면, 상기 전자 패널은 상기 차광 영역에 배치되고 상기 발광 소자들 중 상기 홀 영역에 인접한 발광 소자들에 연결된 신호 배선들을 포함하고, 상기 신호 배선들은 상기 차광 패턴에 의해 평면상에서 커버된다.
본 발명의 실시 예에 따르면, 상기 차광 패턴은 상기 신호 배선들로부터 평면상에서 이격된다.
본 발명의 실시 예에 따르면, 상기 차광 영역에 배치되고 상기 신호 배선들로부터 이격되어 상기 신호 배선들로부터 전기적으로 절연된 도전 패턴을 더 포함하고, 상기 차광 패턴은 상기 도전 패턴과 접촉한다.
본 발명의 실시 예에 따르면, 상기 베이스 기판과 상기 봉지 기판 사이에 배치되고 상기 봉지 기판으로부터 이격된 복수의 절연층들을 포함하고, 상기 차광 패턴은 상기 절연층들 중 어느 하나와 접촉한다.
본 발명에 따르면, 전자 모듈과 중첩하는 홀 영역에 차광 영역을 제공함으로써, 전자 모듈에 인접하는 영역에서의 전자 패널의 미감이 향상될 수 있다.
또한, 본 발명에 따르면, 기존 공정을 이용하여 차광 영역을 형성할 수 있어 공정이 단순화되고 공정 비용이 절감될 수 있다. 또한, 본 발명에 따르면, 반사 방지 부재와 같은 다른 구성들과 차광 영역 사이의 오 정렬을 용이하게 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다.
도 2는 도 1에 도시된 전자 장치의 분해 사시도이다.
도 3은 도 1에 도시된 전자 장치의 블록도이다.
도 4a는 본 발명의 일 실시예에 따른 전자 패널의 평면도이다.
도 4b는 도 2에 도시된 XX' 영역의 평면도이다.
도 5는 도 4a에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 6b는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성을 도시한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 8b는 본 발명의 일 실시예에 따른 전자 패널의 평면도이다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 전자 장치들의 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다.
도 11은 본 발명의 일 실시예에 따른 전자 패널의 평면도이다.
도 12는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다.
도 13은 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 14a 및 도 14b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 간략히 도시한 평면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
“및/또는”은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하 측에”, “위에”, “상 측에” 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치의 사시도이다. 도 2는 도 1에 도시된 전자 장치의 분해 사시도이다. 도 3은 도 1에 도시된 전자 장치의 블록도이다. 이하, 도 1 내지 도 3을 참조하여 본 발명에 대해 설명한다.
전자 장치(1000)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(1000)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(1000)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(1000)는 스마트 폰으로 예시적으로 도시되었다.
투과 영역(TA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전면의 법선 방향은 전자 장치(1000)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에서는 이미지(IM)가 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)된다.
한편, 제1 내지 제3 방향들(DR1, DR2 DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
한편, 본 발명에 따른 전자 장치(1000)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 전자 장치(1000)는 전자 장치(1000)에 접촉하는 입력은 물론, 근접하거나 인접하는 입력을 감지할 수도 있다.
본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(1000)는 전자 장치(1000)의 구조에 따라 전자 장치(1000)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 장치(1000)는 윈도우(100), 전자 패널(200), 반사 방지 부재(POL), 점착 부재(ADL), 회로 기판(300), 전자 모듈(400), 및 외부 케이스(500)를 포함할 수 있다. 윈도우(100)와 외부 케이스(500)는 결합되어 전자 장치(1000)의 외관을 정의한다.
윈도우(100)는 전자 패널(200) 상에 배치되어 전자 패널(200)의 전면(IS)을 커버한다. 윈도우(100)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(100)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(100)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(100)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우(100)는 외부에 노출되는 전면(FS)을 포함한다. 전자 장치(1000)의 전면(FS)은 실질적으로 윈도우의 전면(FS)에 의해 정의될 수 있다.
구체적으로, 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 투과 영역(TA)은 액티브 영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 전자 패널(200)의 액티브 영역(AA)에 표시되는 이미지(IM)는 투과 영역(TA)을 통해 외부에서 시인될 수 있다. 이미지(IM)는 정적 이미지와 동적 이미지를 포함할 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 윈도우(100)가 유리 또는 플라스틱 기판으로 제공되는 경우, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 일면 상에 인쇄된 컬러층이거나 증착된 컬러층일 수 있다. 또는, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 해당 영역을 착색하여 형성될 수도 있다.
베젤 영역(BZA)은 전자 패널(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
전자 패널(200)은 이미지(IM)를 표시하고 외부 입력(TC)을 감지할 수 있다. 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다
본 실시예에서, 액티브 영역(AA)은 이미지(IM)가 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 이미지(IM)를 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
주변 영역(NAA)에는 액티브 영역(AA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들(PD), 또는 전자 소자 등이 배치될 수 있다. 주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되어 외부에서 시인되지 않을 수 있다.
본 실시예에서, 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(200)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(1000)의 배면을 향하게 되어, 전자 장치(1000) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(200)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
도 3을 참조하면, 전자 패널(200)은 표시 유닛(DU) 및 감지 유닛(SU)을 포함할 수 있다. 표시 유닛(DU)은 실질적으로 이미지(IM)를 생성하는 구성일 수 있다. 표시 유닛(DU)이 생성하는 이미지(IM)는 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
감지 유닛(SU)은 외부에서 인가되는 외부 입력(TC)을 감지한다. 상술한 바와 같이, 감지 유닛(SU)은 윈도우(100)에 제공되는 외부 입력(TC)을 감지할 수 있다.
전자 패널(200)에는 소정의 홀 영역(HA, 또는 제1 영역)이 정의될 수 있다. 홀 영역(HA)은 액티브 영역(AA, 또는 제2 영역)에 비해 동일 면적 대비 상대적으로 높은 투과율을 가질 수 있다. 홀 영역(HA)은 후술하는 전자 모듈(400)과 평면상에서 중첩하는 위치에 정의된다.
홀 영역(HA)의 적어도 일부는 액티브 영역(AA)에 의해 에워싸일 수 있다. 본 실시예에서, 홀 영역(HA)은 주변 영역(NAA, 또는 제3 영역)으로부터 이격된다. 홀 영역(HAA)은 액티브 영역(AA)에 의해 모든 가장자리가 에워싸이도록 액티브 영역(AA) 내부에 정의되는 것으로 도시되었다. 본 실시예에 따른 전자 장치(1000)의 결합 상태에서, 홀 영역(HA)은 투과 영역(TA)에 표시되고 베젤 영역(BZA)으로부터 이격된 위치에 정의될 수 있다.
본 실시예에서, 홀 영역(HA)은 홀(MH) 및 차광 영역(BA)을 포함할 수 있다. 홀(MH)은 홀 영역(HA)의 중심에 배치되어 표시 유닛(DU)을 관통한다. 차광 영역(BA)은 홀(MH)의 가장 자리를 에워쌀 수 있다. 차광 영역(BA)은 외부에서 블랙 색상으로 시인되는 영역일 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
전자 패널(200)은 홀 영역(HA) 내에 정의되어 전자 패널(200)을 관통하는 홀(MH)을 포함할 수 있다. 홀(MH)은 표시 유닛(DU)과 감지 유닛(SU) 중 적어도 어느 하나를 관통할 수 있다. 홀 영역(HA)의 가장자리는 실질적으로 홀(MH)의 가장 자리로부터 소정 간격 이격되어 홀(MH)의 가장자리를 따라 연장될 수 있다. 홀 영역(HA)의 가장자리는 홀(MH)과 대응되는 형상을 가질 수 있다.
반사 방지 부재(POL)는 윈도우(100)와 전자 패널(200) 사이에 배치될 수 있다. 반사 방지 부재(POL)는 윈도우(100) 외측에서 입사되는 외부광(이하, 외광)의 전자 패널(200)에 대한 반사율을 저하시킨다. 본 실시예에서, 반사 방지 부재(POL)는 편광 필름 또는 컬러 필터를 포함할 수 있다.
본 실시예에 따른 반사 방지 부재(POL)에는 홀 영역(HA)과 대응되는 개구부(OP)가 정의될 수 있다. 개구부(OP)는 홀 영역(HA)과 평면상에서 중첩하며 반사 방지 부재(POL)를 관통한다.
점착 부재(ADL)는 반사 방지 부재(POL)와 윈도우(100) 사이에 배치된다. 점착 부재(ADL)는 반사 방지 부재(POL)와 윈도우(100)를 결합시킨다. 본 발명에 따른 반사 방지 부재(POL)가 전자 패널(200)에 형성된 컬러 필터일 경우, 점착 부재(ADL)는 실질적으로 전자 패널(200)과 윈도우(100)를 결합시킬 수도 있다. 점착 부재(ADL)는 투명 광학 점착제(Optical clear adhesive), 투명 광학 레진(Optical clear resin), 또는 감압 점착제(Pressure sensitive adhesive)를 포함할 수 있으며, 광학적으로 투명하다면 어느 하나의 실시예로 한정되지 않는다.
회로 기판(300)은 전자 패널(200)에 연결될 수 있다. 회로 기판(300)은 연성 기판(CF) 및 메인 기판(MB)을 포함할 수 있다. 연성 기판(CF)은 절연 필름 및 절연 필름 상에 실장된 도전 배선들을 포함할 수 있다. 도전 배선들은 패드들(PD)에 접속되어 회로 기판(300)과 전자 패널(200)을 전기적으로 연결한다.
본 실시예에서, 연성 기판(CF)은 휘어진 상태로 조립될 수 있다. 이에 따라, 메인 기판(MB)은 전자 패널(200)의 배면에 배치되어 외부 케이스(500)가 제공하는 공간 내에 안정적으로 수용될 수 있다. 한편, 본 실시예에서, 연성 기판(CF)은 생략될 수도 있으며, 이때 메인 기판(MB)은 전자 패널(200)에 직접 접속될 수도 있다.
메인 기판(MB)은 미 도시된 신호 라인들 및 전자 소자들을 포함할 수 있다. 전자 소자들은 신호 라인들에 접속되어 전자 패널(200)과 전기적으로 연결될 수 있다. 전자 소자들은 각종 전기적 신호들, 예를 들어 이미지(IM)를 생성하기 위한 신호나 외부 입력(TC)을 감지하기 위한 신호를 생성하거나 감지된 신호를 처리한다. 한편, 메인 기판(MB)은 생성 및 처리하기 위한 전기적 신호들마다 대응되는 복수로 구비될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 발명의 일 실시예에 따른 전자 장치(1000)에 있어서, 액티브 영역(AA)에 전기적 신호를 제공하는 구동회로는 전자 패널(200)에 직접 실장될 수도 있다. 이때, 구동 회로는 칩(chip) 형태로 실장되거나, 화소들(PX)과 함께 형성될 수도 있다. 이때, 회로 기판(300)의 면적이 감소되거나 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(1000)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 모듈(400)은 윈도우(100)의 하 측에 배치된다. 전자 모듈(400)은 홀(MH)과 평면상에서 중첩하고 홀 영역(HA)과 중첩할 수 있다. 전자 모듈(400)은 홀 영역(HA)을 통해 전달되는 외부 입력을 수신하거나 홀 영역(HA)을 통해 출력을 제공할 수 있다.
전자 모듈(400) 중 외부 입력을 수신하는 수신부나 출력을 제공하는 출력부는 평면상에서 홀 영역(HA)에 중첩할 수 있다. 전자 모듈(400)은 전자 패널(200)의 배면 상에 배치되거나 전자 모듈(400)의 적어도 일부가 홀(MH) 내에 배치될 수도 있다. 본 발명에 따르면, 전자 모듈(400)은 액티브 영역(AA)에 중첩하여 배치됨으로써, 베젤 영역(BZA)의 증가를 방지할 수 있다.
도 3을 참조하면, 전자 장치(1000)는 전자 패널(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 전자 패널(200), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 도 2에는 전자 패널(200)의 구성 중 표시 유닛(DU) 및 감지 유닛(SU)이 예시적으로 도시되었다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(1000)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자모듈(EM1)은 전자 패널(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(1000)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 전자 패널(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 전자 패널(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 전자 패널(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 전자 패널(200)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 예를 들어, 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 예를 들어, 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 피사체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
본 발명의 일 실시예에 따른 전자 모듈(400)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(400)은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(400)은 홀 영역(HA)을 통해 수신되는 외부 피사체를 감지하거나 홀 영역(HA)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 전자 모듈(400)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
홀 영역(HA)과 중첩하여 배치되는 전자 모듈(400)은 홀 영역(HA)을 통해 외부 피사체를 용이하게 시인하거나 전자 모듈(400)이 생성하는 출력 신호가 외부에 용이하게 전달될 수 있다. 한편, 도시되지 않았으나, 본 발명의 일 실시예에 따른 전자 장치(1000)는 전자 모듈(400)과 전자 패널(200) 사이에 배치되는 투명 부재를 더 포함할 수도 있다. 홀(MH)을 통해 전달되는 외부 입력이 투명 부재를 통과하여 전자 모듈(400)에 전달되도록 투명 부재는 광학적으로 투명한 필름일 수 있다. 투명 부재는 전자 패널(200)의 배면에 부착되거나 별도의 점착층 없이 전자 패널(200)과 전자 모듈(400) 사이에 배치될 수 있다. 본 발명의 일 실시예에 따른 전자 장치(1000)는 다양한 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 전자 모듈(400)은 평면상에서 투과 영역(TA)과 중첩하도록 조립될 수 있다. 이에 따라, 전자 모듈(400)의 수용에 따른 베젤 영역(BZA)의 증가가 방지되어 전자 장치(1000)의 미감이 개선될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 전자 패널의 평면도이다. 도 4b는 도 2에 도시된 XX’ 영역의 평면도이다. 도 4a에는 용이한 설명을 위해 표시 유닛(DU: 도 3 참조)을 포함하는 전자 패널(200)의 평면도를 예시적으로 도시하였고, 도 4b에는 홀 영역(HA)에 인접한 영역의 전자 패널(200)의 평면도를 간략히 도시하였으며, 도 4a 및 도 4b에서 일부 구성들은 생략하여 도시하였다. 이하, 도 4a 및 도 4b를 참조하여 본 발명에 대해 설명한다.
전자 패널(200)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL), 실 부재(SM), 및 복수의 표시 패드들(DPD)을 포함한다.
액티브 영역(AA) 및 주변 영역(NAA)은 베이스 기판(BS)에 의해 제공되는 영역들일 수 있다. 베이스 기판(BS)은 절연 기판을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 유리 기판, 플라스틱 기판, 또는 이들의 조합으로 구성될 수 있다. 또는, 베이스 기판(BS)은 금속 기판을 포함할 수도 있다.
베이스 기판(BS)은 사용자에 의해 폴딩 가능하도록 플렉서블(flexible)하게 제공되거나, 또는 형상 변형이 없도록 리지드(rigid)하게 제공될 수도 있다. 본 실시예에서는 리지드 하게 제공된 유리 재질의 베이스 기판(BS)을 예시적으로 도시하였다. 본 발명의 일 실시예에 따른 베이스 기판(BS)은 화소들(PX)이나 신호 라인들(GL, DL, PL)과 같은 구성들이 배치될 수 있다면 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
신호 라인들(GL, DL, PL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 전자 패널(200)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL)은 전원 라인, 초기화 전압 라인, 발광 제어 라인 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(PX)은 액티브 영역(AA)에 배치될 수 있다. 화소들(PX)은 각각 사각 형상으로 도시하였으며, 실질적으로 후술하는 발광 소자(EE)에 의해 발광되는 발광 영역들과 대응될 수 있다. 도 4a에는 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 제2 박막 트랜지스터(TR2), 및 발광 소자(EE)를 포함할 수 있다.
제1 박막 트랜지스터(TR1)는 스캔 라인(GL) 및 데이터 라인(DL)에 연결된다. 커패시터(CPP)는 제1 박막 트랜지스터(TR1)와 전원 라인(PL)에 연결된다. 제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CPP), 및 발광 소자(EE)에 연결된다. 제1 박막 트랜지스터(TR1), 커패시터(CP), 제2 박막 트랜지스터(TR2)는 발광 소자(EE)의 동작을 제어할 수 있다.
발광 소자(EE)는 데이터 라인(DL)을 통해 전달된 데이터 신호와 대응되는 시간 및 세기로 발광될 수 있다. 예를 들어, 발광 소자(EE)는 유기 발광층이나 무기 발광층을 포함한다. 구체적으로, 발광 소자(EE)는 유기발광소자(Organic light emitting device), 양자점 발광소자(Quantum dot emitting device), 초소형 발광소자(nano LED, micro LED), 전기 영동 소자(Electrophoretic device), 또는 전기 습윤 소자(Electro-wetting device)를 포함할 수 있다.
발광 소자(EE)는 전원 단자(VSS)와 연결되어 전원 라인(PL)이 제공하는 전원 신호(이하, 제1 전원 신호)와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(EE)에는 제2 박막 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소들(PX) 각각은 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4a 및 도 4b를 참조하면, 화소들(PXs)은 홀 영역(HA)의 주변에 배치된다. 본 실시예에서, 홀 영역(HA)은 액티브 영역(AA)에 의해 에워싸여 정의될 수 있다. 본 실시예에서, 홀 영역(HA)의 가장자리(경계)는 점선 처리되었으며, 원형으로 예시적으로 도시되었다.
도 4b에는 홀 영역(HA)에 인접하여 배치된 일부 신호 배선들(SL11, SL12, SL21, SL22, SSL)을 도시하였다. 신호 배선들(SL11, SL12, SL21, SL22, SSL)은 주 신호 배선들(SL11, SL12, SL21, SL22) 및 서브 신호 배선들(SSL)을 포함할 수 있다. 주 신호 배선들(SL11, SL12, SL21, SL22)은 액티브 영역(AA)에 배치되어 화소들(PXs) 중 대응되는 화소들에 연결된다. 주 신호 배선들(SL11, SL12, SL21, SL22)은 제1 내지 제4 주 신호 배선들(SL11, SL12, SL21, SL22)을 포함할 수 있다.
제1 주 신호 배선(SL11)은 화소들(PXs) 중 제1 화소(PX-A1)에 데이터 신호를 제공하는 데이터 라인일 수 있고, 제2 주 신호 배선(SL12)은 화소들(PXs) 중 제2 화소(PX-A2)에 데이터 신호를 제공하는 데이터 라인일 수 있다. 제3 주 신호 배선(SL21)은 화소들(PXs) 중 제3 화소(PX-B1)에 게이트 신호를 제공하는 게이트 라인일 수 있고, 제4 주 신호 배선(SL22)은 화소들(PXs) 중 제4 화소(PX-B2)에 게이트 신호를 제공하는 게이트 라인일 수 있다.
본 실시예에서, 제1 화소(PX-A1)와 제2 화소(PX-A2)는 홀 영역(HA)을 사이에 두고 서로 이격되며 동일 열 내에 배치된 화소들일 수 있다. 제3 화소(PX-B1)와 제4 화소(PX-B2)는 홀 영역(HA)을 사이에 두고 서로 이격되며 동일 행 내에 배치된 화소들일 수 있다.
한편, 도시되지 않았으나, 주 신호 배선들(SL11, SL12, SL21, SL22)은 화소에 발광 제어 신호를 전달하는 발광 제어라인이나 화소에 초기화 전압을 제공하는 초기화 전압 라인을 더 포함할 수 있다. 주 신호 배선들은 액티브 영역(AA)에 배치된 화소들(PXs) 각각에 연결되어 화소들(PXs)을 제어하는 전기적 신호를 제공하는 배선이라면 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
서브 신호 배선들(SSL)은 홀 영역(HA)에 배치된다. 구체적으로, 서브 신호 배선들(SSL)은 홀 투과 영역(HTA)으로부터 평면상에서 이격되어 홀 투과 영역(HTA)의 가장 자리를 따라 연장될 수 있다.
서브 신호 배선들(SSL)은 홀 영역(HA) 내에서 서로 이격되어 배열될 수 있다. 서브 신호 배선들(SSL)은 서로 독립적인 신호들을 전달할 수 있다. 서브 신호 배선들(SSL)은 예를 들어, 게이트 신호를 전달하는 배선, 데이터 신호를 전달하는 배선, 초기화 전압을 전달하는 배선, 발광 제어 신호를 전달하는 배선, 및 전원 전압을 전달하는 배선 중 적어도 어느 하나를 포함할 수 있다.
서브 신호 배선들(SSL)은 홀(MH)로부터 순차적으로 이격되어 배열된 n 개의 배선들을 포함할 수 있다. 도 4b에는 용이한 설명을 위해, 홀(MH)에 가장 인접하여 배치된 제1 서브 신호 배선(SSL1), 제1 서브 신호 배선(SSL1)을 에워싸는 제2 서브 신호 배선(SSL2), 및 홀(MH)로부터 가장 멀리 이격되어 배치된 제n 서브 신호 배선(SSLn)을 예시적으로 도시하였다.
서브 신호 배선들(SSL)은 홀 영역(HA)에 인접하여 배치된 화소들에 연결된 주 신호 배선들과 전기적으로 연결될 수 있다. 제1 서브 신호 배선(SSL1)은 제1 주 신호 배선(SL11) 및 제2 주 신호 배선(SL12)을 연결하여, 제1 주 신호 배선(SL11) 및 제2 주 신호 배선(SL12)에 동일한 전기적 신호가 전달되도록 한다. 제2 서브 신호 배선(SSL2)은 제3 주 신호 배선(SL21) 및 제4 주 신호 배선(SL22)을 연결하여, 제3 주 신호 배선(SL21) 및 제4 주 신호 배선(SL22)에 동일한 전기적 신호가 전달되도록 한다.
본 실시예에서, 서브 신호 배선들(SSL) 각각은 폐곡선의 원 형상을 가진 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 서브 신호 배선들(SSL) 각각은 주 신호 배선들(SL11, SL12, SL21, SL22)에 각각 연결될 수 있다면 개곡선 형상을 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
또한, 서브 신호 배선들(SSL)은 주 신호 배선들(SL11, SL12, SL21, SL22)과 동일한 층 상에 일체로 형성되거나, 서로 다른 층 상에 배치되어 소정의 컨택홀을 통해 접속될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 제1 주 신호 배선(SL11)과 제2 주 신호 배선(SL12)은 하나의 제1 서브 신호 배선(SSL1)을 통해 서로 연결됨으로써, 홀 영역(HA)을 사이에 두고 서로 이격되어 동일 열을 구성하는 제1 및 제2 화소들(PX-A1, PX-A2)에 공통된 전기적 신호를 제공할 수 있다. 마찬가지로, 제3 주 신호 배선(SL21)과 제4 주 신호 배선(SL22)은 하나의 제n 서브 신호 배선(SSLn)을 통해 연결됨으로써, 홀 영역(HA)을 사이에 두고 서로 이격되어 동일 행을 구성하는 제3 및 제4 화소들(PX-B1, PX-B2)에 공통된 전기적 신호를 제공할 수 있다. 이에 따라, 홀 영역(HA)을 사이에 두고 이격된 복수의 화소들(PXs)에 대해서도 신호 라인의 단절 없이 안정적으로 전기적 신호를 제공할 수 있다.
홀 영역(HA)은 홀 투과 영역(HTA) 및 차광 영역(BA)을 포함할 수 있다. 홀 투과 영역(HTA)은 광학적으로 투명하게 제공되며 약 90% 이상의 투과율을 가진 영역일 수 있다. 전자 모듈(400: 도 2 참조)에 제공되는 외부 광이나 전자 모듈(400)로부터 출력된 광은 홀 투과 영역(HTA)을 통해 투과된다.
차광 영역(BA)은 홀 투과 영역(HTA)에 인접한다. 차광 영역(BA)은 홀 투과 영역(HTA)의 가장 자리를 따라 정의되며, 본 실시예에서, 차광 영역(BA)은 홀 투과 영역(HTA)을 에워싸는 링 형상으로 제공될 수 있다.
차광 영역(BA)은 광학적으로 불 투명할 수 있다. 예를 들어, 차광 영역(BA)은 약 5% 이하의 투과율을 가진 영역일 수 있다. 차광 영역(BA)은 명도가 낮은 컬러로 시인될 수 있으며, 예를 들어 블랙, 그레이, 브라운, 등의 컬러로 시인될 수 있다. 본 실시예에서, 서브 신호 배선들(SSL)은 차광 영역(BA) 내에 배치될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
다시 도 4a를 참조하면, 표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2)를 포함할 수 있다. 제1 패드(P1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(P2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 전자 패널(200)은 표시 패드들(DPD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
실 부재(SM)는 화소들(PXs)로부터 이격되어 주변 영역(NAA)에 배치된다. 실 부재(SM)는 평면상에서 액티브 영역(AA)의 가장자리를 에워싸는 폐곡선 형상을 가질 수 있다. 실 부재(SM)는 화소들(PXs)을 밀봉하여 외부 오염이나 습기로부터 보호 한다. 실 부재(SM)는 차광성을 가질 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
본 발명의 일 실시예에 따른 전자 패널(200)은 홀 영역(HA)에 차광 영역(BA)을 제공한다. 차광 영역(BA)은 홀 투과 영역(HTA) 주변에 배치된 신호 배선들(SSL)과 중첩함으로써, 신호 배선들(SSL)이 외부에서 시인되지 않도록 할 수 있다. 이에 따라, 전자 패널(200)의 미감이 향상될 수 있다.
도 5는 도 4a에 도시된 Ⅰ-Ⅰ’를 따라 자른 단면도이다. 도 6a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 6b는 본 발명의 일 실시예에 따른 전자 장치의 일부 구성을 도시한 평면도이다.
도 5에는 전자 장치(1000)의 구성들 중 윈도우(100), 전자 패널(200), 반사 방지 부재(POL), 및 점착 부재(ADL)의 단면들이 도시되었다. 용이한 설명을 위해 도 6a에는 홀 영역(HA)에서의 전자 장치(1000)의 단면도를 간략히 도시하였고, 도 6b에는 홀 영역(HA)에서의 일부 구성들의 평면도를 간략히 도시하였다. 이하, 도 5 내지 도 6b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 4b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
전자 패널(200)은 베이스 기판(BS), 화소(PX), 실 부재(SM), 및 봉지 기판(ECG)을 포함할 수 있다. 도 5에는 용이한 설명을 위해 화소(PX) 중 하나의 박막 트랜지스터(TR)와 발광 소자(EE)를 도시하였다. 박막 트랜지스터(TR)는 도 4a에 도시된 제2 박막 트랜지스터(TR2: 도 4a 참조)와 대응될 수 있다.
베이스 기판(BS) 상에 복수의 절연층들(10, 20, 30, 40, 50)이 배치된다. 절연층들(10, 20, 30, 40, 50)은 순차적으로 적층된 제1 내지 제5 절연층들(10, 20, 30, 40, 50)을 포함할 수 있다. 한편, 제1 내지 제5 절연층들(10, 20, 30, 40, 50) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
제1 절연층(10)은 베이스 기판(BS) 상에 배치되어 베이스 기판(BS)의 전면을 커버한다. 제1 절연층(10)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 화소(PX)에 침투되는 것을 방지하거나, 화소(PX)가 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지보다 낮은 표면 에너지를 가진 상면을 화소(PX)에 제공한다.
박막 트랜지스터(TR)는 제1 절연층(10) 상에 배치된다. 박막 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 제1 절연층(10) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다.
제어 전극(CE)은 제2 절연층(20)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 상술한 제1 박막 트랜지스터(TR1: 도 3a 참조) 및 커패시터(CP: 도 3a 참조)의 일 전극과 연결될 수 있다. 입력 전극(IE)과 출력 전극(OE)은 제3 절연층(30) 상에 배치되고 평면상에서 서로 이격된다. 입력 전극(IE)과 출력 전극(OE)은 제2 절연층(20), 및 제3 절연층(30)을 관통하여 반도체 패턴(SP)의 일측 및 타측에 각각 접속된다.
한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)에 있어서, 입력 전극(IE) 및 출력 전극(OE)은 반도체 패턴(SP)의 일부로부터 형성될 수 있다. 예를 들어, 반도체 패턴(SP) 중 제어 전극(CE)과 중첩하는 영역이 채널 영역으로 정의되고, 채널 영역의 일 측으로부터 연장된 일 부분은 입력 전극(IE), 채널 영역의 타 측으로부터 연장된 일 부분은 출력 전극(OE)으로 정의될 수 있다. 또는, 입력 전극(IE) 및 출력 전극(OE)은 반도체 패턴(SP) 상면에 직접 배치되거나 반도체 패턴(SP)의 하 측에 배치될 수도 있다. 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(EE)는 제4 절연층(40) 상에 배치된다. 발광 소자(EE)는 제1 전극(E1), 발광층(EL), 및 제2 전극(E2)을 포함한다.
제1 전극(E1)은 제4 절연층(40)을 관통하여 박막 트랜지스터(TR)에 접속될 수 있다. 한편, 도시되지 않았으나, 전자 패널(200)은 제1 전극(E1)과 박막 트랜지스터(TR) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 박막 트랜지스터(TR)에 전기적으로 접속될 수 있다.
제5 절연층(50)은 제4 절연층(40) 상에 배치된다. 제5 절연층(50)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 제5 절연층(50)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제5 절연층(50)은 화소 정의막일 수 있다.
발광층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 발광층(EL)은 발광 물질을 포함한다. 예를 들어, 발광층(EL)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 발광층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광층(EL)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
한편, 도시되지 않았으나, 발광 소자(EE)는 발광층(EL)과 제1 전극(E1) 사이 또는 발광층(EL)과 제2 전극(E2) 사이에 배치된 전하 제어층을 더 포함할 수도 있다. 전자 제어층은 정공 수송 물질, 정공 주입 물질, 전자 수송 물질, 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다.
제2 전극(E2)은 발광층(EL) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. 제2 전극(E2)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다. 화소들 각각에 배치된 각각의 발광 소자(EE)는 제2 전극(E2)을 통해 공통의 전원 전압(이하, 제2 전원 전압)을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광층(EL)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(EE)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
봉지 기판(ECG)은 베이스 기판(BS) 상에 배치되어 화소(PX) 및 절연층들(10, 20, 30, 40, 50)을 커버한다. 봉지 기판(ECG)은 화소(PX) 및 절연층들(10, 20, 30, 40, 50)로부터 단면상에서 이격되어 배치될 수 있다. 봉지 기판(ECG)은 절연성을 갖고 광학적으로 투명한 기판일 수 있다. 예를 들어, 봉지 기판(ECG)은 유리 기판 또는 플라스틱 기판을 포함할 수 있다.
실 부재(SM)는 봉지 기판(ECG)과 베이스 기판(BS) 사이에 배치된다. 실 부재(SM)는 소정의 공간(GP)을 사이에 두고 봉지 기판(ECG)과 베이스 기판(BS)이 결합되도록 한다. 봉지 기판(ECG)과 베이스 기판(BS) 사이의 공간(GP, 이하 갭)은 공기 또는 비 활성 기체로 충진될 수 있다.
실 부재(SM)는 프릿(frit)을 포함할 수 있다. 실 부재(SM)는 프릿이 소결(sintering)되어 형성된 것일 수 있다. 실 부재(SM)는 광학적으로 불 투명할 수 있다. 실 부재(SM)는 바나듐 산화물(V2O4, V2O5)을 포함할 수 있다. 실 부재(SM)는 명도가 낮은 컬러를 가질 수 있으며, 예를 들어, 실 부재(SM)는 블랙, 브라운, 그레이 등의 컬러로 시인될 수 있다.
다만, 이는 예시적으로 설명한 것이고, 실 부재(SM)는 광학적으로 투명하게 제공되거나, 명도가 높은 컬러로 시인될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
반사 방지 부재(POL)는 전자 패널(200) 상에 배치된다. 반사 방지 부재(POL)는 전자 패널(200) 상면에 직접 접촉하거나, 미 도시된 점착층을 통해 전자 패널(200)에 결합될 수 있다. 반사 방지 부재(POL)는 광학 필름을 포함할 수 있으며, 예를 들어 편광 필름을 포함할 수 있다.
점착 부재(ADL)는 윈도우(100)와 반사 방지 부재(POL)를 결합시킨다. 윈도우(100)는 투과부(TL) 및 베젤부(BZ)를 포함할 수 있다. 투과부(TL)는 광학적으로 투명하게 제공될 수 있으며, 투명한 절연 물질을 포함할 수 있다.
베젤부(BZ)는 상술한 바와 같이, 투과부(TL)의 배면에 인쇄되거나 증착된 컬러층일 수 있다. 또는, 베젤부(BZ)는 투과부(TL)의 해당 영역을 착색하여 형성될 수도 있으며, 이 경우, 베젤부(BZ)와 투과부(TL) 사이의 단차는 제거될 수 있다. 본 발명의 일 실시예에 따른 윈도우(100)는 다양한 실시예로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명의 일 실시예에 따른 전자 장치에 있어서, 실 부재(SM)는 베젤부(BZ)에 의해 커버되어 외부에서 시인되지 않을 수 있다. 베젤부(BZ)는 외부로부터 주변 영역(NAA)이 시인되는 것을 방지할 수 있다. 또는 본 발명의 일 실시예에 따른 전자 장치에 있어서, 베젤부(BZ)는 생략될 수도 있다. 이때, 실 부재(SM)는 광학적으로 불 투명할 수 있고, 베젤 영역(BZA)과 투과 영역(TA) 및 주변 영역(NAA)과 액티브 영역(AA) 사이는 실 부재(SM)에 의해 구분될 수 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 6a를 참조하면, 홀 영역(HA)에서의 전자 장치(1000)의 단면도를 알 수 있다. 홀 영역(HA)은 홀 투과 영역(HTA) 및 차광 영역(BA)을 포함한다. 차광 영역(BA)은 배선 영역(LA) 및 마진 영역(MA)을 포함할 수 있다.
배선 영역(LA)은 홀 영역(HA) 중 신호 배선들(SSLa, SSLb)이 배치되는 영역일 수 있다. 신호 배선들(SSLa, SSLb)은 상술한 서브 신호 배선들(SSL: 도 4b 참조)과 대응될 수 있다. 본 실시예에서, 신호 배선들(SSLa, SSLb)은 서로 다른 층 상에 배치된 제1 신호 배선들(SSLa) 및 제2 신호 배선들(SSLb)을 포함하는 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 신호 배선들(SSLa, SSLb)은 모두 동일한 층 상에 서로 이격되어 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
마진 영역(MA)은 홀 투과 영역(HTA)과 배선 영역(LA) 사이에 정의될 수 있다. 본 실시예에서, 홀 투과 영역(HTA)은 전자 모듈(400)과 중첩하는 영역, 특히 전자 모듈(400) 중 광의 입/출력이 일어나는 부분, 예를 들어 카메라의 렌즈나 경통과 평면상에서 중첩하는 영역으로 정의될 수 있다.
전자 패널(200)의 구성 중 베이스 기판(BS) 및 봉지 기판(ECG)을 제외한 구성들은 홀 투과 영역(HTA)과 평면상에서 비 중첩할 수 있다. 구체적으로, 절연층들(10, 20, 30, 40, 50)의 끝 단들은 홀 투과 영역(HTA)으로부터 이격되어 형성된다. 본 발명에 따르면, 광 투과율이 상대적으로 낮은 절연층들(10, 20, 30, 40, 50)이나 배선들(SSLa, SSLb)을 홀 투과 영역(HTA)으로부터 이격시켜 배치함으로써, 홀 투과 영역(HTA)의 광 투과율이 향상될 수 있다.
반사 방지 부재(POL)의 개구부(OP)는 반사 방지 부재(POL) 중 홀 투과 영역(HTA)과 중첩하는 부분을 관통하여 정의된다. 개구부(OP)의 내면은 홀 투과 영역(HTA)으로부터 평면상에서 이격된 위치에 형성될 수 있다.
본 발명에 따르면, 광학적으로 투명성을 가진 구성들, 예를 들어, 베이스 기판(BS), 봉지 기판(ECG), 점착 부재(ADL), 및 윈도우(100)는 홀 투과 영역(HTA)과 중첩하여 배치하고, 광 투과율이 상대적으로 낮은 절연층들(10, 20, 30, 40, 50)이나 배선들(SSLa, SSLb)은 홀 투과 영역(HTA)으로부터 제거함으로써, 홀 투과 영역(HTA)의 광 투과율을 향상시키고, 전자 모듈(400)의 감도를 향상시킬 수 있다.
마진 영역(MA)은 반사 방지 부재(POL)의 개구부(OP) 형성시 발생되는 공차 또는 절연층들(10, 20, 30, 40, 50)의 제조 공차에 의해 발생된 영역일 수 있다. 마진 영역(MA)은 반사 방지 부재(POL)의 개구부(OP) 내면으로부터 홀 투과 영역(HTA) 사이의 영역 또는 절연층들(10, 20, 30, 40, 50)의 끝 단들로부터 홀 투과 영역(HTA) 사이의 영역일 수 있다.
마진 영역(MA)의 크기는 절연층들(10, 20, 30, 40, 50)이나 반사 방지 부재(POL) 형성 시 발생되는 공차가 클수록 증가될 수 있다. 절연층들(10, 20, 30, 40, 50)이나 반사 방지 부재(POL) 형성 시 공차가 없는(zero) 경우 마진 영역(MA)은 생략될 수 있다.
본 발명의 일 실시예에 따른 전자 패널(200)은 차광 패턴(LSP)을 더 포함할 수 있다. 차광 패턴(LSP)은 봉지 기판(ECG)의 배면에 배치될 수 있다. 차광 패턴(LSP)은 봉지 기판(ECG)의 배면에 직접 접촉할 수 있다. 차광 패턴(LSP)은 차광 물질을 봉지 기판(ECG)의 배면에 인쇄 또는 증착하여 형성될 수 있다.
차광 패턴(LSP)은 차광 영역(BA)을 광학적으로 불 투명하게 만든다. 차광 패턴(LSP)은 명도가 낮은 컬러, 예를 들어, 블랙, 그레이, 브라운 등의 컬러를 가질 수 있다.
본 실시예에서, 차광 패턴(LSP)은 프릿을 포함할 수 있다. 차광 패턴(LSP)은 광학적으로 불 투명한 컬러를 갖는 프릿, 예를 들어 바나듐계 프릿을 봉지 기판(ECG)의 배면에 인쇄함으로써 형성될 수 있다.
이때, 실 부재(SM)가 광학적으로 불 투명하게 형성되는 경우, 차광 패턴(LSP)은 실 부재(SM)와 동일한 물질로 형성될 수 있다. 하나의 공정을 통해 프릿을 봉지 기판(ECG)의 배면 중 홀 영역(HA)과 주변 영역(NAA)에 대응하는 영역들에 각각 인쇄한 후, 주변 영역(NAA)에 레이저를 조사하여 실 부재(SM)를 형성하고, 홀 영역(HA)에는 레이저 조사를 생략하여 차광 패턴(LSP)을 형성할 수 있다. 이에 따라, 차광 패턴(LSP)을 실 부재(SM) 형성 공정 시 형성하고, 실 부재(SM)와 동일한 물질로 형성함으로써, 기존 공정을 그대로 이용할 수 있어 공정이 단순화되고 공정 비용이 절감될 수 있다.
도 6b를 참조하면, 차광 패턴(LSP)은 홀 영역(HA) 내에 배치되어 홀 투과 영역(HTA)을 에워싸는 링 형상을 가진다. 반사 방지 부재(POL)의 개구부(OP)는 홀 투과 영역(HTA)을 에워싸는 원 형상으로 도시되었다. 상술한 바와 같이, 개구부(OP) 형성 시 공차 정도에 따라 개구부(OP)는 홀 투과 영역(HTA)과 동일하거나, 홀 투과 영역(HTA)으로부터 멀어지며 홀 투과 영역(HTA)보다 더 큰 면적으로 형성될 수 있다.
한편, 공차 정도에 따라 개구부(OP)의 크기가 달라지더라도, 개구부(OP)의 내면이 차광 패턴(LSP)에 의해 불 투명하게 시인되는 차광 영역(BA) 내에 정의된다. 차광 영역(BA)은 실질적으로 홀 영역(HA) 내에서의 베젤로 기능할 수 있다.
본 발명에 따르면, 공차 정도에 따라 개구부(OP)의 내면이 시인되는 불량이 방지될 수 있고, 전자 장치(1000)는 반사 방지 부재(POL)의 공차 정도에 관계 없이 차광 영역(BA) 내에서 균일한 컬러를 제공할 수 있다. 이에 따라, 반사 방지 부재(POL)의 설계 자유도가 확보되고 전자 장치(1000)의 미감이 향상될 수 있다.
또한, 본 발명의 일 실시예에 따른 윈도우(100)에 있어서, 홀 영역(HA)과 중첩하는 영역과 액티브 영역(AA)에 중첩하는 영역에는 투과부(TL)만 제공되며, 베젤부(BZ)는 제공되지 않는다. 즉, 윈도우(100)에 있어서, 홀 영역(HA)과 중첩하는 영역의 광 투과율은 액티브 영역(AA)에 중첩하는 광 투과율과 실질적으로 동일할 수 있다. 전자 장치(1000)에 있어서, 홀 영역(HA)에서의 차광성은 윈도우(100)가 아닌 전자 패널(200)에 배치된 차광 패턴(LSP)에 의해 제공될 수 있다. 따라서, 홀 투과 영역(HTA)과 차광 영역(BA) 또는 차광 패턴(LSP) 사이의 오 정렬 가능성이 완화될 수 있어 공정이 단순화되고 공정 비용이 감소될 수 있다.
도 7은 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 7에는 용이한 설명을 위해 도 6a와 대응되는 영역을 도시하였다. 이하, 도 7을 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 6b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 7에 도시된 것과 같이, 전자 패널(1000-A)에 있어서, 차광 패턴(LSP-A)은 배선 영역(LA)과 대응되는 형상으로 제공될 수도 있다. 차광 패턴(LSP-A)은 홀 영역(HA) 중 반사 방지 부재(POL), 절연층들(10, 20, 30, 40, 50), 및 배선들(SSLa, SSLb)이 배치된 영역만을 커버하고, 마진 영역(MA)에 비 중첩할 수 있다. 차광 패턴(LSP-A)은 개구부(OP)의 내면과 정렬될 수 있다.
본 실시예에서, 마진 영역(MA)은 실질적으로 홀 투과 영역(HTA)과 대응되는 광 투과율을 가질 수 있다. 차광 패턴(LSP-A)은 홀 영역(HA) 중 홀 투과 영역(HTA) 및 이에 대응되는 투과율을 가진 영역은 노출시키고, 배선들(SSLa, SSLb)과 같이 외부에서 시인될 수 있는 구성들이 배치된 영역만을 선택적으로 커버함으로써, 홀 영역(HA) 내에서 투명하게 시인되는 면적이 증가되고, 불 투명하게 시인되는 영역의 면적이 감소되는 효과가 나타날 수 있다. 이에 따라, 홀 영역(HA)에서의 베젤 면적이 감소되는 효과가 나타날 수 있다.
도 8a는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 도 8b는 본 발명의 일 실시예에 따른 전자 패널의 평면도이다. 용이한 설명을 위해, 도 8a에는 도 6a와 대응되는 영역을 도시하였고, 도 8b에는 도 4b와 대응되는 영역을 도시하였다. 이하, 도 8a 및 도 8b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 7에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 8a 및 도 8b에 도시된 것과 같이, 전자 장치(1000-B)에 있어서, 차광 패턴(LSP-B)은 서브 신호 배선들(SSLa, SSLb)이 배치된 영역에만 중첩하는 형상을 가질 수도 있다. 즉, 차광 패턴(LSP-B)은 홀 영역(HA) 중 홀 투과 영역(HTA) 및 마진 영역(MA)을 노출시키고 배선 영역(LA) 중 서브 신호 배선들(SSLa, SSLb)이 배치된 영역에만 중첩하도록 배치될 수 있다.
본 발명에 따르면, 차광 패턴(LSP-B)은 차광 영역(BA) 중 일부만을 커버할 수 있다. 이에 따라, 홀 영역(HA) 내에서의 실질적인 베젤 면적을 감소시킬 수 있고, 전자 장치(1000-B)의 미감이 향상될 수 있다.
도 9a 및 도 9b는 본 발명의 일 실시예에 따른 전자 장치의 단면도들이다. 용이한 설명을 위해 도 9a 및 도 9b에는 도 4b와 대응되는 영역을 도시하였다. 이하, 도 9a 및 도 9b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 8b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 9a에 도시된 것과 같이, 전자 장치(1000-C)에 있어서, 차광 패턴(LSP-C)은 갭(GP)을 지지할 수 있다. 구체적으로, 차광 패턴(LSP-C)은 봉지 기판(ECG)과 베이스 기판(BS) 사이의 갭(GP)을 지지할 수 있도록 소정의 높이(HH)로 형성될 수 있다. 본 실시예에서, 차광 패턴(LSP-C)은 제3 절연층(30) 상에 배치되어 갭(GP) 중 제3 절연층(30)과 봉지 기판(ECG) 사이의 이격 공간을 지지할 수 있다.
본 실시예에서, 제4 절연층(40) 및 제5 절연층(50) 중 일부는 배선 영역(LA) 중 차광 패턴(LSP-C)이 배치된 영역으로부터 제거될 수 있다. 이에 따라, 제4 절연층(40) 및 제5 절연층(50)은 차광 패턴(LSP-C)으로부터 평면상에서 이격될 수 있다.
배선 영역(LA)에서의 봉지 기판(ECG) 중 일부는 차광 패턴(LSP-C)에 의해 지지되고, 다른 일부는 제5 절연층(50) 상에 배치된 스페이서(SP)에 의해 지지될 수 있다. 스페이서(SPC)는 서브 신호 배선들(SSLa, SSLb)과 중첩하는 갭(GP)을 지지하고, 차광 패턴(LSP-C)은 서브 신호 배선들(SSLa, SSLb)로부터 이격된 영역에서의 갭(GP)을 지지할 수 있다.
한편, 본 실시예에 따른 전자 장치(1000-C)는 홀 도전 패턴(SD)을 더 포함할 수 있다. 홀 도전 패턴(SD)은 배선 영역(LA)에 배치되고 서브 신호 배선들(SSLa, SSLb)과 평면상에서 이격될 수 있다. 홀 도전 패턴(SD)은 화소(PX)에 전기적 신호를 제공하는 신호 라인 중 하나이거나, 홀 투과 영역(HTA)의 주변을 전기적으로 차폐하거나, 화소(PX)로부터 전기적으로 플로팅 된 도전 패턴일 수 있다. 또는 도시되지 않았으나, 감지 유닛에 전기적 신호를 제공하는 신호 라인 중 하나일 수도 있다.
홀 도전 패턴(SD)은 제3 절연층(30) 상에 배치되고, 제4 절연층(40)으로부터 노출될 수 있다. 차광 패턴(LSP-C)은 홀 도전 패턴(SD) 상에 배치될 수 있다. 이에 따라, 차광 패턴(LSP-C)은 제3 절연층(30)과 봉지 기판(ECG) 사이의 갭(GP) 중 홀 도전 패턴(SD)의 두께를 제외한 높이를 가질 수 있다.
또는, 도 9b에 도시된 것과 같이, 전자 장치(1000-D)에 있어서, 차광 패턴(LSP-D)은 제4 절연층(40) 상에 배치될 수도 있다. 제5 절연층(50) 중 일부는 배선 영역(LA) 중 차광 패턴(LSP-D)이 배치된 영역으로부터 제거될 수 있다. 이에 따라, 제5 절연층(50)은 차광 패턴(LSP-D)으로부터 평면상에서 이격될 수 있다.
차광 패턴(LSP-D)은 갭(GP) 중 제4 절연층(40)과 봉지 기판(ECG) 사이에 정의되는 공간을 지지할 수 있다. 차광 패턴(LSP-D)은 평면상에서 서브 신호 배선들(SSLa, SSLb)과 중첩할 수 있다. 차광 패턴(LSP-D)의 높이(HH)는 제4 절연층(40)과 봉지 기판(ECG) 사이의 거리와 대응될 수 있고, 차광 패턴(LSP-D)의 너비는 배선 영역(LA)에서의 봉지 기판(ECG)을 지지할 수 있다면 다양한 크기를 가질 수 있으며, 어느 하나의 실시예?? 한정되지 않는다.
도 9a 및 도 9b에 도시된 것과 같이, 차광 패턴(LSP-C, LSP-D)은 갭(GP)을 지지할 수 있다. 차광 패턴(LSP-C, LSP-D)은 봉지 기판(ECG), 및 봉지 기판(ECG)으로부터 이격되어 갭(GP)을 정의하는 구성, 예를 들어 도전 패턴(SD)이나 절연층(40)에 각각 접촉한다.
본 실시예에 따르면, 차광 패턴(LSP-C, LSP-D)은 배선 영역(LA)을 광학적으로 차광 시키는 것 이외에도, 배선 영역(LA)에서의 봉지 기판(ECG)을 지지할 수 있다. 차광 패턴(LSP-C, LSP-D)은 봉지 기판(ECG)의 홀 영역(LA)에서의 쳐짐 현상을 방지할 수 있다. 이에 따라, 홀 영역(LA)에 나타나는 광학적 시인 불량, 예를 들어 뉴턴 링(newton’s ring) 등이 시인되는 불량이 방지될 수 있다.
도 10은 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다. 도 11은 본 발명의 일 실시예에 따른 전자 패널의 평면도이다. 도 12는 본 발명의 일 실시예에 따른 전자 장치의 단면도이다. 용이한 설명을 위해 도 11에는 도 4a와 대응되는 영역을 도시하였고, 도 11 및 도 12에서 일부 구성은 생략하여 도시하였다. 이하, 도 10 내지 도 12를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 9b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 10에 도시된 것과 같이, 전자 장치(1000-1)는 이미지(IM)를 표시하며 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 전자 장치(1000-1)는 전자 장치(1000-1)에 접촉하는 입력은 물론, 근접하거나 인접하는 입력을 감지할 수도 있다.
본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(1000-1)는 전자 장치(1000-1)의 구조에 따라 전자 장치(1000-1)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 11 및 도 12에 도시된 것과 같이, 전자 장치(1000-1)를 구성하는 전자 패널(200-1)은 표시 유닛(DU) 및 감지 유닛(SU)을 포함할 수 있다. 표시 유닛(DU)은 감지 유닛(SU) 상에 배치된다. 도 10에는 전자 패널(200-1)의 상면에 시인되는 감지 유닛(SU)의 구성들을 도시하였다.
감지 유닛(220)은 사용자의 입력(TC)을 감지하여 사용자의 입력(TC)의 위치나 세기 정보를 얻을 수 있다. 감지 유닛(220)은 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2), 복수의 감지 라인들(TL1, TL2, TL3), 및 복수의 감지 패드들(T1, T2, T3)을 포함한다.
제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2)은 액티브 영역(AA)에 배치된다. 감지 유닛(220)은 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2) 사이의 정전 용량의 변화를 통해 사용자의 입력(TC)에 대한 정보를 얻을 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)을 따라 배열되고 각각이 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(TE1) 각각은 제1 메인 패턴(SP1), 제1 인접 패턴(SP1H), 및 제1 연결 패턴(CP1)을 포함할 수 있다.
제1 메인 패턴(SP1)은 액티브 영역(AA)에 배치된다. 제1 메인 패턴(SP1)은 홀 영역(HA)으로부터 이격되어 배치된다. 제1 메인 패턴(SP1)은 소정의 형상을 가지며, 제1 면적을 가진다. 본 실시예에서, 제1 메인 패턴(SP1)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 메인 패턴(SP1)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 인접 패턴(SP1H)은 홀 영역(HA)에 인접하여 배치된다. 본 실시예에 따른 홀(MH)은 감지 유닛(220)을 관통한다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)의 제1 면적보다 작은 제2 면적을 가진다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)과 동일한 마름모 형상으로부터 홀 영역(HA)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
본 실시예에서, 제1 연결 패턴(CP1)은 제2 방향(DR2)을 따라 연장된다. 제1 연결 패턴(CP1)은 제1 메인 패턴(SP1)에 연결된다. 제1 연결 패턴(CP1)은 두 개의 제1 메인 패턴들 사이에 배치되어 두 개의 제1 메인 패턴들을 연결할 수 있다. 또는, 제1 연결 패턴(CP1)은 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H) 사이에 배치되어 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H)을 연결한다.
제2 감지 전극들(TE2)은 제2 방향(DR2)을 따라 배열되고 각각이 제1 방향(DR1)을 따라 연장된다. 제2 감지 전극들(TE2) 각각은 제2 메인 패턴(SP2), 제2 인접 패턴(SP2H), 및 제2 연결 패턴(CP2)을 포함할 수 있다.
제2 메인 패턴(SP2)은 홀 영역(HA)으로부터 이격되어 배치된다. 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)으로부터 이격될 수 있다. 본 실시예에서, 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2) 사이의 이격은 단면상에서의 이격일 수 있다. 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2)은 비 접촉하여 독립적인 전기적 신호들을 송수신할 수 있다.
본 실시예에서, 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)과 동일한 형상을 가질 수 있다. 예를 들어, 제2 메인 패턴(SP2)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 메인 패턴(SP2)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 인접 패턴(SP2H)은 홀 영역(HA)에 인접하여 배치된다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)의 면적보다 작은 면적을 가진다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)과 동일한 마름모 형상으로부터 홀 영역(HA)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
본 실시예에서, 제2 연결 패턴(CP2)은 제1 방향(DR1)을 따라 연장된다. 제2 연결 패턴(CP2)은 제2 메인 패턴(SP2)에 연결된다. 제2 연결 패턴(CP2)은 두 개의 제2 메인 패턴들 사이에 배치되어 두 개의 제2 메인 패턴들을 연결할 수 있다. 또는, 제2 연결 패턴(CP2)은 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H) 사이에 배치되어 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)을 연결한다.
본 실시예에서, 제1 메인 패턴(SP1), 제2 메인 패턴(SP2), 및 제2 연결 패턴(CP2)은 동일 층 상에 배치되고 제1 연결 패턴(CP1)은 다른 층 상에 배치될 수 있다. 제1 인접 패턴(SP1H)과 제2 인접 패턴(SP2H)은 제1 메인 패턴(SP1) 및 제2 메인 패턴(SP2)과 각각 동일한 층 상에 배치된다.
감지 유닛(SU)은 봉지 기판(ECG) 상에 순차적으로 적층된 복수의 감지 절연층들(61, 62, 63)을 포함할 수 있다. 감지 절연층들(61, 62, 63) 각각은 유기막 및/또는 무기막을 포함할 수 있다. 제1 메인 패턴(SP1), 제2 메인 패턴(SP2), 및 제2 연결 패턴(CP2)은 감지 절연층들(61, 62, 63) 중 제2 감지 절연층(62)과 제3 감지 절연층(63) 사이에 배치된다. 제1 연결 패턴(CP1)은 제1 감지 절연층(61)과 제2 감지 절연층(62) 사이에 배치된다. 제1 메인 패턴(SP1) 및 제1 인접 패턴(SP1H)은 제2 감지 절연층(62)을 관통하여 제1 연결 패턴(CP1)에 접속될 수 있다.
감지 라인들(TL1, TL2, TL3)은 주변 영역(NAA)에 배치된다. 감지 라인들(TL1, TL2, TL3)은 제1 감지 라인들(TL1), 제2 감지 라인들(TL2), 및 제3 감지 라인들(TL3)을 포함할 수 있다.
제1 감지 라인들(TL1)은 제1 감지 전극들(TE1)에 각각 연결된다. 본 실시예에서, 제1 감지 라인들(TL1)은 제1 감지 전극들(TE1)의 양단들 중 상측 단들에 각각 연결된다.
제2 감지 라인들(TL2)은 제2 감지 전극들의 일 단 들에 각각 연결된다. 본 실시예에서, 제2 감지 라인들(TL2)은 제2 감지 전극들(TE2)의 양단들 중 좌측 단들에 각각 연결된다.
제3 감지 라인들(TL3)은 제1 감지 전극들(TE1)의 양단들 중 하측 단들에 각각 연결된다. 본 발명에 따르면, 제1 감지 전극들(TE1)은 제1 감지 라인들(TL1) 및 제3 감지 라인들(TL3)에 각각 연결될 수 있다. 이에 따라, 제2 감지 전극들(TE2)에 비해 상대적으로 긴 길이를 가진 제1 감지 전극들(TE1)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 감지 유닛(220)에 있어서 제3 감지 라인들(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(T1, T2, T3)은 주변 영역(NAA)에 배치된다. 감지 패드들(T1, T2, T3)은 표시 패드들(DPD)과 평면상에서 비 중첩하는 영역에 배치될 수 있다.
감지 패드들(T1, T2, T3)은 제1 감지 패드들(T1), 제2 감지 패드들(T2), 및 제3 감지 패드들(T3)을 포함할 수 있다. 제1 감지 패드들(T1)은 제1 감지 라인들(TL1)에 각각 연결되어 외부 신호를 제1 감지 전극들(TE1)에 제공한다. 제2 감지 패드들(T2)은 제2 감지 라인들(TL2)에 각각 연결되고 제3 감지 패드들(T3)은 제3 감지 라인들(TL3)에 각각 연결되어 제2 감지 전극들(TE2)과 전기적으로 연결된다.
감지 유닛(SU)은 홀 영역(HA)에 배치된 제1 연결 라인(BL1) 및 제2 연결 라인(BL2)을 더 포함할 수 있다. 제1 연결 라인(BL1) 및 제2 연결 라인(BL2)은 홀 영역(HA)을 사이에 두고 이격되어 배치된 두 인접 패턴들을 전기적으로 연결한다. 예를 들어, 제1 연결 라인(BL1)은 제1 감지 전극들(TE1) 중 하나의 제1 감지 전극을 구성하며 홀 영역(HA)을 사이에 두고 서로 이격되어 배치된 두 개의 제1 인접 패턴들(SP1H)을 연결한다. 제2 연결 라인(BL2)은 제2 감지 전극들(TE2) 중 하나의 제2 감지 전극을 구성하며 홀 영역(HA)을 사이에 두고 서로 이격되어 배치된 두 개의 제2 인접 패턴들(SP2H)을 연결한다.
제1 연결 라인(BL1) 및 제2 연결 라인(BL2) 각각은 홀 투과 영역(HTA)의 가장자리의 적어도 일부를 감싸도록 연장된 형상을 가질 수 있다. 본 실시예에서, 제1 연결 라인(BL1) 및 제2 연결 라인(BL2)은 동일한 층 상에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 연결 라인(BL1) 및 제2 연결 라인(BL2)은 상이한 층 상에 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에서, 제1 연결 라인(BL1) 및 제2 연결 라인(BL2)은 차광 영역(BA)에 배치되며 차광 패턴(LSP)과 평면상에서 중첩한다. 차광 패턴(LSP)에 의해 차광 영역(BA)은 불 투명한 컬러로 사용자에게 시인된다. 따라서, 제1 연결 라인(BL1) 및 제2 연결 라인(BL2)은 시인되기 어려울 수 있다.
또한, 본 발명에 따르면, 제1 연결 라인(BL1) 및 제2 연결 라인(BL2)은 반사 방지 부재(POL)에 의해 커버된다. 따라서, 외부 광 반사로 인해 제1 연결 라인(BL1) 및 제2 연결 라인(BL2)이 시인되는 문제가 용이하게 방지될 수 있다. 본 발명에 따르면, 감지 유닛(SU)을 포함하는 전자 장치(1000-1)에 대해서도 홀 영역(HA)에서의 균일한 컬러를 가진 차광 영역을 제공할 수 있으며, 전자 장치(1000-1)의 미감이 향상될 수 있다.
도 13은 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 14a 및 도 14b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 간략히 도시한 평면도들이다. 용이한 설명을 위해 도 13은 도 2와 대응되도록 도시하였고, 도 14a 및 도 14b는 도 6과 대응되는 영역을 도시하였다. 이하 도 13 내지 도 14b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1 내지 도 12에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 13에 도시된 것과 같이, 전자 장치(1000-2)는 윈도우(100), 전자 패널(200-2), 반사 방지 부재(POL), 점착 부재(ADL), 회로 기판(300), 복수의 전자 모듈들(410, 420), 및 외부 케이스(500)를 포함할 수 있다. 윈도우(100), 회로 기판(300), 및 외부 케이스(500)는 도 1에 도시된 구성들과 대응되므로 중복된 설명은 생략하기로 한다.
전자 모듈들(410, 420)은 도 2b에 도시된 제1 전자 모듈(EM1: 도 3 참조) 및 제2 전자 모듈(EM2: 도 3 참조)을 구성하는 모듈들 중 어느 하나일 수 있다. 예를 들어, 전자 모듈들(410, 420) 각각은 카메라, 스피커, 또는 광이나 열 등의 감지 센서일 수 있다.
전자 패널(200-2)에는 복수의 홀 투과 영역들(HTA1, HTA2)이 정의될 수 있다. 홀 투과 영역들(HTA1, HTA2)은 전자 모듈들(410, 420)에 각각 대응될 수 있다. 전자 모듈들(410, 420)은 제1 홀 투과 영역(HTA1)에 중첩하는 제1 모듈(410) 및 제2 홀 투과 영역(HTA2)에 중첩하는 제2 모듈(420)을 포함할 수 있다. 제1 모듈(410) 및 제2 모듈(420)은 서로 동일하거나 상이할 수 있다.
반사 방지 부재(POL)에는 복수의 개구부들(OP1, OP2)이 정의될 수 있다. 개구부들(OP1, OP2)은 홀 투과 영역들(HTA1, HTA2)에 각각 중첩하며, 전자 모듈들(410, 420)에 각각 대응될 수 있다. 본 발명에 따른 반사 방지 부재(POL)는 전자 모듈들(410, 420)에 각각 대응되는 개구부들(OP1, OP2)을 제공함으로써, 홀 영역들(HA1, HA2)에서의 광 투과율을 증가시키고 전자 모듈들(410, 420)의 감도를 향상시킬 수 있다.
도 14a를 참조하면, 차광 패턴은 복수로 제공되어 홀 투과 영역들(HTA1, HTA2)에 각각 대응되어 배치될 수 있다. 구체적으로, 전자 장치(1000-2)는 제1 차광 패턴(LSP1) 및 제2 차광 패턴(LSP2)을 포함할 수 있다.
제1 차광 패턴(LSP1) 및 제2 차광 패턴(LSP2)은 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의되는 평면상에서 서로 이격되어 배치된다. 제1 차광 패턴(LSP1)은 제1 홀 영역(HA1) 내에 배치되어 제1 홀 투과 영역(HTA1)을 에워싸는 링 형상으로 제공될 수 있다. 제2 차광 패턴(LSP2)은 제2 홀 영역(HA2) 내에 배치되어 제2 홀 투과 영역(HTA2)을 에워싸는 링 형상으로 제공될 수 있다.
또는, 도 14b를 참조하면, 차광 패턴은 단일로 제공될 수도 있다. 구체적으로, 전자 장치(1000-2)는 단일의 차광 패턴(LSP-S)을 포함할 수 있다.
차광 패턴(LSP-S)은 제1 홀 투과 영역(HTA1) 및 제2 홀 투과 영역(HTA2) 각각을 에워쌀 수 있다. 차광 패턴(LSP-S)은 제1 홀 투과 영역(HTA1) 및 제2 홀 투과 영역(HTA2)을 에워싸는 하나의 홀 영역(HA-S) 내에 배치되며, 제1 홀 투과 영역(HTA1) 및 제2 홀 투과 영역(HTA2) 각각에 대응되는 개구부가 형성된 형상으로 제공될 수 있다. 이에 따라, 각 홀 투과 영역들(HTA1, HTA2)의 가장자리를 에워싸는 하나의 차광 영역이 제공될 수 있다.
본 발명에 따르면, 복수의 전자 모듈들(410, 420)에 각각 대응되는 복수의 홀 투과 영역들(HTA1, HTA2)이 제공될 수 있으며, 다양한 형태의 차광 패턴들을 통해 다양한 형태의 차광 영역들이 제공될 수 있다. 이에 따라, 전자 장치(1000-2)의 설계 자유도 및 미감이 향상될 수 있다.
또한, 본 발명에 따르면, 복수의 홀 투과 영역들(HTA1, HTA2)에 대하여 차광 패턴들이 배치됨으로써, 각 홀 투과 영역들(HTA1, HTA2)의 봉지 기판의 쳐짐을 방지할 수 있다. 이에 따라, 각 홀 투과 영역들(HTA1, HTA2)에서의 광학적 불량이 시인되는 문제를 용이하게 방지할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1000: 전자 장치 100: 윈도우
200: 전자 패널 300: 회로 기판
400: 전자 모듈 HTA: 홀 투과 영역
SL: 실 부재 BA: 차광 영역
LSP: 차광 패턴

Claims (25)

  1. 평면상에서 상기 전자 모듈과 중첩하는 홀 투과 영역 및 상기 홀 투과 영역에 인접한 차광 영역을 포함하는 홀 영역, 상기 홀 영역에 인접한 액티브 영역, 상기 액티브 영역에 인접한 주변 영역으로 구분되는 베이스 기판;
    상기 홀 영역으로부터 이격되어 상기 액티브 영역에 배치된 복수의 발광 소자들;
    상기 홀 투과 영역으로부터 이격되어 상기 차광 영역에 배치된 차광 패턴; 및
    상기 베이스 기판 상에 배치되어 상기 발광 소자들을 커버하는 봉지 기판을 포함하고,
    상기 차광 패턴은 프릿(frit)을 포함하는 전자 패널.
  2. 제1 항에 있어서,
    상기 프릿은 바나듐 산화물을 포함하는 전자 패널.
  3. 제1 항에 있어서,
    상기 차광 패턴은 상기 봉지 기판의 배면에 배치된 전자 패널.
  4. 제3 항에 있어서,
    상기 봉지 기판은 유리를 포함하는 전자 패널.
  5. 제1 항에 있어서,
    상기 베이스 기판과 상기 봉지 기판 사이에 배치되고 상기 봉지 기판으로부터 이격된 복수의 절연층들을 포함하고,
    상기 절연층들은 평면상에서 상기 홀 투과 영역으로부터 이격된 전자 패널.
  6. 제5 항에 있어서,
    상기 차광 패턴은 상기 봉지 기판 및 상기 절연층들 중 어느 하나와 접촉하는 전자 패널.
  7. 제5 항에 있어서,
    상기 홀 영역에 배치되고 상기 홀 투과 영역으로부터 이격되어 상기 절연층들 중 어느 하나에 배치된 도전 패턴을 더 포함하고,
    상기 차광 패턴은 상기 도전 패턴과 상기 봉지 기판에 각각 접촉하는 전자 패널.
  8. 제1 항에 있어서,
    상기 봉지 기판 상에 배치된 윈도우; 및
    상기 봉지 기판과 상기 윈도우 사이에 배치된 반사 방지 부재를 더 포함하고,
    상기 반사 방지 부재를 관통하고 상기 홀 투과 영역과 중첩하는 개구부가 정의된 전자 패널.
  9. 제8 항에 있어서,
    상기 개구부의 내면은 평면상에서 상기 차광 패턴과 중첩하는 전자 패널.
  10. 제1 항에 있어서,
    상기 반사 방지 부재 및 상기 봉지 기판 사이에 배치되고, 복수의 감지 전극들을 포함하는 입력 감지 유닛을 더 포함하고,
    상기 감지 전극들은 평면상에서 상기 홀 투과 영역으로부터 이격되어 배치된 전자 패널.
  11. 전자 모듈; 및
    상기 전자 모듈과 평면상에서 중첩하는 전자 패널을 포함하고,
    상기 전자 패널은,
    평면상에서 상기 전자 모듈과 중첩하는 홀 투과 영역 및 상기 홀 투과 영역에 인접한 차광 영역을 포함하는 홀 영역, 상기 홀 영역에 인접한 액티브 영역, 상기 액티브 영역에 인접한 주변 영역으로 구분되는 베이스 기판;
    상기 홀 영역으로부터 이격되어 상기 액티브 영역에 배치된 복수의 발광 소자들;
    상기 홀 투과 영역으로부터 이격되어 상기 차광 영역에 배치된 차광 패턴;
    상기 베이스 기판 상에 배치되고 상기 발광 소자들을 향하는 배면 및 상기 배면에 대향된 전면을 포함하는 봉지 기판; 및
    상기 봉지 기판과 상기 베이스 기판을 결합시키는 실 부재를 포함하고,
    상기 차광 패턴은 상기 봉지 기판의 상기 배면에 배치된 전자 장치.
  12. 제11 항에 있어서,
    상기 차광 패턴은 프릿(frit)을 포함하는 전자 장치.
  13. 제12 항에 있어서,
    상기 차광 패턴은 상기 실 부재와 동일한 물질을 포함하는 전자 장치.
  14. 제11 항에 있어서,
    상기 봉지 기판의 상기 전면 상에 배치된 윈도우; 및
    상기 윈도우와 상기 봉지 기판 사이에 배치된 광학 필름을 더 포함하고,
    상기 윈도우는 상기 홀 영역과 평면상에서 중첩하고
    상기 광학 필름을 관통하고 상기 홀 영역과 중첩하는 개구부가 정의된 전자 장치.
  15. 제14 항에 있어서,
    상기 개구부의 내면은 상기 차광 패턴의 끝 단과 정렬된 전자 장치.
  16. 제14 항에 있어서,
    상기 개구부의 내면은 상기 차광 패턴과 평면상에서 중첩하는 전자 장치.
  17. 제14 항에 있어서,
    상기 윈도우 중 상기 홀 영역과 중첩하는 영역의 광 투과율은 상기 액티브 영역과 중첩하는 광 투과율과 동일한 전자 장치.
  18. 제11 항에 있어서,
    상기 홀 투과 영역은 평면상에서 상기 차광 패턴에 의해 에워싸인 전자 장치.
  19. 제18 항에 있어서,
    상기 홀 투과 영역은 서로 이격된 복수로 구비되고,
    상기 차광 패턴은 상기 복수의 홀 투과 영역들 각각을 에워싸는 전자 장치.
  20. 제18 항에 있어서,
    상기 홀 투과 영역 및 상기 차광 패턴 각각은 서로 이격된 복수로 구비되고,
    상기 복수의 차광 패턴들은 상기 복수의 홀 투과 영역들을 각각 에워싸는 전자 장치.
  21. 제11 항에 있어서,
    상기 전자 모듈은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함하는 전자 장치.
  22. 제11 항에 있어서,
    상기 전자 패널은 상기 차광 영역에 배치되고 상기 발광 소자들 중 상기 홀 영역에 인접한 발광 소자들에 연결된 신호 배선들을 포함하고,
    상기 신호 배선들은 상기 차광 패턴에 의해 평면상에서 커버되는 전자 장치.
  23. 제22 항에 있어서,
    상기 차광 패턴은 상기 신호 배선들로부터 평면상에서 이격된 전자 장치.
  24. 제11 항에 있어서,
    상기 차광 영역에 배치되고 상기 신호 배선들로부터 이격되어 상기 신호 배선들로부터 전기적으로 절연된 도전 패턴을 더 포함하고,
    상기 차광 패턴은 상기 도전 패턴과 접촉하는 전자 장치.
  25. 제11 항에 있어서,
    상기 베이스 기판과 상기 봉지 기판 사이에 배치되고 상기 봉지 기판으로부터 이격된 복수의 절연층들을 포함하고,
    상기 차광 패턴은 상기 절연층들 중 어느 하나와 접촉하는 전자 장치.
KR1020190094361A 2019-08-02 2019-08-02 전자 패널 및 이를 포함하는 전자 장치 KR20210016217A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190094361A KR20210016217A (ko) 2019-08-02 2019-08-02 전자 패널 및 이를 포함하는 전자 장치
US16/888,367 US11407678B2 (en) 2019-08-02 2020-05-29 Electronic panel and electronic apparatus including the same
CN202010743839.XA CN112310167A (zh) 2019-08-02 2020-07-29 电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190094361A KR20210016217A (ko) 2019-08-02 2019-08-02 전자 패널 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20210016217A true KR20210016217A (ko) 2021-02-15

Family

ID=74259946

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190094361A KR20210016217A (ko) 2019-08-02 2019-08-02 전자 패널 및 이를 포함하는 전자 장치

Country Status (3)

Country Link
US (1) US11407678B2 (ko)
KR (1) KR20210016217A (ko)
CN (1) CN112310167A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583203B1 (ko) * 2018-11-29 2023-09-27 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
CN110908186B (zh) * 2019-11-26 2021-10-08 武汉华星光电技术有限公司 背光模组及显示装置
KR20220017043A (ko) * 2020-08-03 2022-02-11 삼성디스플레이 주식회사 표시 장치
KR20220096033A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 표시패널 및 표시장치
US11737314B2 (en) * 2021-05-25 2023-08-22 Innolux Corporation Display panel and display device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562996B2 (ja) 2003-05-09 2010-10-13 株式会社 日立ディスプレイズ 表示装置
JP2010139657A (ja) 2008-12-10 2010-06-24 Epson Imaging Devices Corp 液晶パネル、液晶パネルの製造方法、表示装置及び電子機器
KR20120139392A (ko) 2011-06-17 2012-12-27 삼성디스플레이 주식회사 디스플레이 패널, 그 제조방법 및 이에 사용되는 프릿 조성물
KR101162042B1 (ko) 2011-11-24 2012-07-04 대주전자재료 주식회사 산화 분위기에서 소성 가능한 봉착용 유리 조성물 및 이를 포함하는 디스플레이 패널
US10205122B2 (en) * 2015-11-20 2019-02-12 Samsung Display Co., Ltd. Organic light-emitting display and method of manufacturing the same
KR102446875B1 (ko) * 2016-01-22 2022-09-26 삼성디스플레이 주식회사 표시 장치
JP6646473B2 (ja) * 2016-02-25 2020-02-14 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法
KR20170111827A (ko) * 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102448325B1 (ko) * 2017-11-16 2022-09-30 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 전자장치
CN108427228B (zh) * 2018-02-24 2021-03-16 武汉天马微电子有限公司 背光模组与显示装置
KR102624153B1 (ko) * 2018-06-29 2024-01-12 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20200046222A (ko) 2018-10-23 2020-05-07 삼성디스플레이 주식회사 표시 장치
KR102570864B1 (ko) * 2018-11-29 2023-08-28 삼성디스플레이 주식회사 전자 장치
KR20200109416A (ko) 2019-03-12 2020-09-23 삼성디스플레이 주식회사 표시 장치
US10996503B2 (en) * 2019-09-24 2021-05-04 Wuhan China Star Optoelectronics Technology Co., Ltd. Display device and method of manufacturing same

Also Published As

Publication number Publication date
US11407678B2 (en) 2022-08-09
US20210032156A1 (en) 2021-02-04
CN112310167A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
EP3660640B1 (en) Electronic touch display panel including crack detection pattern
KR102618279B1 (ko) 전자 장치
KR20210016217A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20200065189A (ko) 전자 패널 및 이를 포함하는 전자 장치
US20200176657A1 (en) Display device
KR20200145976A (ko) 전자 패널 및 이를 포함하는 전자 장치
US11552136B2 (en) Electronic apparatus
KR20200066473A (ko) 표시 장치
US11842021B2 (en) Electronic apparatus
US11348989B2 (en) Electronic panel and electronic apparatus including the same
KR20210070459A (ko) 전자 장치
KR20210003990A (ko) 전자 장치 및 이의 제조 방법
KR20210038782A (ko) 전자 장치
KR20200042071A (ko) 전자 장치
KR20210008238A (ko) 전자 장치
KR20210121372A (ko) 표시 패널, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20210005446A (ko) 전자 장치 및 이의 제조 방법
KR20240003010A (ko) 전자 패널 및 이를 포함하는 전자 장치
CN118226929A (zh) 电子装置

Legal Events

Date Code Title Description
A201 Request for examination