KR102618279B1 - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR102618279B1
KR102618279B1 KR1020230055201A KR20230055201A KR102618279B1 KR 102618279 B1 KR102618279 B1 KR 102618279B1 KR 1020230055201 A KR1020230055201 A KR 1020230055201A KR 20230055201 A KR20230055201 A KR 20230055201A KR 102618279 B1 KR102618279 B1 KR 102618279B1
Authority
KR
South Korea
Prior art keywords
pattern
adjacent
compensation
disposed
area
Prior art date
Application number
KR1020230055201A
Other languages
English (en)
Other versions
KR20230064601A (ko
Inventor
서은솔
조현욱
최재우
김태준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020230055201A priority Critical patent/KR102618279B1/ko
Publication of KR20230064601A publication Critical patent/KR20230064601A/ko
Priority to KR1020230188045A priority patent/KR20240000439A/ko
Application granted granted Critical
Publication of KR102618279B1 publication Critical patent/KR102618279B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Sink And Installation For Waste Water (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)

Abstract

전자 장치는 베이스 기판, 베이스 기판의 액티브 영역에 영상을 표시하는 표시 소자, 표시 소자를 커버하는 봉지층, 제1 감지 전극, 및 제2 감지 전극을 포함하고, 액티브 영역에는 개구부가 정의되고, 제1 감지 전극은, 제1 메인 패턴, 제1 메인 패턴보다 작은 면적을 가진 제1 인접 패턴, 제1 메인 패턴으로부터 연장된 제1 패턴, 및 제2 인접 패턴과 개구부 사이에 배치되고 제1 인접 패턴에 전기적으로 연결된 제1 보상 패턴을 포함하고, 제2 감지 전극은, 제2 메인 패턴, 제2 메인 패턴보다 작은 면적을 가진 제2 인접 패턴, 제2 메인 패턴과 연결되고 제1 패턴과 다른 층 상에 배치된 연결 패턴, 및 제1 인접 패턴과 개구부 사이에 배치되고 제2 인접 패턴에 전기적으로 연결되는 제2 보상 패턴을 포함한다.

Description

전자 장치{ELECTRONIC APPARATUS}
본 발명은 전자 장치에 관한 것으로, 상세하게는 관통하는 홀이 정의되고 외부 입력을 감지하는 전자 장치에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 영상을 표시하는 표시 유닛이나, 외부 입력을 감지하는 감지 유닛과 같이 다양한 전자 부품들로 구성된 장치들을 포함할 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다.
표시 유닛은 영상을 생성하는 발광 소자를 포함한다. 감지 유닛은 외부 입력을 감지하기 위한 감지 전극들을 포함할 수 있다. 감지 전극들은 액티브 영역에 배치된다. 감지 유닛은 액티브 영역 전면에 대해 고른 감도를 제공하도록 설계된다.
따라서, 본 발명은 액티브 영역 내에서 영역에 따라 외부 입력에 대해 고른 감도를 제공할 수 있는 전자 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전자 장치는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되고 상기 액티브 영역에 영상을 표시하는 표시 소자, 상기 베이스 기판 상에 배치되고 상기 표시 소자를 커버하는 봉지층, 제1 감지 전극, 및 상기 제1 감지 전극과 교차하는 제2 감지 전극을 포함하고, 상기 액티브 영역에는 개구부가 정의되고, 상기 제1 감지 전극은, 제1 메인 패턴, 상기 제1 메인 패턴보다 작은 면적을 가진 제1 인접 패턴, 상기 제1 메인 패턴으로부터 연장된 제1 패턴, 및 상기 개구부에 인접하고 상기 제1 인접 패턴에 전기적으로 연결되는 제1 보상 패턴을 포함하고, 상기 제2 감지 전극은, 상기 제1 메인 패턴으로부터 이격된 제2 메인 패턴, 상기 제2 메인 패턴보다 작은 면적을 가진 제2 인접 패턴, 상기 제2 메인 패턴과 연결되고 상기 제1 패턴과 다른 층 상에 배치된 연결 패턴, 및 상기 개구부에 인접하고 상기 제1 보상 패턴으로부터 이격되며 상기 제2 인접 패턴에 전기적으로 연결되는 제2 보상 패턴을 포함하고, 상기 제1 보상 패턴은 상기 제2 인접 패턴과 상기 개구부 사이에 배치되고, 상기 제2 보상 패턴은 상기 제1 인접 패턴과 상기 개구부 사이에 배치된다.
상기 제1 보상 패턴 및 상기 제2 보상 패턴 각각은, 상기 개구부의 가장자리를 따라 연장된 제1 부분, 및 상기 제1 부분으로부터 상기 제1 인접 패턴 또는 상기 제2 인접 패턴 중 대응되는 패턴에 소정의 각도로 연장된 제2 부분을 포함할 수 있다.
상기 제2 부분은 상기 제2 부분에 연결된 상기 제1 인접 패턴 또는 상기 제2 인접 패턴과 일체의 형상을 가질 수 있다.
상기 제1 감지 전극은 상기 제1 보상 패턴과 상기 제1 인접 패턴을 연결하는 제1 연결 라인을 더 포함하고, 상기 제2 감지 전극은 상기 제2 보상 패턴과 상기 제2 인접 패턴을 연결하는 제2 연결 라인을 더 포함할 수 있다.
상기 제1 연결 라인과 상기 제2 연결 라인은 서로 동일한 층 상에 배치되어 서로 이격될 수 있다.
상기 제1 연결 라인과 상기 제2 연결 라인은 상기 제1 보상 패턴 및 상기 제2 보상 패턴과 동일한 층 상에 배치된 부분을 포함할 수 있다.
상기 제1 연결 라인은 상기 제2 보상 패턴을 사이에 두고 서로 이격된 복수의 제1 라인들 및 상기 제1 라인들과 다른 층 상에 배치되고 상기 제2 보상 패턴과 평면상에서 중첩하는 제1 도전 패턴을 포함하고, 상기 제1 라인들은 상기 제1 도전 패턴을 통해 서로 전기적으로 연결될 수 있다.
상기 제1 도전 패턴은 상기 제2 보상 패턴과 교차하는 방향을 따라 연장될 수 있다.
상기 제1 도전 패턴은 상기 제1 패턴 및 상기 연결 패턴 중 어느 하나와 동일 층 상에 배치될 수 있다.
상기 제1 연결 라인의 적어도 일부는 상기 제1 보상 패턴과 상기 제2 보상 패턴 사이를 지날 수 있다.
상기 제1 연결 라인과 상기 제2 연결 라인은 상기 제1 보상 패턴 및 상기 제2 보상 패턴과 상이한 층 상에 배치될 수 있다.
상기 제1 인접 패턴 및 상기 제1 보상 패턴은 절연층을 관통하여 상기 제1 연결 라인에 연결되고, 상기 제2 인접 패턴 및 상기 제2 보상 패턴은 상기 절연층을 관통하여 상기 제2 연결 라인에 연결될 수 있다.
상기 제1 연결 라인과 상기 제2 연결 라인은, 상기 제1 보상 패턴 및 상기 제2 보상 패턴과 상이한 층 상에 배치되고, 상기 제1 연결 패턴 및 상기 제2 연결 패턴 중 어느 하나와 동일 층 상에 배치될 수 있다.
상기 제1 연결 라인은 상기 제1 보상 패턴과 평면상에서 중첩하고, 상기 제2 연결 라인은 상기 제2 보상 패턴과 평면상에서 중첩할 수 있다.
상기 제1 메인 패턴과 상기 제1 인접 패턴은 상기 개구부를 사이에 두고 서로 이격되고, 상기 제1 보상 패턴은 상기 제1 패턴에 접속될 수 있다.
상기 제2 인접 패턴은 상기 개구부를 사이에 두고 서로 이격된 복수로 구비되고, 상기 제2 인접 패턴들을 연결하는 연결 패턴은 상기 제1 패턴과 평면상에서 교차할 수 있다.
상기 제2 보상 패턴은 상기 제2 인접 패턴들 사이에 배치되어 상기 연결 패턴에 접속될 수 있다.
상기 제1 감지 전극은 복수로 구비되고, 상기 복수의 제1 감지 전극들은, 제1 방향을 따라 연장된 제1 열 전극, 및 상기 제1 방향을 따라 연장되고, 상기 제1 방향과 교차하는 제2 방향에서 상기 제1 열 전극으로부터 이격되어 배치된 제2 열 전극을 포함하고, 상기 제1 열 전극의 제1 보상 패턴과 상기 제2 열 전극의 제1 보상 패턴은 상기 제2 인접 패턴과 상기 개구부 사이에 배치되어 상기 제2 방향에서 서로 이격될 수 있다.
상기 제1 열 전극의 상기 제1 보상 패턴의 적어도 일부는 상기 개구부와 상기 제1 열 전극의 제1 인접 패턴 사이에 배치될 수 있다.
상기 제1 보상 패턴은 상기 제2 보상 패턴보다 작은 면적을 가질 수 있다.
상기 제1 인접 패턴과 상기 제1 보상 패턴을 연결하는 제1 연결 라인을 더 포함하고, 상기 제1 보상 패턴은 연장된 방향과 교차하는 방향을 따라 서로 이격된 복수의 패턴들을 포함하고, 상기 제1 연결 라인은 상기 패턴들 각각에 연결될 수 있다.
상기 개구부의 평면상에서의 형상은 원형, 타원형, 및 다각형 중 어느 하나일 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 평면상에서 상기 개구부를 에워싸는 차광 패턴을 더 포함하고, 상기 제1 보상 패턴 및 상기 제2 보상 패턴은 상기 차광 패턴과 평면상에서 중첩할 수 있다.
상기 제1 메인 패턴, 상기 제1 인접 패턴, 상기 제2 메인 패턴, 및 상기 제2 인접 패턴 각각은 메쉬 형상을 가질 수 있다.
상기 제1 보상 패턴 및 상기 제2 보상 패턴 각각은 상기 개구부의 가장자리의 적어도 일부를 따라 연장된 바(bar) 형상을 가질 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 상기 개구부에 중첩하는 전자 모듈을 더 포함하고, 상기 전자 모듈은 영상 입력 모듈, 영상 출력 모듈, 광 감지 모듈, 및 광 출력 모듈 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 액티브 영역 및 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치된 표시 소자, 상기 베이스 기판 상에 배치되고 상기 표시 소자를 커버하는 봉지층, 상기 봉지층 상에 배치된 제1 도전층, 상기 제1 도전층을 커버하는 절연층, 및 상기 절연층 상에 배치된 제2 도전층을 포함하고, 상기 베이스 기판의 상기 액티브 영역에 개구부가 정의되고, 상기 제1 도전층은 제1 메인 패턴, 상기 개구부에 인접하고 상기 제1 메인 패턴보다 작은 면적을 가진 제1 인접 패턴, 상기 제1 메인 패턴으로부터 연장된 제1 패턴, 및 상기 개구부에 인접하고 상기 제1 인접 패턴에 전기적으로 연결되는 제1 보상 패턴, 상기 제1 메인 패턴으로부터 이격된 제2 메인 패턴, 상기 개구부에 인접하고 상기 제2 메인 패턴보다 작은 면적을 가진 제2 인접 패턴, 및 상기 개구부에 인접하고 상기 제1 보상 패턴으로부터 이격되며 상기 제2 인접 패턴에 전기적으로 연결되는 제2 보상 패턴을 포함하고, 상기 제2 도전층은 상기 제2 메인 패턴과 연결되고 상기 제1 패턴과 다른 층 상에 배치된 연결 패턴을 포함하고, 상기 제1 보상 패턴은 상기 제2 인접 패턴과 상기 개구부 사이에 배치되고, 상기 제2 보상 패턴은 상기 제1 인접 패턴과 상기 개구부 사이에 배치된다.
본 발명의 일 실시예에 따른 전자 장치는 상기 제1 보상 패턴과 상기 제2 보상 패턴을 상기 제1 인접 패턴과 제2 인접 패턴 중 대응되는 어느 하나에 연결하는 복수의 연결 라인들을 더 포함할 수 있다.
상기 연결 라인들 각각은, 상기 절연층 상에 배치되고 서로 이격된 복수의 제1 라인 패턴들, 및 상기 절연층 하측에 배치되고 상기 절연층에 정의되는 컨택홀을 통해 상기 제1 라인 패턴들에 연결되는 도전 패턴을 포함하고, 상기 라인 패턴들은 상기 접속 패턴에 각각 접속될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 액티브 영역 및 주변 영역을 포함하고, 상기 액티브 영역에 개구부가 정의된 베이스 기판, 상기 베이스 기판 상에 배치된 표시 소자, 상기 베이스 기판 상에 배치되고 상기 표시 소자를 커버하는 봉지층, 상기 봉지층 상에 배치된 제1 메인 패턴, 상기 개구부에 인접하고 상기 제1 메인 패턴보다 작은 면적을 가진 제1 인접 패턴, 상기 개구부에 인접하고 상기 제1 인접 패턴에 전기적으로 연결되는 제1 보상 패턴, 상기 제1 메인 패턴으로부터 이격된 제2 메인 패턴, 상기 개구부에 인접하고 상기 제2 메인 패턴보다 작은 면적을 가진 제2 인접 패턴, 및 상기 개구부에 인접하고 상기 제1 보상 패턴으로부터 이격되며 상기 제2 인접 패턴에 전기적으로 연결되는 제2 보상 패턴을 포함하고, 상기 제1 보상 패턴은 상기 제2 인접 패턴과 상기 개구부 사이에 배치되고, 상기 제2 보상 패턴은 상기 제1 인접 패턴과 상기 개구부 사이에 배치된 다.
상기 연결 라인은 상기 보상 패턴으로부터 평면상에서 이격될 수 있다.
상기 연결 라인은 상기 보상 패턴과 다른 층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 상기 개구부와 상기 인접 패턴 사이에 배치된 차광층을 더 포함하고, 상기 보상 패턴은 상기 차광층과 평면상에서 중첩할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는 영상을 표시하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 표시 유닛, 및 상기 표시 유닛 상에 배치되고, 상기 액티브 영역에 배치된 제1 감지 전극, 및 상기 제1 감지 전극으로부터 독립적인 전기적 신호를 제공받고 상기 액티브 영역에 배치된 제2 감지 전극을 포함하는 입력 감지 유닛을 포함하고, 상기 표시 유닛은 상기 영상을 표시하는 복수의 화소들이 배치된 제1 영역 및 상기 제1 영역에 인접하고 상기 제1 영역보다 높은 광 투과율을 가진 제2 영역을 포함하고, 상기 제1 감지 전극은, 메인 패턴, 상기 제1 영역에 인접하고 상기 메인 패턴보다 작은 면적을 가진 인접 패턴, 상기 메인 패턴에 연결된 연결 패턴, 및 상기 제1 영역에 인접하고 상기 인접 패턴에 전기적으로 연결되는 보상 패턴을 포함하고, 상기 제2 감지 전극의 일부는 평면상에서 상기 인접 패턴과 상기 제2 영역 사이에 배치된다.
상기 제2 영역에 상기 표시 유닛을 관통하는 개구부가 정의될 수 있다.
상기 표시 유닛은 상기 제2 영역에 배치된 복수의 화소들 및 적어도 하나의 비 발광 화소를 포함하고, 상기 비 발광 화소는 상기 화소들 각각의 구성들 중 적어도 일부가 제거되어 형성될 수 있다.
상기 화소들은 상기 제2 영역과 비 중첩할 수 있다.
상기 보상 패턴은 상기 개구부의 가장자리를 따라 연장된 제1 부분, 및 상기 제1 부분으로부터 돌출되어 상기 인접 패턴에 연결되는 제2 부분을 포함하고, 상기 제1 부분과 상기 제2 부분은 동일한 층 상에 배치될 수 있다.
상기 제1 부분은 상기 인접 패턴과 일체로 형성될 수 있다.
상기 제1 감지 전극은 상기 보상 패턴과 상기 인접 패턴을 연결하는 연결 라인을 더 포함하고, 상기 연결 라인은 평면상에서 상기 제2 감지 전극의 일부와 중첩할 수 있다.
상기 제2 감지 전극의 일부와 상기 인접 패턴은 상기 개구부의 중심으로부터 일 방향을 따라 배열되고, 상기 보상 패턴과 상기 제2 감지 전극의 다른 일부는 상기 개구부의 중심으로부터 상기 일 방향과 교차하는 방향을 따라 배열될 수 있다.
본 발명에 따르면, 소정의 홀이 정의된 액티브 영역 내에서 홀에 의해 외부 입력에 대한 감지 유닛의 감도 저하를 방지할 수 있다. 또한, 홀을 포함하는 액티브 영역 전체에 대해 균일한 감도를 가진 감지 영역을 제공할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다.
도 1b는 도 1a의 분해 사시도이다.
도 2는 도 1a에 도시된 전자 장치의 블록도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다.
도 3b는 도 3a의 일부 영역을 확대하여 도시한 평면도이다.
도 3c는 본 발명의 일 실시예에 따른 감지 유닛의 평면도이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 단면도들이다.
도 5a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 5b는 도 5a의 일부 영역을 확대하여 도시한 평면도이다.
도 5c는 도 5a에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 평면도이다.
도 6b는 도 6a에 도시된 Ⅱ-Ⅱ'를 따라 자른 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 7b는 도 7a의 일부 영역을 확대하여 도시한 평면도이다.
도 8a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 8b는 도 8a의 일부 영역을 확대하여 도시한 평면도이다.
도 9a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 9b는 도 9a의 일부 영역을 확대하여 도시한 평면도이다.
도 10a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 10b는 도 10a의 일부 영역을 확대하여 도시한 평면도이다.
도 11a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다.
도 11b는 도 11a의 일부 영역을 확대하여 도시한 평면도이다.
도 12a 내지 도 12e는 본 발명의 일 실시예에 따른 입력 감지 유닛의 일부를 도시한 평면도들이다.
도 13a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 13b는 도 13a의 일부 구성을 도시한 평면도이다.
도 14a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 14b는 도 14a에 도시된 XX'영역을 간략히 표시한 평면도이다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 전자 패널의 단면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하 측에", "위에", "상 측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의됩니다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명에 대해 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다. 도 1b는 도 1a의 분해 사시도이다. 도 2는 도 1a에 도시된 전자 장치의 블록도이다. 이하, 도 1a 내지 도 2를 참조하여 본 발명에 대해 설명한다.
전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
전자 장치(EA)는 제1 방향(D1) 및 제2 방향(D2) 각각에 평행한 표시면(IS)에 제3 방향(D3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)이 표시되는 표시면(FS)은 전자 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 부재(WM)의 전면(FS)과 대응될 수 있다. 이하, 전자 장치(EA)의 표시면, 전면, 및 윈도우 부재(WM)의 전면은 동일한 참조부호를 사용하기로 한다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 시계와 복수의 아이콘들을 도시하였다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(D3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(D3)과 평행할 수 있다. 전면과 배면 사이의 제3 방향(D3)에서의 이격 거리는 표시 패널(DP)의 제3 방향(D3)에서의 두께와 대응될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
또는, 예를 들어, 본 발명의 일 실시예에 따른 전자 장치(EA)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 실시예에서, 투과 영역(TA)은 소정의 홀 영역(HA)을 포함할 수 있다. 홀 영역(HA)은 후술하는 전자 패널(200)을 관통하는 홀(MH, 또는 개구부)과 중첩하는 영역일 수 있고, 전자 모듈(300)과 중첩하는 영역일 수 있다. 전자 장치(EA)는 홀 영역(HA)을 통해 전자 모듈(300)에 필요한 외부 신호를 수신하거나, 전자 모듈(300)로부터 출력되는 신호를 외부에 제공할 수 있다. 본 발명에 따르면, 홀 영역(HA)이 투과 영역(TA)과 중첩하게 제공됨으로써, 투과 영역(TA)외에서 홀 영역(HA)을 제공하기 위해 구비되는 별도의 영역이 생략될 수 있다. 이에 따라, 베젤 영역(BZA)의 면적이 감소될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
전자 장치(EA)는 윈도우 부재(100), 전자 패널(200), 전자 모듈(300), 및 하우징 유닛(400)을 포함한다. 본 실시예에서, 윈도우 부재(100)와 하우징 유닛(400)은 결합되어 전자 장치(EA)의 외관을 구성한다.
윈도우 부재(100)는 절연 패널을 포함할 수 있다. 예를 들어, 윈도우 부재(100)는 유리, 플라스틱, 또는 이들의 조합으로 구성될 수 있다.
윈도우 부재(100)의 전면(FS)은 상술한 바와 같이, 전자 장치(EA)의 전면을 정의한다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 전자 패널(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 부재(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
전자 패널(200)은 이미지(IM)를 표시하고 외부 입력(TC)을 감지할 수 있다. 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 이미지(IM)가 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
본 실시예에서, 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우 부재(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(200)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(200)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
전자 패널(200)은 표시 유닛(210), 감지 유닛(220), 및 구동 회로(230)를 포함한다.
표시 유닛(210)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 유닛(210)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 표시면(IS)에 표시되어 외부에서 사용자에게 시인된다.
감지 유닛(220)은 외부에서 인가되는 외부 입력(TC)을 감지한다. 상술한 바와 같이, 감지 유닛(220)은 윈도우 부재(100)에 제공되는 외부 입력(TC)을 감지할 수 있다.
구동 회로(230)는 표시 유닛(210) 및 감지 유닛(220)과 전기적으로 연결된다. 구동 회로(230)는 메인 회로 기판(MB), 제1 회로 기판(CF1), 및 제2 회로 기판(CF2)을 포함한다.
제1 회로 기판(CF1)은 표시 유닛(210)과 전기적으로 연결된다. 제1 회로 기판(CF1)은 표시 유닛(210)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제1 회로 기판(CF1)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 회로 기판(CF1)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제1 회로 기판(CF1)은 리지드한 기판일 수도 있다.
제1 회로 기판(CF1)은 주변 영역(NAA)에 배치된 표시 유닛(210)의 패드들(표시 패드들)에 접속될 수 있다. 제1 회로 기판(CF1)은 표시 유닛(210)을 구동하기 위한 전기적 신호를 표시 유닛(210)에 제공한다. 전기적 신호는 제1 회로 기판(CF1)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
제2 회로 기판(CF1)은 감지 유닛(220)과 전기적으로 연결된다. 제2 회로 기판(CF2)은 감지 유닛(220)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제2 회로 기판(CF2)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제2 회로 기판(CF2)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제2 회로 기판(CF2)은 리지드한 기판일 수도 있다.
제2 회로 기판(CF2)은 주변 영역(NAA)에 배치된 감지 유닛(220)의 패드들(감지 패드들)에 접속될 수 있다. 제2 회로 기판(CF2)은 감지 유닛(220)을 구동하기 위한 전기적 신호를 감지 유닛(220)에 제공한다. 전기적 신호는 제2 회로 기판(CF2)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
메인 회로 기판(MB)은 전자 패널(200)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 회로 기판(CF1)과 제2 회로 기판(CF2)은 각각 메인 회로 기판(MB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MB)을 통해 전자 패널(200)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서, 표시 유닛(210)과 감지 유닛(220)은 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 회로 기판(CF1)과 제2 회로 기판(CF2) 중 어느 하나는 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 발명의 일 실시예에 따른 전자 패널(200)에는 소정의 홀(MH, 이하 홀)이 정의될 수 있다. 홀(MH)은 액티브 영역(AA)에 정의되어 전자 패널(200)을 관통한다. 표시 유닛(210) 및 감지 유닛(220)은 홀(MH)에 의해 관통될 수 있다. 홀(MH)이 액티브 영역(AA) 내에 정의됨으로써, 홀 영역(HA)은 투과 영역(TA) 내에 제공될 수 있다.
전자 모듈(300)은 윈도우 부재(100)의 하 측에 배치된다. 전자 모듈(300)은 홀(MH)과 평면상에서 중첩하고 홀 영역(HA)과 중첩할 수 있다. 전자 모듈(300)은 홀 영역(HA)을 통해 전달되는 외부 입력을 수신하거나 홀 영역(HA)을 통해 출력을 제공할 수 있다. 전자 모듈(300)의 적어도 일부는 홀(MH) 내에 수용될 수 있다. 본 발명에 따르면, 전자 모듈(300)은 액티브 영역(AA)에 중첩하여 배치됨으로써, 베젤 영역(BZA)의 증가를 방지할 수 있다.
도 2를 참조하면, 전자 장치(EA)는 전자 패널(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 전자 패널(200), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 도 2에는 전자 패널(200)의 구성 중 표시 유닛(210) 및 감지 유닛(220)이 예시적으로 도시되었다.
전원공급 모듈(PM)은 전자 장치(EA)의 전반적인 동작에 필요한 전원을 공급한다. 전원공급 모듈(PM)은 통상적인 배터리 모듈을 포함할 수 있다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자모듈(EM1)은 전자 패널(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 전자 패널(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 전자 패널(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 전자 패널(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 전자 패널(200)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 물체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
본 발명의 일 실시예에 따른 전자 모듈(300)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(300)은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(300)은 홀 영역(HA)을 통해 수신되는 외부 피사체를 감지하거나 홀 영역(HA)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 전자 모듈(300)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
다시 도 1a 및 도 1b를 참조하면, 하우징 유닛(400)은 윈도우 부재(100)와 결합된다. 하우징 유닛(400)은 윈도우 부재(WM)와 결합되어 소정의 내부 공간을 제공한다. 전자 패널(200) 및 전자 모듈(300)은 내부 공간에 수용될 수 있다.
하우징 유닛(400)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징 유닛(400)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징 유닛(400)은 내부 공간에 수용된 전자 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
본 발명에 따르면, 전자 모듈(300)을 위해 전자 패널(200)에 홀(MH)을 제공할 수 있다. 이에 따라, 베젤 영역(BZA)이 감소된 전자 장치가 제공될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다. 도 3b는 도 3a의 일부 영역을 확대하여 도시한 평면도이다. 도 3c는 본 발명의 일 실시예에 따른 감지 유닛의 평면도이다. 도 3a에는 신호 회로도를 간략히 도시하였고 도 3b에는 도 1b에 도시된 XX'영역을 확대하여 도시하였다. 또한, 도 3a 내지 도 3b에는 용이한 설명을 위해 일부 구성요소는 생략하여 도시하였다. 이하, 도 3a 및 도 3b를 참조하여 본 발명에 대해 설명한다.
도 3a에 도시된 것과 같이, 표시 유닛(210)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL), 및 복수의 표시 패드들(PDD)을 포함한다. 액티브 영역(AA) 및 주변 영역(NAA)은 베이스 기판(BS)에 의해 제공되는 영역들일 수 있다. 베이스 기판(BS)은 절연 기판을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 유리 기판, 플라스틱 기판, 또는 이들의 조합으로 구성될 수 있다.
신호 라인들(GL, DL, PL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 유닛(DPU)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL)은 전원 라인, 초기화 전압 라인, 발광 제어 라인 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(PX)은 액티브 영역(AA)에 배치될 수 있다. 본 실시예에서는 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 제2 박막 트랜지스터(TR2), 및 발광 소자(EE)를 포함할 수 있다. 제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(TR1)는 스캔 라인(GL)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CP)는 제1 박막 트랜지스터(TR1)와 전원 라인(PL)에 연결된다. 커패시터(CP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 라인(PL)에 인가된 제1 전원 신호 사이의 차이에 대응하는 전하량을 충전한다.
제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 및 발광 소자(EE)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CP)에 저장된 전하량에 대응하여 발광 소자(EE)에 흐르는 구동전류를 제어한다. 커패시터(CAP)에 충전된 전하량에 따라 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온 시간 동안 전원 라인(PL)을 통해 전달된 제1 전원 신호를 발광 소자(EE)에 제공한다.
발광 소자(EE)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(EE)는 유기발광소자, 양자점 발광소자, 전기 영동 소자, 또는 전기 습윤 소자를 포함할 수 있다.
발광 소자(EE)는 전원 단자(VSS)와 연결되어 전원 라인(PL)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(EMD)에는 제2 박막 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(EE)는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소(PX)는 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3b에는 용이한 설명을 위해 윈도우 부재(100: 도 1a 참조)의 홀 영역(HA)을 점선 처리하여 도시하였다. XX'영역은 홀(MH)이 정의된 영역을 포함한다. 이하, 도 3b를 참조하여, 홀(MH)이 배치된 영역에서의 표시 유닛(210)에 대해 설명한다.
상술한 바와 같이, 홀(MH)은 액티브 영역(AA) 내에 정의될 수 있다. 이에 따라, 화소들(PX) 중 적어도 일부는 홀(MH)에 인접하여 배치될 수 있다. 화소들(PX) 중 일부는 홀(MH)을 에워쌀 수 있다.
한편, 홀 영역(HA)에는 소정의 함몰 패턴(GV)이 정의될 수 있다. 함몰 패턴(GV)은 평면상에서 홀(MH)의 가장자리를 따라 배치되며, 본 실시예에서는 홀(MH)을 에워싸는 원 형 링 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 함몰 패턴(GV)은 홀(MH)과 상이한 형상을 갖거나, 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
함몰 패턴(GV)은 표시 유닛(210)의 전면으로부터 함몰된 부분에 해당되며, 홀(MH)을 통해 침투될 수 있는 수분이나 산소가 화소(PX)로 유입되는 경로를 차단한다. 이에 대한 상세한 설명은 후술하기로 한다.
홀 영역(HA)에는 화소들(PX)에 연결된 복수의 신호 라인들(SL1, SL2)이 배치될 수 있다. 신호 라인들(SL1, SL2)은 홀 영역(HA)을 경유하여 화소들(PX)에 접속된다. 도 3b에는 용이한 설명을 위해 화소들(PX)에 연결된 복수의 신호 라인들 중 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)을 예시적으로 도시하였다.
제1 신호 라인(SL1)은 제1 방향(DR1)을 따라 연장된다. 제1 신호 라인(SL1)은 화소들(PX) 중 제1 방향(DR1)을 따라 배열된 동일 행 내의 화소들에 연결된다. 제1 신호 라인(SL1)은 게이트 라인(GL)과 대응되는 것으로 예시적으로 설명한다.
제1 신호 라인(SL1)에 연결된 화소들 중 일부는 홀(MH)을 중심으로 좌 측에 배치되고, 다른 일부는 홀(MH)을 중심으로 우 측에 배치된다. 이에 따라, 제1 신호 라인(SL1)에 연결된 동일 행 내의 화소들은 홀(MH)을 중심으로 일부의 화소가 생략되더라도, 실질적으로 동일한 게이트 신호에 의해 온/오프 될 수 있다
제2 신호 라인(SL2)은 제2 방향(DR2)을 따라 연장된다. 제2 신호 라인(SL2)은 화소들(PX) 중 제2 방향(DR2)을 따라 배열된 동일 열 내의 화소들에 연결된다. 제2 신호 라인(SL2)은 데이터 라인(DL)과 대응되는 것으로 예시적으로 설명한다.
제2 신호 라인(SL1)에 연결된 화소들 중 일부는 홀(MH)을 중심으로 상 측에 배치되고, 다른 일부는 홀(MH)을 중심으로 하 측에 배치된다. 이에 따라, 제2 신호 라인(SL2)에 연결된 동일 열 내의 화소들은 홀(MH)을 중심으로 일부의 화소가 생략되더라도, 동일한 라인을 통해 데이터 신호를 수신할 수 있다.
한편, 본 발명의 일 실시예에 따른 전자 패널(200)은 홀 영역(HA)에 배치된 연결 패턴을 더 포함할 수도 있다. 이때, 제1 신호 라인(SL1)은 홀 영역(HA)과 중첩하는 영역에서 단절될 수 있다. 제1 신호 라인(SL)의 단절된 부분들은 연결 패턴을 통해 연결될 수 있다. 마찬가지로, 제2 신호 라인(SL2)은 홀 영역(HA)과 중첩하는 영역에서 단절될 수 있고, 제2 신호 라인의 단절된 부분들을 연결하는 연결 패턴이 더 제공될 수도 있다.
다시, 도 3a를 참조하면, 전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 유닛(210)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 유닛(210)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3c를 참조하면, 감지 유닛(220)은 표시 유닛(210) 상에 배치된다. 감지 유닛(220)은 외부 입력(TC: 도 1a 참조)을 감지하여 외부 입력(TC)의 위치나 세기 정보를 얻을 수 있다. 감지 유닛(220)은 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2), 복수의 라인들(SL1, SL2, SL3), 및 복수의 감지 패드들(TPD)을 포함한다.
제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2)은 액티브 영역(AA)에 배치된다. 감지 유닛(220)은 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2) 사이의 정전 용량의 변화를 통해 외부 입력(TC)에 대한 정보를 얻을 수 있다.
제1 감지 전극들(TE1) 각각은 제1 방향(DR1)을 따라 연장되고 제2 방향(DR2)을 따라 배열된다. 제1 감지 전극들(TE1) 각각은 제1 메인 패턴(SP1), 제1 인접 패턴(SP1H), 및 제1 연결 패턴(BP1)을 포함할 수 있다.
제1 메인 패턴(SP1)은 액티브 영역(AA)에 배치된다. 제1 메인 패턴(SP1)은 홀(MH)로부터 이격되어 배치된다. 제1 메인 패턴(SP1)은 소정의 형상을 가지며, 제1 면적을 가진다. 본 실시예에서, 제1 메인 패턴(SP1)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 메인 패턴(SP1)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 인접 패턴(SP1H)은 홀(MH)에 인접하여 배치된다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)의 제1 면적보다 작은 제2 면적을 가진다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)과 동일한 마름모 형상 중 홀(MH)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
본 실시예에서, 제1 연결 패턴(BP1)은 제1 방향(DR1)을 따라 연장된다. 제1 연결 패턴(BP1)은 제1 메인 패턴(SP1)에 연결된다. 제1 연결 패턴(BP1)은 두 개의 제1 메인 패턴들 사이에 배치되어 두 개의 제1 메인 패턴들을 연결할 수 있다. 또는, 제1 연결 패턴(BP1)은 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H) 사이에 배치되어 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H)을 연결한다.
제2 감지 전극들(TE2) 각각은 제2 방향(DR2)을 따라 연장되고 제1 방향(DR1)을 따라 배열된다. 제2 감지 전극들(TE2) 각각은 제2 메인 패턴(SP2), 제2 인접 패턴(SP2H), 및 제2 연결 패턴(BP2)을 포함할 수 있다.
제2 메인 패턴(SP2)은 홀(MH)로부터 이격되어 배치된다. 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)으로부터 이격될 수 있다. 본 실시예에서, 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2) 사이의 이격은 단면상에서의 이격일 수 있다. 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2)은 비 접촉하여 독립적인 전기적 신호들을 송수신할 수 있다.
본 실시예에서, 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)과 동일한 형상을 가질 수 있다. 예를 들어, 제2 메인 패턴(SP2)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 메인 패턴(SP2)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 인접 패턴(SP2H)은 홀(MH)에 인접하여 배치된다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)의 면적보다 작은 면적을 가진다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)과 동일한 마름모 형상 중 홀(MH)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
본 실시예에서, 제2 연결 패턴(BP2)은 제2 방향(DR2)을 따라 연장된다. 제2 연결 패턴(BP2)은 제2 메인 패턴(SP2)에 연결된다. 제2 연결 패턴(BP2)은 두 개의 제2 메인 패턴들 사이에 배치되어 두 개의 제2 메인 패턴들을 연결할 수 있다. 또는, 제2 연결 패턴(BP2)은 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H) 사이에 배치되어 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)을 연결한다.
감지 라인들(SL1, SL2, SL3)은 주변 영역(NAA)에 배치된다. 감지 라인들(SL1, SL2, SL3)은 제1 감지 라인들(SL1), 제2 감지 라인들(SL2), 및 제3 감지 라인들(SL3)을 포함할 수 있다. 제1 감지 라인들(SL1)은 제1 감지 전극들(TE1)에 각각 연결된다. 제2 감지 라인들(SL2)은 제2 감지 전극들의 일 단 들에 각각 연결된다.
제3 감지 라인들(SL3)은 제2 감지 전극들(TE2)의 타 단들에 각각 연결된다. 제2 감지 전극들의 타 단들은 제2 감지 전극들(TE2)의 일 단들과 대향된 부분들일 수 있다. 본 발명에 따르면, 제2 감지 전극들(TE2)은 제2 감지 라인들(SL2) 및 제3 감지 라인들(SL3)에 연결될 수 있다. 이에 따라, 제1 감지 전극들(TE1)에 비해 상대적으로 긴 길이를 가진 제2 감지 전극들(TE2)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제3 감지 라인들(SL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(TPD)은 주변 영역(NAA)에 배치된다. 감지 패드들(TPD)은 제1 감지 패드들(T1), 제2 감지 패드들(T2), 및 제3 감지 패드들(T3)를 포함할 수 있다. 제1 감지 패드들(T1)은 제1 감지 라인들(SL1)에 각각 연결되어 외부 신호를 제1 감지 전극들(TE1)에 제공한다. 제2 감지 패드들(T2)은 제2 감지 라인들(SL2)에 각각 연결되고 제3 감지 패드들(T3)은 제3 감지 라인들(SL3)에 각각 연결되어 제2 감지 전극들(TE2)과 전기적으로 연결된다.
한편, 홀(MH)은 감지 유닛(220)에도 정의된다. 홀(MH)은 액티브 영역(AA)에 정의되어, 제1 감지 전극들(TE1) 중 홀(MH)과 중첩하는 일부 및 제2 감지 전극들(TE2) 중 홀(MH)과 중첩하는 일부의 형상이 단절되어 제거될 수 있다. 이에 따라, 제1 감지 전극(SE1)이나 제2 감지 전극(SE2)에 의해 홀(MH)이 가려지는 문제를 방지할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 단면도들이다. 도 4a에는 도 1b에 도시된 전자 패널(200)의 홀(MH)이 정의된 영역의 단면도를 도시하였고, 도 4b에는 본 발명의 일 실시예에 따른 전자 패널(200-1)의 단면도를 도시하였다. 용이한 설명을 위해, 도 4b에는 도 4a와 대응되는 영역을 도시하였다. 이하, 도 4a 및 도 4b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 3c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 4a에 도시된 것과 같이, 베이스 기판(BS), 보조층(BL), 화소(PX), 복수의 절연층들(10, 20, 30, 40), 봉지 기판(ECG), 및 감지 유닛(220)을 포함한다.
베이스 기판(BS)은 절연 기판일 수 있다. 예를 들어, 베이스 기판(BS)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다. 보조층(BL)은 베이스 기판(BS) 상에 배치되어 베이스 기판(BS)의 전면을 커버한다. 보조층(BL)은 무기물을 포함한다. 보조층(BL)은 배리어층(barrier layer) 및/또는 버퍼층(buffer layer)을 포함할 수 있다. 이에 따라, 보조층(BL)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 화소(PX)에 침투되는 것을 방지하거나, 화소(PX)가 베이스 기판(BS) 상에 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지를 감소시킬 수 있다.
화소(PX)는 액티브 영역(AA)에 배치될 수 있다. 본 실시예에서, 화소(PX)는 도 3a에 도시된 화소(PX)의 등가 회로도의 구성들 중 제2 박막 트랜지스터(TR, 이하, 박막 트랜지스터)와 발광 소자(EE, 이하 OD)를 예시적으로 도시하였다. 제1 내지 제4 절연층들(10, 20, 30, 40) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
박막 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 보조층(BL) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제1 절연층(10)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 상술한 제1 박막 트랜지스터(TR1: 도 3a 참조) 및 커패시터(CAP: 도 3a 참조)의 일 전극과 연결될 수 있다.
입력 전극(IE)과 출력 전극(OE)은 제2 절연층(20)을 사이에 두고 제어 전극(CE)으로부터 이격된다. 화소 트랜지스터(TR-P)의 입력 전극(IE)과 출력 전극(OE)은 제1 절연층(10) 및 제2 절연층(20)을 관통하여 반도체 패턴(SP)의 일측 및 타측에 각각 접속된다.
제3 절연층(30)은 제2 절연층(20) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 한편, 박막 트랜지스터(TR)에 있어서, 반도체 패턴(SP)이 제어 전극(CE) 상에 배치될 수도 있다. 또는, 반도체 패턴(SP)이 입력 전극(IE)과 출력 전극(OE) 상에 배치될 수도 있다. 또는, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(OD)는 제3 절연층(30) 상에 배치된다. 발광 소자(OD)는 제1 전극(E1), 발광 패턴(EP), 유기층(EL), 및 제2 전극(E2)을 포함한다.
제1 전극(E1)은 제3 절연층(30)을 관통하여 박막 트랜지스터(TR)에 접속될 수 있다. 한편, 도시되지 않았으나, 전자 패널(200)은 제1 전극(E1)과 박막 트랜지스터(TR) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 박막 트랜지스터(TR)에 전기적으로 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 상에 배치된다. 제4 절연층(40)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 제4 절연층(40)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제4 절연층(40)은 화소 정의막일 수 있다.
발광 패턴(EP)은 개구부에 배치되어, 개구부에 의해 노출된 제1 전극(E1) 상에 배치된다. 발광 패턴(EP)은 발광 물질을 포함할 수 있다. 예를 들어, 발광 패턴(EP)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 발광 패턴(EP)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광 패턴(EP)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
제어층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 제어층(EL)은 발광 패턴(EP)에 인접하여 배치된다. 제어층(EL)은 전하의 이동을 제어하여 발광 소자(OL)의 발광 효율 및 수명을 향상시킨다. 제어층(EL)은 정공 수송 물질, 정공 주입 물질, 전자 수송 물질, 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다.
본 실시예에서, 제어층(EL)은 발광 패턴(EP)과 제2 전극(E2) 사이에 배치된 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제어층(EL)은 발광 패턴(EP)과 제1 전극(E1) 사이에 배치될 수도 있고, 발광 패턴(EP)을 사이에 두고 제3 방향(DR3)을 따라 적층되는 복수의 층들로 제공될 수도 있다.
제어층(EL)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제어층(EL)은 복수의 화소들에 공통적으로 제공될 수 있다.
제2 전극(E2)은 발광 패턴(EP) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. 제2 전극(E2)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다. 화소들 각각에 배치된 각각의 발광 소자(OD)는 제2 전극(E2)을 통해 공통의 전원 전압(이하, 제2 전원 전압)을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광 패턴(EP)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(OD)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
봉지 기판(ECG)은 절연 물질을 포함할 수 있다. 예를 들어, 봉지 기판(ECG)은 유리기판 또는 플라스틱 기판을 포함할 수 있다. 상술한 광학 부재(OP)는 봉지 기판(ECG) 상에 배치될 수 있다. 본 발명의 일 실시예에 따른 표시 패널(210)은 봉지 기판(ECG)을 포함함으로써, 외부 충격에 대해 향상된 신뢰성을 가질 수 있다.
봉지 기판(ECG)은 제2 전극(E2)으로부터 제3 방향(D3)에서 소정 간격 이격되어 배치될 수 있다. 봉지 기판(ECG)과 제2 전극(E2) 사이의 공간(GP)은 공기 또는 비활성 기체로 충진될 수 있다.
봉지 기판(ECG)은 실링 부재(PSL)를 통해 베이스 기판(BS)과 결합되고 화소(PX)를 밀봉한다. 봉지 기판(ECG)은 실링 부재(PSL)를 통해 소정의 간격을 유지하며 베이스 기판(BS) 상에 배치될 수 있다.
실링 부재(PSL)는 홀(MH)의 내면을 정의하는 일 구성일 수 있다. 실링 부재(PSL)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 유닛(220)은 봉지 기판(ECG) 상에 배치된다. 감지 유닛(220)은 제1 도전 패턴(MP1), 제2 도전 패턴(MP2), 제1 감지 절연층(SI1), 및 제2 감지 절연층(SI2)을 포함한다.
제1 도전 패턴(MP1)은 봉지 기판(ECG) 상에 배치된다. 제1 도전 패턴(MP1)은 봉지 기판(ECG) 상에 직접 형성될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 도전 패턴(MP1)과 봉지 기판(ECG) 사이에는 보호층이 더 배치될 수도 있다.
제1 도전 패턴(MP1)은 도전 물질을 포함한다. 예를 들어, 제1 도전 패턴(MP1)은 금속, 도전성 산화물, 도전성 폴리머, 또는 이들의 조합을 포함할 수 있다.
제2 도전 패턴(MP2)은 제1 도전 패턴(MP1) 상에 배치된다. 제2 도전 패턴(MP2)은 도전 물질을 포함한다. 예를 들어, 제2 도전 패턴(MP2)은 금속, 도전성 산화물, 도전성 폴리머, 또는 이들의 조합을 포함할 수 있다.
제1 감지 절연층(SI1)은 제1 도전 패턴(MP1)과 제2 도전 패턴(MP2) 사이에 배치된다. 제2 감지 절연층(SI2)은 제1 감지 절연층(SI1) 상에 배치되어 제2 도전 패턴(MP2)을 커버한다. 본 실시예에서, 제2 도전 패턴(MP2) 중 일부는 제1 감지 절연층(SI1)을 관통하여 제1 도전 패턴(MP1) 중 일부와 연결될 수 있다.
제1 도전 패턴(MP1)과 제2 도전 패턴(MP2)은 도 3c에 도시된 제1 감지 전극들(TE1: 도 3c 참조)과 제2 감지 전극들(TE: 도 3c 참조 2)을 구성할 수 있다. 예를 들어, 제1 도전 패턴(MP1)은 제2 연결 패턴(BP2: 도 3c 참조)을 구성하고, 제2 도전 패턴(MP2)은 제1 감지 전극들(TE1: 도 3c 참조), 및 제2 메인 패턴(SP2: 도 3c 참조)을 구성할 수 있다. 다만, 이는 예시적으로 설명한 것이고, 제1 도전 패턴(MP1)이 제1 감지 전극들(TE1)을 구성하고 제2 도전 패턴(MP2)이 제2 감지 전극들(TE2)을 구성하거나, 제1 도전 패턴(MP1)이 제1 감지 전극들(TE1)과 제2 메인 패턴(SP2)을 구성하고, 제2 도전 패턴(MP2)이 제2 연결 패턴(BP2)을 구성할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 도전 패턴들(MP1, MP2) 중 일부는 홀 영역(HA)에 배치될 수 있다. 도전 패턴들(MP1, MP2) 중 홀 영역(HA)에 배치된 구성들은 후술하는 보상 패턴들 및 연결 라인들을 구성할 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
홀(MH)은 전자 패널(200)을 관통한다. 본 실시예에서, 홀(MH)의 내면(MHE1)은 베이스 기판(BS), 보조층(BL), 제1 절연층(10), 실링 부재(PSL), 봉지 기판(ECG), 제1 감지 절연층(SI1), 및 제2 감지 절연층(SI2)의 단면에 의해 정의될 수 있다.
한편, 도 4b에 도시된 것과 같이, 전자 패널(200-1)은 봉지층(ECL)을 포함할 수도 있다. 봉지층(ECL)은 표시 소자(OD) 상에 배치되어 표시 소자(OD)를 봉지한다. 봉지층(ECL)은 복수의 화소들에 공통적으로 제공될 수 있다. 한편, 도시되지 않았으나, 제2 전극(E2)과 봉지층(ECL) 사이에는 제2 전극(E2)을 커버하는 캡핑층(capping layer)이 더 배치될 수도 있다.
봉지층(ECL)은 제3 방향(D3)을 따라 순차적으로 적층된 제1 무기층(IOL1), 유기층(OL), 및 제2 무기층(IOL2)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층(EP-E)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기층(IOL1)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(IOL1)은 외부 수분이나 산소가 표시 소자(OD)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(IOL1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(IOL1)은 증착 공정을 통해 형성될 수 있다.
유기층(OL)은 제1 무기층(IOL1) 상에 배치되어 제1 무기층(IOL1)에 접촉할 수 있다. 유기층(OL)은 제1 무기층(IOL1) 상에 평탄면을 제공할 수 있다. 제1 무기층(IOL1) 상면에 형성된 굴곡이나 제1 무기층(IOL1) 상에 존재하는 파티클(particle) 등은 유기층(OL)에 의해 커버되어, 제1 무기층(IOL1)의 상면의 표면 상태가 유기층(OL) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(OL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(OL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기층(IOL2)은 유기층(OL) 상에 배치되어 유기층(OL)을 커버한다. 제2 무기층(IOL2)은 제1 무기층(IOL1) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(IOL2)은 유기층(OL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(IOL2)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(IOL2)은 증착 공정을 통해 형성될 수 있다.
커버층(PL)은 봉지층(ECL) 상에 배치될 수 있다. 봉지층(ECL) 중 적어도 일부를 커버할 수 있다. 커버층(PL)은 상측에 평탄면을 제공하는 평탄화 층으로 기능하거나, 봉지층(ECL)을 보호하는 보호층으로 기능할 수 있다. 감지 유닛(220)은 커버층(PL) 상에 배치될 수 있다. 본 실시예에서, 홀(MH)의 내면(MHE1)은 베이스 기판(BS), 보조층(BL), 제1 절연층(10), 제2 절연층(20), 제1 무기층(IOL1), 제2 무기층(IOL2), 커버층(PL), 제1 감지 절연층(SI1), 및 제2 감지 절연층(SI2)의 단면에 의해 정의될 수 있다.
한편, 본 발명의 일 실시예에 따른 전자 패널에 있어서, 커버층(PL)은 생략될 수도 있다. 이때, 감지 유닛(220)은 봉지층(ECL) 상에 직접 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 실시예에 따른 전자 패널(200-1)에 있어서, 홀 영역(HA) 내에는 함몰 패턴(GV)이 형성될 수 있다. 함몰 패턴(GV)은 전자 패널(200-1)의 전면으로부터 함몰된 패턴으로, 전자 패널(200-1)의 구성들 중 일부를 제거하여 형성될 수 있다. 한편, 함몰 패턴(GV)은 홀(MH)과 달리 전자 패널(200-1)을 관통하지 않는다. 이에 따라, 함몰 패턴(GV)과 중첩하는 베이스 기판(BS)의 배면은 함몰 패턴(GV)에 의해 오픈 되지 않는다.
본 실시예에서, 베이스 기판(BS)은 유연성을 가질 수 있다. 예를 들어, 베이스 기판(BS)은 폴리 이미드와 같은 수지를 포함할 수 있다.
함몰 패턴(GV)은 베이스 기판(BS)의 일 부분만을 남기고, 봉지층(ECL) 하측에 배치된 나머지 구성들 중 홀(MH)에 인접하는 구성들을 관통하여 형성될 수 있다. 본 실시예에서, 함몰 패턴(GV)은 보조층(BL)에 형성된 관통부와 베이스 기판(BS)에 형성된 함몰부가 연결되어 형성될 수 있다. 함몰 패턴(GV)의 내면은 보조층(BL)에 형성된 관통부와 베이스 기판(BS)에 형성된 함몰부가 제1 무기층(IOL1)및 제2 무기층(IOL2)에 의해 커버되어 형성될 수 있다. 본 실시예에서, 함몰 패턴(GV)의 내면은 제2 무기층(IOL2)에 의해 제공될 수 있다.
한편, 함몰 패턴(GV)은 내측을 향해 돌출된 팁 부(TP)를 포함하는 언더 컷 형상을 가질 수 있다. 본 실시예에서의 팁 부(TP)는 보조층(BL)의 일부가 베이스 기판(BS)보다 함몰 패턴(GV)의 내 측으로 돌출되어 형성될 수 있다. 한편, 본 발명의 일 실시예에 따른 전자 패널(200-1)은 함몰 패턴(GV1)에 팁 부(TP)가 형성될 수 있다면, 다양한 층 구조를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 전자 패널(200-1)은 함몰 패턴(GV) 내에 배치된 소정의 유기 패턴(EL-P)을 더 포함할 수 있다. 유기 패턴(EL-P)은 제어층(EL)과 동일한 물질을 포함할 수 있다. 또는 유기 패턴(EL-P)은 제2 전극(E2)이나 미 도시된 캡핑층과 동일한 물질을 포함할 수도 있다. 유기 패턴(EL-P)은 단층 또는 다층 구조를 가질 수 있다.
유기 패턴(EL-P)은 제어층(EL) 및 제2 전극(E2)으로부터 이격되어 함몰 패턴(GV) 내에 배치될 수 있다. 제1 무기층(IOL1)에 의해 커버되어 외부로 노출되지 않을 수 있다.
본 발명에 따르면, 함몰 패턴(GV)은 홀(MH) 측면에서부터 액티브 영역(AA)까지 연결되는 제어층(EL)의 연속성을 차단한다. 제어층(EL)은 함몰 패턴(GV)과 중첩하는 영역에서 단절될 수 있다. 제어층(EL)은 수분이나 공기 등의 외부 오염의 이동 경로가 될 수 있다. 홀(MH)에 의해 노출된 층, 예를 들어 제어층(EL)으로부터 유입될 수 있는 수분이나 공기가 홀 영역(MHA)을 지나 화소(PX)로 유입되는 경로가 함몰 패턴(GV)에 의해 차단될 수 있다. 이에 따라, 홀(MH)이 형성된 전자 패널(200-1)의 신뢰성이 향상될 수 있다.
한편, 본 발명의 일 실시예에 따른 전자 패널(200-1)에 있어서, 함몰 패턴(GV)은 배선 영역(LA) 내에서 서로 이격되어 배열된 복수로 구비될 수도 있다. 또는, 함몰 패턴(GV)은 유기층(OL)의 일부에 의해 충진될 수도 있다. 또는, 본 발명의 일 실시예에 따른 표시 패널(DP)에 있어서, 함몰 패턴(GV)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 5a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다. 도 5b는 도 5a의 일부 영역을 확대하여 도시한 평면도이다. 도 5c는 도 5a에 도시된 Ⅰ-Ⅰ'를 따라 자른 단면도이다. 도 5a 및 도 5b에는 용이한 설명을 위해 입력 감지 유닛의 구성들만을 도시하였다. 이하, 도 5a 내지 도 5c를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 4b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 5a에 도시된 것과 같이, 홀(MH)은 감지 전극들 중 일부에 의해 에워싸일 수 있다. 감지 전극들 중 일부는 홀(MH)에 인접하여 일부가 절단된 형상을 가질 수 있다.
구체적으로, 도 5a에는 제1 감지 전극들(TE1, 도 3c 참조) 중 제1 행 감지 전극(TE11)과 제2 행 감지 전극(TE12), 제2 감지 전극들(TE2, 도 3c 참조) 중 제1 열 감지 전극(TE21)과 제2 열 감지 전극(TE22)이 예시적으로 도시되었다.
제1 행 감지 전극(TE11) 및 제2 행 감지 전극(TE12)은 제2 방향(DR2)에서 서로 이격되어 배치된다. 제1 행 감지 전극(TE11) 및 제2 행 감지 전극(TE12) 각각은 제1 메인 패턴(SP1), 제1 인접 패턴(SP1H), 제1 보상 패턴(SP1C), 제1 연결 패턴(BP1), 및 제1 연결 라인(BL1)을 포함한다. 제1 메인 패턴(SP1), 제1 연결 패턴(BP1), 제1 인접 패턴(SP1H), 제1 보상 패턴(SP1C), 및 제1 연결 라인(BL1)은 전기적으로 연결되어 공통의 신호를 제공받는다.
제1 보상 패턴(SP1C)은 홀 영역(HA)에 배치된다. 구체적으로, 제1 보상 패턴(SP1C)은 홀 영역(HA) 중 배선 영역(LA)에 배치될 수 있다.
제1 연결 패턴(BP1)은 제1 메인 패턴(SP1)에 연결된다. 제1 연결 패턴(BP1)은 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H)을 전기적으로 연결할 수 있다. 또한, 상술한 바와 같이, 제1 연결 패턴(BP1)은 제1 메인 패턴들 사이를 연결한다.
제1 연결 라인(BL1)은 홀 영역(HA)에 배치된다. 구체적으로, 제1 연결 라인(BL1)은 홀 영역(HA) 중 배선 영역(LA)에 배치될 수 있다. 제1 연결 라인(BL1)은 제1 인접 패턴(SP1H)에 연결된다. 제1 연결 라인(BL1)은 제1 인접 패턴(SP1H)과 제1 보상 패턴(SP1C)을 연결한다.
제1 열 감지 전극(TE21)과 제2 열 감지 전극(TE22)은 제1 방향(DR1)에서 서로 이격되어 배치된다. 제1 열 감지 전극(TE21) 및 제2 열 감지 전극(TE22) 각각은 제2 메인 패턴(SP2), 제2 인접 패턴(SP2H), 제2 보상 패턴(SP2C), 제2 연결 패턴(BP2), 및 제2 연결 라인(BL2)을 포함한다. 제2 메인 패턴(SP2), 제2 연결 패턴(BP2), 제2 인접 패턴(SP2H), 제2 보상 패턴(SP2C), 및 제2 연결 라인(BL2)은 전기적으로 연결되어 공통의 신호를 제공받는다.
제2 보상 패턴(SP2C)은 홀 영역(HA)에 배치된다. 구체적으로, 제2 보상 패턴(SP2C)은 홀 영역(HA) 중 배선 영역(LA)에 배치될 수 있다.
제2 연결 패턴(BP2)은 제2 메인 패턴(SP2)에 연결된다. 제2 연결 패턴(BP2)은 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)을 전기적으로 연결할 수 있다. 또한, 상술한 바와 같이, 제2 연결 패턴(BP2)은 제2 메인 패턴들 사이를 연결한다.
본 실시예에서, 제2 연결 패턴(BP2)은 제1 연결 패턴(BP1)과 평면상에서 교차할 수 있다. 제2 연결 패턴(BP2)은 제1 연결 패턴(BP1)과 다른 층 상에 배치된다. 제1 연결 패턴(BP1)은 제1 메인 패턴(SP1)이나 제1 인접 패턴(SP1H)과 동일 층 상에 배치되고 제2 연결 패턴(BP2)은 제1 연결 패턴(BP1), 제2 메인 패턴(SP2), 또는 제2 인접 패턴(SP2H)과 다른 층 상에 배치될 수 있다.
이에 따라, 제1 연결 패턴(BP1)은 제1 메인 패턴(SP1)과 연결된 일체의 형상을 가질 수 있다. 제2 연결 패턴(BP2)은 절연층(SI1)을 관통하여 제2 메인 패턴(SP2)과 연결될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 감지 유닛(220)에 있어서, 제1 연결 패턴(BP1)과 제2 연결 패턴(BP2)은 서로 절연될 수만 있다면, 다양한 층 상에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 연결 라인(BL2)은 홀 영역(HA)에 배치된다. 구체적으로, 제2 연결 라인(BL2)은 홀 영역(HA) 중 배선 영역(LA)에 배치될 수 있다. 제2 연결 라인(BL2)은 제2 인접 패턴(SP2H)에 연결된다. 제2 연결 라인(BL2)은 제2 인접 패턴(SP2H)과 제2 보상 패턴(SP2C)을 연결한다.
제1 보상 패턴(SP1C)은 제2 인접 패턴(SP2H)과 홀(MH) 사이에 배치될 수 있다. 제1 보상 패턴(SP1C)은 제2 인접 패턴(SP2H)으로부터 이격되어 제2 인접 패턴(SP2H)의 일부와 마주할 수 있다.
제1 보상 패턴(SP1C)은 제1 연결 라인(BL1)을 통해 제1 인접 패턴(SP1H)과 전기적으로 연결되고 제1 메인 패턴(SP1)과 실질적으로 동일한 신호를 제공받을 수 있다. 이에 따라, 제1 보상 패턴(SP1C)과 제2 인접 패턴(SP2H) 사이에 정전 용량이 형성될 수 있다.
제2 보상 패턴(SP2C)은 제2 연결 라인(BL2)을 통해 제2 인접 패턴(SP2H)과 전기적으로 연결되고 제2 메인 패턴(SP2)과 실질적으로 동일한 신호를 제공받을 수 있다. 제2 보상 패턴(SP2C)은 제1 인접 패턴(SP2H)과 홀(MH) 사이에 배치될 수 있다. 이에 따라, 제2 보상 패턴(SP2C)과 제1 인접 패턴(SP1H) 사이에 정전 용량이 형성될 수 있다.
본 발명에 따르면, 입력 감지 유닛(220)은 제1 보상 패턴(SP1C) 및 제2 보상 패턴(SP2C)을 더 포함함으로써, 홀(MH)이 존재하는 홀 영역(HA) 내에서도 외부 입력을 용이하게 감지할 수 있다. 이에 따라, 외부 입력을 감지하기 위한 실질적인 감지 영역이 홀 영역(HA) 내부까지 확장될 수 있다.
또한, 제1 및 제2 메인 패턴들(SP1, SP2)보다 상대적으로 작은 면적들을 가진 제1 및 제2 인접 패턴들(SP1H, SP2H)과 마주하는 홀 영역(HA)에 제1 및 제2 보상 패턴들(SP1C, SP2C)을 배치시킴으로써, 제1 및 제2 인접 패턴들(SP1H, SP2H)의 감도가 보상될 수 있고, 액티브 영역(AA) 내에서의 고른 감도를 유지할 수 있다.
한편, 도 5b 및 도 5c를 참조하여 제1 및 제2 보상 패턴들(SP1C, SP2C)과 제1 및 제2 연결 라인들(BL1, BL2)에 대해 보다 상세히 설명한다.
본 실시예에서, 제1 보상 패턴(SP1C) 및 제2 보상 패턴(SP2C)은 제1 인접 패턴(SP1H) 및 제2 인접 패턴(SP2H)은 동일 층 상에 배치된다. 구체적으로, 제1 보상 패턴(SP1C), 제2 보상 패턴(SP2C), 제1 인접 패턴(SP1H), 및 제2 인접 패턴(SP2H)은 제1 감지 절연층(SI1)과 제2 감지 절연층(SI2) 사이에 배치될 수 있다.
제1 연결 패턴(BP1)과 제2 연결 패턴(BP2)은 서로 다른 층 상에 배치될 수 있다. 제1 연결 패턴(BP1)과 제2 연결 패턴(BP2)은 평면상에서 교차할 수 있다. 본 실시예에서, 제1 연결 패턴(BP1)과 제2 연결 패턴(BP2)은 제1 감지 절연층(SI1)을 사이에 두고 서로 전기적으로 절연될 수 있다.
제1 연결 라인(BL1)은 복수의 제1 라인 패턴들(L11, L21) 및 제1 접속 패턴(C1)을 포함할 수 있다. 용이한 설명을 위해 도 5b에는 제1 라인 패턴들(L11, L12)은 음영 처리하여 도시하였으나, 제1 라인 패턴들(L11, L12)은 제1 보상 패턴(SP1C) 및 제1 인접 패턴(SP1H)과 동일 층 상에 배치된다. 구체적으로, 제1 라인 패턴들(L11, L12), 제1 보상 패턴(SP1C), 및 제1 인접 패턴(SP1H)은 제1 감지 절연층(SI1)과 제2 감지 절연층(SI2) 사이에 배치된다.
제1 라인 패턴들(L11, L12)은 평면상에서 서로 이격될 수 있다. 제1 라인 패턴들(L11, L12) 중 어느 하나(L11, 이하 제1 인접 라인)는 제1 인접 패턴(SP1H)에 연결되고, 제1 라인 패턴들(L11, L12) 중 다른 하나(L12, 이하 제1 보상 라인)는 제1 보상 패턴(SP1C)에 연결될 수 있다.
제1 인접 라인(L11)은 제1 인접 패턴(SP1H)에 연결되고 제2 보상 라인(L12)은 제1 보상 패턴(SP1C)에 연결된다. 본 실시예에서, 제1 라인 패턴들(L11, L12)은 제1 보상 패턴(SP1C) 및 제1 인접 패턴(SP1H)과 일체로 형성될 수 있다. 구체적으로, 제1 인접 라인(L11)은 제1 인접 패턴(SP1H)과 연결된 일체의 형상을 가질 수 있다. 또한, 제2 보상 라인(L12)은 제1 보상 패턴(SP1C)과 연결된 일체의 형상을 가질 수 있다.
다만, 이는 예시적으로 도시한 것이고, 제1 인접 라인(L11)은 제1 인접 패턴(SP1H)의 상면에 접촉하거나 하면에 접촉함으로써, 제1 인접 패턴(SP1H)에 접속될 수 있다. 또는, 제2 보상 라인(L12)은 제1 보상 패턴(SP1C)의 상면에 접촉하거나 하면에 접촉함으로써, 제1 보상 패턴(SP1C)에 접속될 수 있다. 제1 라인 패턴들(L11, L12)은 제1 보상 패턴(SP1C) 및 제1 인접 패턴(SP1H)과 다양한 방식으로 접속될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 접속 패턴(C1)은 제2 보상 패턴(SP2C)과 평면상에서 중첩한다. 제1 접속 패턴(C1)은 제2 보상 패턴(SP2C)과 다른 층 상에 배치된다. 제1 접속 패턴(C1)은 제2 연결 패턴(BP2)과 동일 층 상에 배치될 수 있다. 구체적으로, 제1 접속 패턴(C1)은 표시 유닛(210)과 제1 감지 절연층(SI1) 사이에 배치될 수 있다. 제1 접속 패턴(C1)은 제2 보상 패턴(SP2C)과 교차하는 방향을 따라 연장될 수 있다.
제1 접속 패턴(C1)은 제1 라인 패턴들(L11, L12)을 연결한다. 제1 접속 패턴(C1)은 제1 라인 패턴들(L11, L12)과 다른 층 상에 배치될 수 있다. 제1 인접 라인(L11) 및 제2 보상 라인(L12)은 각각 제1 감지 절연층(SI1)을 관통하여 제1 접속 패턴(C1)에 접속된다.
본 발명에 따르면, 제1 라인 패턴들(L11, L12)이 제2 보상 패턴(SP2C)과 동일 층 상에 배치되더라도 제1 접속 패턴(C1)을 통해 전기적으로 연결될 수 있다. 이에 따라, 홀 영역(HA)에서 제1 연결 라인(BL1)과 제2 보상 패턴(SP2C) 사이의 단락에 따른 전기적 불량이 방지될 수 있어, 입력 감지 유닛(220)의 전기적 신뢰성이 향상될 수 있다.
제2 연결 라인(BL2)은 복수의 제2 라인 패턴들(L21, L22) 및 제2 접속 패턴(C2)을 포함할 수 있다. 용이한 설명을 위해 도 5b에는 제2 라인 패턴들(L21, L22)은 음영 처리하여 도시하였으나, 제2 라인 패턴들(L21, L22)은 제2 보상 패턴(SP2C) 및 제2 인접 패턴(SP2H)과 동일 층 상에 배치된다. 구체적으로, 제2 라인 패턴들(L21, L22), 제2 보상 패턴(SP2C), 및 제2 인접 패턴(SP2H)은 제1 감지 절연층(SI1)과 제2 감지 절연층(SI2) 사이에 배치된다.
제2 라인 패턴들(L21, L22)은 평면상에서 제1 및 제2 보상 패턴들(SP1C, SP2C)의 연장 방향들과 교차하는 방향에서 서로 이격된다. 제2 라인 패턴들(L21, L22) 중 어느 하나(L21, 이하 제2 인접 라인)는 제2 인접 패턴(SP2H)에 연결되고, 제2 라인 패턴들(L21, L22) 중 다른 하나(L22, 이하 제2 보상 라인)는 제2 보상 패턴(SP2C)에 연결될 수 있다.
제2 인접 라인(L21)은 제2 인접 패턴(SP2H)에 연결되고 제2 보상 라인(L22)은 제2 보상 패턴(SP2C)에 연결된다. 본 실시예에서, 제2 라인 패턴들(L21, L22)은 제2 보상 패턴(SP2C) 및 제2 인접 패턴(SP2H)과 일체로 형성될 수 있다. 구체적으로, 제2 인접 라인(L21)은 제2 인접 패턴(SP2H)과 연결된 일체의 형상을 가질 수 있다. 또한, 제2 보상 라인(L22)은 제2 보상 패턴(SP2C)과 연결된 일체의 형상을 가질 수 있다.
다만, 이는 예시적으로 도시한 것이고, 제2 인접 라인(L21)은 제2 인접 패턴(SP2H)의 상면에 접촉하거나 하면에 접촉함으로써, 제2 인접 패턴(SP2H)에 접속될 수 있다. 또는, 제2 보상 라인(L22)은 제2 보상 패턴(SP2C)의 상면에 접촉하거나 하면에 접촉함으로써, 제2 보상 패턴(SP2C)에 접속될 수 있다. 제2 라인 패턴들(L21, L22)은 제2 보상 패턴(SP2C) 및 제2 인접 패턴(SP2H)과 다양한 방식으로 접속될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 접속 패턴(C2)은 제1 보상 패턴(SP1C)과 평면상에서 중첩한다. 제2 접속 패턴(C2)은 제1 보상 패턴(SP1C)과 다른 층 상에 배치될 수 있다. 제2 접속 패턴(C2)은 제1 보상 패턴(SP1C)과 교차하는 방향을 따라 연장될 수 있다.
제2 접속 패턴(C2)은 제2 라인 패턴들(L21, L22)을 연결한다. 제2 접속 패턴(C2)은 제2 라인 패턴들(L21, L22)과 다른 층 상에 배치될 수 있다. 제2 접속 패턴(C2)은 제1 접속 패턴(C1)과 동일 층 상에 배치된다. 구체적으로, 제2 접속 패턴(C2)은 표시 유닛(210)과 제1 감지 절연층(SI1) 사이에 배치될 수 있다. 제2 인접 라인(L21) 및 제2 보상 라인(L22)은 각각 제1 감지 절연층(SI1)을 관통하여 제2 접속 패턴(C2)에 접속된다.
본 발명에 따르면, 제2 라인 패턴들(L21, L22)이 제1 보상 패턴(SP1C)과 동일 층 상에 배치되더라도 제2 접속 패턴(C2)을 통해 전기적으로 연결될 수 있다. 이에 따라, 홀 영역(HA)에서 제2 연결 라인(BL2)과 제1 보상 패턴(SP1C) 사이의 단락에 따른 전기적 불량이 방지될 수 있어, 입력 감지 유닛(220)의 전기적 신뢰성이 향상될 수 있다.
도 6a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 확대하여 도시한 평면도이다. 도 6b는 도 6a에 도시된 Ⅱ-Ⅱ'를 따라 자른 단면도이다. 도 6a에는 도 5b와 대응되는 영역을 도시하였고 도 6b에는 실질적으로 도 5c와 대응되는 영역을 도시하였다. 이하, 도 6a 및 도 6b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 5c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 6a 및 도 6b에 도시된 것과 같이, 입력 감지 유닛(200-I)에 있어서, 제1 연결 라인(BL1a) 및 제2 연결 라인(BL2a)은 제1 및 제2 보상 패턴들(SP1C, SP2C)과 상이한 층 상에 배치될 수 있다. 구체적으로, 제1 연결 라인(BL1a) 및 제2 연결 라인(BL2a)은 표시 유닛(210)과 제1 감지 절연층(SI1) 사이에 배치된다. 제1 연결 라인(BL1a) 및 제2 연결 라인(BL2a)은 제2 연결 패턴(BP2)과 동일한 층 상에 배치된다.
제1 연결 라인(BL1a)은 제2 보상 패턴(SP2C)을 경유하여 제1 인접 패턴(SP1H)과 제1 보상 패턴(SP1C)을 연결한다. 제1 연결 라인(BL1a)은 제2 보상 패턴(SP2C)과 평면상에서 중첩한다. 제1 연결 라인(BL1a)은 제2 보상 패턴(SP2C)과 절연 교차할 수 있다. 제1 인접 패턴(SP1H) 및 제1 보상 패턴(SP1C) 각각은 제1 감지 절연층(SI1)을 관통하여 제1 연결 라인(BL1a)에 연결될 수 있다.
제2 연결 라인(BL2a)은 제1 보상 패턴(SP1C)을 경유하여 제2 인접 패턴(SP2H)과 제2 보상 패턴(SP2C)을 연결한다. 제2 연결 라인(BL2a)은 제1 보상 패턴(SP1C)과 평면상에서 중첩한다. 제2 연결 라인(BL2a)은 제1 보상 패턴(SP1C)과 절연 교차할 수 있다. 제2 인접 패턴(SP2H) 및 제2 보상 패턴(SP2C) 각각은 제1 감지 절연층(SI1)을 관통하여 제2 연결 라인(BL2a)에 연결될 수 있다.
본 발명에 따른 입력 감지 유닛(200-I)은 보상 패턴들(SP1C, SP2C)과 상이한 층 상에 배치된 연결 라인들(BL1a, BL2a)을 포함할 수 있다. 이에 따라, 보상 패턴들(SP1C, SP2C)과 연결 라인들(BL1a, BL2a) 사이의 전기적 단락이 방지될 수 있어 보상 패턴들(SP1C, SP2C)과 연결 라인들(BL1a, BL2a)의 배치 자유도가 향상될 수 있다.
도 7a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다. 도 7b는 도 7a의 일부 영역을 확대하여 도시한 평면도이다. 용이한 설명을 위해 도 7a에는 도 5a와 대응되는 영역을 도시하였고, 도 7b에는 도 5b와 대응되는 영역을 도시하였다.
도 7a에는 제2 방향(DR2)에서 서로 이격된 제1 행 감지 전극(TE11A)과 제2 행 감지 전극(TE12A), 및 제1 방향(DR1)에서 서로 이격된 제1 열 감지 전극(TE21A)과 제2 열 감지 전극(TE22A)을 포함하는 입력 감지 유닛(220-A)을 도시하였다. 이하, 도 7a 및 도 7b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 5c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
본 실시예에서, 제1 보상 패턴(SP1CA)과 제2 보상 패턴(SP2CA)은 부분적으로 제1 인접 패턴(SP1H)이나 제2 인접 패턴(SP2H)과 인접할 수 있다. 구체적으로, 제1 보상 패턴(SP1CA)은 부분적으로 제1 인접 패턴(SP1H)과 인접할 수 있다. 제1 보상 패턴(SP1CA)은 제1 연결 라인(BL1A)을 통해 제1 인접 패턴(SP1H)에 연결된다. 제1 보상 패턴(SP1CA)은 정전 용량을 형성하는 제2 인접 패턴(SP2H)과 마주하고, 동일한 신호를 제공받는 제1 인접 패턴(SP1H)과도 마주할 수 있다.
마찬가지로, 제2 보상 패턴(SP2CA)은 부분적으로 제2 인접 패턴(SP2H)과 인접할 수 있다. 제2 보상 패턴(SP2CA) 중 일부는 제1 인접 패턴(SP1H) 및 제2 인접 패턴(SP2H) 각각에 마주한다. 제2 보상 패턴(SP2CA)은 정전 용량을 형성하는 제1 인접 패턴(SP1H)과 마주하고, 동일한 신호를 제공받는 제2 인접 패턴(SP2H)과도 마주할 수 있다.
제1 보상 패턴(SP1CA)은 제1 연결 라인(BL1A)을 통해 제2 인접 패턴(SP2H)에 연결된다. 제1 연결 라인(BL1A)은 제1 라인 패턴들(L11, L12), 및 제1 라인 패턴들(L11, L12)을 연결하는 제1 접속 패턴(C1)을 포함한다.
제2 보상 패턴(SP2CA)은 제2 연결 라인(BL2A)을 통해 제1 인접 패턴(SP1H)에 연결된다. 제2 연결 라인(BL2A)은 제2 라인 패턴들(L21, L22) 및 제2 라인 패턴들을 연결하는 제2 접속 패턴(C2)을 포함한다.
제1 및 제2 보상 패턴들(SP1CA, SP2CA)이 배치된 위치는 실질적으로 도 5a에 도시된 제1 및 제2 보상 패턴들(SP1C, SP2C)이 시계 방향으로 일정 각도만큼 회전 이동한 위치와 대응될 수 있다. 본 발명에 따르면, 제1 및 제2 보상 패턴들(SP1CA, SP2CA)의 위치는 홀 영역(HA) 내에서 다양하게 변경될 수 있다. 본 발명의 일 실시예에 따른 입력 감지 유닛(220-A)은 제1 및 제2 연결 라인들(BL1A, BL2A)을 통해 제1 및 제2 보상 패턴들(SP1CA, SP2CA)을 대응되는 제1 및 제2 인접 패턴들(SP1H, SP2H)에 연결함으로써, 제1 및 제1 보상 패턴들(SP1CA, SP2CA)의 위치에 관계없이 홀 영역(HA)에 감지 영역을 용이하게 제공할 수 있다.
도 8a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다. 도 8b는 도 8a의 일부 영역을 확대하여 도시한 평면도이다. 용이한 설명을 위해 도 8a에는 도 5a와 대응되는 영역을 도시하였고, 도 8b에는 도 5b와 대응되는 영역을 도시하였다.
도 8a에는 제2 방향(DR2)에서 서로 이격된 제1 행 감지 전극(TE11B)과 제2 행 감지 전극(TE12B), 및 제1 방향(DR1)에서 서로 이격된 제1 열 감지 전극(TE21B)과 제2 열 감지 전극(TE22B)을 포함하는 입력 감지 유닛(220-B)을 도시하였다. 이하, 도 8a 및 도 8b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 5c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 8a 및 도 8b에 도시된 입력 감지 유닛(220-B)에 있어서, 제1 보상 패턴(SP1CB)과 제2 보상 패턴(SP2CB)은 부분적으로 제1 인접 패턴(SP1H)이나 제2 인접 패턴(SP2H)과 인접할 수 있다. 제1 보상 패턴(SP1CB)은 부분적으로 제1 인접 패턴(SP1H)과 인접할 수 있다. 제1 보상 패턴(SP1CB)은 제1 연결 라인(BL1B)을 통해 제1 인접 패턴(SP1H)에 연결된다. 제1 보상 패턴(SP1CB)은 정전 용량을 형성하는 제2 인접 패턴(SP2H)과 마주하고, 동일한 신호를 제공받는 제1 인접 패턴(SP1H)과도 마주할 수 있다.
마찬가지로, 제2 보상 패턴(SP2CB)은 부분적으로 제2 인접 패턴(SP2H)과 인접할 수 있다. 제2 보상 패턴(SP2CB) 중 일부는 제1 인접 패턴(SP1H) 및 제2 인접 패턴(SP2H) 각각에 마주한다. 제2 보상 패턴(SP2CB)은 정전 용량을 형성하는 제1 인접 패턴(SP1H)과 마주하고, 동일한 신호를 제공받는 제2 인접 패턴(SP2H)과도 마주할 수 있다.
본 실시예에 따른 제1 및 제2 보상 패턴들(SP1CB, SP2CB)은 실질적으로 도 5a에 도시된 제1 및 제2 보상 패턴들(SP1C, SP2C)이 시계 반대 방향을 따라 일정 각도만큼 회전 이동한 위치에 배치된 실시예와 대응될 수 있다. 본 발명에 따르면, 제1 및 제2 보상 패턴들(SP1CB, SP2CB)은 다양한 위치에 배치될 수 있다. 입력 감지 유닛(220-B)은 제1 및 제2 연결 라인들(BL1B, BL2B)을 통해 제1 및 제1 보상 패턴들(SP1CB, SP2CB)을 대응되는 제1 및 제2 인접 패턴들(SP1HB, SP2HB)에 연결함으로써, 제1 및 제1 보상 패턴들(SP1CB, SP2CB)의 위치에 관계없이 홀 영역(HA)에 감지 영역을 용이하게 제공할 수 있다.
도 9a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다. 도 9b는 도 9a의 일부 영역을 확대하여 도시한 평면도이다. 용이한 설명을 위해 도 9a에는 도 5a와 대응되는 영역을 도시하였고, 도 9b에는 도 5b와 대응되는 영역을 도시하였다.
도 9a에는 제2 방향(DR2)에서 서로 이격된 제1 행 감지 전극(TE11C)과 제2 행 감지 전극(TE12C), 및 제1 방향(DR1)에서 서로 이격된 제1 열 감지 전극(TE21C)과 제2 열 감지 전극(TE22C)을 포함하는 입력 감지 유닛(220-C)을 도시하였다. 이하, 도 9a 및 도 9b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 5c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 9a 및 도 9b에 도시된 입력 감지 유닛(220-C)에 있어서, 제1 및 제2 보상 패턴들(SP1CC, SP2CC) 각각은 복수의 패턴들을 포함할 수 있다. 제1 보상 패턴(SP1CC)은 제1 패턴(P11) 및 제2 패턴(P12)을 포함한다. 제1 패턴(P11) 및 제2 패턴(P12)은 각각 홀(MH)의 가장자리의 일부를 따라 연장된다. 제1 패턴(P11) 및 제2 패턴(P12)은 연장 방향과 교차하는 방향으로 서로 이격될 수 있다. 제1 패턴(P11) 및 제2 패턴(P12)은 홀(MH)로부터 멀어지는 방향을 따라 배열될 수 있다.
제2 보상 패턴(SP2CC)은 제3 패턴(P21) 및 제4 패턴(P22)을 포함한다. 제3 패턴(P21) 및 제4 패턴(P22)은 각각 홀(MH)의 가장자리의 일부를 따라 연장된다. 제3 패턴(P21) 및 제4 패턴(P22)은 연장 방향과 교차하는 방향으로 서로 이격될 수 있다. 제3 패턴(P21) 및 제4 패턴(P22)은 홀(MH)로부터 멀어지는 방향을 따라 배열될 수 있다
제1 보상 패턴(SP1CC)은 제1 연결 라인(BL1C)을 통해 제1 인접 패턴(SP1H)에 연결된다. 제1 연결 라인(BL1C)은 복수의 제1 라인 패턴들(L11, L12, L13) 및 복수의 접속 패턴들(C11, C12)을 포함할 수 있다. 제1 라인 패턴들(L11, L12, L13)은 홀 영역(HA)에 배치되고 제1 보상 패턴(SP1CC) 및 제2 보상 패턴(SP2CC)으로부터 평면상에서 이격된다.
제1 라인 패턴들(L11, L12, L13) 중 어느 하나(L11, 이하 제1 인접 라인)는 제1 인접 패턴(SP1H)과 제2 보상 패턴(SP2C) 사이에 배치된다. 제1 인접 라인(L11)은 제1 인접 패턴(SP1H)에 연결된다.
제1 라인 패턴들(L11, L12, L13) 중 다른 하나(L12, 이하 제1 보상 라인)는 제1 보상 패턴(SP1C)에 연결된다. 제1 보상 라인(L12)은 제2 보상 패턴(SP2C)과 홀(MH) 사이에 배치된다.
제1 라인 패턴들(L11, L12, L13) 중 나머지 하나(L13, 이하 제1 중간 라인)는 제1 보상 패턴(SP1C)의 제1 패턴(P11)과 제2 패턴(P12) 사이에 배치된다. 제1 중간 라인(L13)은 제1 패턴(P11) 및 제2 패턴(P12) 각각이 연장된 방향과 교차하는 방향을 따라 연장될 수 있다. 제1 중간 라인(L13)은 제1 패턴(P11) 및 제2 패턴(P12) 각각으로부터 이격된다.
제1 접속 패턴들(C11, C12) 중 어느 하나(C11)는 평면상에서 제1 패턴(P11)과 중첩한다. 제1 접속 패턴들(C11, C12) 중 어느 하나(C11)는 제1 인접 라인(L11)과 제1 중간 라인(L13) 사이에 배치되어 제1 인접 라인(L11)과 제1 중간 라인(L13)을 연결한다.
제1 접속 패턴들(C11, C12) 중 다른 하나(C12)는 평면상에서 제2 패턴(P12)과 중첩한다. 제1 접속 패턴들(C11, C12) 중 다른 하나(C12)는 제1 인접 라인(L11)과 제1 중간 라인(L13) 사이에 배치되어 제1 인접 라인(L11)과 제1 중간 라인(L13)을 연결한다.
제1 및 제2 패턴들(P11, P12)은 하나의 제1 연결 라인(BL1C)을 통해 제1 제1 인접 패턴(SP1H)에 연결된다. 제1 및 제2 패턴들(P11, P12)을 포함하는 보상 패턴(SP1CC)은 제2 인접 패턴(SP2H)에 인접하여 제2 인접 패턴(SP2H)과 마주한다. 제1 보상 패턴(SP1CC)은 제2 인접 패턴(SP2H)과 정전 용량을 형성하여 홀 영역(HA)에 감지 영역을 형성할 수 있다.
제2 보상 패턴(SP2CC)은 제2 연결 라인(BL2C)을 통해 제2 인접 패턴(SP2H)에 연결된다. 제2 연결 라인(BL2C)은 복수의 제2 라인 패턴들(L21, L22, L23) 및 복수의 제2 접속 패턴들(C21, C22)을 포함할 수 있다. 제2 라인 패턴들(L11, L12, L13)은 홀 영역(HA)에 배치되고 제1 보상 패턴(SP1CC) 및 제2 보상 패턴(SP2CC)으로부터 평면상에서 이격된다.
제2 라인 패턴들(L21, L22, L23)은 제1 라인 패턴들(L11, L12, L13)과 대응되고 제2 접속 패턴들(C21, C22)은 제1 접속 패턴들(C11, C12)과 대응될 수 있다. 예를 들어, 제2 라인 패턴들(L21, L22, L23)은 서로 이격된 제2 인접 라인(L21), 제2 보상 라인(L22), 및 제2 중간 라인(L23)을 포함한다. 제2 접속 패턴들(C21, C22)은 각각 제3 패턴 및 제4 패턴(P21, P22) 사이에 배치되어 제2 인접 라인(L21)과 제2 중간 라인(L23) 사이, 및 제2 보상 라인(L22)과 제2 중간 라인(L23) 사이를 연결할 수 있다.
제3 및 제4 패턴들(P21, P22)은 하나의 제2 연결 라인(BL2C)을 통해 제2 제2 인접 패턴(SP2H)에 연결된다. 제3 및 제4 패턴들(P21, P22)을 포함하는 보상 패턴(SP2CC)은 제1 인접 패턴(SP1H)에 인접하여 제1 인접 패턴(SP1H)과 마주한다. 제2 보상 패턴(SP2CC)은 제1 인접 패턴(SP1H)과 정전 용량을 형성하여 홀 영역(HA)에 감지 영역을 형성할 수 있다.
본 발명에 따르면, 홀 영역(HA)에 배치되는 제1 및 제2 보상 패턴들(SP1CC, SP2CC)은 다양한 형태로 설계될 수 있다. 제1 및 제2 보상 패턴들(SP1CC, SP2CC) 각각을 구성하는 패턴들의 수는 다양하게 설계될 수 있다. 입력 감지 유닛(220-C)은 제1 및 제2 보상 패턴들(SP1CC, SP2CC)을 복수의 패턴들로 분리시킴으로써, 홀 영역(HA) 내에서의 감도 민감성을 향상시킬 수 있다.
도 10a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다. 도 10b는 도 10a의 일부 영역을 확대하여 도시한 평면도이다. 용이한 설명을 위해 도 10a에는 도 5a와 대응되는 영역을 도시하였고, 도 9b에는 도 5b와 대응되는 영역을 도시하였다.
도 10a에는 제2 방향(DR2)에서 서로 이격된 제1 행 감지 전극(TE11D)과 제2 행 감지 전극(TE12D), 및 제1 방향(DR1)에서 서로 이격된 제1 열 감지 전극(TE21D)과 제2 열 감지 전극(TE22D)을 포함하는 입력 감지 유닛(220-D)을 도시하였다. 이하, 도 10a 및 도 10b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 5c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 10a 및 도 10b에 도시된 입력 감지 유닛(220-D)에 있어서, 제1 및 제2 보상 패턴들(SP1CD, SP2CD)은 서로 상이한 면적들을 가질 수 있다. 본 실시예에서, 제1 보상 패턴(SP1CD)은 제2 보상 패턴(SP2CD)보다 큰 면적으로 도시되었다. 홀(MH)에서 볼 때, 제1 보상 패턴(SP1CD)은 제1 인접 패턴(SP1H) 및 제2 인접 패턴(SP2H)과 중첩할 수 있다.
구체적으로, 제1 보상 패턴(SP1CD)은 제2 인접 패턴(SP2H)과 마주하고 제1 인접 패턴(SP1H)의 적어도 일부와 마주하도록 연장된 길이를 가질 수 있다. 제1 보상 패턴(SP1CD)은 제1 연결 라인(BL1D)을 통해, 이격된 제1 인접 패턴(SP1H)과 전기적으로 연결되고, 마주하는 제2 인접 패턴(SP2H)과 정전 용량을 형성한다.
이와 달리, 제2 보상 패턴(SP2CD)은 홀(MH)에서 볼 때, 제1 인접 패턴(SP1H)과만 중첩할 수 있다. 구체적으로, 제2 보상 패턴(SP2CD)은 제1 인접 패턴(SP1H)과 마주하고 제2 인접 패턴(SP2H)으로부터 이격된 길이를 가질 수 있다. 제2 보상 패턴(SP2CD)은 제2 연결 라인(BL2D)을 통해, 이격된 제2 인접 패턴(SP2H)에 전기적으로 연결되고, 마주하는 제1 인접 패턴(SP1H)과 정전 용량을 형성한다.
한편, 본 발명에 따르면, 제1 연결 라인(BL1D)은 제2 보상 패턴(SP2CD)과 평면상에서 비 중첩할 수 있다. 제1 연결 라인(BL1D)은 제2 보상 패턴(SP2CD)으로부터 이격되어 제1 인접 패턴(SP1H)에 연결될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 입력 감지 유닛(220-D)은 다양한 실시예로 설계될 수 있다. 예를 들어, 제1 보상 패턴(SP1CD)이 제2 보상 패턴(SP2CD)보다 더 작은 면적으로 제공될 수도 있다. 본 발명에 따르면, 홀 영역(HA) 내에 배치되는 제1 및 제2 보상 패턴들(SP1CD, SP2CD)의 면적 구배를 다양하게 설계함으로써, 홀 영역(HA)에서의 감도를 균일하게 유지할 수 있다.
도 11a는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도이다. 도 11b는 도 11a의 일부 영역을 확대하여 도시한 평면도이다. 용이한 설명을 위해 도 11a에는 도 5a와 대응되는 영역을 도시하였고, 도 11b에는 도 5b와 대응되는 영역을 도시하였다.
도 11a에는 제2 방향(DR2)에서 서로 이격된 제1 행 감지 전극(TE11E)과 제2 행 감지 전극(TE12E), 및 제1 방향(DR1)에서 서로 이격된 제1 열 감지 전극(TE21E)과 제2 열 감지 전극(TE22E)을 포함하는 입력 감지 유닛(220-E)을 도시하였다. 이하, 도 11a 및 도 11b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 5c에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 11a 및 도 11b에 도시된 입력 감지 유닛(220-E)에 있어서, 제1 및 제2 보상 패턴들(SP1CE, SP2CE)은 도 5a에 도시된 제1 및 제2 보상 패턴들(SP1C, SP2C)과 대응되는 위치 및 형상으로 도시되었다. 이하, 중복된 설명은 생략하기로 한다.
제1 연결 라인(BL1E)은 제1 보상 패턴(SP1CE)과 제1 인접 패턴(SP1H)을 연결한다. 본 실시예에서, 제1 연결 라인(BL1E)과 제2 보상 패턴(SP2CE)은 평면상에서 비 중첩할 수 있다. 제1 연결 라인(BL1E)은 제2 보상 패턴(SP2CE)으로부터 이격되어 제1 인접 패턴(SP1H)에 접속될 수 있다.
제2 연결 라인(BL2E)은 제2 보상 패턴(SP2CE)과 제2 인접 패턴(SP2H)을 연결한다. 본 실시예에서, 제2 연결 라인(BL2E)과 제1 보상 패턴(SP1CE)은 평면상에서 비 중첩할 수 있다. 제2 연결 라인(BL2E)은 제1 보상 패턴(SP1CE)으로부터 이격되어 제2 인접 패턴(SP1H)에 접속될 수 있다.
본 실시예에 따른 제2 연결 라인(BL2E)은 복수의 제2 보상 패턴들(SP2CE)에 접속될 수 있다. 제2 연결 라인(BL2E)은 제1 라인부(LP1) 및 제2 라인부(LP2)를 포함한다. 제1 라인부(LP1)는 홀(MH)의 가장 자리의 일부를 따라 연장된다. 제1 라인부(LP1)는 곡선일 수 있다. 제1 라인부(LP1)는 홀(MH)의 가장 자리를 따라 연장되어 복수의 제2 보상 패턴들(SP2CE) 각각에 접속될 수 있다.
제2 라인부(LP2)는 제1 라인부(LP1)로부터 절곡되어 제2 인접 패턴(SP2H)에 연결된다. 제2 라인부(LP2)는 복수의 제1 보상 패턴들(SP1CE) 사이에 배치될 수 있다.
본 발명에 따르면, 입력 감지 유닛(220-E)은 하나의 인접 패턴(SP2H)과 두 개의 보상 패턴들(SP2CE)을 하나의 연결 라인(BL2E)을 통해 연결시킬 수 있다. 이에 따라, 입력 감지 유닛(220-E)의 설계가 단순화될 수 있다. 또한, 홀 영역(HA)에 배치되는 연결 라인들(BL1E, BL2E)의 수가 감소될 수 있어 홀 영역(HA) 내에서의 마진 영역과 같은 불 필요한 영역들이 감소될 수 있다.
도 12a 내지 도 12e는 본 발명의 일 실시예에 따른 입력 감지 유닛의 일부를 도시한 평면도들이다. 도 12a 내지 도 12e에는 도 5a와 대응되는 영역을 도시하였다. 이하, 도 12a 내지 도 12e를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 11b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 12a에 도시된 것과 같이, 입력 감지 유닛(220-F)에 있어서, 제1 연결 라인 및 제2 연결 라인 중 적어도 어느 하나는 생략될 수 있다. 본 실시예에서, 제1 연결 라인이 생략되고 제1 보상 패턴(SP1CF)은 제1 인접 패턴(SP1H)에 직접 연결될 수 있다.
제1 보상 패턴(SP1CF)은 제1 패턴부(S1) 및 제1 패턴부(S1)로부터 돌출된 제2 패턴부(S2)를 포함한다. 제1 패턴부(S1)는 홀 영역(HA)에 배치되어 홀(MH)의 가장 자리를 따라 연장된 패턴일 수 있다. 제1 패턴부(S1)는 도 10b에 도시된 제1 보상 패턴(SP1CD)과 실질적으로 대응될 수 있다.
제2 패턴부(S2)는 제1 패턴부(S1)에 연결된다. 제2 패턴부(S2)는 제1 패턴부(S1)와 교차하는 방향을 따라 연장되어 제1 인접 패턴(SP1H)에 접속될 수 있다. 제2 패턴부(S2)는 제1 패턴부(S1)와 동일한 층 상에 배치되며 제1 패턴부(S1)와 연결된 일체의 형상을 가질 수 있다. 제1 패턴부(S1)와 제2 패턴부(S2)는 복수의 개구부들이 정의된 메쉬 형상을 갖거나, 개구부가 없는 곡선 또는 직선의 바(bar) 형상을 가질 수도 있다. 제1 패턴부(S1)와 제2 패턴부(S2)는 도전성 물질을 포함할 수 있으며, 광학적으로 투명하거나 불투명하게 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.제2 패턴부(S2)는 제1 인접 패턴(SP1H)과도 동일한 층 상에 배치될 수 있다. 제2 패턴부(S2)는 제1 인접 패턴(SP1H)과 일체의 형상을 이루거나, 제1 인접 패턴(SP1H)의 상면 또는 하면에 직접 접촉됨으로써 제1 인접 패턴(SP1H)에 접속될 수 있다.
한편, 본 실시예에서 제2 패턴부(S2)는 제1 패턴부(S1)의 연장 방향과 나란한 방향을 따라 연장될 수도 있다. 이때, 제2 패턴부(S2)는 제1 보상 패턴(SP1CF)과 단락(contact)되지 않는 형상으로 설계되어 제1 인접 패턴(SP1H)에 접속될 수 있다. 제1 보상 패턴(SP1CF)으로부터 이격되어 제1 패턴부(S1)와 제1 인접 패턴(SP1H)에 연결될 수 있다면, 제2 패턴부(S2)의 연장 방향이나 형상은 다양하게 제공될 수 있으며 어느 하나의 실시예로 한정되지 않는다.
제2 보상 패턴(SP2CF)은 제2 연결 라인(BL2F)을 통해 제2 인접 패턴(SP2H)과 접속된 것으로 도시되었다. 제2 연결 라인(BL2F)은 접속 패턴(C2)을 포함함으로써, 제1 보상 패턴(SP1CF)과 교차하는 영역에서도 제1 보상 패턴(SP1CF)과의 간섭 없이 제2 인접 패턴(SP2H)과 제2 보상 패턴(SP2CF)을 안정적으로 연결할 수 있다.
한편, 이는 예시적으로 도시한 것이고, 제2 보상 패턴(SP2CF)이 제2 인접 패턴(SP2H)에 직접 연결되거나, 제1 및 제2 보상 패턴들(SP1CF, SP2CF)이 제1 및 제2 인접 패턴들(SP1H, SP2H) 각각에 직접 연결될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 제1 보상 패턴(SP1CF)이 제1 인접 패턴(SP1H)에 직접 연결됨으로써, 별도의 제1 연결 라인이 생략될 수 있다. 이에 따라, 입력 감지 유닛(220-F)의 설계와 공정이 단순화될 수 있다.
도 12b를 참조하면, 입력 감지 유닛(220-G)은 메쉬 형상을 가진 감지 전극들(TE11G, TE12G, TE21G, TE22G)을 포함할 수 있다. 예를 들어, 동일 층 상에 배치된 제1 및 제2 메인 패턴들(SP1G, SP2G), 제1 연결 패턴(BP1G), 제1 및 제2 인접 패턴들(SP1HG, SP2HG) 각각은 서로 교차하는 복수의 메쉬 선들로 구성될 수 있다. 메쉬 선들은 도전 물질을 포함할 수 있다. 예를 들어, 메쉬 선들은 금속, 도전성 금속 산화물, 도전성 폴리머, 또는 이들의 조합으로 구성될 수 있다. 이에 따라, 감지 유닛(220-G)은 향상된 유연성을 가질 수 있어, 폴딩 스트레스에 대해 향상된 신뢰성을 가질 수 있다.
한편, 제1 및 제2 보상 패턴들(SP1C, SP2C)은 제1 및 제2 인접 패턴들(SP1HG, SP2HG)과 상이한 형상을 가질 수 있다. 예를 들어, 제1 및 제2 보상 패턴들(SP1C, SP2C)은 메쉬 형상 대신, 홀(MH)의 가장자리의 일부를 따라 연장된 곡선 형 바(bar) 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 및 제2 보상 패턴들(SP1C, SP2C)은 제1 및 제2 인접 패턴들(SP1HG, SP2HG)과 동일한 메쉬 형상을 가질 수도 있다.
도 12c를 참조하면, 입력 감지 유닛(220-H)에 있어서, 홀(MH)은 평면상에서 다각형 형상을 가질 수 있다. 본 실시예에서, 홀(MH)은 사각형 형상으로 도시되었다. 홀 영역(HA)은 홀(MH)의 형상과 대응되는 사각 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 홀 영역(HA)은 홀(MH)의 형상과 다른 형상, 예를 들어, 원, 타원 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 및 제2 보상 패턴들(SP1CH, SP2CH) 각각은 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 연장된 직선바 형상을 가질 수 있다. 제1 및 제2 연결 라인들(BL1H, BL2H) 각각은 제1 방향(DR1) 또는 제2 방향(DR2)을 따라 연장된 직선 형상을 가질 수 있다.
한편, 본 실시예에서, 제1 및 제2 연결 라인들(BL1H, BL2H)은 평면상에서 교차될 수 있다. 이때, 제1 및 제2 연결 라인들(BL1H, BL2H)은 서로 다른 층 상에 배치됨으로써, 제1 및 제2 연결 라인들(BL1H, BL2H) 서로의 전기적 간섭으로부터 자유로울 수 있다. 또는, 제1 및 제2 연결 라인들(BL1H, BL2H) 각각은 접속 패턴을 통해 중첩하는 영역에서의 전기적 간섭을 회피할 수도 있다. 즉, 제1 및 제2 연결 라인들(BL1H, BL2H) 각각의 접속 패턴들은 제1 및 제2 연결 라인들(BL1H, BL2H)이 중첩하는 영역에 배치될 수 있다.
본 발명에 따르면, 홀(MH)이 다양한 형상으로 제공되더라도, 제1 및 제2 보상 패턴들(SP1CH, SP2CH)과 제1 및 제2 연결 라인들(BL1H, BL2H)의 설계를 통해 다양한 형상을 가진 홀 영역(HA)에서의 감도 저하를 방지할 수 있다.
도 12d를 참조하면, 입력 감지 유닛(220-K)에 있어서, 홀(MH)의 위치는 다양하게 변경될 수 있다. 도 12d에서 홀(MH)은 도 5a에 도시된 홀(MH) 대비 우 측 하단부로 치우친 영역에 정의된 것으로 도시되었다. 이때, 제1 인접 패턴(SP1H) 및 제2 인접 패턴(SP2H) 각각은 세 개씩 제공될 수 있다.
한편, 보상 패턴들은 다양한 수로 제공될 수 있다. 본 실시예에서, 홀 영역(HA) 내에는 세 개의 보상 패턴들이 제공된 것으로 도시되었다. 제1 보상 패턴(SP1CK)은 두 개의 수로 제공되어 세 개의 제1 인접 패턴들 중 2 개의 인접 패턴들에 각각 연결된다. 두 개의 제1 보상 패턴(SP1CK) 중 하나는 제1 행 감지 전극(TE11K)을 구성하고 다른 하나는 제2 행 감지 전극(TE12K)을 구성할 수 있다. 두 개의 제1 보상 패턴(SP1CK)은 세 개의 제1 인접 패턴들(SP1HK)의 면적 감소를 보상할 수 있다.
제2 보상 패턴(SP2CK)은 하나의 패턴으로 제공되어 두 개의 제2 인접 패턴들(SP2HK)에 연결된다. 제2 보상 패턴(SP2CK)은 제2 열 감지 전극(TE22K)을 구성할 수 있다. 제2 보상 패턴(SP2CK)은 세 개의 제1 인접 패턴들(SP1CK)의 면적 감소를 보상할 수 있다.
본 발명에 따르면, 홀(MH)의 위치는 다양하게 변경될 수 있다. 입력 감지 유닛(220-K)은 홀(MH)의 위치에 따라 발생되는 인접 패턴들의 면적 감소를 보상 패턴들의 면적과 배치를 변경함으로써, 보상할 수 있다. 이에 따라, 홀 영역(HA)에서의 외부 입력 감도를 안정적으로 유지할 수 있다.
도 12e를 참조하면, 본 발명의 일 실시예에 따른 입력 감지 유닛(220-L)에 있어서, 연결 라인들은 생략될 수도 있다. 입력 감지 유닛(220-L)에 있어서, 제1 인접 패턴(SP1HL)과 제1 보상 패턴(SP1CL)은 제1 연결 패턴(BP1L)을 통해 연결될 수 있다. 제1 연결 패턴(BP1L)은 홀(MH)을 사이에 두고 이격된 제1 인접 패턴(SP1HL)을 연결한다.
이때, 제1 연결 패턴(BP1L)은 인접하는 제1 인접 패턴들(SP1H)을 연결한다. 이때, 제1 연결 패턴(BP1L)은 제1 보상 패턴(SP1CL)과도 연결될 수 있다. 즉, 제1 연결 패턴(BP1L)은 홀 영역(HA)까지 연장될 수 있고, 두 개의 제1 인접 패턴들(SP1H), 제1 보상 패턴(SP1CL)은 하나의 제1 연결 패턴(BP1L)을 통해 전기적으로 연결될 수 있다.
제2 감지 전극들(TE21L, TE22L) 각각은 두 가지 제2 연결 패턴들(BP2, BP2L)을 포함할 수 있다. 제2 연결 패턴들(BP2, BP2L) 중 하나(BP2)는 인접 하는 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)을 연결하거나, 제2 메인 패턴들(SP2)을 연결할 수 있다.
제2 연결 패턴들(BP2, BP2L) 중 다른 하나(BP2L)는 홀(MH)을 사이에 두고 이격된 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)을 연결할 수 있다. 이에 따라, 제2 연결 패턴(BP2L)은 홀 영역(HA)을 경유하여 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)에 접속된다.
이때, 제2 보상 패턴(SP2CL)은 제2 연결 패턴(BP2L)에 연결될 수 있다. 제2 연결 패턴(BP2L)은 제2 보상 패턴(SP2CL)과 제2 인접 패턴(SP2H), 및 제2 메인 패턴(SP2)을 동시에 연결할 수 있다. 제2 연결 패턴(BP2L)은 제2 보상 패턴(SP2CL)과 제2 인접 패턴(SP2H), 및 제2 메인 패턴(SP2)에 평면상에서 중첩하거나 인접하여 배치될 수 있다. 제2 연결 패턴(BP2L)은 제2 보상 패턴(SP2CL), 제2 인접 패턴(SP2H), 및 제2 메인 패턴(SP2)에 직접 접촉하거나 컨택홀 등을 통해 접속될 수 있다.
한편, 제2 연결 패턴(BP2L)과 제1 연결 패턴(BP1L)은 다른 층 상에 배치될 수 있다. 이에 따라, 제2 연결 패턴(BP2L)과 제1 연결 패턴(BP1L)이 교차되더라도 서로간의 간섭이 방지될 수 있다.
본 발명에 따르면, 하나의 연결 패턴을 통해 인접 패턴, 메인 패턴, 보상 패턴 또는 두 개의 인접 패턴들과 보상 패턴을 동시에 연결할 수 있다. 이에 따라, 별도의 연결 라인들을 더 포함하지 않더라도 홀(MH)을 사이에 두고 이격된 감지 전극들 간의 전기적 접속을 안정적으로 유지할 수 있다.
도 13a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 13b는 도 13a의 일부 구성을 도시한 평면도이다. 도 13b에는 용이한 설명을 위해 도 13a에 도시된 YY'영역을 도시하였고, 일부 구성은 생략하여 도시하였다. 이하, 도 13a 및 도 13b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 12e에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
도 13a에 도시된 것과 같이, 전자 장치(EA-P)는 복수의 홀들(MH1, MH2)이 정의된 전자 패널(200-P)을 포함할 수 있다. 홀들(MH1, MH2)은 제1 홀(MH1) 및 제2 홀(MH2)을 포함한다. 제1 홀(MH1) 및 제2 홀(MH2)은 제1 방향(DR1)에서 서로 이격된 것으로 도시되었다.
전자 모듈(300-1)은 제1 모듈(310) 및 제2 모듈(320)을 포함할 수 있다. 제1 모듈(310)은 제1 홀(MH1)에 중첩하고, 제2 모듈(320)은 제2 홀(MH2)에 중첩하여 배치된다. 제1 모듈(310)은 액티브 영역(AA)에 중첩하여 배치되더라도 제1 홀(MH1)을 통해 노출될 수 있어, 제1 홀 영역(HA1)을 통해 외부 신호를 수신하거나, 처리된 신호를 외부에 제공할 수 있다. 또한, 제2 모듈(320)은 액티브 영역(AA)에 중첩하여 배치되더라도 제2 홀(MH2)을 통해 노출될 수 있어, 제2 홀 영역(HA2)을 통해 외부 신호를 수신하거나, 처리된 신호를 외부에 제공할 수 있다.
도 13b에는 입력 감지 유닛(220)의 일부 구성들이 도시되었다. 본 실시예에 따르면, 복수의 제1 메인 패턴들(SP11, SP12), 복수의 제1 인접 패턴들(SP1H1, SP1H2), 복수의 제1 연결 패턴들(BP11), 복수의 제1 보상 패턴들(SP1C1, SP1C2), 및 복수의 제1 연결 라인들(BL11, BL21)은 2 개의 행들을 이루는 제1 감지 전극들을 구성한다. 또한, 복수의 제2 메인 패턴들(SP21, SP22, SP23, SP24), 복수의 제2 인접 패턴들(SP2H1, SP2H2, SP2H3, SP2H4), 복수의 제2 연결 패턴들(BP21), 복수의 제2 보상 패턴들(SP2C1, SP2C2), 및 복수의 제2 연결 라인들(BL21, BL22)은 4 개의 열들을 이루는 제2 감지 전극들을 구성한다.
본 실시예에서, 제1 및 제2 보상 패턴들(SP1C1, SP1C2)은 도 5a에 도시된 제1 및 제2 보상 패턴들(SP1C, SP2C)과 대응되는 형상 및 배열로 도시되었다. 한편, 이는 예시적으로 도시한 것이고, 제1 홀 영역(HA1)에 배치된 보상 패턴들과 제2 홀 영역(HA2)에 배치된 보상 패턴들의 배열이나 형상은 서로 상이할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 홀들(MH1, MH2)이 구비되더라도 보상 패턴들(SP1C1, SP1C2)을 통해 외부 입력을 감지하기 위한 감지 영역을 홀 영역들(HA1, HA2)에도 제공할 수 있다. 또한, 보상 패턴들(SP1C1, SP1C2)을 통해 홀들(MH1, MH2)에 의해 감지 전극들의 면적 일부가 감소되더라도 용이하게 보상할 수 있다. 이에 따라, 전자 장치(EA-A)는 액티브 영역(AA) 전체에 대한 고른 감도를 제공할 수 있다.
도 14a는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이고, 도 14b는 도 14a에 도시된 XX'영역을 간략히 표시한 평면도이다. 도 15a 및 도 15b는 본 발명의 일 실시예에 따른 전자 패널의 단면도들이다. 도 15a 및 도 15b에는 도 3b와 대응되는 영역을 도시하였다. 이하, 도 14a 내지 도 15b를 참조하여 본 발명에 대해 설명한다. 한편, 도 1a 내지 도 13b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고 중복된 설명은 생략하기로 한다.
본 발명의 일 실시예에 따른 전자 장치(EA-M)에 있어서, 전자 패널(200-M)은 전자 모듈(300)에 중첩하는 모듈 영역(MA)을 포함할 수 있다. 본 실시예에서 모듈 영역(MA)은 액티브 영역(AA)에 정의된다. 모듈 영역(MA)은 상술된 윈도우(100)의 홀 영역(HA)과 중첩할 수 있다.
상술한 배선 영역(LA)은 모듈 영역(MA)의 가장 자리를 따라 정의될 수 있다. 배선 영역(LA)은 모듈 영역(MA)의 가장 자리를 에워쌀 수 있다. 홀 영역(HA)은 모듈 영역(MA) 및 배선 영역(LA)을 포함하는 영역과 대응될 수 있다.
본 실시예서, 모듈 영역(MA)은 상술한 홀(MH)과 대응되는 형상을 가질 수 있다. 예를 들어, 모듈 영역(MA)은 평면상에서 원, 타원, 다각형, 또는 적어도 일측에 곡선 변을 포함하는 다각형 중 어느 하나의 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
모듈 영역(MA)은 액티브 영역(AA) 중 화소들(PX)이 배치된 영역에 비해 상대적으로 높은 투과율을 가진 영역일 수 있다. 전자 모듈(300)은 모듈 영역(MA)을 통해 외부 피사체를 감지하거나 출력된 광 신호를 외부에 용이하게 제공할 수 있다.
본 실시예에 따른 모듈 영역(MA)에는 적어도 하나의 비 발광 화소(NPX)가 배치될 수 있다. 도 15b에는 용이한 설명을 위해 두 개의 비 발광 화소(NPX)와 두 개의 화소(PX)를 도시하였다. 비 발광 화소(NPX)는 화소(PX)에 비해 상대적으로 높은 광 투과율을 가질 수 있다. 비 발광 화소(NPX)는 화소(PX)의 구성 중 적어도 일부가 제거되어 형성될 수 있다.
예를 들어, 비 발광 화소(NPX)는 화소(PX) 중 박막 트랜지스터(TR) 및 발광패턴(EP)이 제거되어 형성될 수 있다. 또는, 비 발광 화소(NPX)는 화소(PX)의 구성 중 발광 패턴(EP)만 제거되거나, 박막 트랜지스터(TR) 중 일부 구성이 제거되거나, 제1 전극(E1)만 제거되어 형성될 수도 있다. 또는, 비 발광 화소(NPX)는 화소(PX)의 모든 구성들이 제거되어 형성된 것일 수도 있다. 이때, 비 발광 화소(NPX)는 실질적으로 복수의 절연층들이 적층된 부분으로 정의될 수 있다.
본 발명의 일 실시예에 따른 비 발광 화소(NPX)는 화소(PX)에 비해 높은 투과율을 가질 수 있다면, 다양한 실시예들을 포함할 수 있다. 또한, 모듈 영역(MA)은 주변에 비해 상대적으로 높은 투과율을 가질 수 있다면, 복수의 화소들(PX)과 하나의 비 발광 화소(NPX)로 이루어지거나, 복수의 비 발광 화소(NPX)만으로 채워질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
예를 들어, 도 16a에 도시된 것과 같이, 모듈 영역(MA)은 화소(PX) 중 박막 트랜지스터(TR), 제1 전극(E1), 및 발광 패턴(EP)이 제거되어 형성될 수 있다. 모듈 영역(MA)에서 절연층들은 연속적으로 연장되어 형성될 수 있다. 베이스 기판(BS), 보조층(BL), 제1 내지 제4 절연층들(10, 20, 30, 40), 유기층(EL), 봉지층(ECL), 및 감지 절연층(ISL)은 홀 영역(HA) 내에서 단절되지 않고 모듈 영역(MA)과 중첩할 수 있다. 베이스 기판(BS), 보조층(BL), 제1 내지 제4 절연층들(10, 20, 30, 40), 유기층(EL), 봉지층(ECL) 및 감지 절연층(ISL)은 모듈 영역(MA)을 경유하여 액티브 영역(AA) 내에 전면적으로 형성될 수 있다.
한편, 본 실시예에서 제2 전극(E2)도 모듈 영역(MA)에 중첩하여 형성될 수 있다. 제2 전극(E2)이 투과형 또는 반투과형 전극으로 형성되는 경우, 제2 전극(E2)이 모듈 영역(MA)과 중첩되더라도 화소(PX)가 배치된 영역에 비해 상대적으로 높은 투과율을 가진 모듈 영역(MA)이 형성될 수 있다.
본 실시예에서 감지 유닛(220M)의 절연층들(SI1, SI2)은 모듈 영역(MA)에 중첩할 수 있다. 절연층들(SI1, SI2)은 모듈 영역(MA)을 커버하며 액티브 영역(AA) 전면에서 일체의 형상으로 제공될 수 있다. 도전 패턴들(MP1, MP2) 중 보상 패턴들(SP1C, SP2C) 및 연결 라인들(BL1, BL2)을 구성하는 패턴들은 배선 영역(LA)에 배치되고 평면상에서 모듈 영역(MA)의 가장 자리를 에워쌀 수 있다. 도전 패턴들(MP1, MP2)은 모듈 영역(MA)의 가장 자리를 따라 배치됨으로써, 모듈 영역(MA)의 투과율을 향상시킬 수 있다.
한편, 예를 들어, 도 15b에 도시된 것과 같이, 모듈 영역(MA)은 화소(PX) 구성 중 제2 전극(E2)도 제거되어 형성될 수도 있다. 제2 전극(E2)에는 모듈 홀(MA)과 중첩하는 개구를 정의하는 단부(E2E)가 형성될 수 있다.
이에 따라, 제2 전극(E2)이 비 투과형 전극으로 형성되더라도 향상된 투과율을 가진 모듈 영역(MA)이 제공될 수 있다. 또한, 제2 전극이 반 투과형 전극으로 형성되더라도, 도 15a에 도시된 전자 패널에 비해 상대적으로 높은 투과율을 가진 모듈 영역(MA)이 제공될 수 있다.
본 발명에 따르면, 불 투명한 구성들을 제거하여 형성된 모듈 영역(MA)을 통해 높은 투과율이 요구되지 않은 전자 모듈, 예를 들어 적외선을 이용한 전자 모듈과 외부와의 신호 입/출력이 용이하게 이루어질 수 있다. 전자 모듈(300)이 전자 패널(200-M)과 중첩하여 배치되더라도 외부와의 신호 입/출력이 안정적으로 이루어질 수 있다. 또한, 전자 패널(200-M)은 전자 모듈(300) 상부가 전자 패널(200-M)에 의해 커버됨으로써, 외부 충격이나 오염 유입으로부터 전자 모듈(300)이 안정적으로 보호될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
200: 전자 패널 210: 표시 유닛
220: 입력 감지 유닛 300: 전자 모듈
MH: 홀

Claims (41)

  1. 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치되고 상기 액티브 영역에 영상을 표시하는 표시 소자;
    상기 베이스 기판 상에 배치되고 상기 표시 소자를 커버하는 봉지층;
    제1 감지 전극; 및
    상기 제1 감지 전극과 교차하는 제2 감지 전극을 포함하고,
    상기 액티브 영역에는 개구부가 정의되고,
    상기 제1 감지 전극은, 제1 메인 패턴, 상기 제1 메인 패턴보다 작은 면적을 가진 제1 인접 패턴, 상기 제1 메인 패턴으로부터 연장된 제1 패턴, 및 상기 개구부에 인접하고 상기 제1 인접 패턴에 전기적으로 연결되는 제1 보상 패턴을 포함하고,
    상기 제2 감지 전극은, 상기 제1 메인 패턴으로부터 이격된 제2 메인 패턴, 상기 제2 메인 패턴보다 작은 면적을 가진 제2 인접 패턴, 상기 제2 메인 패턴과 연결되고 상기 제1 패턴과 다른 층 상에 배치된 연결 패턴, 및 상기 개구부에 인접하고 상기 제1 보상 패턴으로부터 이격되며 상기 제2 인접 패턴에 전기적으로 연결되는 제2 보상 패턴을 포함하고,
    상기 제1 보상 패턴은 상기 제2 인접 패턴과 상기 개구부 사이에 배치되고, 상기 제2 보상 패턴은 상기 제1 인접 패턴과 상기 개구부 사이에 배치된 전자 장치.
  2. 제1 항에 있어서,
    상기 제1 보상 패턴 및 상기 제2 보상 패턴 각각은,
    상기 개구부의 가장자리를 따라 연장된 제1 부분; 및
    상기 제1 부분으로부터 상기 제1 인접 패턴 또는 상기 제2 인접 패턴 중 대응되는 패턴에 소정의 각도로 연장된 제2 부분을 포함하는 전자 장치.
  3. 제2 항에 있어서,
    상기 제2 부분은 상기 제2 부분에 연결된 상기 제1 인접 패턴 또는 상기 제2 인접 패턴과 일체의 형상을 갖는 전자 장치.
  4. 제2 항에 있어서,
    상기 제1 감지 전극은 상기 제1 보상 패턴과 상기 제1 인접 패턴을 연결하는 제1 연결 라인을 더 포함하고,
    상기 제2 감지 전극은 상기 제2 보상 패턴과 상기 제2 인접 패턴을 연결하는 제2 연결 라인을 더 포함하는 전자 장치.
  5. 제4 항에 있어서,
    상기 제1 연결 라인과 상기 제2 연결 라인은 서로 동일한 층 상에 배치되어 서로 이격된 전자 장치.
  6. 제5 항에 있어서,
    상기 제1 연결 라인과 상기 제2 연결 라인은 상기 제1 보상 패턴 및 상기 제2 보상 패턴과 동일한 층 상에 배치된 부분을 포함하는 전자 장치.
  7. 제6 항에 있어서,
    상기 제1 연결 라인은 상기 제2 보상 패턴을 사이에 두고 서로 이격된 복수의 제1 라인들 및 상기 제1 라인들과 다른 층 상에 배치되고 상기 제2 보상 패턴과 평면상에서 중첩하는 제1 도전 패턴을 포함하고,
    상기 제1 라인들은 상기 제1 도전 패턴을 통해 서로 전기적으로 연결된 전자 장치.
  8. 제7 항에 있어서,
    상기 제1 도전 패턴은 상기 제2 보상 패턴과 교차하는 방향을 따라 연장된 전자 장치.
  9. 제7 항에 있어서,
    상기 제1 도전 패턴은 상기 제1 패턴 및 상기 연결 패턴 중 어느 하나와 동일 층 상에 배치된 전자 장치.
  10. 제6 항에 있어서,
    상기 제1 연결 라인의 적어도 일부는 상기 제1 보상 패턴과 상기 제2 보상 패턴 사이를 지나는 전자 장치.
  11. 제5 항에 있어서,
    상기 제1 연결 라인과 상기 제2 연결 라인은 상기 제1 보상 패턴 및 상기 제2 보상 패턴과 상이한 층 상에 배치된 전자 장치.
  12. 제11 항에 있어서,
    상기 제1 인접 패턴 및 상기 제1 보상 패턴은 절연층을 관통하여 상기 제1 연결 라인에 연결되고,
    상기 제2 인접 패턴 및 상기 제2 보상 패턴은 상기 절연층을 관통하여 상기 제2 연결 라인에 연결된 전자 장치.
  13. 제4 항에 있어서,
    상기 제1 연결 라인과 상기 제2 연결 라인은,
    상기 제1 보상 패턴 및 상기 제2 보상 패턴과 상이한 층 상에 배치되고,
    상기 제1 패턴 및 상기 연결 패턴 중 어느 하나와 동일 층 상에 배치된 전자 장치.
  14. 제13 항에 있어서,
    상기 제1 연결 라인은 상기 제1 보상 패턴과 평면상에서 중첩하고,
    상기 제2 연결 라인은 상기 제2 보상 패턴과 평면상에서 중첩하는 전자 장치.
  15. 제1 항에 있어서,
    상기 제1 메인 패턴과 상기 제1 인접 패턴은 상기 개구부를 사이에 두고 서로 이격되고,
    상기 제1 보상 패턴은 상기 제1 패턴에 접속된 전자 장치.
  16. 제15 항에 있어서,
    상기 제2 인접 패턴은 상기 개구부를 사이에 두고 서로 이격된 복수로 구비되고,
    상기 제2 인접 패턴들을 연결하는 연결 패턴은 상기 제1 패턴과 평면상에서 교차하는 전자 장치.
  17. 제16 항에 있어서,
    상기 제2 보상 패턴은 상기 제2 인접 패턴들 사이에 배치되어 상기 연결 패턴에 접속된 전자 장치.
  18. 제1 항에 있어서,
    상기 제1 감지 전극은 복수로 구비되고, 상기 복수의 제1 감지 전극들은,
    제1 방향을 따라 연장된 제1 열 전극; 및
    상기 제1 방향을 따라 연장되고, 상기 제1 방향과 교차하는 제2 방향에서 상기 제1 열 전극으로부터 이격되어 배치된 제2 열 전극을 포함하고,
    상기 제1 열 전극의 제1 보상 패턴과 상기 제2 열 전극의 제1 보상 패턴은 상기 제2 인접 패턴과 상기 개구부 사이에 배치되어 상기 제2 방향에서 서로 이격된 전자 장치.
  19. 제18 항에 있어서,
    상기 제1 열 전극의 상기 제1 보상 패턴의 적어도 일부는 상기 개구부와 상기 제1 열 전극의 제1 인접 패턴 사이에 배치된 전자 장치.
  20. 제1 항에 있어서,
    상기 제1 보상 패턴은 상기 제2 보상 패턴보다 작은 면적을 가진 전자 장치.
  21. 제1 항에 있어서,
    상기 제1 인접 패턴과 상기 제1 보상 패턴을 연결하는 제1 연결 라인을 더 포함하고,
    상기 제1 보상 패턴은 연장된 방향과 교차하는 방향을 따라 서로 이격된 복수의 패턴들을 포함하고,
    상기 제1 연결 라인은 상기 패턴들 각각에 연결된 전자 장치.
  22. 제1 항에 있어서,
    상기 개구부의 평면상에서의 형상은 원형, 타원형, 및 다각형 중 어느 하나인 전자 장치.
  23. 제1 항에 있어서,
    평면상에서 상기 개구부를 에워싸는 차광 패턴을 더 포함하고,
    상기 제1 보상 패턴 및 상기 제2 보상 패턴은 상기 차광 패턴과 평면상에서 중첩하는 전자 장치.
  24. 제1 항에 있어서,
    상기 제1 메인 패턴, 상기 제1 인접 패턴, 상기 제2 메인 패턴, 및 상기 제2 인접 패턴 각각은 메쉬 형상을 갖는 전자 장치.
  25. 제24 항에 있어서,
    상기 제1 보상 패턴 및 상기 제2 보상 패턴 각각은 상기 개구부의 가장자리의 적어도 일부를 따라 연장된 바(bar) 형상을 갖는 전자 장치.
  26. 제1 항에 있어서,
    상기 개구부에 중첩하는 전자 모듈을 더 포함하고,
    상기 전자 모듈은 영상 입력 모듈, 영상 출력 모듈, 광 감지 모듈, 및 광 출력 모듈 중 적어도 어느 하나를 포함하는 전자 장치.
  27. 액티브 영역 및 주변 영역을 포함하는 베이스 기판;
    상기 베이스 기판 상에 배치된 표시 소자;
    상기 베이스 기판 상에 배치되고 상기 표시 소자를 커버하는 봉지층;
    상기 봉지층 상에 배치된 제1 도전층;
    상기 제1 도전층을 커버하는 절연층; 및
    상기 절연층 상에 배치된 제2 도전층을 포함하고,
    상기 베이스 기판의 상기 액티브 영역에 개구부가 정의되고,
    상기 제1 도전층은 제1 메인 패턴, 상기 개구부에 인접하고 상기 제1 메인 패턴보다 작은 면적을 가진 제1 인접 패턴, 상기 제1 메인 패턴으로부터 연장된 제1 패턴, 및 상기 개구부에 인접하고 상기 제1 인접 패턴에 전기적으로 연결되는 제1 보상 패턴, 상기 제1 메인 패턴으로부터 이격된 제2 메인 패턴, 상기 개구부에 인접하고 상기 제2 메인 패턴보다 작은 면적을 가진 제2 인접 패턴, 및 상기 개구부에 인접하고 상기 제1 보상 패턴으로부터 이격되며 상기 제2 인접 패턴에 전기적으로 연결되는 제2 보상 패턴을 포함하고,
    상기 제2 도전층은 상기 제2 메인 패턴과 연결되고 상기 제1 패턴과 다른 층 상에 배치된 연결 패턴을 포함하고,
    상기 제1 보상 패턴은 상기 제2 인접 패턴과 상기 개구부 사이에 배치되고, 상기 제2 보상 패턴은 상기 제1 인접 패턴과 상기 개구부 사이에 배치된 전자 장치.
  28. 제27 항에 있어서,
    상기 제1 보상 패턴과 상기 제2 보상 패턴을 상기 제1 인접 패턴과 제2 인접 패턴 중 대응되는 어느 하나에 연결하는 복수의 연결 라인들을 더 포함하는 전자 장치.
  29. 제28 항에 있어서,
    상기 연결 라인들 각각은,
    상기 절연층 상에 배치되고 서로 이격된 복수의 제1 라인 패턴들; 및
    상기 절연층 하측에 배치되고 상기 절연층에 정의되는 컨택홀을 통해 상기 제1 라인 패턴들에 연결되는 도전 패턴을 포함하고,
    상기 제1 라인 패턴들은 상기 연결 패턴에 각각 접속되는 전자 장치.
  30. 액티브 영역 및 주변 영역을 포함하고, 상기 액티브 영역에 개구부가 정의된 베이스 기판;
    상기 베이스 기판 상에 배치된 표시 소자;
    상기 베이스 기판 상에 배치되고 상기 표시 소자를 커버하는 봉지층;
    상기 봉지층 상에 배치된 제1 메인 패턴;
    상기 개구부에 인접하고 상기 제1 메인 패턴보다 작은 면적을 가진 제1 인접 패턴;
    상기 개구부에 인접하고 상기 제1 인접 패턴에 전기적으로 연결되는 제1 보상 패턴;
    상기 제1 메인 패턴으로부터 이격된 제2 메인 패턴;
    상기 개구부에 인접하고 상기 제2 메인 패턴보다 작은 면적을 가진 제2 인접 패턴; 및
    상기 개구부에 인접하고 상기 제1 보상 패턴으로부터 이격되며 상기 제2 인접 패턴에 전기적으로 연결되는 제2 보상 패턴을 포함하고,
    상기 제1 보상 패턴은 상기 제2 인접 패턴과 상기 개구부 사이에 배치되고, 상기 제2 보상 패턴은 상기 제1 인접 패턴과 상기 개구부 사이에 배치된 전자 장치.
  31. 제29 항에 있어서,
    상기 연결 라인은 상기 보상 패턴으로부터 평면상에서 이격된 전자 장치.
  32. 제29 항에 있어서,
    상기 연결 라인은 상기 보상 패턴과 다른 층 상에 배치된 전자 장치.
  33. 제27 항에 있어서,
    상기 개구부와 상기 인접 패턴 사이에 배치된 차광층을 더 포함하고,
    상기 보상 패턴은 상기 차광층과 평면상에서 중첩하는 전자 장치.
  34. 영상을 표시하는 액티브 영역 및 상기 액티브 영역에 인접한 주변 영역을 포함하는 표시 유닛; 및
    상기 표시 유닛 상에 배치되고, 상기 액티브 영역에 배치된 제1 감지 전극, 및 상기 제1 감지 전극으로부터 독립적인 전기적 신호를 제공받고 상기 액티브 영역에 배치된 제2 감지 전극을 포함하는 입력 감지 유닛을 포함하고,
    상기 표시 유닛은 상기 영상을 표시하는 복수의 화소들이 배치된 제1 영역 및 상기 제1 영역에 인접하고 상기 제1 영역보다 높은 광 투과율을 가진 제2 영역을 포함하고,
    상기 제1 감지 전극은, 메인 패턴, 상기 제1 영역에 인접하고 상기 메인 패턴보다 작은 면적을 가진 인접 패턴, 상기 메인 패턴에 연결된 연결 패턴, 및 상기 제1 영역에 인접하고 상기 인접 패턴에 전기적으로 연결되는 보상 패턴을 포함하고,
    상기 제2 감지 전극의 일부는 평면상에서 상기 인접 패턴과 상기 제2 영역 사이에 배치된 전자 장치.
  35. 제34 항에 있어서,
    상기 제2 영역에 상기 표시 유닛을 관통하는 개구부가 정의된 전자 장치.
  36. 제34 항에 있어서,
    상기 표시 유닛은 상기 제2 영역에 배치된 복수의 화소들 및 적어도 하나의 비 발광 화소를 포함하고,
    상기 비 발광 화소는 상기 화소들 각각의 구성들 중 적어도 일부가 제거되어 형성된 전자 장치.
  37. 제34 항에 있어서,
    상기 화소들은 상기 제2 영역과 비 중첩하는 전자 장치.
  38. 제35 항에 있어서,
    상기 보상 패턴은 상기 개구부의 가장자리를 따라 연장된 제1 부분; 및
    상기 제1 부분으로부터 돌출되어 상기 인접 패턴에 연결되는 제2 부분을 포함하고,
    상기 제1 부분과 상기 제2 부분은 동일한 층 상에 배치된 전자 장치.
  39. 제38 항에 있어서,
    상기 제1 부분은 상기 인접 패턴과 일체로 형성된 전자 장치.
  40. 제38 항에 있어서,
    상기 제1 감지 전극은 상기 보상 패턴과 상기 인접 패턴을 연결하는 연결 라인을 더 포함하고,
    상기 연결 라인은 평면상에서 상기 제2 감지 전극의 일부와 중첩하는 전자 장치.
  41. 제35 항에 있어서,
    상기 제2 감지 전극의 일부와 상기 인접 패턴은 상기 개구부의 중심으로부터 일 방향을 따라 배열되고,
    상기 보상 패턴과 상기 제2 감지 전극의 다른 일부는 상기 개구부의 중심으로부터 상기 일 방향과 교차하는 방향을 따라 배열된 전자 장치.
KR1020230055201A 2018-11-16 2023-04-27 전자 장치 KR102618279B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020230055201A KR102618279B1 (ko) 2018-11-16 2023-04-27 전자 장치
KR1020230188045A KR20240000439A (ko) 2018-11-16 2023-12-21 전자 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180142068A KR102528266B1 (ko) 2018-11-16 2018-11-16 전자 장치
KR1020230055201A KR102618279B1 (ko) 2018-11-16 2023-04-27 전자 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180142068A Division KR102528266B1 (ko) 2018-11-16 2018-11-16 전자 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230188045A Division KR20240000439A (ko) 2018-11-16 2023-12-21 전자 장치

Publications (2)

Publication Number Publication Date
KR20230064601A KR20230064601A (ko) 2023-05-10
KR102618279B1 true KR102618279B1 (ko) 2023-12-29

Family

ID=68581300

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020180142068A KR102528266B1 (ko) 2018-11-16 2018-11-16 전자 장치
KR1020230055201A KR102618279B1 (ko) 2018-11-16 2023-04-27 전자 장치
KR1020230188045A KR20240000439A (ko) 2018-11-16 2023-12-21 전자 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020180142068A KR102528266B1 (ko) 2018-11-16 2018-11-16 전자 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020230188045A KR20240000439A (ko) 2018-11-16 2023-12-21 전자 장치

Country Status (4)

Country Link
US (3) US10884568B2 (ko)
EP (2) EP3664143B1 (ko)
KR (3) KR102528266B1 (ko)
CN (1) CN111198597B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102060471B1 (ko) * 2017-02-01 2019-12-30 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
KR102528266B1 (ko) 2018-11-16 2023-05-04 삼성디스플레이 주식회사 전자 장치
KR20200060002A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 표시 장치
KR102562807B1 (ko) * 2018-11-23 2023-08-03 삼성디스플레이 주식회사 전자 장치
KR102582641B1 (ko) 2018-11-30 2023-09-26 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
US11063097B2 (en) * 2018-12-03 2021-07-13 Lg Display Co., Ltd. Transparent display device
KR20200073549A (ko) * 2018-12-14 2020-06-24 엘지디스플레이 주식회사 표시 장치
CN111370446B (zh) * 2018-12-26 2022-01-04 武汉华星光电半导体显示技术有限公司 Oled显示面板及oled显示装置
KR20200109435A (ko) 2019-03-12 2020-09-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20200121400A (ko) * 2019-04-15 2020-10-26 삼성디스플레이 주식회사 전자 장치
KR20200121958A (ko) * 2019-04-16 2020-10-27 삼성디스플레이 주식회사 표시 장치의 제조방법
KR20200138569A (ko) 2019-05-31 2020-12-10 삼성디스플레이 주식회사 표시 장치
TWI710937B (zh) * 2019-06-14 2020-11-21 友達光電股份有限公司 觸控裝置
US11837150B2 (en) * 2019-08-16 2023-12-05 Silicon Works Co., Ltd. Controller configured to generate display area information and display device including the same
KR20210079792A (ko) * 2019-12-20 2021-06-30 엘지디스플레이 주식회사 카메라 투과부를 포함하는 표시 장치
KR20210088042A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치
CN115136316A (zh) * 2020-02-18 2022-09-30 谷歌有限责任公司 减小显示器中的孔边框区域
KR20210122391A (ko) * 2020-03-31 2021-10-12 삼성디스플레이 주식회사 표시 장치
KR20210131780A (ko) * 2020-04-24 2021-11-03 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치
KR20210145026A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 전자 장치
KR20210157944A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 전자 장치
KR20220000013A (ko) * 2020-06-24 2022-01-03 삼성디스플레이 주식회사 전자 장치
CN113642396B (zh) * 2020-08-17 2023-05-19 友达光电股份有限公司 感测装置
WO2022047975A1 (en) * 2020-09-03 2022-03-10 Boe Technology Group Co., Ltd. Touch control structure, display panel, display apparatus, and method of fabricating touch control structure
KR20220037014A (ko) * 2020-09-16 2022-03-24 삼성디스플레이 주식회사 표시 장치
KR20220039974A (ko) 2020-09-22 2022-03-30 삼성디스플레이 주식회사 표시 장치
KR20220051901A (ko) * 2020-10-19 2022-04-27 삼성디스플레이 주식회사 터치 센서 및 이를 포함하는 표시 장치
DE102020134390A1 (de) * 2020-12-21 2022-06-23 Marquardt Gmbh Anordnung zur ortsauflösenden projiziert-kapazitiven Berührdetektion mit nicht modifizierter Umfangsoptimierung an Durchbrüchen
KR20220158144A (ko) * 2021-05-20 2022-11-30 삼성디스플레이 주식회사 윈도우, 이를 포함하는 표시 장치 및 윈도우 제조 방법
KR20230046341A (ko) * 2021-09-29 2023-04-06 삼성디스플레이 주식회사 터치 감지부 및 이를 포함하는 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150091859A1 (en) 2013-09-27 2015-04-02 Sensel, Inc. Capacitive Touch Sensor System and Method
US20150160758A1 (en) 2013-12-10 2015-06-11 Henghao Technology Co. Ltd Touch panel with mesh alloy electrodes
US20160216838A1 (en) 2015-01-23 2016-07-28 Apple Inc. Touch panel with non-uniform touch node layout
US20160291780A1 (en) 2015-04-06 2016-10-06 Samsung Display Co., Ltd. Flexible touch screen panel and flexible touch screen display device
US20170185224A1 (en) 2014-05-28 2017-06-29 Sharp Kabushiki Kaisha Touchscreen device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8633915B2 (en) 2007-10-04 2014-01-21 Apple Inc. Single-layer touch-sensitive display
KR102381121B1 (ko) 2015-02-02 2022-04-01 삼성디스플레이 주식회사 터치패널 및 이를 포함하는 표시장치
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102563736B1 (ko) * 2016-04-08 2023-08-08 삼성디스플레이 주식회사 터치 스크린 및 이를 구비하는 표시 장치
CN105930012B (zh) 2016-05-26 2019-04-30 京东方科技集团股份有限公司 一种触摸屏、其触摸定位方法及显示装置
KR102601207B1 (ko) * 2016-07-29 2023-11-13 삼성디스플레이 주식회사 표시장치
KR101964934B1 (ko) 2016-07-29 2019-04-04 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI656461B (zh) 2016-07-31 2019-04-11 矽創電子股份有限公司 觸控顯示裝置
KR102600289B1 (ko) 2016-09-21 2023-11-13 삼성디스플레이 주식회사 표시 장치
KR20180062515A (ko) * 2016-11-30 2018-06-11 엘지디스플레이 주식회사 표시장치
KR20180067772A (ko) * 2016-12-12 2018-06-21 삼성디스플레이 주식회사 표시모듈
KR102592857B1 (ko) 2016-12-16 2023-10-24 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
KR20180078859A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
CN111966241B (zh) 2017-01-11 2023-05-30 群创光电股份有限公司 触控显示装置
US20180315357A1 (en) 2017-05-01 2018-11-01 Apple Inc. Electronic Devices Having Displays With Optical Windows
KR101976735B1 (ko) * 2017-09-14 2019-05-09 동우 화인켐 주식회사 터치 센서 및 이를 포함하는 화상 표시 장치
CN110442274B (zh) 2018-05-03 2023-04-28 奕力科技股份有限公司 具有窄边框的触控面板
KR102528266B1 (ko) 2018-11-16 2023-05-04 삼성디스플레이 주식회사 전자 장치
KR102562807B1 (ko) 2018-11-23 2023-08-03 삼성디스플레이 주식회사 전자 장치
US11366558B2 (en) 2019-07-26 2022-06-21 Apple Inc. Metal mesh touch electrodes with visibility mitigations

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150091859A1 (en) 2013-09-27 2015-04-02 Sensel, Inc. Capacitive Touch Sensor System and Method
US20150160758A1 (en) 2013-12-10 2015-06-11 Henghao Technology Co. Ltd Touch panel with mesh alloy electrodes
US20170185224A1 (en) 2014-05-28 2017-06-29 Sharp Kabushiki Kaisha Touchscreen device
US20160216838A1 (en) 2015-01-23 2016-07-28 Apple Inc. Touch panel with non-uniform touch node layout
US20160291780A1 (en) 2015-04-06 2016-10-06 Samsung Display Co., Ltd. Flexible touch screen panel and flexible touch screen display device

Also Published As

Publication number Publication date
KR102528266B1 (ko) 2023-05-04
US10884568B2 (en) 2021-01-05
US20210132740A1 (en) 2021-05-06
US11853520B2 (en) 2023-12-26
US20220283675A1 (en) 2022-09-08
US11340746B2 (en) 2022-05-24
CN111198597A (zh) 2020-05-26
KR20230064601A (ko) 2023-05-10
CN111198597B (zh) 2024-04-09
EP3664143A2 (en) 2020-06-10
EP3664143B1 (en) 2022-12-21
US20200159369A1 (en) 2020-05-21
EP3664143A3 (en) 2020-08-19
KR20200057896A (ko) 2020-05-27
EP4156888A1 (en) 2023-03-29
KR20240000439A (ko) 2024-01-02

Similar Documents

Publication Publication Date Title
KR102618279B1 (ko) 전자 장치
KR102582641B1 (ko) 전자 패널 및 이를 포함하는 전자 장치
KR102608021B1 (ko) 전자 장치 및 이의 제조 방법
KR102583203B1 (ko) 전자 패널 및 이를 포함하는 전자 장치
US11842021B2 (en) Electronic apparatus
KR102601689B1 (ko) 전자 장치
KR102505625B1 (ko) 전자 장치
US11348989B2 (en) Electronic panel and electronic apparatus including the same
KR20210070459A (ko) 전자 장치
KR20210016217A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20230169910A (ko) 전자 장치
US20240134489A1 (en) Electronic device
KR20240003010A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20200085638A (ko) 표시 장치, 그 제조 방법, 및 전자 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent