KR20220039974A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220039974A
KR20220039974A KR1020200122435A KR20200122435A KR20220039974A KR 20220039974 A KR20220039974 A KR 20220039974A KR 1020200122435 A KR1020200122435 A KR 1020200122435A KR 20200122435 A KR20200122435 A KR 20200122435A KR 20220039974 A KR20220039974 A KR 20220039974A
Authority
KR
South Korea
Prior art keywords
area
layer
shielding
disposed
region
Prior art date
Application number
KR1020200122435A
Other languages
English (en)
Inventor
이창호
엄태용
문동진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200122435A priority Critical patent/KR20220039974A/ko
Priority to EP21182593.0A priority patent/EP3971984A1/en
Priority to CN202111010136.7A priority patent/CN114256300A/zh
Priority to US17/447,262 priority patent/US11610958B2/en
Publication of KR20220039974A publication Critical patent/KR20220039974A/ko
Priority to US18/186,929 priority patent/US11985868B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H01L27/3223—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/323—
    • H01L27/3276—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 장치의 배선들이 사용자에게 시인되는 것을 최소화하고, 발광소자에서 방출된 빛이 표시 장치 내부에서 반사되어 컴포넌트에 악영향을 미치는 것을 줄이기 위하여, 제1영역, 제1영역을 둘러싸되 제1영역으로부터 이격된 제2영역, 및 제1영역과 제2영역 사이의 제3영역을 포함하는 기판; 기판 상의 제2영역에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로들; 기판 상의 제3영역에 배치되며, 화소회로들과 전기적으로 연결되는 배선들; 화소회로들을 덮는 봉지부재; 봉지부재 상에서 제2영역에 중첩하도록 배치되며, 감지전극들 및 감지전극들에 전기적으로 연결된 트레이스 라인들을 포함하는 입력감지부; 및 봉지부재 상에 배선들 중 적어도 하나와 중첩하도록 배치되며, 상호 이격된 복수의 가림부들;을 포함하는, 표시 장치가 제공된다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 이러한 표시 장치에 구비되는 표시 패널은 이미지를 표시한다. 표시 패널의 표시영역에는 복수의 화소들이 형성된다. 표시 패널에는 스캔선과 데이터선이 상호 절연되어 형성되고, 상기 복수의 화소들 각각에 대응하는 박막트랜지스터 및 스토리지 커패시터를 구비한 화소회로가 포함된다. 표시 패널의 주변영역에는 표시영역의 화소회로에 전기적 신호를 전달하는 다양한 배선들, 스캔 구동부, 데이터 구동부, 제어부 등이 구비될 수 있다. 주변영역은 이미지를 표시하지 못하는 비표시영역일 수 있다.
근래에 표시 장치는 그 용도가 다양해지고 있다. 또한, 표시 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
표시 장치 중 표시영역이 차지하는 면적을 확대하면서, 표시 장치에 접목 또는 연계하는 다양한 기능들이 추가되고 있다. 면적을 확대하면서 다양한 기능을 추가하기 위한 방안으로서 표시영역 내측에 이미지 디스플레이가 아닌 다양한 기능을 부가하기 위한 영역을 갖는 표시 장치의 연구가 계속되고 있다.
표시 장치의 표시영역에 다양한 기능을 부가하기 위한 영역으로서 빛이 투과할 수 있는 투과영역이 구비될 수 있으며, 표시영역의 화소회로와 전기적으로 연결되는 배선들은 투과영역 주위를 우회할 수 있다. 이때, 투과영역 주위의 배선들이 사용자에게 시인되는 문제가 발생할 수 있다. 본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 고품질의 표시 장치를 제공한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1영역, 상기 제1영역을 둘러싸되 상기 제1영역으로부터 이격된 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 포함하는 기판; 상기 기판 상의 상기 제2영역에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로들; 상기 기판 상의 상기 제3영역에 배치되며, 상기 화소회로들과 전기적으로 연결되는 배선들; 상기 화소회로들을 덮는 봉지부재; 상기 봉지부재 상에서 상기 제2영역에 중첩하도록 배치되며, 감지전극들 및 상기 감지전극들에 전기적으로 연결된 트레이스 라인들을 포함하는 입력감지부; 및 상기 봉지부재 상에 상기 배선들 중 적어도 하나와 중첩하도록 배치되며, 상호 이격된 복수의 가림부들;을 포함하는, 표시 장치가 제공된다.
본 실시예에 따르면, 상기 복수의 가림부들은 도전성 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 또는 이들의 합금을 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들은 상기 입력감지부의 상기 트레이스 라인들과 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들은 전기적으로 고립될 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들 외측에 배치된 제1금속선;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1금속선은 상기 입력감지부의 상기 감지전극들 중 어느 하나와 전기적으로 연결될 수 있다.
본 실시예에 따르면, 평면 상에서 상기 복수의 가림부들과 상기 제1금속선 사이에 배치된 제2금속선;을 더 포함하며, 상기 제2금속선은 전기적으로 고립될 수 있다.
본 실시예에 따르면, 상기 제1금속선 및 상기 제2금속선은, 상기 입력감지부의 상기 트레이스 라인들과 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 입력감지부의 상기 트레이스 라인들 중 적어도 일부를 포함하는 제1도전층; 상기 입력감지부의 상기 감지전극들을 포함하는 제2도전층; 및 상기 제1도전층과 상기 제2도전층 사이에 개재되는 절연층;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 절연층은 상기 제2영역으로부터 상기 제3영역까지 연장되며, 상기 제1영역에 대응되는 홀을 포함할 수 있다.
본 실시예에 따르면, 상기 절연층 중 일부분은, 상기 복수의 가림부들 중 서로 인접한 두 가림부들 사이에 위치할 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들은 각각 상기 제1영역을 둘러싸며, 상기 제1영역으로부터 멀어지는 외측 방향을 따라 배열될 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들 각각은 폐곡선을 형성할 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들 각각의 폭들은 서로 동일할 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들 중 적어도 두 개의 폭들은 서로 상이할 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들은, 상기 외측 방향을 따라 순차적으로 배열되며, 각각 제1 내지 제3폭을 구비한 제1 내지 제3가림부를 포함하고, 상기 제1폭은 상기 제2폭보다 작고, 상기 제2폭은 상기 제3폭보다 작을 수 있다.
본 실시예에 따르면, 상기 제1폭은 상기 제2폭보다 크고, 상기 제2폭은 상기 제3폭보다 클 수 있다.
본 실시예에 따르면, 상기 제1가림부와 상기 제2가림부 사이의 제1간격은 상기 제2가림부와 상기 제3가림부 사이의 제2간격과 동일할 수 있다.
본 실시예에 따르면, 상기 제1간격과 상기 제2간격은 서로 상이할 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들 각각은, 상기 외측 방향을 향하는 외측 에지 및 상기 외측 에지의 반대편인 내측 에지를 포함하며, 상기 외측 에지 및 상기 내측 에지 중 적어도 하나의 에지는 복수의 돌출부들을 구비할 수 있다.
본 실시예에 따르면, 상기 복수의 돌출부들은 상기 적어도 하나의 에지를 따라 등간격으로 배열될 수 있다.
본 실시예에 따르면, 상기 복수의 돌출부들은 상기 적어도 하나의 에지를 따라 불규칙한 간격으로 배열될 수 있다.
본 실시예에 따르면, 상기 돌출부들은 평면 상에서 다각형의 일부, 원형의 일부, 또는 타원형의 일부의 형상을 가질 수 있다.
본 실시예에 따르면, 상기 복수의 가림부들은 동일한 폭을 갖고 동일한 간격으로 배열되어 일정한 피치를 가지며, 상기 피치에 대한 상기 폭의 비율은 0.1 내지 0.9일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 표시 장치의 배선들이 사용자에게 시인되는 것을 최소화하고, 발광소자에서 방출된 빛이 표시 장치 내부에서 반사되어 컴포넌트에 악영향을 미치는 것을 줄일 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략하게 도시하는 단면도이다.
도 3a 및 도 3b는 각각 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 일 실시예에 포함되는 어느 하나의 화소회로의 등가회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 패널 상의 입력감지부를 개략적으로 나타낸 평면도이다.
도 9는 본 발명의 일 실시예에 따른 입력감지부의 적층 구조를 보여주는 단면도이다.
도 10a 및 도 10b는 각각 본 발명의 일 실시예에 따른 입력감지부 중 제1도전층 및 제2도전층을 나타낸 평면도이다.
도 11a 및 도 11b는 각각 본 발명의 다른 실시예에 따른 입력감지부 중 제1도전층 및 제2도전층을 나타낸 평면도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 일부를 발췌하여 개략적으로 나타낸 평면도이다.
도 13는 도 12의 표시 장치의 XIII부분을 확대하여 개략적으로 나타낸 평면도이다.
도 14은 도 13의 표시 장치의 XIV부분을 확대하여 개략적으로 나타낸 평면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 16는 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다.
도 17a 내지 도 17c는 본 발명의 다른 실시예들에 따른 표시 장치의 일부분 확대하여 개략적으로 나타낸 평면도이다.
도 18a 및 도 18b는 본 발명의 또 다른 실시예들에 따른 표시 장치의 일부분 확대하여 개략적으로 나타낸 평면도이다.
도 19a 내지 도 19c는 본 발명의 또 다른 실시예들에 따른 표시 장치의 일부분 확대하여 개략적으로 나타낸 평면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 1을 참조하면, 표시 장치(1)는 제1영역(A1) 및 제1영역(A1)을 둘러싸되 제1영역(A1)으로부터 이격된 제2영역(A2)을 포함할 수 있다. 제2영역(A2)은 복수의 화소들, 예컨대 화소들의 어레이가 배치될 수 있다. 제2영역(A2)은 화소들의 어레이에서 방출되는 광들을 이용해 이미지를 표시할 수 있다. 제1영역(A1)은 제2영역(A2)에 의해 전체적으로 둘러싸일 수 있다. 제1영역(A1)은 표시 장치(1)에 다양한 기능을 부여할 수 있는 컴포넌트가 배치되는 영역일 수 있다. 예컨대, 컴포넌트가 빛을 이용하는 센서, 카메라 등을 포함하는 경우, 제1영역(A1)은 센서의 빛 또는 카메라로 진행하는 빛이 투과할 수 있는 투과영역에 해당한다.
제1영역(A1)과 제2영역(A2) 사이에는 제3영역(A3)이 구비될 수 있다. 제3영역(A3)은 화소들이 배치되지 않는 일종의 비표시영역일 수 있다. 제4영역(A4)은 제2영역(A2)을 적어도 부분적으로 둘러쌀 수 있으며, 제3영역(A3)과 마찬가지로 화소들이 배치되지 않는 일종의 비표시영역일 수 있다. 제4영역(A4)에는 다양한 종류의 배선들 및 배선, 회로 등이 배치될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시 장치(1)로서, 유기 발광 표시 패널(Organic Light Emitting Display Panel)을 구비한 표시 장치(1)를 예로 하여 설명하지만, 본 발명은 이에 제한되지 않는다. 다른 실시예로서, 본 발명의 표시 장치(1)는 무기 발광 표시 패널(Inorganic Light Emitting Display Panel) 또는 양자점 발광 표시 패널(Quantum dot Light Emitting Display Panel)과 같은 표시 패널을 구비할 수 있다.
도 1에는 제1영역(A1)이 표시 장치(1)의 가로방향(예, ±x방향)을 따라 제2영역(A2)의 중심 부분에 배치된 것을 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 다른 실시예로서, 제1영역(A1)은 표시 장치(1)의 가로방향을 따라 좌측 또는 우측에 오프셋되어 배치될 수 있다. 또는/및 제1영역(A1)은 표시 장치(1)의 세로방향(예, ±y방향)을 따라 상측에 배치되거나, 가운데 배치되거나, 하측에 배치되는 것과 같이 다양한 위치에 배치될 수 있다.
도 1은 표시 장치(1)가 하나의 제1영역(A1)을 포함하는 것을 도시하고 있으나, 다른 실시예로서 표시 장치(1)는 복수의 제1영역(A1)들을 포함할 수 있다. 복수의 제1영역(A1)들이 구비되는 경우, 복수의 제1영역(A1)들 각각에 대응하여 배치되는 복수의 컴포넌트들이 구비될 수 있다.
한편, 표시 장치(1)는 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 이용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 스마트 워치(smart watch), 워치 폰(watch phone), 안경형 디스플레이, 및 헤드 장착형 디스플레이(head mounted display, HMD)와 같이 웨어러블 장치(wearable device)에 이용될 수 있다. 또한, 일 실시예에 따른 표시 장치(1)는 자동차의 계기판, 및 자동차의 센터페시아(center fascia) 또는 대쉬보드에 배치된 CID(Center Information Display), 자동차의 사이드 미러를 대신하는 룸 미러 디스플레이(room mirror display), 자동차의 뒷좌석용 엔터테인먼트로, 앞좌석의 배면에 배치되는 표시 화면으로 이용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 간략하게 도시하는 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10), 표시 패널(10) 상에 배치되는 입력감지부(input sensing section, 40), 및 광학 기능부(optical functional section, 50)을 포함할 수 있으며, 이들은 윈도우(60)로 커버될 수 있다. 윈도우(60)는 광학 투명 점착제(OCA, optical clear adhesive)와 같은 점착층을 통해 그 아래의 구성요소, 예컨대 광학 기능부(50)와 결합될 수 있다.
표시 패널(10)은 제2영역(A2)에 배치되는 복수의 발광소자 및 복수의 발광소자들 각각과 전기적으로 연결된 화소회로들을 포함할 수 있다. 입력감지부(40)는 외부의 입력, 예컨대 터치 이벤트에 따른 좌표정보를 획득할 수 있다. 입력감지부(40)는 감지전극(sensing electrode 또는 touch electrode) 및 감지전극과 연결된 트레이스 라인(trace line)들을 포함할 수 있다. 입력감지부(40)는 표시 패널(10) 위에 배치될 수 있다. 입력감지부(40)는 뮤추얼 캡 방식 또는 셀프 캡 방식으로 외부 입력을 감지할 수 있다.
입력감지부(40)는 표시 패널(10) 상에 직접 형성될 수 있다. 또는, 입력감지부(40)는 별도로 형성된 후 광학 투명 점착제(OCA, 와 같은 점착층을 통해 결합될 수 있다. 일 실시예로서, 도 2에 도시된 바와 같이 입력감지부(40)는 표시 패널(10) 바로 위에 형성될 수 있으며, 이 경우 점착층은 입력감지부(40)와 표시 패널(10) 사이에 개재되지 않을 수 있다.
광학 기능부(50)는 반사 방지층을 포함할 수 있다. 반사 방지층은 윈도우(60)를 통해 외부에서 표시 패널(10)을 향해 입사하는 빛(외부광)의 반사율을 감소시킬 수 있다. 반사 방지층은 위상지연자(retarder) 및 편광자(polarizer)와 같은 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
다른 실시예로, 반사 방지층은 블랙매트릭스와 컬러필터들의 구조물을 포함할 수 있다. 컬러필터들은 표시 패널(10)의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 또 다른 실시예로, 반사 방지층은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 수 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
광학 기능부(50)는 렌즈층을 포함할 수 있다. 렌즈층은 표시 패널(10)에서 방출되는 빛의 출광 효율을 향상시키거나, 색편차를 줄일 수 있다. 렌즈층은 오목하거나 볼록한 렌즈 형상을 가지는 층을 포함하거나, 또는/및 굴절률이 서로 다른 복수의 층을 포함할 수 있다. 광학 기능부(50)는 전술한 반사 방지층 및 렌즈층을 모두 포함하거나, 이들 중 어느 하나를 포함할 수 있다.
입력감지부(40) 및 광학 기능부(50)는 각각 홀을 포함할 수 있다. 예컨대, 입력감지부(40)는 입력감지부(40)의 상면과 바닥면을 관통하는 제1홀(40H)을 포함하고, 광학 기능부(50)는 광학 기능부(50)의 상면과 바닥면을 관통하는 제2홀(50H)을 포함할 수 있다. 제1홀(40H)과 제2홀(50H)은 제1영역(A1)에 배치되며, 서로 중첩할 수 있다.
컴포넌트(20)는 제1영역(A1)에 배치될 수 있다. 컴포넌트(20)는 빛 또는 음향을 이용하는 전자요소일 수 있다. 예컨대, 전자요소는 근접센서와 같이 거리를 측정하는 센서, 사용자의 신체의 일부(예, 지문, 홍채, 얼굴 등)을 인식하는 센서, 빛을 출력하는 소형 램프이거나, 화상을 촬상하는 이미지 센서(예, 카메라) 등일 수 있다. 빛을 이용하는 전자요소는, 가시광, 적외선광, 자외선광 등 다양한 파장 대역의 빛을 이용할 수 있다. 음향을 이용하는 전자요소는, 초음파 또는 다른 주파수 대역의 음향을 이용할 수 있다. 전술한 바와 같이, 제1영역(A1)은 컴포넌트(20)로부터 외부를 향해 진행하는 빛 및/또는 외부로부터 컴포넌트(20)를 향해 진행하는 빛이 투과할 수 있는 투과영역(transmission area)일 수 있다.
다른 실시예로, 표시 장치(1)가 스마트 워치나 차량용 계기판으로 이용되는 경우, 컴포넌트(20)는 시계 바늘이나 소정의 정보(예, 차량 속도 등)를 지시하는 바늘과 같은 부재일 수 있다. 표시 장치(1)가 시계 바늘이나 차량용 계기판을 포함하는 경우, 컴포넌트(20)가 윈도우(60)를 관통하여 외부로 노출될 수 있으며, 윈도우(60)는 제1영역(A1)에 대응하는 개구를 포함할 수 있다.
컴포넌트(20)는 전술한 바와 같이 표시 장치(1)에 소정의 기능을 부가할 수 있는 구성요소를 포함하거나, 표시 패널(10)의 심미감을 증가시키는 액세서리와 같은 구성요소 등을 포함할 수 있다.
도 3a 및 도 3b는 각각 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 단면도이다.
도 3a를 참조하면, 표시 패널(10)은 기판(100) 상에 배치된 표시층(200)을 포함한다. 기판(100)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 예컨대, 기판(100)은 SiO2를 주성분으로 하는 글래스재를 포함하거나, 강화 플라스틱과 같은 수지를 포함할 수 있다.
표시층(200)은 제2영역(A2)과 대응하도록 위치할 수 있으며, 화소회로 및 화소회로에 전기적으로 연결된 발광요소를 포함할 수 있다. 발광요소는 발광영역을 통해 빛을 방출하며, 여기서 발광영역을 화소로 정의할 수 있다. 화소회로는 복수의 박막트랜지스터들 및 스토리지 커패시터를 포함할 수 있으며, 발광요소는 발광다이오드, 예컨대 유기발광다이오드(organic light-emitting diode, OLED)를 포함할 수 있다.
표시층(200)은 봉지부재로 커버될 수 있다. 예컨대, 표시층(200)은 봉지기판(300A)으로 커버될 수 있다. 봉지기판(300A)은 글래스재를 포함하거나 고분자 수지를 포함할 수 있다. 예컨대, 봉지기판(300A)은 SiO2를 주성분으로 하는 글래스재를 포함하거나, 강화 플라스틱과 같은 수지를 포함할 수 있다. 봉지기판(300A)은 기판(100)과 마주보도록 배치되며, 기판(100)과 봉지기판(300A) 사이에는 실링재(ST, sealant)가 배치될 수 있다. 실링재(ST)는 제4영역(A4)에 위치하며, 기판(100)과 봉지기판(300A) 사이에서 표시층(200)을 전체적으로 둘러쌀 수 있다. 기판(100)의 상면에 수직한 방향에서 보았을 때(또는 평면 상에서), 제2영역(A2)은 실링재(ST)에 의해 전체적으로 둘러싸일 수 있다.
표시층(200)의 일 부분, 예컨대 제1영역(A1)과 대응되는 부분은 제거될 수 있다. 이와 관련하여, 도 3a는 표시층(200)이 제3홀(200H)을 포함하는 것을 도시한다. 표시층(200)은 전술한 화소회로들 및 발광요소들뿐만 아니라, 각 화소회로에 연결된 배선들 사이, 전극들 사이, 및/또는 발광요소의 전극들 사이에 배치된 절연층들을 더 포함할 수 있다. 예컨대, 제3홀(200H)은 표시층(200)에 구비된 전술한 절연층들 각각의 홀들이 중첩하여 형성될 수 있다. 표시층(200)의 제3홀(200H)은 표시층(200)의 상면과 바닥면을 관통하도록 형성될 수 있다.
도 3b를 참조하면, 표시 패널(10')은 기판(100), 기판(100)의 표시층(200), 및 표시층(200)을 커버하는 봉지부재인 봉지층(300B)을 포함할 수 있다. 봉지층(300B)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 도 3b는 제1 및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함하는 봉지층(300B)을 도시한다.
제1 및 제2무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 제1 및 제2무기봉지층(310, 330)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiOxNy), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학기상증착법(CVD) 등에 의해 형성될 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 예컨대, 유기봉지층(320)은 아크릴계 수지, 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다.
제1 및 제2무기봉지층(310, 330) 및 유기봉지층(320)은 제1 내지 제4영역(A1, A2, A3, A4)을 커버하도록 일체로 형성될 수 있다.
기판(100)은 고분지 수지를 포함할 수 있으며, 다층으로 형성될 수 있다. 예컨대, 기판(100)은 순차적으로 적층된, 제1베이스층(101), 제1배리어층(102), 제2베이스층(103), 및 제2배리어층(104)을 포함할 수 있다.
제1 및 제2베이스층(101, 103)은 각각 고분자 수지를 포함할 수 있다. 예컨대, 제1 및 제2베이스층(101, 103)은 폴리 폴리이미드(polyimide: PI), 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 또는/및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등을 포함할 수 있다.
제1 및 제2배리어층(102, 104)은 각각, 외부 이물질의 침투를 방지하는 배리어층으로서, 실리콘나이트라이드, 실리콘옥시나이트라이트, 실리콘옥사이드와 같은 무기물을 포함하는 단층 또는 다층일 수 있다.
표시 패널(10')이 고분자 수지를 포함하는 다층 구조의 기판(100) 및 봉지층(300B)을 포함하는 경우, 표시 패널(10')의 유연성(flexibility)을 향상시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 표시 패널(10)은 제1영역(A1), 제1영역(A1)을 둘러싸는 제2영역(A2), 제1영역(A1)과 제2영역(A2) 사이의 제3영역(A3), 그리고 제2영역(A2)을 둘러싸는 제4영역(A4)을 포함할 수 있다.
표시 패널(10)은 제2영역(A2)에 배치된 복수의 화소(PX)들을 포함할 수 있다. 화소(PX)는 발광소자, 예컨대 유기발광다이오드(OLED)에 의해 소정의 빛이 방출되는 발광영역으로 정의될 수 있다. 각 화소(PX)는 발광소자를 통해 예컨대, 적색, 녹색, 또는 청색의 빛을 방출하거나, 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다. 발광소자는 대응하는 화소회로와 전기적으로 연결되며, 화소회로에 의해 구동될 수 있다. 화소회로는 데이터선(DL)으로부터 데이터신호를 인가받고, 스캔선(SL)으로부터 스캔신호를 인가받을 수 있다.
제3영역(A3)은 제1영역(A1)을 둘러쌀 수 있다. 제3영역(A3)은 빛을 방출하는 유기발광다이오드와 같은 발광소자가 배치되지 않은 영역으로, 제3영역(A3)에는 제1영역(A1) 주변에 구비된 화소(PX)들에 대응되는 화소회로들에 전기적 신호를 제공하는 배선들이 지나갈 수 있다.
제4영역(A4)에는 각 화소(PX)에 대응하는 화소회로에 스캔신호를 제공하는 제1스캔 드라이버(1100), 제2스캔 드라이버(1200), 화소회로에 데이터신호를 제공하는 데이터 드라이버(1300), 및 제1 및 제2전원전압을 제공하기 위한 메인 전원배선(미도시) 등이 배치될 수 있다. 제1스캔 드라이버(1100) 및 제2스캔 드라이버(1200)는 각각 제4영역(A4)에 배치되되, 제2영역(A2)을 사이에 둔채 제2영역(A2)의 양측에 각각 배치될 수 있다.
도 4는 데이터 드라이버(1200)가 기판(100)의 일 측변에 인접하게 배치된 것을 도시하나, 다른 실시예에 따르면, 데이터 드라이버(1200)는 표시 패널(10)의 일 측에 배치된 패드와 전기적으로 접속된 FPCB(flexible Printed circuit board) 상에 배치될 수 있다.
도 5는 본 발명의 일 실시예에 포함되는 어느 하나의 화소회로의 등가회로도이다.
도 5를 참조하면, 화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터를 포함할 수 있으며, 유기발광다이오드(OLED)와 전기적으로 연결될 수 있다. 일 실시예에서, 화소회로(PC)는 구동 박막트랜지스터(T1), 스위칭 박막트랜지스터(T2), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호 또는 스위칭 전압에 기초하여 데이터선(DL)으로부터 입력된 데이터 신호 또는 데이터 전압을 구동 박막트랜지스터(T1)로 전달할 수 있다. 스토리지 커패시터(Cst)는 스위칭 박막트랜지스터(T2)와 구동전압선(PL)에 연결되며, 스위칭 박막트랜지스터(T2)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)의 공통전극(예, 캐소드)은 제2전원전압(ELVSS)을 공급받을 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다.
화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다. 다만, 이하 설명의 편의를 위해, 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우에 대해 설명하도록 한다.
도 6은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 평면도이다.
도 6을 참조하면, 제2영역(A2)에 형성된 화소(PX)들 중 일부 화소(PX)들은 제1영역(A1)을 중심으로 상호 이격될 수 있다. 예컨대, ±x방향을 따라 배치된 2개의 화소(PX)들 사이에 제1영역(A1)이 위치할 수 있다. 유사하게, ±y방향을 따라 배치된 2개의 화소(PX)들 사이에 제1영역(A1)이 위치할 수 있다.
제1영역(A1)을 사이에 둔 채 ±y방향으로 배치된 2개의 화소(PX)들은 동일한 데이터선(DL)에 전기적으로 연결되되, 데이터선(DL)은 제3영역(A3)에서 절곡될 수 있다. 예컨대, 데이터선(DL)의 일부는 제3영역(A3)의 제1영역(A1)의 에지, 예컨대 제1영역(A1)의 원호 방향을 따라 절곡되어 연장될 수 있다. 데이터선(DL)은 ±y방향을 따라 연장되며 제2영역(A2)을 지나는 제1 및 제2부분(DL-L1, DL-D2), 및 제1 및 제2부분(DL-L1, DL-D2)에 연결되며 제3영역(A3)에서 제1영역(A1)의 원호 방향을 따라 연장된 제3부분(DL-D)을 포함할 수 있다.
제1영역(A1)을 사이에 둔 채 ±x방향으로 배치된 2개의 화소(PX)들은 각각 서로 다른 스캔선(SL)에 전기적으로 연결될 수 있다. 제1영역(A1)의 좌측에 배치된 스캔선(SL)들은 앞서 도 4를 참조하여 설명한 제1스캔 드라이버(1100)에 전기적으로 연결될 수 있으며, 제1영역(A1)의 우측에 배치된 스캔선(SL)들은 앞서 도 4를 참조하여 설명한 제2스캔 드라이버(1200)에 전기적으로 연결될 수 있다. 도 4에 도시된 바와 같이 표시 패널(10)이 두 개의 스캔 드라이버를 포함하는 경우, 제1영역(A1)의 양측에 배치된 화소(PX)들은 각각 상호 이격된 스캔선(SL)에 전기적으로 연결될 수 있다.
다른 실시예로, 제2스캔 드라이버(1200)가 생략된다면, 제1영역(A1)을 사이에 둔 채 ±x방향으로 배치된 2개의 화소(PX)들은 동일한 스캔선에 연결될 수 있으며, 전술한 스캔선은 데이터선(DL)과 마찬가지로 제3영역(A3)에서 제1영역(A1)의 원호 방향을 따라 연장된 부분을 포함할 수 있다.
전술한 바와 같이, 제3영역(A3)에는 화소(PX)들 각각에 대응되는 화소회로들과 전기적으로 연결되는 배선들, 예컨대 데이터선(DL)의 일부 및/또는 스캔선(SL)의 일부가 배치될 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 패널의 일부를 개략적으로 나타낸 단면도이다. 도 7은 도 6의 VII-VII'선에 따른 표시 패널의 단면에 대응될 수 있다.
도 7을 참조하면, 기판(100) 상에는 화소회로(PC)가 배치되고, 화소회로(PC) 상에는 화소회로(PC)에 전기적으로 연결된 유기발광다이오드(OLED)가 배치될 수 있다. 기판(100)은 앞서 도 3a 및 도 3b를 참조하여 설명한 바와 같이, 글래스를 포함하거나 고분자 수지를 포함할 수 있다. 기판(100)은 단일 층 또는 다층일 수 있다.
기판(100) 상에는 불순물이 박막트랜지스터(TFT)의 반도체층(Act)으로 침투하는 것을 방지하기 위해 형성된 버퍼층(201)이 형성될 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드, 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201) 상에는 화소회로(PC)가 배치될 수 있다. 화소회로(PC)는 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 드레인전극(DE)을 포함할 수 있다. 도 7에 도시된 박막트랜지스터(TFT)는 도 5를 참조하여 설명한 트랜지스터들 중 하나, 예컨대 구동 트랜지스터일 수 있다. 본 실시예에서는 게이트전극(GE)이 게이트절연층(203)을 가운데 두고 반도체층(Act) 상에 배치된 탑 게이트 타입을 도시하였으나, 또 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입일 수 있다.
반도체층(Act)은 폴리 실리콘을 포함할 수 있다. 또는, 반도체층(Act)은 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
스토리지 커패시터(Cst)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이와 관련하여, 도 7은 박막트랜지스터(TFT)의 게이트전극(GE)이 스토리지 커패시터(Cst)의 하부 전극(CE1)인 것을 도시하고 있다. 다른 실시예로서, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cst)는 제2층간절연층(207)으로 커버될 수 있다.
제1층간절연층(205) 및 제2층간절연층(207)은 각각 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드 등과 같은 무기 절연물을 포함할 수 있다. 제1층간절연층(205) 및 제2층간절연층(207)은 각각 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로(PC)는 제1유기절연층(209)으로 커버될 수 있다. 제1유기절연층(209)은 평탄화 절연층으로서, 상면이 대략 편평한 면을 포함할 수 있다. 제1유기절연층(209)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제1유기절연층(209)은 폴리이미드를 포함할 수 있다.
제1유기절연층(209) 상에는 콘택메탈(CM)이 형성될 수 있다. 콘택메탈(CM)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 컨택메탈(CM)은 박막트랜지스터(TFT)의 소스전극(SE) 또는 드레인전극(DE)과 동일한 물질을 포함할 수 있다. 예컨대, 컨택메탈(CM)은 Ti/Al/Ti의 다층으로 형성될 수 있다.
제2유기절연층(211)은 컨택메탈(CM) 상에 형성될 수 있다. 제2유기절연층(211)은 상면이 대략 편평한 면을 포함할 수 있다. 제2유기절연층(211)은 Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등과 같은 유기 절연물을 포함할 수 있다. 일 실시예로, 제2유기절연층(211)은 폴리이미드를 포함할 수 있다. 도시되지 않았으나, 제1유기절연층(209)과 제2유기절연층(211) 사이에는 무기절연층이 더 배치될 수 있다.
화소전극(221)은 제2유기절연층(211) 상에 형성될 수 있다. 화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 또 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
화소전극(221) 상에는 화소정의막(215)이 형성될 수 있다. 화소정의막(215)은 화소전극(221)의 상면을 노출하는 개구(215OP)를 포함하되, 화소전극(221)의 가장자리를 커버할 수 있다. 개구(215OP)는 유기발광다이오드(OLED)에서 방출되는 빛의 발광영역을 정의할 수 있다. 예컨대, 개구(215OP)의 크기/폭이 발광영역의 크기/폭에 해당할 수 있다. 따라서, 화소(PX)의 크기 및/또는 폭은 해당하는 화소정의막(215)의 개구(215OP)의 크기 및/또는 폭에 의존할 수 있다.
화소정의막(215)은 유기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 실리콘나이트라이드나 실리콘옥시나이트라이드, 또는 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있다. 또는, 화소정의막(215)은 유기절연물 및 무기절연물을 포함할 수 있다.
중간층(222)은 발광층(222b)을 포함할 수 있다. 발광층(222b)은 예컨대 유기물을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 중간층(222)은 발광층(222b)의 아래에 배치된 제1기능층(222a) 및/또는 발광층(222b)의 위에 배치된 제2기능층(222c)을 포함할 수 있다.
제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)이 고분자 물질로 형성되는 경우, 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능층(222a)이 저분자 물질로 형성되는 경우, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다.
제2기능층(222c)은 선택적일 수 있다. 예컨대, 제1기능층(222a)과 발광층(222b)을 고분자 물질로 형성하는 경우, 제2기능층(222c)을 형성하는 것이 바람직하다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
중간층(222) 중 발광층(222b)은 제2영역(A2)에서 각 화소마다 배치될 수 있다. 발광층(222b)은 화소정의막(215)의 개구, 또는/및 화소전극(221)과 중첩하도록 배치될 수 있다. 중간층(222) 중 제1 및 제2기능층(222a, 222c) 각각 일체(single body)로서, 제2영역(A2)뿐만 아니라 앞서 도 5를 참조하여 설명한 제3영역(A3) 상에도 형성될 수 있다.
대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 일체(single body)로서, 제2영역(A2)에서 복수의 화소전극(221)들을 커버하도록 형성될 수 있다. 중간층(222) 및 대향전극(223)은 열 증착법에 의해 형성될 수 있다.
화소정의막(215) 상에는 스페이서(217)가 형성될 수 있다. 스페이서(217)는 폴리이미드와 같은 유기 절연물을 포함할 수 있다. 또는, 스페이서(213)는 실리콘나이트라이드나 실리콘옥사이드와 같은 무기 절연물을 포함하거나, 유기절연물 및 무기절연물을 포함할 수 있다.
스페이서(217)는 화소정의막(215)과 다른 물질을 포함할 수 있다. 또는, 스페이서(217)는 화소정의막(215)과 동일한 물질을 포함할 수 있으며, 이 경우 화소정의막(215)과 스페이서(217)는 하프톤 마스크 등을 이용한 마스크 공정에서 함께 형성될 수 있다. 일 실시예로서, 화소정의막(215) 및 스페이서(217)는 폴리이미드를 포함할 수 있다.
캡핑층(230)은 대향전극(223) 상에 배치될 수 있다. 캡핑층(230)은 LiF, 무기물, 또는/및 유기물을 포함할 수 있다. 일 실시예에서, 캡핑층(230)은 생략될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 패널 상의 입력감지부를 개략적으로 나타낸 평면도이다.
도 8을 참조하면, 입력감지부(40)는 제1감지전극(410)들, 제1감지전극(410)들에 연결된 제1트레이스 라인(first trace line, 415-1 내지 415-4)들, 제2감지전극(420)들, 및 제2감지전극(420)들에 연결된 제2트레이스 라인(second trace line, 425-1 내지 425-5)들을 포함할 수 있다. 제1감지전극(410)들 및 제2감지전극(420)들은 제2영역(A2)에 배치되고, 제1트레이스 라인(415-1 내지 415-4)들 및 제2트레이스 라인(425-1 내지 425-5)들은 제4영역(A4)에 배치될 수 있다.
제1감지전극(410)들은 ±y방향을 따라 배열될 수 있고, 제2감지전극(420)들은 ±y방향과 교차하는 ±x방향을 따라 배열될 수 있다. ±y방향을 따라 배열된 제1감지전극(410)들은 이웃하는 제1감지전극(410)들 사이의 제1연결전극(411)에 의해 서로 연결될 수 있으며, 각각의 제1감지라인(410C1 내지 410C4)을 형성할 수 있다. ±x방향을 따라 배열된 제2감지전극(420)들은 이웃하는 제2감지전극(420)들 사이의 제2연결전극(421)에 의해 서로 연결될 수 있으며, 각각의 제2감지라인(420R1 내지 420R5)을 형성할 수 있다. 제1감지라인(410C1 내지 410C4)들 및 제2감지라인(420R1 내지 420R5)들은 교차할 수 있다. 예컨대, 제1감지라인(410C1 내지 410C4)들 및 제2감지라인(420R1 내지 420R5)들은 서로 수직으로 교차할 수 있다.
제1감지라인(410C1 내지 410C4)들은 제4영역(A4)에 형성된 제1트레이스 라인(415-1 내지 415-4)들을 통해 감지 신호 패드부(440)의 패드에 연결될 수 있다. 예컨대, 제1트레이스 라인(415-1 내지 415-4)들은 각각 제1감지라인(410C1 내지 410C4)의 상측 및 하측에 각각 연결된 더블 라우팅(double routing) 구조일 수 있다. 제1감지라인(410C1 내지 410C4)들의 상측 및 하측에 각각 연결된 제1트레이스 라인(415-1 내지 415-4)들은 각각 대응하는 패드에 연결될 수 있다.
제2감지라인(420R1 내지 420R5)들은 제4영역(A4)에 형성된 제2트레이스 라인(425-1 내지 425-5)을 통해 감지 신호 패드부(440)의 패드에 연결될 수 있다. 예컨대, 제2트레이스 라인(425-1 내지 425-5)들은 각각 대응하는 패드에 연결될 수 있다.
제1영역(A1)은 앞서 도 1 및 도 2를 참조하여 설명한 바와 같이 컴포넌트가 배치될 수 있는 영역으로서, 제1영역(A1)에는 감지전극들이 배치되지 않는다. 제1영역(A1) 주변, 예컨대 제3영역(A3)에는 가림부(450)가 배치될 수 있으며, 가림부(450)는 제3영역(A3)에 배치된 배선들이 사용자에게 시인되는 것을 최소화하는 기능을 할 수 있다.
도 8은 각각의 제1트레이스 라인(415-1 내지 415-4)들이 제1감지라인(410C1 내지 410C4)의 상측 및 하측에 각각 연결된 더블 라우팅(double routing) 구조를 도시하고 있으며, 이와 같은 구조는 센싱 감도를 향상시킬 수 있다. 그러나, 본 발명이 이에 제한되는 것은 아니다. 다른 실시예로, 제1트레이스 라인(415-1 내지 415-4)들은 제1감지라인(410C1 내지 410C4)들의 상측 또는 하측에 연결된 싱글 라우팅 구조를 가질 수 있다.
도 9는 본 발명의 일 실시예에 따른 입력감지부의 적층 구조를 보여주는 단면도이다.
도 9를 참조하면, 입력감지부(40)는 제1도전층(CML1) 및 제2도전층(CML2)을 포함할 수 있다. 제1도전층(CML1)과 제2도전층(CML2) 사이에는 제1절연층(43)이 개재되며, 제2도전층(CML2) 상에는 제2절연층(45)이 위치할 수 있다. 도 8을 참조하여 전술한 제1감지전극(410)들, 제1연결전극(411)들, 제2감지전극(420)들, 제2연결전극(421)들 각각은 제1도전층(CML1) 또는 제2도전층(CML2) 중 하나에 포함될 수 있다.
제1 및 제2도전층(CML1, CML2)은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그 밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그래핀(graphene) 등을 포함할 수 있다.
제1 및 제2도전층(CML1, CML2)은 단층 또는 다층일 수 있다. 단층의 제1 및 제2도전층(CML1, CML2)은 금속층 또는 투명 도전층을 포함할 수 있으며, 금속층 및 투명도전층의 물질은 앞서 설명한 바와 같다. 제1 및 제2도전층(CML1, CML2) 중 하나는 단일의 금속층을 포함할 수 있다. 단일의 금속층은 몰리브덴층, 또는 MoMb의 합금층을 포함할 수 있다. 제1 또는 제2도전층(CML1, CML2) 중 하나는 다층의 금속층을 포함할 수 있다. 다층의 금속층은 예컨대, 티타늄층/알루미늄층/티타늄층의 3층을 포함하거나, 몰리브덴층/멘델레븀층의 2층을 포함할 수 있다. 또는, 다층의 금속층은 금속층 및 투명 도전층을 포함할 수 있다. 제1 및 제2도전층(CML1, CML2)은 서로 다른 적층 구조를 가지거나 동일한 적층 구조를 가질 수 있다. 예컨대, 제1도전층(CML1)은 금속층을 포함하고 제2도전층(CML2)은 투명 도전층을 포함할 수 있다. 또는, 제1 및 제2도전층(CML1, CML2)은 동일한 금속층을 포함할 수 있다.
제1 및 제2도전층(CML1, CML2)의 물질, 및 제1 및 제2도전층(CML1, CML2)에 구비되는 감지전극들의 배치는 센싱 감도를 고려하여 결정될 수 있다. RC 딜레이가 센싱 감도에 영향을 미칠 수 있는데, 금속층을 포함하는 감지전극들은 투명 도전층 대비 저항이 작기 때문에 RC 값이 감소될 수 있고, 따라서 감지전극들 사이에 정의된 커패시터의 충전시간이 감소될 수 있다. 투명 도전층을 포함하는 감지전극들은 금속층 대비 사용자에게 시인되지 않고, 입력 면적이 증가하여 커패시턴스를 증가시킬 수 있다.
제1 및 제2절연층(43, 45)은 각각 무기절연물 또는/및 유기절연물을 포함할 수 있다. 무기절연물은 실리콘옥사이드, 실리콘나이트라이드, 또는 실리콘옥시나이트라이드등을 포함할 수 있고, 유기절연물은 고분자 유기물을 포함할 수 있다.
앞서 도 8를 참조하여 설명한 제1 및 제2감지전극(410, 420)들과 제1 및 제2연결전극(411, 421)들 중 일부는 제1도전층(CML1)에 위치하고, 나머지는 제2도전층(CML2)에 위치할 수 있다. 일 실시예로, 제1도전층(CML1)은 제1연결전극(411, 도 8)들을 포함하고, 제2도전층(CML2)은 제1 및 제2감지전극(410, 420, 도 8)들, 그리고 제2연결전극(421, 도 8)들을 포함할 수 있다. 다른 실시예로, 제1도전층(CML1)은 제1 및 제2감지전극(410, 420)들, 그리고 제2연결전극(421)들을 포함하고, 제2도전층(CML2)이 제1연결전극(411)들을 포함할 수 있다. 또 다른 실시예로, 제1도전층(CML1)이 제1감지전극(410)들 및 제1연결전극(411)들을 포함하고, 제2도전층(CML2)이 제2감지전극(420)들 및 제2연결전극(421)들을 포함할 수 있으며, 이 경우, 제1감지전극(410)들과 제1연결전극(411)들은 동일한 층에 구비되어 일체로 연결되고, 제2감지전극(420)들과 제2연결전극(421)들도 동일한 층에 구비되므로, 제1도전층(CML1)과 제2도전층(CML2) 사이의 절연층에는 컨택홀이 구비되지 않을 수 있다.
한편, 도 9는 입력감지부(40)가 제1도전층(CML1), 제1절연층(43), 제2도전층(CML2) 및 제2절연층(45)을 포함하는 것을 도시하고 있으나, 다른 실시예로서 제1도전층(CML1) 아래에 무기절연물 또는 유기절연물을 포함하는 층이 더 배치될 수 있다.
도 10a 및 도 10b는 각각 본 발명의 일 실시예에 따른 입력감지부 중 제1도전층 및 제2도전층을 나타낸 평면도이다.
도 10a 및 도 10b를 참조하면, 일 실시예로서, 제1도전층(CML1)은 제1연결전극(411)들을 포함할 수 있고, 제2도전층(CML2)은 제1감지전극(410)들, 제2감지전극(420)들, 및 제2연결전극(421)들을 포함할 수 있다. 물론, 본 발명이 이에 제한되지 않음에 대해 앞서 언급하였으나, 다만 이하에서는 설명의 편의를 위해 본 실시예를 중심으로 설명하도록 한다.
제2감지전극(420)들은 제2감지전극(420)들과 동일한 층 상에 형성된 제2연결전극(421)들에 의해 서로 연결될 수 있다. 예컨대, 제2감지전극(420)들은 제2연결전극(421)들과 동일한 물질을 포함하며 일체로 형성될 수 있다. 제1감지전극(410)들은 제1감지전극(410)들과 다른 층 상에 형성된 제1연결전극(411)들에 의해 서로 연결될 수 있다. 이웃하는 제1감지전극(410)들을 전기적으로 연결하는 제1연결전극(411)은 제1절연층(43, 도 9)에 형성된 컨택홀(CNT)을 통해 이웃하는 제1감지전극(410)들과 접속할 수 있다.
제1 및 제2감지전극(410, 420)이 투명 도전층을 포함하는 경우, 제1 및 제2감지전극(410, 420)은 도 10b에 도시된 바와 같이 사각형 또는 다이아몬드 형상을 가질 수 있으며, 전술한 형상에 해당하는 면적을 가질 수 있으므로 비교적 입력 면적이 크며 커패시턴스를 증가시킬 수 있다. 제1 및 제2감지전극(410, 420)이 투명 도전층을 포함하는 경우 제2도전층(CML2)은 투명 도전성 물질로 형성될 수 있고, 제1도전층(CML1)은 금속으로 형성될 수 있다.
도 11a 및 도 11b는 각각 본 발명의 다른 실시예에 따른 입력감지부 중 제1도전층 및 제2도전층을 나타낸 평면도이다.
도 11a 및 도 11b를 참조하면, 제1 및 제2감지전극(410, 420), 그리고 제1 및 제2연결전극(411, 421)은 메쉬(또는 그리드, 격자) 형상을 가질 수 있다. 제1 및 제2감지전극(410, 420)이 금속층을 포함하는 경우, 사용자에게 시인되는 것을 방지하기 위하여 또는/및 각 화소(PX)에서 방출되는 빛의 투과를 위하여 도 11a 및 도 11b에 도시된 바와 같이 메쉬 형상을 가질 수 있다.
도 11a 및 도 11b의 확대도에 도시된 바와 같이, 제1 및 제2감지전극(410, 420)은 각각 홀(410H, 420H)을 포함하는 메쉬 형상의 금속층을 할 수 있다. 유사하게, 제1 및 제2연결전극(411, 421)도 메쉬 형상의 금속층을 포함할 수 있으며, 각각 홀(411H, 421H)을 포함할 수 있다. 상기 홀(410H, 420H, 411H, 421H)은 화소(PX)와 중첩하도록 배치될 수 있다.
제1도전층(CML1)은 도 11a에 도시된 바와 같이 제1연결전극(411)을 포함할 수 있다. 제1연결전극(411)은 제1연결전극(411)과 다른 층 상에 형성된 제1감지전극(410)들을 서로 전기적으로 연결시킬 수 있다. 이웃하는 제1감지전극(410)들을 전기적으로 연결하는 제1연결전극(411)은 제1절연층(43, 도 9)에 형성된 콘택홀(CNT)을 통해 제1감지전극(410)들과 접속할 수 있다.
제2도전층(CML2)은 도 11b에 도시된 바와 같이 제1감지전극(410), 제2감지전극(420) 및 제2연결전극(421)을 포함할 수 있다. 제2감지전극(420)들은 제2감지전극(420)들과 동일한 층 상에 형성된 제2연결전극(421)들에 의해 서로 연결될 수 있다. 예컨대, 제2감지전극(420)들은 제2연결전극(421)들과 동일한 물질을 포함하며, 일체로 형성될 수 있다. 제1감지전극(410)들은 제1감지전극(410)들과 다른 층 상에 형성된 제1연결전극(411)들에 의해 전기적으로 서로 연결될 수 있다. 제1감지전극(410)들은 제1절연층(43, 도 9)에 형성된 콘택홀(CNT)을 통해 제1감지전극(410)들과 접속할 수 있다. 도 12은 본 발명의 일 실시예에 따른 표시 장치의 일부를 발췌하여 개략적으로 나타낸 평면도이다. 도 12은 제1영역(A1)의 주변에 배치된 구성요소들, 예컨대 제1감지전극(410), 제2감지전극(420), 더미전극(430), 가림부(450), 및 금속선(460)을 중심으로 도시하고 있다.
도 12를 참고하면, 제2영역(A2)에는 ±y방향을 따라 제1감지전극(410)들이 배치되고, ±x방향을 따라 제2감지전극(420)들이 배치되되, 이웃하는 제2감지전극(420)들은 이들 사이에 위치하는 제2연결전극(421)을 통해 연결될 수 있다. 제1감지전극(410)들은 제1연결전극(411)을 통해 연결되되, 제1연결전극(411)은 제1감지전극(410)과 이격되어 배치된 아일랜드부(411b)를 포함할 수 있다. 제1연결전극(411)의 아일랜드부(411b)는 제2연결전극(421)에 형성된 홀 내에 배치될 수 있으며, 제2연결전극(421)과는 이격되어 제2연결전극(421)과 전기적으로 절연될 수 있다.
이웃하는 제1감지전극(410)들 중 하나는 제1브릿지부(411a)를 통해 아일랜드부(411b)에 연결되고, 제1감지전극(410)들 중 다른 하나는 제2브릿지부(411c)를 통해 아일랜드부(411b)에 연결될 수 있다. 제1연결전극(411)은 제1브릿지부(411a), 아일랜드부(411b), 및 제2브릿지부(411c)의 접속 구조를 포함할 수 있다. 일 실시예로, 아일랜드부(411b)들은 제1감지전극(410)들, 제2감지전극(420)들, 및 제2연결전극(421)들과 동일한 층 상에 배치될 수 있다. 예컨대, 앞서 도 9를 참조하여 설명한 제2도전층(CML2, 도 9)은 아일랜드부(411b)들, 제1감지전극(410)들, 제2감지전극(420)들, 및 제2연결전극(421)들 포함할 수 있다. 반면, 제1브릿지부(411a)들 및 제2브릿지부(411c)들은 아일랜드부(411b)들과 다른 층 상에 배치될 수 있다. 예컨대, 앞서 도 9을 참조하여 설명한 제1도전층(CML1, 도 9)은 제1브릿지부(411a)들 및 제2브릿지부(411c)들을 포함할 수 있다.
이웃하는 제1감지전극(410)과 제2감지전극(420) 사이에는 더미전극(430)이 배치될 수 있다. 예컨대, 도 12에 도시된 바와 같이 더미전극(430)은 제1감지전극(410) 또는 제2감지전극(420)의 에지를 따라 연장된 제1더미전극(431) 및 제2더미전극(432)을 포함할 수 있다. 예컨대, 연장된 제1더미전극(431) 및 제2더미전극(432)은 지그재그 형상을 가질 수 있다. 더미전극(430)은 센싱 감도를 향상시키기 위하여 배치될 수 있다. 더미전극(430)은 플로팅 전극일 수 있다.
제1영역(A1)의 주변에 배치된 제1감지전극(410)들 및 제2감지전극(420)들의 형상은 다른 감지전극들의 형상과 다를 수 있다. 제1영역(A1)의 주변에 배치된 제1감지전극(410)들 및 제2감지전극(420)들의 면적은 다른 감지전극들의 면적 보다 작을 수 있다.
제1영역(A1)에 인접한 제1감지전극(410)들 및 제2감지전극(420)들 각각은 라운드진 에지를 포함할 수 있으며, 제1감지전극(410) 및 제2감지전극(420) 각각의 라운드진 에지들의 배열은 제1영역(A1) 및 제3영역(A3)을 둘러싸는 형상을 가질 수 있다.
제3영역(A3)에는 복수의 가림부(450)들이 배치될 수 있다. 복수의 가림부(450)들은 소정의 폭을 가진 채 제1영역(A1)을 둘러쌀 수 있다. 예컨대, 복수의 가림부(450)들은 각각 평면 상에서 제1영역(A1)을 둘러싸는 고리 형상을 가질 수 있다.
복수의 가림부(450)들은 도전성 물질을 포함할 수 있다. 일 실시예로, 복수의 가림부(450)들은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다.
복수의 가림부(450)들은 주변의 요소들, 예컨대 제1 및 제2감지전극(410, 420)들, 및 더미전극(430)과 전기적으로 연결되지 않은 플로팅 상태일 수 있다. 즉, 복수의 가림부(450)들은 전기적으로 고립될 수 있다. 이를 통해, 외부 정전기(ESD)가 감지전극으로 유입되는 것을 막을 수 있다.
앞서 도 6을 참조하여 전술한 바와 같이, 제3영역(A3)에는 배선들, 예컨대, 데이터선(DL, 도 6 참조)의 일부 및/또는 스캔선(SL, 도 6 참조)의 일부가 배치될 수 있다. 제2영역(A2)은 화소가 배치되는 표시영역으로서 이미지를 구현하지만, 제3영역(A3)은 화소가 배치되지 않는 비표시영역이므로, 상기 제3영역(A3)의 배선들은 사용자에게 시인될 수 있다. 이를 최소화하기 위해, 제3영역(A3)에는 복수의 가림부(450)들이 배치될 수 있다. 복수의 가림부(450)들은 제3영역(A3)의 배선들 상에 배치되어 상기 배선들이 사용자에게 시인되는 것을 방지할 수 있다.
제3영역(A3)에는 복수의 금속선(460)들이 배치될 수 있다. 복수의 금속선(460)들은 복수의 가림부(450)들의 외측에서 복수의 가림부(450)들과 이격되어 배치되고, 복수의 가림부(450)들을 둘러쌀 수 있다.
복수의 금속선(460)들은 소정의 폭을 가질 수 있으며, 적어도 4um일 수 있다. 일 예로 복수의 금속선(460)들 각각의 폭은 복수의 가림부(450)들 각각의 폭과 동일할 수 있다. 다른 예로, 복수의 금속선(460)들 각각의 폭은 복수의 가림부(450)들 각각의 폭과 상이할 수 있다. 이하에서는 설명의 편의를 위해, 복수의 금속선(460)들 각각의 폭이 복수의 가림부(450)들 각각의 폭보다 작은 경우에 대해 설명하도록 한다.
복수의 금속선(460)들은 도전성 물질을 포함할 수 있다. 일 실시예로, 복수의 금속선(460)들은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 및 이들의 합금을 포함할 수 있다.
도 13는 도 12의 표시 장치의 XIII부분을 확대하여 개략적으로 나타낸 평면도이다.
도 13를 참조하면, 복수의 가림부(450)들은 각각 제1영역(A1)을 둘러싸며, 제1영역(A1)으로부터 멀어지는 외측 방향을 따라 배열될 수 있다. 예컨대, 복수의 가림부(450)들은 제1영역(A1)을 둘러싸는 제1 내지 제3가림부(451, 452, 453)을 포함하며, 제1가림부(451)는 제1영역(A1)에 가장 인접하게 배치되고, 제2가림부(452)는 제1가림부(451)의 외측에 배치되며, 제3가림부(453)는 제2가림부(452)의 외측에 배치될 수 있다.
복수의 가림부(450)들은 각각 폐곡선을 형성할 수 있다. 예컨대, 도 13에 도시된 바와 같이 제1영역(A1)이 평면 상에서 원형의 형상을 갖는 경우, 제1 내지 제3가림부(451, 452, 453)는 제1영역(A1)을 각각 둘러싸는 원형의 폐곡선을 형성할 수 있다. 다른 예로, 제1영역(A1)이 평면 상에서 사각형의 형상을 갖는 경우, 제1 내지 제3가림부(451, 452, 453)는 각각 사각형의 폐곡선을 형성할 수 있다.
복수의 가림부(450)들은 각각 소정의 폭을 가질 수 있다. 예컨대, 제1 내지 제3가림부(451, 452, 453)는 각각 제1 내지 제3폭(w1, w2, w3)을 가질 수 있다. 여기서, 폭은 가림부(450)의 양측 에지 사이의 최단 거리로 정의될 수 있다. 구체적으로, 복수의 가림부(450)들은 각각 제1영역(A1)을 향하는 내측 에지 및 내측 에지의 반대측인 외측 에지를 포함하며, 상기 내측 에지와 외측 에지 사이의 최단 거리를 해당 가림부(450)의 폭으로 정의된다. 여기서, 최단 거리는 제1영역(A1)으로부터 멀어지는 외측 방향에 따른 거리를 의미할 수 있다. 일 실시예로, 복수의 가림부(450)들 각각의 폭들은 서로 동일할 수 있으며, 도 13에 도시된 바와 같이 제1 내지 제3폭(w1, w2, w3)은 서로 동일할 수 있다. 일 예로, 제1 내지 제3폭(w1, w2, w3)은 적어도 4um일 수 있다.
복수의 가림부(450)들은 서로 이격되어 배열될 수 있고, 인접한 가림부(450)들 사이에 소정의 간격을 가질 수 있다. 여기서, 간격은 이웃한 가림부(450)들 사이의 외측 방향에 따른 최단 거리로 정의될 수 있다. 예컨대, 제1가림부(451)와 제2가림부(452)는 그 사이에 제1간격(d1)을 두고 서로 이격될 수 있고, 제2가림부(452)와 제3가림부(453)는 그 사이에 제2간격(d2)을 두고 서로 이격될 수 있다. 일 실시예로, 복수의 가림부(450)들 사이의 간격들은 서로 동일할 수 있으며, 도 13에 도시된 바와 같이 제1간격(d1)과 제2간격(d2)은 서로 동일할 수 있다. 일 예로, 제1 및 제2간격(d1, d2)는 적어도 4um일 수 있다.
인접한 가림부(450)들이 상호 이격됨으로써, 관통부(TH)가 형성될 수 있다. 예컨대, 제1가림부(451)와 제2가림부(452)가 서로 이격되어, 이들 사이에 제1관통부(TH1)가 형성될 수 있다. 유사하게, 제2가림부(452)와 제3가림부(453)가 서로 이격되어, 이들 사이에 제2관통부(TH2)가 형성될 수 있다.
복수의 가림부(450)들의 외측에 배치되는 복수의 금속선(460)들은 상호 이격되어 배열될 수 있다. 일 실시예로, 복수의 금속선(460)들은 서로 이격되어 배열되는 제1 내지 제3금속선(461, 462, 463)을 포함할 수 있다. 제1금속선(461)은 복수의 금속선(460)들 중 최외측에 배치되고, 제2금속선(462) 및 제3금속선(463)은 평면 상에서 제1금속선(461)과 복수의 가림부(450)들 사이에 배치될 수 있다.
비록, 도 13에서는 3개의 가림부(450)들 및 3개의 금속선(460)들이 구비되는 것을 도시하나, 본 발명은 이에 제한되지 않는다. 다른 예로서, 가림부(450)들과 금속선(460)들은 각각 2개 또는 4개 이상으로 구비될 수 있다.
도 14은 도 13의 표시 장치의 XIV부분을 확대하여 개략적으로 나타낸 평면도이다.
도 14을 참조하면, 복수의 금속선(460)들 중 최외측에 배치되는 제1금속선(461)은 입력감지부(40, 도 8)의 감지전극들 중 어느 하나와 전기적으로 연결될 수 있다. 예컨대, 제1금속선(461)은 제1감지전극(410) 또는 제2감지전극(420)과 전기적으로 연결될 수 있다.
일 실시예로서, 도 14은 제1금속선(461)이 제1감지전극(410)과 전기적으로 연결된 경우를 도시한다. 이 경우, 제1금속선(461)은 제2감지전극(420)과 전기적으로 연결되지 않는다. 제1감지전극(410)과 제2감지전극(420)은 서로 절연되어야 하기 때문이다. 즉, 제1금속선(461)은 제1감지전극(410)과 제2감지전극(420) 중 어느 하나와만 선택적으로 연결될 수 있다. 이하 설명의 편의를 위해, 제1금속선(461)이 제1감지전극(410)과 전기적으로 연결된 경우에 대해 설명하도록 한다.
제1금속선(461)과 인접한 제1감지전극(410)은 제1금속선(461)의 일부와 중첩되도록 돌출된 부분을 구비할 수 있다. 제1금속선(461)의 일부와 제1감지전극(410)의 돌출된 부분이 중첩되는 영역에는 컨택홀(CNT)이 위치하며, 제1금속선(461)과 제1감지전극(410)은 상기 컨택홀(CNT)을 통해 전기적으로 연결될 수 있다.
전술한 바와 같이, 제1영역(A1)에는 컴포넌트가 배치되는 영역인바, 제2영역(A2)과는 달리 감지전극이 배치되지 않는다. 이로 인해, 제2영역(A2) 중에서 제1영역(A1)과 인접한 영역은 센싱 감도가 저하될 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 제1금속선(461)은 제1감지전극(410)과 전기적으로 연결되므로, 감지전극으로서의 기능을 할 수 있다. 이러한 제1금속선(461)은 제1영역(A1)과 제2영역(A2) 사이의 제3영역(A3)에 배치되므로, 제2영역(A2) 중 제1영역(A1)과 인접한 상기 영역에서의 센싱 감도가 저하되는 것을 줄일 수 있다.
한편, 제1금속선(461)과 복수의 가림부(450)들 사이에 배치된 제2 및 제3금속선(462, 463)은, 제1금속선(461)과 달리 주변 요소들과 전기적으로 연결되지 않은 플로팅 상태일 수 있다. 즉, 제2 및 제3금속선(462, 463)은 전기적으로 고립될 수 있다. 이러한 제2 및 제3금속선(462, 463)은 제1영역(A1)으로부터 복수의 가림부(450)들을 통해 유입될 수 있는 정전기(ESD)에 의한 입력감지부(40)의 제1 및 제2감지전극(410, 420)의 손상을 방지할 수 있다. 예컨대, 정전기가 제3금속선(463)에 도달하더라도, 제3금속선(463)은 전기적으로 고립되어 있는바, 감지전극으로의 정전기의 유입을 막을 수 있다.
도 15는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 앞서 도면들을 참조하여 설명한 구성요소들과 동일하거나 대응되는 구성요소들에 대해 동일한 참조부호를 부여하며, 특별한 언급이 없는 한 이러한 구성요소들에 대한 중복되는 설명은 생략하도록 한다. 도 15는 앞서 도 3a을 참조하여 설명한 봉지기판(300A)과 앞서 도 10a 및 도 10b를 참조하여 설명한 입력감지부(40)가 적용된 표시 패널(10)의 구조를 도시하고 있다.도 15를 참조하면, 표시 패널(10)이 제1 내지 제4영역(A1, A2, A3, A4)을 포함하는바, 표시 패널(10)의 기판(100)도 제1 내지 제4영역(A1, A2, A3, A4)을 포함하는 것으로 이해할 수 있다.
화소회로(PC)는 기판(100) 상의 제2영역(A2)에 위치할 수 있다. 화소회로(PC)는 박막트랜지스터들 및 스토리지 커패시터를 포함한다. 박막트랜지스터의 반도체층, 전극들 및 스토리지 커패시터의 전극들은 각각, 기판(100) 상에 배치된 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제1유기절연층(209) 및 제2유기절연층(211)들 상에 배치될 수 있다.
화소전극(221)은 제2유기절연층(211)의 컨택홀을 통해 컨택메탈(CM)에 연결되고, 컨택메탈(CM)은 제1유기절연층(209)의 컨택홀을 통해 화소회로(PC)의 박막트랜지스터에 연결될 수 있다. 화소전극(221) 상에 배치된 화소정의막(215)은 화소전극(221)과 중첩하는 개구(215OP)를 포함하며, 화소정의막(215)의 개구(215OP)는 발광영역, 즉 화소(PX)를 정의할 수 있다. 화소정의막(215) 상에는 순차적으로 적층된 제1기능층(222a), 발광층(222b), 제2기능층(222c), 및 캡핑층(230)이 배치될 수 있다. 제2영역(A2)에 배치된 화소전극(221), 발광층(222b) 및 대향전극(223)의 적층구조는 발광소자를 구성할 수 있다.
화소회로(PC)들 사이에는 제1영역(A1)이 위치할 수 있다. 표시층(200)은 제1영역(A1)에 위치하는 제3홀(200H)을 포함할 수 있다. 제3홀(200H)은 표시층(200)의 절연층들 각각에 형성된 관통홀들이 중첩하면서 형성될 수 있다. 표시층(200)의 절연층들, 예컨대 버퍼층(201), 게이트절연층(203), 제1층간절연층(205), 제2층간절연층(207), 제1유기절연층(209), 제2유기절연층(211), 및 화소정의막(215)은 각각 제1영역(A1)에 위치하는 관통홀들을 구비할 수 있으며, 전술한 표시층(200)의 절연층들 중 그 크기가 가장 작은 관통홀을 구비한 절연층에 의해 제3홀(200H)이 정의될 수 있다. 일 실시예로서, 도 15는 제3홀(200H)이 제1유기절연층(209)의 측면으로 정의되는 것을 도시한다.
표시층(200)의 절연층들과 마찬가지로, 제1기능층(222a), 제2기능층(222c), 대향전극(223), 및 캡핑층(230)도 각각 제1영역(A1)에 대응하는 부분이 제거되면서 형성된 홀을 포함할 수 있다.
화소회로(PC)들과 전기적으로 연결되는 배선(WL)들 중 일부는 제3영역(A3)에 위치할 수 있다. 상기 배선(WL)들은 전술한 바와 같이, 데이터선(DL)의 일부분 및/또는 스캔선(SL)의 일부분일 수 있다. 일 실시예로, 배선(WL)들은 제3영역(A3)에서 제2층간절연층(207) 상에 배치될 수 있다.
표시층(200) 상에는 봉지부재가 배치될 수 있다. 봉지부재는 표시층(200)의 구성요소들, 예컨대 화소회로(PC)를 덮을 수 있다. 일 실시예로, 도 15는 표시 패널(10)이 봉지부재로서 봉지기판(300A)을 구비하는 것을 도시한다. 봉지기판(300A)은 기판(100)과 마주보도록 배치될 수 있다. 봉지기판(300A)은 기판(100)과 동일한 물질을 포함할 수 있으며, 동일한 굴절률을 가질 수 있다. 예컨대, 기판(100)과 봉지기판(300A)은 약 1.3 내지 약 1.7의 굴절률, 예컨대 약 1.5의 굴절률을 가질 수 있다.
기판(100)과 봉지기판(300A) 사이에는 충진재(미도시)로 채워질 수 있다. 적어도 제1영역(A1)에 배치되는 충진재는 기판(100) 및 봉지기판(300A)의 굴절률과 실질적으로 동일한 굴절률을 가질 수 있다. 이를 통해, 제1영역(A1)에서 빛이 투과할 때, 굴절되는 것을 최소화할 수 있다.
복수의 가림부(450)들은 제3영역(A3)에 배치되며, 제3영역(A3)에 배치된 배선들 중 적어도 하나와 중첩하도록 배치될 수 있다. 복수의 가림부(450)들은 상호 이격되어 배치될 수 있다. 또한, 복수의 금속선(460)들도 제3영역(A3)에 배치되며, 상호 이격되어 배치될 수 있다.
복수의 가림부(450)들 및 복수의 금속선(460)들은 봉재부재 상에 배치될 수 있다. 예컨대, 복수의 가림부(450)들 및 복수의 금속선(460)들은 봉지기판(300A)의 상면에 직접 접촉하도록 배치될 수 있다.
일 실시예로, 복수의 가림부(450)들 및 복수의 금속선(460)들은 입력감지부(40)의 형성 공정 중 일부 공정과 동일한 공정에서 형성될 수 있다. 예컨대, 복수의 가림부(450)들 및 복수의 금속선(460)들은 입력감지부(40)의 트레이스 라인(415 및 425, 도 8 참조) 및 제1연결전극(411, 도 10a 참조)을 형성하는 공정과 동일한 공정에서 형성될 수 있다. 즉, 복수의 가림부(450)들, 복수의 금속선(460)들, 트레이스 라인(415 및 425) 및 제1연결전극(411)은 제1도전층(CML1, 10a 참조)에 포함될 수 있다. 이와 관련하여 도 15는, 일 실시예로서 제4영역(A4)에 위치하는 제1트레이스 라인(415)들과 제3영역(A3)에 위치하는 복수의 가림부(450)들 및 복수의 금속선(460)들이, 각각 봉지기판(300A)의 상면에 직접 배치되는 것을 도시한다. 복수의 가림부(450)들, 복수의 금속선(460)들, 트레이스 라인들(415 및 425) 및 제1연결전극(411)은 서로 동일한 물질을 포함할 수 있다.
한편, 제4영역(A4)에 위치하는 트레이스 라인들(415 및 425), 예컨대 제1트레이스 라인(415)들 중 적어도 어느 하나는 실링재(ST)와 중첩할 수 있다.
복수의 가림부(450)들 및 복수의 금속선(460)들 상에는 제1절연층(43)이 배치될 수 있다. 제1절연층(43) 상에는 감지전극들(410, 420, 도 10a 및 도 10b 참조) 및 제2절연층(45)이 순차적으로 배치될 수 있다. 도 15는 제1절연층(43) 상에 제1감지전극(410)이 배치되고, 제1감지전극(410) 상에 제2절연층(45)이 배치된 것을 도시한다.
제1절연층(43) 및 제2절연층(45)은 제2영역(A2)으로부터 제3영역(A3)까지 연장될 수 있고, 복수의 가림부(450)들 및 복수의 금속선(460)들을 덮을 수 있다. 제1절연층(43) 중 일부분은, 복수의 가림부(450)들 중 서로 인접한 두 가림부(450)들 사이 및 복수의 금속선(460)들 중 서로 인접한 두 금속선(460)들 사이에 위치할 수 있다. 제1절연층(43)에 의해, 복수의 가림부(450)들은 서로 절연되고, 복수의 금속선(460)들도 서로 절연될 수 있다. 예컨대, 제1절연층(43) 중 일부분은 제1관통부(TH1) 및 제2관통부(TH2)에 위치할 수 있고, 제1 내지 제3가림부(451, 452, 453)은 서로 절연될 수 있다.
제1절연층(43) 및 제2절연층(45)은 각각 제1영역(A1)에 대응되는 제4홀(43H) 및 제5홀(45H)을 포함할 수 있다. 제4홀(43H)을 정의하는 제1절연층(43)의 단부는 제1가림부(451)의 내측 에지(inner edge)를 커버할 수 있으며, 제5홀(45H)을 정의하는 제2절연층(45)의 단부는 전술한 제1절연층(43)의 단부를 커버할 수 있다.
제1절연층(43) 및 제2절연층(45)은 동일한 물질을 포함하거나, 서로 다른 물질을 포함할 수 있다. 제1절연층(43) 및 제2절연층(45)은 각각은 실리콘나이트라이드, 실리콘옥사이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.
제1절연층(43)에는 제1감지전극(410)과 제1금속선(461)이 서로 전기적으로 연결되기 위한 컨택홀(CNT)이 형성될 수 있다.
광학 기능부(50)는 입력감지부(40) 상에 배치되며, 광학 기능부(50)는 제1영역(A1)에 대응되는 제2홀(50H)을 구비할 수 있다. 광학 기능부(50) 상에는 투명 점착제(OCA) 및 윈도우(60)가 배치될 수 있다. 윈도우(60)의 배면에는 제4영역(A4)에 배치된 구성요소들, 예컨대 제1트레스 라인(415) 등의 구성요소를 커버하는 차광부(61)가 배치될 수 있다. 데드영역을 커버하는 차광부(61)는 유색의 층을 포함할 수 있다. 예컨대, 차광부(61)는 흰색, 검은색, 은색, 금색, 핑크 계열과 같이 다양한 색상의 층을 포함할 수 있다. 차광부(61)는 제2영역(A2)을 둘러싸는 다각형의 고리 또는 프레임 형상을 가질 수 있다. 예컨대, 차광부(61)는 대략 사각형의 고리 또는 프레임 형상을 가질 수 있다.
한편, 화소(PX)에서 방출된 빛은 대체로 +z방향을 따라 진행할 수 있다. 그러나, 화소(PX)에서 방출된 빛 중 일부는 +z방향에 대해 일정한 각도를 갖고 비스듬하게 진행할 수 있다. 이와 관련하여, 도 15는 제2영역(A2)에 배치된 화소(PX)들 중 제1영역(A1)에 인접한 화소(PX)에서 방출되는 제1 내지 제3빛(L1, L2, L3)의 광 경로를 도시한다.
제1빛(L1)은 +z방향을 따라 진행할 수 있다. 그러나, 제2빛(L2)은 +z방향에 대해 비스듬하게 방출되어, 가림부(450)를 향해 진행할 수 있다. 제2빛(L2)은 가림부(450)의 하면에서 반사될 수 있고, 제1영역(A1)의 컴포넌트(20)로 입사될 수 있다. 컴포넌트(20)에 입사된 제2빛(L2)은 노이즈로서 작용하고, 컴포넌트(20)의 성능을 저하시키는 요인이 될 수 있다.
본 발명의 일 실시예에 따르면, 서로 이격되어 배치된 복수의 가림부(450)들이 구비되고, 복수의 가림부(450)들 사이에는 관통부(TH)가 형성될 수 있다. 화소(PX)로부터 방출되어 복수의 가림부(450)들을 향해 진행하는 빛 중 일부는 도 15의 제3빛(L3)과 같이 가림부(450)들의 하면에서 반사되지 않고, 관통부(TH)를 통해 통과할 수 있다. 즉, 복수의 가림부(450)들에 의한 반사율을 줄일 수 있다. 이를 통해, 가림부(450)들의 하면에서 반사되어 컴포넌트(20)로 입사되는 빛의 양을 줄일 수 있고, 컴포넌트(20)의 성능 저하를 방지할 수 있다.
비교예로서, 제3영역(A3)에 위치한 배선(WL)들과 전체적으로 중첩하고, 일체(一體)로 형성된 하나의 가림부가 구비될 수 있다. 즉, 비교예의 가림부는 관통부(TH)를 구비하지 않는다. 이 경우, 배선(WL)들이 사용자에게 시인되는 것을 완전히 방지할 수 있으나, 가림부에 의한 반사율을 줄일 수 없어 컴포넌트(20)의 성능 저하를 방지할 수 없다.
그러나, 상기와 같은 본 발명의 일 실시예에 따르면, 복수의 가림부(450)들을 배선(WL)들과 중첩시키되, 복수의 가림부(450)들을 상호 이격시켜 관통부(TH)들을 형성함으로써, 배선(WL)들이 사용자에게 시인되는 것을 방지하고, 동시에 가림부(450)들에 의한 반사율을 줄여 컴포넌트(20)의 성능 저하의 방지를 도모할 수 있다.
한편, 복수의 가림부(450)들이 동일한 폭을 갖고 동일한 간격으로 배열되는 경우, 상기 폭과 상기 간격의 합을 피치(P)로 정의할 수 있다. 복수의 가림부(450)들은 피치(P)를 주기로 하여, 반복적으로 배열될 수 있다. 예컨대, 제1폭(w1)과 제1간격(d1)의 합은 제2폭(w2)과 제2간격(d2)의 합과 동일하며, 피치(P)가 될 수 있다. 일 실시예로, 피치(P)는 6um 내지 150um의 값을 가질 수 있다.
본 발명의 일 실시예에 따르면, 피치(P)에 대한 폭의 비율은 0.1 내지 0.9의 값을 가질 수 있다. 예컨대, 피치(P)에 대한 제1폭(w1)의 비율은 0.1 내지 0.9의 값을 가질 수 있다. 동일한 피치(P)를 갖는 경우, 복수의 가림부(450)들 사이의 간격이 커지면 가림부(450)들의 폭이 작아지므로, 상기 비율은 작아진다. 반대로, 복수의 가림부(450)들 사이의 간격이 작아지면 가림부(450)들의 폭은 커지므로, 상기 비율은 커진다.
표시 패널(10)의 설계 시, 목적에 따라 상기 비율을 조절할 수 있다. 예컨대, 컴포넌트(20)의 성능 개선 효과를 높이기 위해서는 상기 비율을 낮출 수 있다. 반대로, 배선(WL)들의 시인성 개선 효과를 높이기 위해서는 상기 비율을 키울 수 있다.
도 16은 본 발명의 다른 실시예에 따른 표시 패널의 단면도이다. 앞서 도 15를 참조하여 설명한 구성요소와 동일하거나 대응되는 구성요소에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다. 도 16은 앞서 도 3b을 참조하여 설명한 봉지층(300B)과 앞서 도 11a 및 도 11b를 참조하여 설명한 입력감지부(40)가 적용된 표시 패널(10)의 구조를 도시하고 있다
도 16을 참조하면, 표시층(200) 상에는 봉지부재로서 봉지층(300B)이 배치될 수 있다. 봉지층(300B)은 앞서 도 3b를 참조하여 설명한 바와 같이, 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 도 16의 봉지층(300B)은 제1 및 제2무기봉지층(310, 330) 및 이들 사이의 유기봉지층(320)을 포함할 수 있다.
복수의 가림부(450)들 및 복수의 금속선(460)들은 봉지층(300B) 상에 배치될 수 있으며, 예컨대, 제2무기봉지층(330)의 상면에 직접 접촉하도록 배치될 수 있다.
복수의 가림부(450)들 및 복수의 금속선(460)들은 입력감지부(40)의 트레이스 라인(415, 도 8 참조) 중 일부(415a) 및 제1연결전극(411, 도 11a)을 형성하는 공정과 동일한 공정에서 형성될 수 있다. 즉, 복수의 가림부(450)들, 복수의 금속선(460)들, 트레이스 라인(415) 중 일부(415a) 및 제1연결전극(411)은 제1도전층(CML1, 11a 참조)에 포함될 수 있으며, 서로 동일한 물질을 포함할 수 있다.
복수의 가림부(450)들 및 복수의 금속선(460)들 상에는 제1절연층(43)이 배치될 수 있고, 제1절연층(43) 상에는 감지전극들(410 및 420, 도 11a 및 도 11b 참조 과 제2절연층(45)이 순차적으로 배치될 수 있다. 도 16은 제1절연층(43) 상에 제1감지전극(410)이 배치되고, 제1감지전극(410) 상에 제2절연층(45)이 배치된 것을 도시한다. 또한, 트레이스 라인(415) 중 다른 일부(415b)는 제1절연층(43) 상에 배치되며, 제1감지전극(410)과 동일한 물질을 포함할 수 있다. 즉, 트레이스 라인(415) 중 다른 일부(415b)와 제1감지전극(410)은 제2도전층(CML2, 11b 참조)에 포함될 수 있다.
전술한 바와 같이, 메쉬 형상의 제1감지전극(410)은 화소(PX)와 중첩하는 홀(410H)을 구비할 수 있으며, 화소(PX)로부터 방출된 제1빛(L1)은 제1감지전극(410)의 홀(410H)을 투과할 수 있다. 제1감지전극(410)은 제1절연층(43)에 형성된 컨택홀(CNT)을 통해 제1금속선(461)과 전기적으로 연결될 수 있다.
도 17a 내지 도 17c는 본 발명의 다른 실시예들에 따른 표시 장치의 일부분 확대하여 개략적으로 나타낸 평면도이다. 앞서 도 13를 참조하여 설명한 구성과 동일하거나 대응되는 구성에 대한 설명은 생략하고, 이하 차이점 위주로 설명한다.
도 17a를 참조하면, 복수의 가림부(450)들 중 적어도 두 개 폭들은 서로 상이할 수 있다. 복수의 가림부(450)들 각각의 폭들 중 일부는 서로 상이하고, 다른 일부는 서로 동일할 수 있다. 예컨대, 제1가림부(451)의 제1폭(w1)은 제2가림부(452)의 제2폭(w2)과 상이할 수 있고, 제2가림부(452)의 제2폭(w2)은 제3가림부(453)의 제3폭(w3)과 동일할 수 있다. 물론, 본 발명은 이에 제한되지 않으며, 복수의 가림부(450)들의 각각 폭들을 모두 상이할 수 있다.
도 17b를 참조하면, 복수의 가림부(450)들 중 제1영역(A1)으로부터 가까이 위치할수록 더 작은 폭을 가질 수 있다. 예컨대, 제1영역(A1)으로부터 멀어지는 외측 방향을 따라 순차적으로 배열된 제1 내지 제3가림부(451, 452, 453)들은 각각 제1 내지 제3폭(w1, w2, w3)을 가지며, 제1폭(w1)은 제2폭(w2)보다 작고, 제2폭(w2)은 제3폭(w3)보다 작을 수 있다.
도 17c를 참조하면, 복수의 가림부(450)들 중 제1영역(A1)으로부터 가까이 위치할수록 더 큰 폭을 가질 수 있다. 예컨대, 제1폭(w1)은 제2폭(w2)보다 크고, 제2폭(w2)은 제3폭(w3)보다 클 수 있다.
복수의 가림부(450)들 각각의 폭들에 의해, 복수의 가림부(450)들 사이의 관통부(TH)들의 위치가 결정될 수 있다. 예컨대, 제1가림부(451)의 제1폭(w1)이 작을수록, 제1관통부(TH1)는 제1영역(A1)에 가까워질 수 있다. 전술한 다양한 실시예들과 같이, 복수의 가림부(450)들 사이의 간격은 일정하게 유지하되, 복수의 가림부(450)들 각각의 폭들을 적절히 변형 설계함으로써, 관통부(TH)들의 위치를 조절할 수 있다. 예컨대, 제1영역(A1)에 인접한 화소(PX)로부터 방출되는 빛이 가능한 한 많이 관통부(TH)를 통해 통과하도록 관통부(TH)들의 위치를 조절한다면, 관통부(TH)의 면적을 늘리지 않고도 컴포넌트의 성능 개선 효과를 키울 수 있다.
도 18a 및 도 18b는 본 발명의 또 다른 실시예들에 따른 표시 장치의 일부분 확대하여 개략적으로 나타낸 평면도이다. 앞서 도 12를 참조하여 설명한 구성과 동일하거나 대응되는 구성에 대한 설명은 생략하고, 이하 차이점 위주로 설명한다.
도 18a 및 도 18b를 참조하면, 복수의 가림부(450)들 사이의 간격들은 서로 상이할 수 있다. 예컨대, 제1가림부(451)와 제2가림부(452) 사이의 제1간격(d1)은 제2가림부(452)와 제3가림부(453) 사이의 제2간격(d2)과 상이할 수 있다. 일 실시예로, 도 18a에 도시된 바와 같이 제1영역(A1)으로부터 멀어질수록 가림부(450)들 사이의 간격이 커질 수 있다. 다른 실시예로, 도 18b에 도시된 바와 같이 제1영역(A1)으로부터 멀어질수록 가림부(450)들 사이의 간격이 작아질 수 있다.
비록 도 18a 및 16b는 3개의 가림부(450)들이 구비되고, 이들 사이의 2개의 간격이 형성되는 것을 도시하지만, 본 발명은 이에 제한되지 않음은 전술한 바와 같다. 예컨대, 4개 이상의 가림부(450)들이 구비되어 3개 이상의 간격이 형성될 수 있다, 이 경우, 3개 이상의 간격들 중 일부는 서로 상이하고, 다른 일부는 서로 동일할 수 있다. 물론, 3개 이상의 간격들 모두 서로 상이할 수 있다.
도 19a 내지 도 19c는 본 발명의 또 다른 실시예들에 따른 표시 장치의 일부분 확대하여 개략적으로 나타낸 평면도이다. 앞서 도 13를 참조하여 설명한 구성과 동일하거나 대응되는 구성에 대한 설명은 생략하고, 이하 차이점 위주로 설명한다.
도 19a를 참조하면, 복수의 가림부(450)들 각각은 외측 방향을 향하는 외측 에지 및 외측 에지의 반대편인 내측 에지를 포함할 수 있다. 여기서, 외측 방향은 제1영역(A1)으로부터 멀어지는 방향으로 정의할 수 있다.
일 실시예로서, 가림부(450)의 외측 에지 및 내측 에지 중 적어도 하나의 에지는 복수의 돌출부(PT)들을 구비할 수 있다. 복수의 돌출부(PT)들은 해당 가림부(450)로부터 인접한 가림부(450) 또는 금속선(460)을 향해 돌출되어 형성될 수 있다.
예컨대, 제1가림부(451)의 외측 에지(451E1)는 복수의 제1돌출부(PT1)들을 포함하며, 제1돌출부(PT1)들은 제1가림부(451)의 외측 에지(451E1)로부터 제2가림부(452)를 향해 돌출되어 형성될 수 있다. 유사하게, 제2가림부(452)의 외측 에지(452E1)는 복수의 제2돌출부(PT2)들을 포함하며, 제2돌출부(PT2)들은 제2가림부(452)의 외측 에지(452E1)로부터 제3가림부(453)를 향해 돌출되어 형성될 수 있다. 제3가림부(453)의 외측 에지(453E1)는 복수의 제3돌출부(PT3)들을 포함하며, 제3돌출부(PT3)들은 제3가림부(453)의 외측 에지(453E1)로부터 금속선(460)들을 향해 돌출되어 형성될 수 있다.
복수의 돌출부(PT)들은 평면 상에서 다각형의 일부, 원형의 일부, 또는 타원형의 일부의 형상을 가질 수 있다. 도 19a는 일 예로서 복수의 돌출부(PT)들이 평면 상에서 사각형의 일부의 형상을 갖는 것을 도시하나, 본 발명은 이에 제한되지 않는다.
일 실시예로, 복수의 돌출부(PT)들은 해당 가림부(450)의 에지를 따라 등간격으로 배열될 수 있다. 예컨대, 제1돌출부(PT1)들은 제1가림부(451)의 외측 에지(451E1)를 따라 배열되되, 서로 이웃한 두 개의 제1돌출부(PT1)들이 이루는 중심각(θ)들은 서로 동일할 수 있다. 여기서, 중심각(θ)은 제1영역(A1)의 중심(CT)으로부터 서로 이웃한 두 돌출부(PT)들까지 각각 연결한 선들 사이의 예각으로 정의할 수 있다. 유사하게, 제2가림부(452)의 외측 에지(452E1)를 따라 배열된 제2돌출부(PT2)들 및 제3가림부(453)의 외측 에지(453E1)를 따라 배열된 제3돌출부(PT3)들도 등간격으로 배열될 수 있다.
도 19a는 일 예로서 제1 내지 제3돌출부(PT1, PT2, PT3)들이 각각 12개 구비되고, 중심각(θ)이 30°인 것을 도시하나, 본 발명은 이에 제한되지 않는다. 제1 내지 제3돌출부(PT1, PT2, PT3)들이 등간격으로 배열되는 한, 그 개수와 중심각에 대한 제한은 없다.
일 예로, 제1돌출부(PT1)들 중 하나, 제2돌출부(PT2)들 중 하나, 및 제3돌출부(PT3)들 중 하나는 제1영역(A1)의 중심(CT)을 지나는 선에 대하여 일직선 상에 배치될 수 있다. 다른 예로, 제1돌출부(PT1)들 중 하나, 제2돌출부(PT2)들 중 하나, 및 제3돌출부(PT3)들 중 하나는 일직선 상에 배치되지 않을 수 있다.
도 19b를 참조하면, 일 실시예로서, 복수의 가림부(450)들 중 적어도 하나의 가림부(450)의 외측 에지 및 내측 에지는 각각 복수의 돌출부(PT)를 구비할 수 있다. 예컨대, 제2가림부(452)의 외측 에지(452E1)는 복수의 제2-1돌출부(PT2-1)들을 구비하고, 제2가림부(452)의 내측 에지(452E2)는 복수의 제2-2돌출부(PT2-2)들을 구비할 수 있다.
비록 도 19b에서는 복수의 가림부(450)들 중 제2가림부(452)만이 돌출부(PT)들을 구비하는 것으로 도시하였으나, 이는 예시적인 것으로, 제1가림부(451) 및/또는 제3가림부(453)의 외측 에지와 내측 에지도 돌출부(PT)를 구비할 수 있다.
일 예로, 도 19b에 도시된 바와 같이, 제2-1돌출부(PT2-1)들 중 하나와 제2-2돌출부(PT2-2)들 중 하나는 제1영역(A1)의 중심(CT)을 지나는 선에 대하여 일직선 상에 배치될 수 있다. 다른 예로, 제2-1돌출부(PT2-1)들과 제2-2돌출부(PT2-2)들은 서로 제1영역(A1)의 중심(CT)을 지나는 선에 대하여 일직선 상에 배치되지 않고, 엇갈려 배열될 수 있다. 도 19c를 참조하면, 복수의 돌출부(PT)들은 해당 가림부(450)의 에지를 따라 불규칙한 간격으로 배열될 수 있다. 복수의 돌출부(PT)들 중 이웃한 두 개의 중심각들은 서로 상이하되, 상기 중심각들 사이에 규칙성이 없을 수 있다. 예컨대, 제1돌출부(PT1)들 중 이웃한 어느 두 개가 이루는 제1중심각(θ1)은 이웃한 다른 두 개가 이루는 제2중심각(θ2)과 상이할 수 있다. 또한, 제1돌출부(PT1)들 중 이웃한 또 다른 두 개가 이루는 제3중심각(θ3)은 상기 제1중심각(θ1) 및 상기 제2중심각(θ2)과 상이할 수 있다. 상기 제1 내지 제3중심각(θ1, θ2, θ3)들 사이에는 어떠한 규칙성도 없을 수 있다. 유사하게, 제2가림부(452)의 외측 에지(452E1)를 따라 배열된 제2돌출부(PT2)들 및 제3가림부(453)의 외측 에지(453E1)를 따라 배열된 제3돌출부(PT3)들도 불규칙한 간격으로 배열될 수 있다.
비교예로서, 복수의 돌출부(PT)들이 규칙적인 패턴으로 배열되면, 돌출부(PT)들의 패턴이 사용자에게 시인될 수 있다. 본 발명의 일 실시예에 따르면, 복수의 돌출부(PT)들이 불규칙하게 배열됨으로써, 돌출부(PT)들의 패턴이 사용자에게 시인되는 것을 최소화할 수 있다. 지금까지는 표시 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 장치를 제조하기 위한 표시 장치의 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시 장치
10: 표시 패널
20: 컴포넌트
40: 입력감지부
50: 광학 기능부
60: 윈도우
410: 제1감지전극
420: 제2감지전극
450: 가림부
460: 금속선
A1, A2, A3, A4: 제1 내지 제4영역
PT: 돌출부

Claims (25)

  1. 제1영역, 상기 제1영역을 둘러싸되 상기 제1영역으로부터 이격된 제2영역, 및 상기 제1영역과 상기 제2영역 사이의 제3영역을 포함하는 기판;
    상기 기판 상의 상기 제2영역에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로들;
    상기 기판 상의 상기 제3영역에 배치되며, 상기 화소회로들과 전기적으로 연결되는 배선들;
    상기 화소회로들을 덮는 봉지부재;
    상기 봉지부재 상에서 상기 제2영역에 중첩하도록 배치되며, 감지전극들 및 상기 감지전극들에 전기적으로 연결된 트레이스 라인들을 포함하는 입력감지부; 및
    상기 봉지부재 상에 상기 배선들 중 적어도 하나와 중첩하도록 배치되며, 상호 이격된 복수의 가림부들;을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 복수의 가림부들은 도전성 물질을 포함하는, 표시 장치.
  3. 제2항에 있어서,
    상기 복수의 가림부들은 몰리브덴(Mo), 멘델레븀(Mb), 은(Ag), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 또는 이들의 합금을 포함하는, 표시 장치.
  4. 제2항에 있어서,
    상기 복수의 가림부들은 상기 입력감지부의 상기 트레이스 라인들과 동일한 물질을 포함하는, 표시 장치.
  5. 제2항에 있어서,
    상기 복수의 가림부들은 전기적으로 고립된, 표시 장치.
  6. 제1항에 있어서,
    상기 복수의 가림부들 외측에 배치된 제1금속선;을 더 포함하는, 표시 장치.
  7. 제6항에 있어서,
    상기 제1금속선은 상기 입력감지부의 상기 감지전극들 중 어느 하나와 전기적으로 연결되는, 표시 장치.
  8. 제6항에 있어서,
    평면 상에서 상기 복수의 가림부들과 상기 제1금속선 사이에 배치된 제2금속선;을 더 포함하며,
    상기 제2금속선은 전기적으로 고립된, 표시 장치.
  9. 제8항에 있어서,
    상기 제1금속선 및 상기 제2금속선은, 상기 입력감지부의 상기 트레이스 라인들과 동일한 물질을 포함하는, 표시 장치.
  10. 제1항에 있어서,
    상기 입력감지부의 상기 트레이스 라인들 중 적어도 일부를 포함하는 제1도전층;
    상기 입력감지부의 상기 감지전극들을 포함하는 제2도전층; 및
    상기 제1도전층과 상기 제2도전층 사이에 개재되는 절연층;을 더 포함하는, 표시 장치.
  11. 제10항에 있어서,
    상기 절연층은 상기 제2영역으로부터 상기 제3영역까지 연장되며, 상기 제1영역에 대응되는 홀을 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 절연층 중 일부분은, 상기 복수의 가림부들 중 서로 인접한 두 가림부들 사이에 위치하는, 표시 장치.
  13. 제1항에 있어서,
    상기 복수의 가림부들은 각각 상기 제1영역을 둘러싸며, 상기 제1영역으로부터 멀어지는 외측 방향을 따라 배열되는, 표시 장치.
  14. 제13항에 있어서,
    상기 복수의 가림부들 각각은 폐곡선을 형성하는, 표시 장치.
  15. 제13항에 있어서,
    상기 복수의 가림부들 각각의 폭들은 서로 동일한, 표시 장치.
  16. 제13항에 있어서,
    상기 복수의 가림부들 중 적어도 두 개의 폭들은 서로 상이한, 표시 장치.
  17. 제13항에 있어서,
    상기 복수의 가림부들은, 상기 외측 방향을 따라 순차적으로 배열되며, 각각 제1 내지 제3폭을 구비한 제1 내지 제3가림부를 포함하고,
    상기 제1폭은 상기 제2폭보다 작고, 상기 제2폭은 상기 제3폭보다 작은, 표시 장치.
  18. 제14항에 있어서,
    상기 제1폭은 상기 제2폭보다 크고, 상기 제2폭은 상기 제3폭보다 큰, 표시 장치.
  19. 제17항에 있어서,
    상기 제1가림부와 상기 제2가림부 사이의 제1간격은 상기 제2가림부와 상기 제3가림부 사이의 제2간격과 동일한, 표시 장치.
  20. 제19항에 있어서,
    상기 제1간격과 상기 제2간격은 서로 상이한, 표시 장치.
  21. 제13항에 있어서,
    상기 복수의 가림부들 각각은,
    상기 외측 방향을 향하는 외측 에지 및 상기 외측 에지의 반대편인 내측 에지를 포함하며,
    상기 외측 에지 및 상기 내측 에지 중 적어도 하나의 에지는 복수의 돌출부들을 구비한, 표시 장치.
  22. 제21항에 있어서,
    상기 복수의 돌출부들은 상기 적어도 하나의 에지를 따라 등간격으로 배열되는, 표시 장치.
  23. 제21항에 있어서,
    상기 복수의 돌출부들은 상기 적어도 하나의 에지를 따라 불규칙한 간격으로 배열되는, 표시 장치.
  24. 제21항에 있어서,
    상기 돌출부들은 평면 상에서 다각형의 일부, 원형의 일부, 또는 타원형의 일부의 형상을 갖는, 표시 장치.
  25. 제13항에 있어서,
    상기 복수의 가림부들은 동일한 폭을 갖고 동일한 간격으로 배열되어 일정한 피치를 가지며,
    상기 피치에 대한 상기 폭의 비율은 0.1 내지 0.9인, 표시 장치.
KR1020200122435A 2020-09-22 2020-09-22 표시 장치 KR20220039974A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200122435A KR20220039974A (ko) 2020-09-22 2020-09-22 표시 장치
EP21182593.0A EP3971984A1 (en) 2020-09-22 2021-06-29 Display apparatus
CN202111010136.7A CN114256300A (zh) 2020-09-22 2021-08-31 显示装置
US17/447,262 US11610958B2 (en) 2020-09-22 2021-09-09 Display apparatus
US18/186,929 US11985868B2 (en) 2020-09-22 2023-03-20 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200122435A KR20220039974A (ko) 2020-09-22 2020-09-22 표시 장치

Publications (1)

Publication Number Publication Date
KR20220039974A true KR20220039974A (ko) 2022-03-30

Family

ID=76744605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200122435A KR20220039974A (ko) 2020-09-22 2020-09-22 표시 장치

Country Status (4)

Country Link
US (2) US11610958B2 (ko)
EP (1) EP3971984A1 (ko)
KR (1) KR20220039974A (ko)
CN (1) CN114256300A (ko)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4925569B2 (ja) 2004-07-08 2012-04-25 ローム株式会社 有機エレクトロルミネッセント素子
KR102172231B1 (ko) * 2013-11-14 2020-11-02 삼성디스플레이 주식회사 표시 장치
KR102378538B1 (ko) 2015-08-11 2022-03-25 삼성디스플레이 주식회사 표시 장치의 제조 방법
KR102419688B1 (ko) * 2015-12-11 2022-07-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102557140B1 (ko) 2016-06-16 2023-07-20 삼성디스플레이 주식회사 표시장치
US10474295B2 (en) * 2016-11-10 2019-11-12 Samsung Display Co., Ltd. Display device including sensor and auxiliary sensor parts
EP3330841B1 (en) 2016-12-02 2021-05-12 Samsung Electronics Co., Ltd. Electronic device including display and method for manufacturing display
KR102367975B1 (ko) * 2017-07-06 2022-02-25 삼성디스플레이 주식회사 패널 하부 부재 및 이를 포함하는 표시 장치
KR102373443B1 (ko) * 2017-09-14 2022-03-14 삼성디스플레이 주식회사 디스플레이 장치
KR102552266B1 (ko) * 2018-01-31 2023-07-07 삼성디스플레이 주식회사 표시 장치
KR102520016B1 (ko) * 2018-02-02 2023-04-11 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
CN110992889B (zh) * 2018-09-28 2022-06-03 乐金显示有限公司 包括光接收像素区域的显示设备
KR102601689B1 (ko) 2018-10-12 2023-11-15 삼성디스플레이 주식회사 전자 장치
KR102528266B1 (ko) 2018-11-16 2023-05-04 삼성디스플레이 주식회사 전자 장치
KR102583203B1 (ko) * 2018-11-29 2023-09-27 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR102612738B1 (ko) 2018-12-18 2023-12-12 엘지디스플레이 주식회사 디스플레이 장치
KR20200094877A (ko) * 2019-01-30 2020-08-10 삼성디스플레이 주식회사 표시장치
WO2021227040A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN114256300A (zh) 2022-03-29
EP3971984A1 (en) 2022-03-23
US11610958B2 (en) 2023-03-21
US20220093716A1 (en) 2022-03-24
US11985868B2 (en) 2024-05-14
US20230232674A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
EP3748682B1 (en) Display apparatus having extended connecting lines
US11605698B2 (en) Display panel including bypassing signal lines
EP3644169B1 (en) Display device
US11289684B2 (en) Display device and electronic apparatus
US20210399059A1 (en) Display device
CN113270446A (zh) 显示装置和包括显示装置的电子装置
KR20210028319A (ko) 표시장치
US11678537B2 (en) Display apparatus
US11631729B2 (en) Display device
KR20210087609A (ko) 표시 장치
KR20220064479A (ko) 디스플레이 패널 및 이를 구비하는 디스플레이 장치
US11937477B2 (en) Display device and electronic apparatus
CN112582450A (zh) 显示装置及其制造方法
KR20210140837A (ko) 표시 장치 및 이를 구비한 전자 기기
KR20220039974A (ko) 표시 장치
KR20230099770A (ko) 표시 장치 및 이를 포함하는 전자 기기
CN114628462A (zh) 显示装置及配备该显示装置的电子设备
KR20220082736A (ko) 표시 장치 및 이를 구비한 전자 기기
KR20230022332A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination