CN112582450A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN112582450A
CN112582450A CN202011021580.4A CN202011021580A CN112582450A CN 112582450 A CN112582450 A CN 112582450A CN 202011021580 A CN202011021580 A CN 202011021580A CN 112582450 A CN112582450 A CN 112582450A
Authority
CN
China
Prior art keywords
layer
hole
display
insulating layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011021580.4A
Other languages
English (en)
Inventor
张东玄
李元世
金修京
尹宁秀
印闰京
全裕珍
车眩枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112582450A publication Critical patent/CN112582450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示装置及其制造方法。显示装置包括：位于基板上的缓冲层；第一孔，穿透缓冲层并暴露基板的一部分；显示层，具有位于缓冲层上的显示元件和旁路线；第二孔，穿透显示层并连接至第一孔；以及封装构件，覆盖显示元件和旁路线。旁路线被配置为沿着第二孔的周界的一部分延伸，并且被设置在第二孔和显示元件之间。缓冲层的上表面的至少一部分通过第二孔暴露。

Description

显示装置及其制造方法
相关申请的交叉引用
本申请要求2019年9月27日在韩国知识产权局递交的韩国专利申请第10-2019-0119830号的权益，其公开通过引用整体合并于此。
技术领域
本发明涉及显示装置以及显示装置的制造方法，并且更具体地，涉及具有透射区域的显示装置以及该显示装置的制造方法。
背景技术
显示装置的用途已经相当多样化。另外，显示装置的厚度和重量在减小，并且其使用范围在扩大。
显示装置已添加了各种功能，同时在这种显示装置中显示区域所占的面积增大了。作为添加各种功能同时扩大面积的方法，对在显示区域内具有用于添加除图像显示以外的各种功能的区域的显示装置的研究正在继续。
发明内容
一个或多个实施例包括显示装置以及该显示装置的制造方法，该显示装置具有在显示区域内具有透射区域的显示面板，其中透射区域的透射率可以增大。然而，这仅是示例，并且本公开的范围不限于此。
另外的方面在随后的描述中部分地阐明，并且部分地根据这些描述显而易见，或者可以通过实践本公开所呈现的实施例而获知。
根据示例性实施例，显示装置包括：位于基板上的缓冲层；第一孔，穿透缓冲层并暴露基板的一部分；显示层，具有位于缓冲层上的显示元件和旁路线；第二孔，穿透显示层并连接至第一孔；以及封装构件，覆盖显示元件和旁路线。旁路线被配置为沿着第二孔的周界的一部分延伸，并且被设置在第二孔和显示元件之间。缓冲层的上表面的至少一部分通过第二孔暴露。
根据本发明的示例性实施例，显示装置的制造方法包括：在基板上形成缓冲层；形成穿透缓冲层并暴露基板的一部分的第一孔；在缓冲层上形成显示层，显示层包括显示元件和旁路线；形成穿透显示层的第二孔；以及形成覆盖显示层的封装构件。第二孔连接至第一孔并与第一孔同轴。缓冲层的上表面的至少一部分通过第二孔暴露。第一孔在第二孔被形成之后被形成。
附图说明
根据结合附图的以下描述，本公开的特定实施例的上述和其他方面、特征和优点将变得更加显而易见，附图中：
图1是根据本发明示例性实施例的显示装置的透视图；
图2是根据本发明示例性实施例的显示装置的截面图；
图3是根据本发明示例性实施例的显示面板的截面图；
图4是根据本发明示例性实施例的显示面板的平面图；
图5是可以应用于根据本发明示例性实施例的显示面板的像素的等效电路图；
图6是根据本发明示例性实施例的显示面板的一部分的平面图；
图7是根据本发明示例性实施例的任一个像素的截面图；
图8是根据本发明示例性实施例的显示面板上的输入感测部的平面图；
图9是根据本发明示例性实施例的输入感测部的堆叠结构的截面图；
图10是根据本发明示例性实施例的显示装置的一部分的平面图；
图11A是根据本发明示例性实施例的显示装置的截面图；
图11B是根据本发明示例性实施例的图11A的第一区域和第三区域的放大图；
图12A至图12O是示出根据本发明示例性实施例的显示装置的制造方法的截面图；
图13是根据本发明示例性实施例的显示装置的截面图；
图14是根据本发明示例性实施例的显示装置的截面图；并且
图15是根据本发明示例性实施例的显示装置的截面图。
具体实施方式
现在将详细参考示例性实施例，示例性实施例的例子示于附图中，其中相同的附图标记始终指代相同的元件。就这一点而言，目前的实施例可以具有不同的形式，并且不应该被解释为限于本文所阐明的描述。因此，以下通过参考附图仅描述示例性实施例，以解释本描述的各个方面。本文所使用的术语“和/或”包括所列出的关联项目中的一个或多个的任意组合和所有组合。在整个公开中，表达“a、b和c中的至少一个”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或其变化。
在下文中，将参考附图详细描述示例性实施例。相同的附图标记被用于指示相同的元件，并且将省略其重复描述。
还将理解，虽然本文可以使用术语“第一”、“第二”等描述各种部件，但这些部件不应当受这些术语的限制。
除非在上下文中具有明显不同的意思，否则以单数使用的表达涵盖复数的表达。
将进一步理解，本文中使用的术语“包括”和/或“包含”指定存在所陈述的特征或元件，但不排除一个或多个其他特征或元件的存在或附加。
可以理解的是，在层、区域或元件被称为“形成在另一层、区域或元件上”时，其可以直接或间接地形成在另一层、区域或元件上。例如，可以存在中间层、区域或元件。
为了便于解释，附图中元件的大小可能被放大。换句话说，因为为了便于解释而任意示出附图中部件的大小和厚度，所以下面的实施例不限于此。
当某个实施例可以被不同地实施时，具体的工艺顺序可以以与所描述的顺序不同地执行。例如，两个连续描述的工艺可以基本上同时执行或以与所描述的顺序相反的顺序执行。
可以理解的是，当层、区域或部件连接至另一部分时，该层、区域或部件可以直接连接至该部分，或者可以存在中间层、区域或部件，使得该层、区域或部件可以间接地连接至该部分。例如，当层、区域或部件电连接至另一部分时，该层、区域或部件可以直接电连接至该部分，或者可以通过另一层、区域或部件间接连接至该部分。
图1是根据示例性实施例的显示装置1的透视图。
参考图1，显示装置1可以包括第一区域A1和围绕第一区域A1的第二区域A2。例如像素阵列的多个像素可以被布置在第二区域A2中，并且第二区域A2可以通过像素阵列显示图像。第二区域A2对应于能够显示图像的有效区域。第一区域A1可以被第二区域A2完全围绕。第一区域A1可以是其中布置用于向显示装置1提供各种功能的部件的区域。例如，当部件包括使用光的传感器或摄像头等时，第一区域A1对应于传感器的光或者行进至摄像头的光可以穿过的透射区域。
第三区域A3可以被提供在第一区域A1和第二区域A2之间。第三区域A3是其中未布置像素的非显示区域，其可以包括绕过第一区域A1的线。与第三区域A3类似，围绕第二区域A2的第四区域A4可以是其中未布置像素的非显示区域。各种类型的线和内部电路等可以位于第四区域A4中。
包括在显示装置1中的每个像素可以包括发光二极管作为能够发射特定颜色的光的显示元件。发光二极管可以包括包含有机材料作为发光层的有机发光二极管。可替代地，发光二极管可以包括无机发光二极管。可替代地，发光二极管可以包括量子点作为发光层。在下文中，为了便于描述，将描述其中发光二极管包括有机发光二极管的情况。
在图1中，第一区域A1被布置在第二区域A2的在显示装置1的宽度方向(例如，±x方向)上的中心，但是在示例性实施例中，第一区域A1可以被布置为在显示装置1的宽度方向上向左侧或右侧偏移。另外，第一区域A1可以被布置在各种位置，例如被布置在显示装置1的纵向(例如±y方向)上的上侧、中间或下侧。
图1示出显示装置1包括一个第一区域A1。本发明不限于此。在示例性实施例中，显示装置1可以包括多个第一区域A1。
图2是示意性示出根据示例性实施例的显示装置1的截面图，并且可以对应于沿着图1中的线II-II’截取的截面。
参考图2，显示装置1可以包括显示面板10、位于显示面板10上的输入感测部(例如，触摸传感器)40以及光学功能部50。这些可以使用窗口60覆盖。窗口60可以通过诸如光学透明粘合剂OCA的粘合剂层与其下方的诸如光学功能部50的部件联接。显示装置1可以被提供在诸如移动电话、平板PC、笔记本计算机和智能手表的各种电子设备中。
显示面板10可以包括布置在第二区域A2中的多个二极管。输入感测部40可以根据外部输入(例如，触摸事件)获得坐标信息。输入感测部40可以包括感测电极(或触摸电极)或者连接至感测电极的迹线。输入感测部40可以位于显示面板10上。输入感测部40可以例如通过互电容方法和/或自电容方法来感测外部输入。
输入感测部40可以被直接(即，一体地)形成在显示面板10上。可替代地，输入感测部40可以被分立地形成，并且然后通过诸如光学透明粘合剂OCA的粘合剂层联接至显示面板10。在示例性实施例中，如图2中所示，输入感测部40可以被直接形成在显示面板10上，并且在这种情况下，可以省略粘合剂层。
光学功能部50可以包括抗反射层。抗反射层可以减小从外部通过窗口60朝向显示面板10入射的光(外部光)的反射率。抗反射层可以包括延迟器和偏振器。延迟器可以是膜型或液晶涂层型，并且可以包括λ/2延迟器和/或λ/4延迟器。偏振器也可以是膜型或液晶涂层型。膜型可以包括拉伸型合成树脂膜，并且液晶涂层型可以包括以特定排列布置的液晶。延迟器和偏振器可以进一步包括保护膜。
在示例性实施例中，抗反射层可以包括黑矩阵和滤色器的结构。滤色器可以考虑从显示面板10的像素中的每一个发射的光的颜色来布置。在示例性实施例中，抗反射层可以包括相消干涉结构。相消干涉结构可以包括位于彼此不同的层上的第一反射层和第二反射层。分别被第一反射层和第二反射层反射的第一反射光和第二反射光可以发生相消干涉，并且因此可以降低外部光反射率。
光学功能部50可以包括透镜层。透镜层可以增大从显示面板10发射的光的发光效率，或者可以减小颜色偏差。透镜层可以包括具有凹透镜形状或凸透镜形状的层，或/和可以包括具有不同折射率的多个层。光学功能部50可以包括以上所述的抗反射层和透镜层中的全部或任何一个。
输入感测部40和光学功能部50中的每一个可包括孔。在示例性实施例中，孔可以穿透输入感测部40和光学功能部50中的每一个。例如，输入感测部40可以包括穿透输入感测部40的上表面和下表面的孔40H，并且光学功能部50可以包括穿透光学功能部50的上表面和下表面的孔50H。输入感测部40的孔40H和光学功能部50的孔50H可以位于第一区域A1中并且可以彼此连接。在示例性实施例中，孔40H可以穿透输入感测部40，并且孔50H可以穿透光学功能部50。孔40H和孔50H可以被定位在第一区域A1中并且可以彼此连接。
当窗口60和光学功能部50之间的粘合剂层包括光学透明粘合剂OCA时，粘合剂层可以在第一区域A1中不包括孔。在示例实施例中，光学透明粘合剂OCA可以覆盖孔50H的上入口。
部件20可以位于第一区域A1中。部件20可以包括电子元件。例如，部件20可以包括利用光或声音的电子部件。例如，电子部件可以包括诸如红外传感器的接收光的传感器、通过接收光而捕获图像的摄像头、输出并检测光和声音以测量距离或识别指纹的传感器、输出光的小灯和输出声音的扬声器等。在使用光的电子元件的情况下，可以使用诸如可见光、红外光和紫外光等的各种波段的光。在一些示例性实施例中，第一区域A1可以是其中从部件20输出到外部或从外部朝向电子元件行进的光可以被透射的透射区域。
在示例性实施例中，当显示装置1被用作智能手表或车辆仪表板时，部件20可以是诸如时钟针或指示某些信息(例如，车速等)的针的构件。当显示装置1包括时钟针或车辆仪表板时，部件20可以通过窗口60暴露至外部。窗口60可以包括位于第一区域A1中的开口。
部件20可以包括如上所述的能够向显示装置1添加特定功能的部件，或者可以包括诸如配饰的增强显示面板10的美感的部件。
图3是根据示例性实施例的显示面板10的截面图。
参考图3，显示面板10包括位于基板100上的显示层200。基板100可以包括玻璃材料或聚合物树脂。例如，基板100可以包括包含SiO2的玻璃材料或诸如增强塑料的树脂。
显示层200可以位于第二区域A2中并且可以包括多个像素。包括在显示层200中的像素中的每一个可以包括像素电路以及电连接至像素电路的显示元件。像素电路可以包括晶体管和存储电容器，并且显示元件可以包括例如有机发光二极管OLED的发光二极管。
显示层200可以使用封装基板300A覆盖。封装基板300A也可以被称为封装构件。封装基板300A可以包括玻璃材料，或者可以包括聚合物树脂。例如，封装基板300A可以包括包含SiO2的玻璃材料或诸如增强塑料的树脂。封装基板300A可以被布置为面对基板100，并且密封剂ST可以位于基板100和封装基板300A之间。密封剂ST位于第四区域A4中，并且可以完全围绕位于基板100和封装基板300A之间的显示层200。当在垂直于基板100的上表面的方向上(或在平面图上)观看时，第二区域A2可以被密封剂ST完全围绕。
密封剂ST可以是无机材料，并且可以是例如玻璃料。密封剂ST可以通过应用涂胶机或丝网印刷方法来形成。玻璃料通常是指粉末形式的玻璃原料，但是在本公开中，玻璃料还包括糊状，其中诸如SiO2的主要材料包含激光或红外吸收剂、有机粘结剂和用于降低热膨胀系数的填充物。糊状的玻璃料可以通过经由干燥或烧结工艺去除有机粘结剂和湿气来固化。激光或红外吸收剂可以包括过渡金属化合物。激光可以被用作用于固化密封剂ST并将基板100和封装基板300A接合在一起的热源。
显示层200的一部分，例如第一区域A1中的一部分，可以被去除。就这一点而言，图3示出显示层200在是透射区域的第一区域A1中包括孔。显示层200不仅可以包括以上所述的像素电路和显示元件，而且还可以在连接至像素电路中的每一个的线之间、在像素电路的电极之间和/或在显示元件的电极之间包括绝缘层。例如，显示层200的孔可以通过使以上所述的提供在显示层200中的绝缘层的各个孔在z方向上重叠来形成。显示层200的孔的细节将在后面描述。
图3示出显示层200使用封装基板300A和密封剂ST密封。然而，本发明不限于此。在示例性实施例中，显示层200可以被薄膜封装层覆盖，在薄膜封装层中，至少一个无机封装层和至少一个有机封装层被堆叠。
图4是根据示例性实施例的显示面板10的平面图，并且图5是可以应用于显示面板10的像素P的等效电路图。
显示面板10可以包括第一区域A1、围绕第一区域A1的第二区域A2、位于第一区域A1和第二区域A2之间的第三区域A3以及围绕第二区域A2的第四区域A4。
显示面板10可以包括位于第二区域A2中的多个像素P。如图5中所示，每个像素P可以包括像素电路PC以及连接至像素电路PC的显示元件(例如有机发光二极管OLED)。像素电路PC可以包括第一晶体管T1、第二晶体管T2以及存储电容器Cst。每个像素P可以从有机发光二极管OLED发射例如红光、绿光或蓝光。可替代地，每个像素P可以从有机发光二极管OLED发射例如红光、绿光、蓝光或白光。第一晶体管T1和第二晶体管T2可以是薄膜晶体管。
第二晶体管T2是开关晶体管，其连接至扫描线SL和数据线DL，并且可以被配置为根据从扫描线SL输入的开关电压将从数据线DL输入的数据电压传送至第一晶体管T1。存储电容器Cst连接至第二晶体管T2和驱动电压线PL，并且可以存储与从第二晶体管T2接收的电压和供给至驱动电压线PL的第一电源电压ELVDD之间的差对应的电压。
第一晶体管T1是连接至驱动电压线PL和存储电容器Cst的驱动晶体管，并且可以对应于存储在存储电容器Cst中的电压值控制从驱动电压线PL流至有机发光二极管OLED的驱动电流。有机发光二极管OLED可以根据驱动电流发射具有特定亮度的光。有机发光二极管OLED的对电极(例如，阴极)可以被供给有第二电源电压ELVSS。
虽然图5示出像素电路PC包括两个晶体管和一个存储电容器，但是在示例性实施例中，晶体管的数量和存储电容器的数量可以根据像素电路PC的设计而变化。
再次参考图4，第三区域A3可以围绕第一区域A1。第三区域A3是其中未布置发光的诸如有机发光二极管的显示元件的区域，并且向提供在第一区域A1周围的像素P提供信号的信号线可以穿过第三区域A3。第四区域A4可以包括用于提供扫描信号至每个像素P的第一扫描驱动器1100和第二扫描驱动器1200、用于提供数据信号至每个像素P的数据驱动器1300以及用于提供第一电源电压ELVDD和第二电源电压ELVSS的主电源线(未示出)。第一扫描驱动器1100和第二扫描驱动器1200可以被布置在第四区域A4中，并且可以被分别布置在第二区域A2的相对侧，第二区域A2在第一扫描驱动器1100和第二扫描驱动器1200之间。
图4示出数据驱动器1300与基板100的一侧邻近。然而，本发明不限于此。在示例性实施例中，数据驱动器1300可以位于电连接至显示面板10一侧的焊盘的柔性印刷电路板(FPCB)上。
图6是根据示例性实施例的显示面板10的一部分的平面图。
参考图6，形成在第二区域A2中的像素P中的一些可以关于第一区域A1彼此间隔开。例如，第一区域A1可以位于在图6的±x方向上布置的两个像素P之间。类似地，第一区域A1可以位于在图6的±y方向上布置的两个像素P之间。
在±y方向上布置的且第一区域A1位于其间的两个像素P可以电连接至同一数据线DL，但是数据线DL可以在第三区域A3中弯曲。例如，数据线DL可以被布置为绕过第一区域A1。例如，数据线DL的一部分可以弯曲，并且在第三区域A3中沿着第一区域A1的边缘(例如在第一区域A1的弧形方向上)延伸。
在示例性实施例中，数据线DL可以以位于其间的第一区域A1而断开。例如，数据线DL可以包括以位于其间的第一区域A1而彼此间隔开的第一数据线DL-L1和第二数据线DL-L2。第一数据线DL-L1和第二数据线DL-L2可以通过旁路线DWL彼此连接。旁路线DWL可以与数据线DL位于不同的层上，并且通过接触孔连接至数据线DL。旁路线DWL可以在第三区域A3中沿着第一区域A1的边缘绕过第一区域A1。
在本说明书中，旁路线DWL可以指从第二区域A2延伸并穿过第三区域A3的线以及将以位于其间的第一区域A1断开的断开线连接起来的连接线。
在示例性实施例中，在±x方向上布置的且第一区域A1位于其间的两个像素P可以电连接至不同的扫描线SL。第一区域A1左侧的扫描线SL可以电连接至参考图4描述的第一扫描驱动器1100，并且第一区域A1右侧的扫描线SL可以电连接至以上参考图4描述的第二扫描驱动器1200。如图4中所示，当显示面板10包括两个扫描驱动电路时，位于第一区域A1相对侧的像素P可以分别电连接至彼此间隔开的扫描线SL。例如，一些扫描线SL可以以位于其间的第一区域A1彼此间隔开。
在示例性实施例中，当省略第二扫描驱动器1200时，在±x方向上布置的且第一区域A1位于其间的两个像素P可以连接至同一扫描线。像数据线DL一样，上述扫描线可以包括在第三区域A3中在第一区域A1的弧形方向上延伸的旁路部分。
图7是根据示例性实施例的任何一个像素P的截面图，并且可以对应于沿着图6中的线VIII-VIII’截取的截面。
参考图7，像素电路PC可以位于基板100上，并且电连接至像素电路PC的有机发光二极管OLED可以位于像素电路PC上。基板100可以包括玻璃或聚合物树脂。基板100可以是单层或多层。
缓冲层101可以位于基板100上以减少或阻挡异物、湿气或外部空气从基板100的下部渗透，并且可以在基板100上提供平坦的表面。缓冲层101可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机-无机复合材料，并且可以具有包括无机材料或有机材料的单层结构或多层结构。阻挡层(未示出)可以进一步位于基板100和缓冲层101之间以阻挡外部空气的渗透。
像素电路PC可以位于缓冲层101上。像素电路PC可以包括薄膜晶体管TFT和存储电容器Cst。薄膜晶体管TFT可以包括半导体层Act、栅电极GE、源电极SE和漏电极DE。本实施例示出顶栅型，其中栅电极GE位于半导体层Act上以栅绝缘层201作为中心。然而，本发明不限于此。在示例性实施例中，薄膜晶体管TFT可以是底栅型。
半导体层Act可以包括多晶硅。可替代地，半导体层Act可以包括非晶硅、氧化物半导体或有机半导体等。栅电极GE可以包括低电阻金属材料。栅电极GE可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)等的导电材料，并且可以被形成为包括上述材料的单层或多层。
半导体层Act与栅电极GE之间的栅绝缘层201可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽和氧化铪等。栅绝缘层201可以包括包含上述材料的单层或多层。
源电极SE和漏电极DE可以包括具有良好导电性的材料。源电极SE和漏电极DE可以包括包含Mo、Al、Cu或Ti等的导电材料，并且可以被形成为包括上述材料的单层或多层。在示例性实施例中，源电极SE和漏电极DE可以包括Ti/Al/Ti的多层。
存储电容器Cst可以包括彼此重叠的且第一层间绝缘层203位于其间的下电极CE1和上电极CE2。存储电容器Cst可以与薄膜晶体管TFT重叠。就这一点而言，图7示出薄膜晶体管TFT的栅电极GE是存储电容器Cst的下电极CE1。本发明不限于此。在示例性实施例中，存储电容器Cst可以不与薄膜晶体管TFT重叠。存储电容器Cst可以使用第二层间绝缘层205覆盖。
第一层间绝缘层203和第二层间绝缘层205中的每一个可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钛、氧化钽和/或氧化铪等。第一层间绝缘层203和第二层间绝缘层205中的每一个可以包括包含上述材料的单层或多层。
包括薄膜晶体管TFT和存储电容器Cst的像素电路PC可以使用平坦化层207覆盖。平坦化层207可以包括近似平坦的上表面。平坦化层207可以包括有机绝缘材料。在示例性实施例中，平坦化层207的有机绝缘材料可以包括诸如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)的一般商用聚合物、包含酚基的聚合物衍生物、丙烯酸聚合物、酰亚胺聚合物、芳基醚聚合物、酰胺聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇聚合物及其混合物。在示例性实施例中，平坦化层209可以包括聚酰亚胺。
像素电极221可以形成在平坦化层207上。像素电极221可以包括导电氧化物，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和/或氧化铝锌(AZO)。在示例性实施例中，像素电极221可以包括包含银(Ag)、镁(Mg)、Al、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)或其化合物的反射层。在示例性实施例中，像素电极221可以进一步包括由ITO、IZO、ZnO或In2O3形成在反射层上方或下方的膜。
像素限定层215可以形成在像素电极221上。像素限定层215可以包括暴露像素电极221的上表面的一部分的开口，并且可以覆盖像素电极221的边缘。像素限定层215可以包括有机绝缘材料。可替代地，像素限定层215可以包括无机绝缘材料，诸如氮化硅、氮氧化硅或氧化硅。可替代地，像素限定层215可以包括有机绝缘材料和无机绝缘材料。在下文中，为了便于描述，将主要详细描述其中像素限定层215包括有机绝缘材料的情况。
中间层222可以包括发光层222b。发光层222b可以包括例如有机材料。发光层222b可以包括发射特定颜色的光的聚合物有机材料或低分子量有机材料。中间层222可以包括在发光层222b下的第一功能层222a和/或在发光层222b上的第二功能层222c。
第一功能层222a可以包括单层或多层。例如，当第一功能层222a包括聚合物材料时，是具有单层结构的空穴传输层(HTL)的第一功能层222a可以包括聚(3,4-乙撑二氧噻吩)(PEDOT)或聚苯胺(PANI)。当第一功能层222a由低分子量材料形成时，第一功能层222a可以包括空穴注入层(HIL)和空穴传输层(HTL)。
第二功能层222c可以是可选的。例如，当第一功能层222a和发光层222b包括聚合物材料时，可以形成第二功能层222c。第二功能层222c可以包括单层或多层。第二功能层222c可以包括电子传输层(ETL)和/或电子注入层(EIL)。
中间层222中的发光层222b可以针对第二区域A2中的每个像素P而布置。发光层222b可以被布置为与像素限定层215的开口和/或像素电极221重叠。中间层222的第一功能层222a和第二功能层222c分别被形成为单体，并且可以不仅形成在参考图4所述的第二区域A2中而且还形成在参考图4所述的第三区域A3中。
对电极223可以包括具有低功函数的导电材料。例如，对电极223可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、锂(Li)、钙(Ca)或其合金的(半)透明层。可替代地，对电极223可以进一步包括位于包括上述材料的(半)透明层上的诸如ITO、IZO、ZnO或In2O3的层。对电极223是单体，并且可以被形成为在第二区域A2中覆盖多个像素电极221。中间层222和对电极223可以通过热蒸发形成。
间隔件217可以形成在像素限定层215上。间隔件217可以包括诸如聚酰亚胺的有机绝缘材料。可替代地，间隔件217可以包括诸如氮化硅或氧化硅的无机绝缘材料，或者可以包括有机绝缘材料和无机绝缘材料。
在示例性实施例中，间隔件217可以包括与像素限定层215的材料不同的材料。可替代地，在示例性实施例中，间隔件217可以包括与像素限定层215的材料相同的材料。在这种情况下，像素限定层215和间隔件217可以在使用半色调掩模等的掩模工艺中一起形成。在示例性实施例中，像素限定层215和间隔件217可以包括聚酰亚胺。
盖层230可以位于对电极223上。盖层230可以包括诸如LiF的无机材料或/和有机材料。在示例性实施例中，盖层230可以省略。
图8是根据示例性实施例的显示面板10上的输入感测部40的平面图。
参考图8，输入感测部40可以包括第一感测电极410、连接至第一感测电极410的第一迹线415-1至415-4、第二感测电极420以及连接至第二感测电极420的第二迹线425-1至425-5。第一感测电极410和第二感测电极420可以被布置在第二区域A2中，并且第一迹线415-1至415-4以及第二迹线425-1至425-5可以被布置在第四区域A4中。
第一感测电极410可以被布置在±y方向上，并且第二感测电极420可以被布置在与±y方向交叉的±x方向上。布置在±y方向上的第一感测电极410可以通过相邻的第一感测电极410之间的第一连接电极411彼此连接，并且可以分别形成第一感测线410C1至410C4。布置在±x方向上的第二感测电极420可以通过相邻的第二感测电极420之间的第二连接电极421彼此连接，并且可以分别形成第二感测线420R1至420R5。第一感测线410C1至410C4以及第二感测线420R1至420R5可以彼此交叉。例如，第一感测线410C1至410C4以及第二感测线420R1至420R5可以彼此垂直交叉。
第一感测线410C1至410C4可以通过形成在第四区域A4中的第一迹线415-1至415-4连接至感测信号焊盘部分440的焊盘。例如，第一迹线415-1至415-4可以分别具有连接至第一感测线410C1至410C4的上侧和下侧的双路由结构。连接至第一感测线410C1至410C4的上侧和下侧的第一迹线415-1至415-4可以分别连接至对应的焊盘。
第二感测线420R1至420R5可以通过形成在第四区域A4中的第二迹线425-1至425-5连接至感测信号焊盘部分440的焊盘。例如，第二迹线425-1至425-5可以分别连接至对应的焊盘。
如以上参考图2所述的，第一区域A1是其中可以布置部件20的区域，并且感测电极不位于第一区域A1中。金属层450可以位于第一区域A1周围，例如位于第三区域A3中，并且金属层450将在后面描述。
图8示出其中第一迹线415-1至415-4分别连接至第一感测线410C1至410C4的上侧和下侧的双路由结构，这可以提高感测灵敏度。在示例性实施例中，第一迹线415-1至415-4可以具有连接至第一感测线410C1至410C4的上侧或下侧的单路由结构。
图9是根据示例性实施例的输入感测部40的堆叠结构的截面图。
参考图9，输入感测部40可以包括第一导电层CML1和第二导电层CML2。第一绝缘层43可以位于第一导电层CML1和第二导电层CML2之间，并且第二绝缘层45可以位于第二导电层CML2上。参考图8描述的第一感测电极410、第一连接电极411、第二感测电极420和第二连接电极421中的每一个可以被包括在第一导电层CML1和第二导电层CML2中的一个中。
第一导电层CML1或第二导电层CML2可以包括金属层或透明导电层。金属层可以包括Mo、钔(Md)、Ag、Ti、Cu、Al或其合金。透明导电层可以包括透明导电氧化物，诸如ITO、IZO、ZnO或氧化铟锡锌(ITZO)等。另外，透明导电层可以包括诸如PEDOT的导电聚合物、金属纳米线或石墨烯等。
第一导电层CML1或第二导电层CML2可以是单层或多层。单层的第一导电层CML1或第二导电层CML2可以包括金属层或透明导电层，并且金属层和透明导电层的材料如上所述。第一导电层CML1和第二导电层CML2中的一个可以包括单金属层。第一导电层CML1和第二导电层CML2中的一个可以包括多层金属层。多层金属层可以包括例如钛层/铝层/钛层的三层或钼层/钔层的两层。可替代地，多层金属层可以包括金属层和透明导电层。第一导电层CML1和第二导电层CML2可以具有不同的堆叠结构或具有相同的堆叠结构。例如，第一导电层CML1可以包括金属层，并且第二导电层CML2可以包括透明导电层。可替代地，第一导电层CML1和第二导电层CML2可以包括相同的金属层。
第一导电层CML1和第二导电层CML2的材料以及提供在第一导电层CML1和第二导电层CML2中的感测电极的材料的布置可以考虑感测灵敏度来确定。阻容(RC)延迟可能会影响感测灵敏度。由于包括金属层的感测电极具有与透明导电层相比较小的电阻，因此RC值可以减小，并且因此感测电极之间限定的电容器的充电时间可以减少。与金属层相比，包括透明导电层的感测电极对于用户而言可能是不可见的，并且包括透明导电层的感测电极的输入区域可以增大以增大电容。
第一绝缘层43和第二绝缘层45中的每一个可以包括无机绝缘材料或/和有机绝缘材料。无机绝缘材料可以包括氧化硅、氮化硅或氮氧化硅等，并且有机绝缘材料可以包括聚合物有机材料。
以上参考图8所述的第一感测电极410、第二感测电极420、第一连接电极411和第二连接电极421中的一些可以被包括在第一导电层CML1中，并且其余的可以被包括在第二导电层CML2中。
在示例性实施例中，第一导电层CML1可以包括(图8的)第一连接电极411，并且第二导电层CML2可以包括(图8的)第一感测电极410和第二感测电极420以及(图8的)第二连接电极421。在示例性实施例中，第一导电层CML1可以包括(图8的)第一感测电极410和第二感测电极420以及(图8的)第二连接电极421，并且第二导电层CML2可以包括(图8的)第一连接电极411。在示例性实施例中，第一导电层CML1可以包括(图8的)第一感测电极410和(图8的)第一连接电极411，并且第二导电层CML2可以包括(图8的)第二感测电极420和(图8的)第二连接电极421。在这种情况下，由于第一感测电极410和第一连接电极411被提供在同一层上并且一体地连接，并且第二感测电极420和第二连接电极421也被提供在同一层上，接触孔可以不被提供在第一导电层CML1和第二导电层CML2之间的绝缘层中。
在图9中，输入感测部40包括第一导电层CML1、第一绝缘层43、第二导电层CML2以及第二绝缘层45。然而，本发明不限于此。在示例性实施例中，包括无机绝缘材料或有机绝缘材料的缓冲层可以进一步位于第一导电层CML1下。
图10是根据示例性实施例的显示装置1的一部分的平面图。
参见图10，第一感测电极410可以被布置在±y方向上，第二感测电极420可以被布置在±x方向上，并且相邻的第二感测电极420可以通过位于其间的第二连接电极421彼此连接。第一感测电极410可以通过第一连接电极411彼此连接，其中第一连接电极411可以包括与第一感测电极410隔开的岛状部分411b。第一连接电极411可以位于形成在第二连接电极421中的孔中，并且与第二连接电极421隔开以与第二连接电极421电绝缘。
相邻的第一感测电极410中的一个可以通过第一桥接部分411a连接至岛状部分411b，并且相邻的第一感测电极410中的另一个可以通过第二桥接部分411c连接至岛状部分411b。第一连接电极411可以包括第一桥接部分411a、岛状部分411b和第二桥接部分411c的连接结构。在示例性实施例中，岛状部分411b可以与第一感测电极410、第二感测电极420和第二连接电极421位于同一层上。例如，以上参考图9所述的(图9的)第二导电层CML2可以包括岛状部分411b、第一感测电极410、第二感测电极420以及第二连接电极421。在示例性实施例中，第一桥接部分411a和第二桥接部分411c可以与岛状部分411b位于不同的层上。例如，以上参考图9所述的(图9的)第一导电层CML1可以包括第一桥接部分411a和第二桥接部分411c。
虚设电极430可以位于彼此相邻的第一感测电极410和第二感测电极420之间。例如，如图10中所示，虚设电极430可以包括沿着第一感测电极410或第二感测电极420的边缘延伸的第一虚设电极431和第二虚设电极432。例如，延伸的第一虚设电极431和第二虚设电极432可以具有之字形。虚设电极430可以被布置为提高感测灵敏度。虚设电极430可以是浮置电极。
第一区域A1周围的第一感测电极410和第二感测电极420的形状可以与其他感测电极的形状不同。第一区域A1周围的第一感测电极410和第二感测电极420的面积可以比其他感测电极的面板小。
与第一区域A1邻近的第一感测电极410和第二感测电极420中的每一个可以包括圆形边缘，并且第一感测电极410和第二感测电极420中的每一个的圆形边缘的阵列可以具有围绕第一区域A1的形状。
金属层450可以位于第一区域A1与第一感测电极410和第二感测电极420之间。第一感测电极410和第二感测电极420可以位于是有源区域的第二区域A2中，并且金属层450可以位于第三区域A3中。
金属层450可以位于第三区域A3中以覆盖布置在第三区域A3中的旁路线DWL。当旁路层DWL由于未布置金属层450而暴露且不被覆盖时，通过第一区域A1入射的外部光可能会被旁通线DWL反射而被看到，或者可能影响可位于第一区域A1中的(图2的)部件20的特性。
然而，根据本公开的实施例，因为第一区域A1周围的金属层450阻挡了倾斜行进的外部光，所以反射光的影响可以被最小化。
具有特定宽度的金属层450可以围绕第一区域A1。在平面图中，金属层450可以具有围绕第一区域A1的环形。金属层450可以包括Mo、Md、Ag、Ti、Cu、Al或其合金。金属层450可以处于未电连接至诸如第一感测电极410和第二感测电极420以及虚设电极430的外围元件的浮置状态。
图11A是根据示例性实施例的显示装置1的截面图。图11B是图11A的第一区域A1和第三区域A3的放大图。
参考图11A和图11B，缓冲层101、栅绝缘层201、第一层间绝缘层203、第二层间绝缘层205以及平坦化层207可以位于基板100上。像素电路PC可以包括薄膜晶体管和存储电容器。薄膜晶体管的半导体层和电极以及存储电容器的电极可以位于以上所述的绝缘层上。
像素电极221可以通过平坦化层207的接触孔连接至像素电路PC的薄膜晶体管。
像素电极221上的像素限定层215可以包括与像素电极221重叠的开口，并且像素限定层215的开口可以限定发光区域EA。第一功能层222a、发光层222b、第二功能层222c、对电极223以及盖层230可以位于像素限定层215上。基板100上的显示层200的材料和特征如以上参考图7所述。
第一区域A1中的通孔可以被提供在包括在缓冲层101和显示层200中的绝缘层、第一功能层222a、第二功能层222c、对电极223和盖层230中。因此，第一区域A1的透光率可以增大。
缓冲层101可以包括位于第一区域A1中的第一孔H1。例如，第一孔H1可以穿透缓冲层101以暴露基板100的一部分。在示例性实施例中，包括第一孔H1的缓冲层101的侧表面101S可以被提供为倾斜的。在示例性实施例中，包括第一孔H1的缓冲层101的侧表面101S可以是弯曲的。
如上所述，绝缘层可以包括至少一个无机绝缘层和至少一个有机绝缘层。例如，至少一个无机绝缘层可以是栅绝缘层201、第一层间绝缘层203和第二层间绝缘层205中的一个，并且至少一个有机绝缘层可以是平坦化层207和像素限定层215中的一个。分别形成在栅绝缘层201、第一层间绝缘层203、第二层间绝缘层205、平坦化层207和像素限定层215中的通孔可以彼此重叠以形成第二孔H2。在示例性实施例中，在第一区域A1中，第二孔H2可以穿透栅绝缘层201、第一层间绝缘层203、第二层间绝缘层205、平坦化层207和像素限定层215。第二孔H2可以是具有朝向第一孔H1减小的宽度的台阶状侧表面。第二孔H2的最小宽度可以大于第一孔H1的宽度。在示例性实施例中，第二孔H2可以暴露缓冲层101的与第一孔H1邻近的部分。
无机绝缘层可以包括位于第一区域A1中的第三孔H3。例如，栅绝缘层201、第一层间绝缘层203和第二层间绝缘层205的通孔可以重叠以形成第三孔H3。在示例性实施例中，具有第三孔H3的无机绝缘层的侧表面(即，第三孔H3的侧表面)可以是倾斜的。例如，第二层间绝缘层205的侧表面205S可以是倾斜的。在示例性实施例中，无机绝缘层的侧表面可以是弯曲的。
有机绝缘层可以包括位于第一区域A1中的第四孔。第四孔可以通过使在第一区域A1中穿透平坦化层207的第五孔H5和在第一区域A1中穿透像素限定层215的第六孔H6重叠来形成。在示例性实施例中，具有第五孔H5的平坦化层207的侧表面207S或具有第六孔H6的像素限定层215的侧表面可以像缓冲层101中的第一孔H1的侧表面101S或无机绝缘层的侧表面205S一样是倾斜的。在示例性实施例中，侧表面207S或像素限定层215的侧表面可以是弯曲的。
缓冲层101的上表面的至少一部分101U可以通过第二孔H2暴露。在示例性实施例中，缓冲层101的上表面的部分101U可以通过无机绝缘层的第三孔H3暴露。因此，缓冲层101的上表面的部分101U可以在第三区域A3中被暴露。例如，第一孔H1和第三孔H3的内表面可以被布置为彼此偏移以形成台阶。
缓冲层101的上表面的部分101U可以由第二孔H2的底部限定。在示例性实施例中，缓冲层101的上表面的部分101U可以由第三孔H3的底部限定。第三孔H3的底部可以是第二孔H2的底部。例如，缓冲层101可以从第三区域A3延伸到第一区域A1中，并且缓冲层101的上表面的部分101U是第三孔H3的内部。
如上所述，第一孔H1和第二孔H2的内表面可以具有台阶，因为第一孔H1和第二孔H2并非被同时形成，而是通过不同的工艺步骤形成。例如，第一孔H1可以使用第一掩模形成，并且第二孔H2可以使用不同于第一掩模的第二掩模形成。
当第一孔H1和第二孔H2通过一个工艺步骤同时形成时，第一区域A1中的缓冲层101和显示层200都需要通过工艺步骤去除。在这种情况下，缓冲层101在第一区域A1中的部分可能保留，使得可能无法形成第一孔H1。
在本实施例中，第一孔H1可以通过与第二孔H2不同的工艺步骤来形成，并且第一区域A1中的缓冲层101可以被去除。稍后将在后面描述形成第一孔H1和第二孔H2的方法的详细描述。
无机绝缘层的上表面的至少一部分可以通过第四孔暴露。在示例性实施例中，第二层间绝缘层205的上表面的至少一部分205U可以通过平坦化层207的第五孔H5暴露。因此，第二层间绝缘层205的上表面的部分205U可以在第三区域A3中被暴露。例如，第三孔H3和第五孔H5的内表面可以被布置为彼此偏移以形成台阶。
无机绝缘层的上表面的至少一部分可以被布置在第四孔的内部。在示例性实施例中，第二层间绝缘层205的上表面的部分205U可以被布置为对应于第五孔H5的内部。例如，第二层间绝缘层205可以在从第三区域A3到第一区域A1的方向上延伸，以对应于第五孔H5的内部。
平坦化层207的上表面的至少一部分207U可以通过第六孔H6暴露。因此，平坦化层207的上表面的部分207U可以在第三区域A3中被暴露。例如，第五孔H5和第六孔H6的内表面可以被布置为彼此偏移以形成台阶。
平坦化层207的上表面的部分207U可以被布置为对应于第六孔H6的内部。例如，平坦化层207可以在从第三区域A3到第一区域A1的方向上延伸，以对应于第六孔H6的内部。
如上所述，第三孔H3、第五孔H5和第六孔H6的内侧表面被布置为彼此偏移，并且因此形成台阶。这是因为用于形成每个孔的工艺可以以与第一孔H1和第二孔H2形成台阶的方式相同的方式而彼此不同。
另外，分别形成在第一功能层222a、第二功能层222c、对电极223和盖层230中以与第一区域A1对应的通孔可以彼此重叠，并且中间通孔220H可以被相应地提供。在示例性实施例中，中间通孔220H的直径可以小于第六孔H6的直径。另外，中间通孔220H的直径可以大于第五孔H5的直径。例如，第一功能层222a、第二功能层222c、对电极223和盖层230可以位于平坦化层207的上表面上。在这种情况下，第一功能层222a、第二功能层222c、对电极223和盖层230可以使用具有与中间通孔220H对应的遮挡膜的掩模来形成。
封装基板300A被布置为面对基板100。在示例性实施例中，在第一区域A1中，包括在显示层200中的材料不位于封装基板300A的下表面与基板100的上表面之间。换句话说，在第一区域A1中，基板100的上表面可以直接面对封装基板300A的下表面。
封装基板300A可以包括与基板100相同的材料并且可以具有相同的折射率。例如，基板100和封装基板300A可以具有约1.3至约1.7的折射率，例如约1.5。
金属层450可以位于第三区域A3中。金属层450可以与第三区域A3中的旁路线DWL重叠。
金属层450可以直接接触封装基板300A的上表面。就这一点而言，图11A和图11B示出位于第四区域A4中的第一迹线415以及金属层450分别被直接布置在封装基板300A的上表面上。第四区域A4中的迹线中的至少一条(例如第一迹线415)可以与密封剂ST重叠。
诸如氮化硅、氧化硅或氮氧化硅的第一绝缘层43位于金属层450上。感测电极和第二绝缘层45可以被依次布置在第一绝缘层43上。第一绝缘层43和第二绝缘层45可以在第一区域A1中分别包括孔43H和45H。
第一绝缘层43的端部可以覆盖金属层450的内边缘，并且第二绝缘层45的端部可以覆盖第一绝缘层43的端部。第一绝缘层43和第二绝缘层45可以包括相同的材料或不同的材料。第一绝缘层43和第二绝缘层45中的每一个可以包括无机绝缘材料或有机绝缘材料。
在示例性实施例中，金属层450位于第一绝缘层43下。在示例性实施例中，包括第一感测电极410的感测电极和第二连接电极421可以位于第一绝缘层43下，并且迹线可以被布置在第一绝缘层43之上。
光学功能部50可以覆盖金属层450的一部分，并且光学透明粘合剂OCA和窗口60可以被布置在光学功能部50上。遮光部分61可以位于窗口60的后表面上以覆盖布置在第四区域A4中的部件，例如诸如第一迹线415的部件。覆盖死区的遮光部分61可以包括着色层。例如，遮光部分61可以包括诸如白色、黑色、银色、金色和粉色的各种颜色的层。遮光部分61可以具有围绕第二区域A2的多边形的环形或框架形状。例如，遮光部分61可以具有大致矩形的环形或框架形状。
在示例性实施例中，在本实施例中，从第一区域A1的中心线CPL到每个部件的距离可以被设置为提供第一区域A1的透射率以及其中各个孔彼此偏移的台阶。另外，为了减小是非显示区域的第三区域A3的面积，可以设置从中心线CPL到每个元件的距离。
参考图11B，第一垂直距离d1是从中心线CPL到第一孔H1的边缘的距离，其可以小于第三垂直距离d3，第三垂直距离d3是从中心线CPL到第三孔H3的边缘的距离。在这种情况下，第一垂直距离d1和第三垂直距离d3之间的差可以为约1μm至约2μm。
第三垂直距离d3可以小于第五垂直距离d5，第五垂直距离d5是从中心线CPL到第五孔H5的边缘的距离。另外，第五垂直距离d5可以小于第六垂直距离d6，第六垂直距离d6是从中心线CPL到第六孔H6的边缘的距离。
如上所述，第二孔H2可以通过使第三孔H3、第五孔H5和第六孔H6重叠而提供。在这种情况下，由于从中心线CPL到第二孔H2的边缘的第二垂直距离的最小值与第三垂直距离d3相同，所以第一垂直距离d1可以小于第二垂直距离。
金属层450可以在第一区域A1中具有第七孔H7。在示例性实施例中，第一垂直距离d1可以小于从中心线CPL到第七孔H7的边缘的第七垂直距离d7。这可以用于减小是非显示区域的第三区域A3。
如上所述，为了增大第一区域A1的透射率，第一孔H1被提供在缓冲层101中以与第一区域A1对应。当缓冲层101被连续地布置在基板100上时，从外部入射到第一区域A1中的光/信号的透射率或者从第一区域A1中的部件20发射的光/信号的透射率可以减小。在本实施例中，由于缓冲层101包括第一孔H1，因此在上述情况下，光/信号的透射率可以增大。
在下文中，将参考图12A至图12O详细描述提供有包括第一孔H1的缓冲层101的显示装置的制造方法。
图12A至图12O是示出根据示例性实施例的显示装置的制造方法的截面图。在图12A至图12O中，与图11A和图11B中使用的附图标记相同的附图标记指示相同的元件，并且在本文中将不给出重复的描述。
参考图12A，缓冲层101可以被连续地形成在基板100上。例如，缓冲层101可以被连续地形成在基板100上的第一区域A1、第二区域A2和第三区域A3中。
虽然未示出，但是阻止外部空气穿过的阻挡层(未示出)可以被形成在基板100和缓冲层101之间。
接下来，初始半导体图案Act’可以被形成。初始半导体图案Act’可以包括硅半导体材料。在半导体膜被形成之后，初始半导体图案Act’可以通过图案化半导体膜来形成。
接下来，初始半导体图案Act’可以被结晶。在示例性实施例中，半导体膜可以被结晶并被图案化以形成初始半导体图案Act’。
接下来，参考图12B，栅绝缘层201可以被形成。栅绝缘层201可以使用化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、等离子体增强CVD(PECVD)工艺、高密度等离子体CVD(HDP-CVD)工艺或真空沉积工艺等形成。在示例性实施例中，栅绝缘层201可以被连续地形成在第一区域A1、第二区域A2和第三区域A3中，以覆盖初始半导体图案Act’。
接下来，参考图12C，旁路线DWL中的一些和下电极CE1可以被形成。下电极CE1和旁路线DWL可以通过在栅绝缘层201上形成导电层然后图案化该导电层来形成。在示例性实施例中，当栅电极GE与下电极CE1不同时，栅电极GE也可以以与下电极CE1相同的方式形成。在下文中，为了便于描述，将详细描述其中下电极CE1与栅电极GE相同的情况。
下电极CE1可以被形成为与第二区域A2或第三区域A3重叠，并且旁路线DWL的一部分可以被形成为与第三区域A3重叠。
接下来，可以使用下电极CE1作为掩模，对初始半导体图案Act’进行掺杂以形成半导体层Act。与下电极CE1重叠的区域(在下文中，称为沟道区)可以不被掺杂，并且与沟道区邻近的相对的区域(输入区域和输出区域)可以被掺杂。
接下来，参考图12D，第一层间绝缘层203可以被连续地形成为覆盖下电极CE1和旁路线DWL。第一层间绝缘层203可以被连续地形成在第一区域A1、第二区域A2和第三区域A3中。
接下来，参考图12E，旁路线DWL中的一些和上电极CE2可以被形成在第一层间绝缘层203上。旁路线DWL中的一些和上电极CE2可以以与下电极CE1相同的方式形成。
上电极CE2可以被形成为与下电极CE1重叠。旁路线DWL中的一些可以被布置在第三区域A3中。栅绝缘层201上的旁路线DWL以及第一层间绝缘层203上的旁路线DWL可以被交替布置。例如，旁路线DWL中的一条可以被布置为不与旁路线DWL中的其他线重叠。
接下来，参考图12F，在形成覆盖上电极CE2的第二层间绝缘层205之后，旁路线DWL可以被形成。第二层间绝缘层205可以被连续地形成在第一区域A1、第二区域A2和第三区域A3中，并且旁路线DWL可以被形成在第三区域A3中。旁路线DWL可以被布置为彼此不重叠。
接下来，参考图12G，栅绝缘层201的一部分、第一层间绝缘层203的一部分和第二层间绝缘层205的一部分可以被去除。例如，暴露半导体层Act的输入区域和输出区域的第一接触孔CNT1可以被形成。另外，第三孔H3可以被形成在第一区域A1中。第一接触孔CNT1的形成和第三孔H3的形成可以在单个工艺中执行。因此，在制造显示装置的方法中使用的掩模的数量可以减少。
接下来，参考图12H，源电极SE和漏电极DE可以被形成为通过第一接触孔CNT1连接至半导体层Act。在导电层通过沉积工艺形成之后，源电极SE和漏电极DE可以通过图案化工艺形成。
接下来，参考图12I，平坦化层207可以被形成。平坦化层207可以被连续地布置在第一区域A1、第二区域A2和第三区域A3中。因此，平坦化层207可以被形成在第三孔H3中。在示例性实施例中，如图12I中所示，平坦化层207可以形成为使得其上表面包括基本平坦的表面。在示例性实施例中，平坦化层207的上表面可以包括在第三孔H3中的区域中在朝向基板100的方向上凹入的凹槽。
接下来，参考图12J，平坦化层207的一部分可以被去除。例如，暴露源电极SE或漏电极DE的第二接触孔CNT2可以被形成。另外，第五孔H5可以被形成在第一区域A1中。在示例性实施例中，第二接触孔CNT2的形成以及第五孔H5的形成可以在单个工艺中执行。因此，在制造显示装置的方法中使用的掩模的数量可以减少。
在示例性实施例中，第五孔H5的直径可以比第三孔H3的直径大。因此，平坦化层207和第二层间绝缘层205可以被形成为在第三区域A3中形成台阶。
接下来，参考图12K，像素电极221可以被形成。例如，像素电极221可以通过第二接触孔CNT2连接至源电极SE或漏电极DE。在通过沉积工艺形成导电层之后，像素电极221可以通过图案化工艺形成。
接下来，参考图12L，缓冲层101的一部分可以被去除。例如，第一区域A1中的第一孔H1可以被形成在缓冲层101中。在示例性实施例中，第一孔H1可以使用用于去除缓冲层101的位于第一区域A1中的一部分的掩模来形成。
第一孔H1的直径可以比第三孔H3的直径小。第一孔H1的直径和第三孔H3的直径之间的差可以为约1μm至约2μm。在示例性实施例中，缓冲层101和栅绝缘层201可以被形成为在第三区域A3中形成台阶。因此，缓冲层101的上表面的至少一部分可以在第三区域A3中被暴露。
如上所述，在孔被形成在第一区域A1中的无机绝缘层中之后，第一孔H1被形成在缓冲层101中以形成第一区域A1中的缓冲层101。当在无机绝缘层中形成孔时在缓冲层101中形成第一孔H1时，第一区域A1中的缓冲层101的一部分可能被保留。在本实施例中，在孔被形成在第一区域A1中的无机绝缘层中之后，可以执行缓冲层101中第一孔H1的形成以增大显示装置的透射率。
接下来，参考图12M，初始绝缘层215’可以被形成。初始绝缘层215’可以被连续地形成在第一区域A1、第二区域A2和第三区域A3中。
在示例性实施例中，如图12M中所示，初始绝缘层215’的上表面可以是平坦的。在示例性实施例中，初始绝缘层215’的上表面可以包括位于第一区域A1中并且在朝向基板100的方向上凹入的凹槽。
接下来，参考图12N，初始绝缘层215’的一部分可以被去除，并且像素限定层215、间隔件217和第六孔H6可以被形成。
在示例性实施例中，像素限定层215可以与间隔件217同时形成。例如，像素限定层215和间隔件217可以使用半色调掩模同时形成。在这种情况下，像素限定层215和间隔件217可以包括相同的材料。在示例性实施例中，间隔件217可以通过与像素限定层215的工艺不同的工艺来形成。在这种情况下，间隔件217可以由与像素限定层215的材料不同的材料形成。在下文中，为了便于描述，将主要详细描述其中像素限定层215和间隔件217使用半色调掩模同时形成的情况。
像素限定层215可以形成有第三接触孔CNT3。像素限定层215可以包括暴露像素电极221的上表面的第三接触孔CNT3，并且可以被形成为同时覆盖像素电极221的边缘。第三接触孔CNT3可以限定发光区域。
第六孔H6可以被形成在第一区域A1和第三区域A3中。在示例性实施例中，第六孔H6可以与形成第三接触孔CNT3通过同一工艺形成。因此，在显示装置的制造方法中使用的掩模的数量可以减少。
在示例性实施例中，第六孔H6的直径可以比第五孔H3的直径大。因此，第三区域A3中平坦化层207的一部分的上表面可以被暴露。
接下来，参考图12O，第一功能层222a、发光层222b、第二功能层222c、对电极223和盖层230可以被形成。在示例性实施例中，如上所述，第一功能层222a、发光层222b、第二功能层222c、对电极223和盖层230可以使用具有与中间通孔220H对应的遮挡膜的掩模来形成。
在示例性实施例中，第一功能层222a、发光层222b、第二功能层222c、对电极223和盖层230可以被依次形成，并且然后中间通孔可以使用激光束形成。在这种情况下，中间通孔的直径可能小于第一孔H1的直径。当中间通孔大于第一孔H1时，绝缘层可能被激光束损坏或脱气。
如上所述，在第二区域A2中包括显示元件并且在第三区域A3中包括旁路线DWL的显示层200被形成并且第一孔H1和第二孔H2被形成在包括在显示层200中且位于第一区域A1中的多个绝缘层和缓冲层101中之后，覆盖显示层200的封装基板300A(图11A)可以被形成。
然而，在示例性实施例中，在中间通孔220H被形成之后，在封装基板300A被形成之前，填充物可以被布置在第一区域A1中。
接下来，输入感测部40、光学功能部50和窗口60可以被形成。
金属层450可以与形成输入感测部40(例如，形成迹线和第一连接电极411)在同一工艺中形成。
图13是根据示例性实施例的显示装置的截面图。在图13中，与图11A中使用的附图标记相同的附图标记指示相同的元件，并且在本文中将不给出重复的描述。
参考图13，显示装置可以包括具有作为透射区域的第一区域A1的基板100、缓冲层101、显示层200、封装基板300A、金属层450、光学功能部50和窗口60。缓冲层101可以包括位于第一区域A1中的第一孔H1，并且显示层200可以包括第二孔H2。在这种情况下，缓冲层101的上表面的至少一部分可以通过第二孔H2暴露。
在本实施例中，中间通孔220H可以被提供为分别形成在第一区域A1中的第一功能层222a、第二功能层222c、对电极223和盖层230中的彼此重叠的通孔。在这种情况下，中间通孔220H的直径可以大于第六孔H6的直径。因此，第一功能层222a、第二功能层222c、对电极223和盖层230可以位于像素限定层215的上表面上。在这种情况下，像素限定层215的上表面的至少一部分可以通过中间通孔220H暴露。
图14是根据示例性实施例的显示装置的截面图。在图14中，与图11A中使用的附图标记相同的附图标记指示相同的元件，并且在本文中将不给出重复的描述。
参考图14，显示装置可以包括具有作为透射区域的第一区域A1的基板100、缓冲层101、显示层200、封装基板300A、金属层450、光学功能部50和窗口60。缓冲层101可以包括位于第一区域A1中的第一孔H1，并且显示层200可以包括第二孔H2。在这种情况下，缓冲层101的上表面的至少一部分可以通过第二孔H2暴露。
在本实施例中，中间通孔220H’可以被形成为使得分别形成在第一区域A1中的第一功能层222a、第二功能层222c、对电极223和盖层230中的通孔可以彼此重叠。在这种情况下，中间通孔220H’的直径可以小于第一孔H1的直径。例如，第一功能层222a、第二功能层222c、对电极223和盖层230可以位于第一孔H1的侧壁上。
激光束可以被用于形成中间通孔220H’。在这种情况下，当中间通孔220H’大于第一孔H1时，缓冲层101或显示层200的绝缘层可能由于激光束而损坏或脱气。因此，通过将中间通孔220H’设计为被布置在第一孔H1的内部，可以防止缓冲层101或显示层200被损坏。
图15是根据示例性实施例的显示装置的截面图。在图15中，与图11A中使用的附图标记相同的附图标记指示相同的元件，并且在本文中将不给出重复的描述。
参考图15，显示装置可以包括具有作为透射区域的第一区域A1的基板100、缓冲层101、显示层200、封装基板300A、金属层450、光学功能部50和窗口60。缓冲层101可以包括位于第一区域A1中的第一孔H1，并且显示层200可以包括第二孔H2。在这种情况下，缓冲层101的上表面的至少一部分可以通过第二孔H2暴露。
在本实施例中，显示装置可以进一步在第一区域A1中包括填充物500。填充物500可以被布置在第一区域A1中，并且在一些示例性实施例中，填充物500可以被布置在第三区域A3的一部分中。
在示例性实施例中，间隔件217可以被遮挡，使得填充物500可以不布置在第二区域A2中。在这种情况下，间隔件217可以连接至封装基板300A。因此，填充物500可以被布置在第三区域A3的一部分和第一区域A1中，并且可以被布置为不与第二区域A2重叠。
在示例性实施例中，填充物500可以包括具有高透光率的透明材料。例如，填充物500可以包括具有约90％或更高的透光率的材料。具体地，填充物500可以包括具有约95％或更高的透光率的材料。
在本实施例中，填充物500可以位于基板100和封装基板300A之间，以增大基板100和封装基板300A的结构稳定性。因此，显示装置的可靠性可以提高。
如上所述，根据本公开的实施例，透射区域的透光率可以通过在缓冲层中在透射区域中提供孔来增大。
另外，在根据本公开实施例的显示装置以及通过根据本公开实施例的显示装置的制造方法制造的显示装置中，显示区域内部的非显示区域可以被最小化。
应当理解的是，本文所描述的示例性实施例只被认为是描述意义，并且不为限制的目的。在每个示例性实施例内的特征或方面的描述通常应当被认为可用于其他示例性实施例中的其他类似的特征或方面。尽管参考附图描述了一个或多个示例性实施例，但是本领域普通技术人员会理解，可以对其进行形式上和细节上的各种改变，而不超出所附权利要求所限定的精神和范围。

Claims (20)

1.一种显示装置，包括：
基板；
缓冲层，位于所述基板上；
第一孔，穿透所述缓冲层并暴露所述基板的一部分；
显示层，位于所述缓冲层上，所述显示层包括显示元件和旁路线；
第二孔，穿透所述显示层并连接至所述第一孔，其中所述旁路线被配置为沿着所述第二孔的周界的一部分延伸，并且被设置在所述第二孔和所述显示元件之间；以及
封装构件，覆盖所述显示元件和所述旁路线，
其中所述缓冲层的上表面的至少一部分通过所述第二孔暴露。
2.根据权利要求1所述的显示装置，
其中所述第一孔与所述第二孔同轴，并且
其中所述第一孔的第一宽度小于所述第二孔的第二宽度。
3.根据权利要求1所述的显示装置，
其中所述显示层包括第一无机绝缘层和第一有机绝缘层，
其中穿透所述显示层的所述第二孔包括穿透所述第一无机绝缘层的第三孔以及穿透所述第一有机绝缘层的第四孔，
其中所述第三孔和所述第四孔中的每一个与所述第一孔同轴，并且
其中所述第一无机绝缘层的上表面的至少一部分通过所述第四孔暴露。
4.根据权利要求3所述的显示装置，
其中所述显示元件中的每一个包括有机发光二极管，所述有机发光二极管包括像素电极、发光层和对电极，
其中所述第一有机绝缘层包括：
平坦化层，位于所述第一无机绝缘层和所述像素电极之间；以及
像素限定层，限定发光区域并覆盖所述像素电极，并且具有暴露所述像素电极的一部分的孔，
其中所述第四孔包括穿透所述平坦化层的第五孔以及穿透所述像素限定层的第六孔，
其中所述第五孔和所述第六孔中的每一个与所述第一孔同轴，并且
其中所述平坦化层的上表面的至少一部分通过所述第六孔暴露。
5.根据权利要求1所述的显示装置，进一步包括：
金属层，被布置在所述封装构件上；以及
第七孔，穿透所述金属层并暴露所述封装构件的一部分，
其中所述第七孔与所述第一孔同轴。
6.根据权利要求5所述的显示装置，
其中所述第一孔的宽度小于所述第七孔的宽度。
7.根据权利要求5所述的显示装置，进一步包括：
输入感测部，位于所述封装构件上，所述输入感测部包括绝缘层和感测电极，
其中所述感测电极位于所述绝缘层的第一表面上，并且
其中所述金属层位于所述绝缘层的与所述第一表面相对的第二表面上，并与所述感测电极电绝缘。
8.根据权利要求1所述的显示装置，进一步包括：
位于所述基板和所述封装构件之间的填充物，用于填充所述第一孔和所述第二孔。
9.根据权利要求8所述的显示装置，
其中所述填充物具有在95％和100％之间的透光率。
10.根据权利要求8所述的显示装置，进一步包括：
间隔件，被设置在所述显示层和所述封装构件之间，
其中所述间隔件具有连接至所述第二孔的开口，并且
其中所述填充物进一步填充所述间隔件的所述开口。
11.一种制造显示装置的方法，所述方法包括：
在基板上形成缓冲层；
形成穿透所述缓冲层并暴露所述基板的一部分的第一孔；
在所述缓冲层上形成显示层，所述显示层包括显示元件和旁路线；
形成穿透所述显示层的第二孔，其中所述第二孔连接至所述第一孔并与所述第一孔同轴；以及
形成封装构件以覆盖所述显示层，
其中所述缓冲层的上表面的至少一部分通过所述第二孔暴露，并且
其中所述第一孔在所述第二孔被形成之后被形成。
12.根据权利要求11所述的方法，
其中所述第一孔的第一宽度小于所述第二孔的第二宽度。
13.根据权利要求11所述的方法，
其中所述显示层包括第一无机绝缘层和第一有机绝缘层，
其中所述第二孔的所述形成包括：
形成穿透所述第一无机绝缘层的第三孔；以及
形成穿透所述第一有机绝缘层的第四孔，
其中所述第三孔和所述第四孔中的每一个与所述第一孔同轴，并且
其中所述第一无机绝缘层的上表面的至少一部分通过所述第四孔暴露。
14.根据权利要求13所述的方法，
其中所述第一孔在所述第三孔被形成之后被形成。
15.根据权利要求13所述的方法，
其中所述第四孔在所述第三孔被形成之后被形成。
16.根据权利要求13所述的方法，
其中所述显示层的所述形成包括：
在所述缓冲层上形成半导体层；
在所述半导体层上形成所述第一无机绝缘层；以及
在所述第一无机绝缘层中形成第一接触孔以暴露所述半导体层，
其中所述第一接触孔的所述形成和所述第三孔的所述形成被同时执行。
17.根据权利要求16所述的方法，
其中所述显示层的所述形成进一步包括：
形成通过所述第一接触孔连接至所述半导体层的源电极或漏电极；
在所述源电极或所述漏电极上形成所述第一有机绝缘层；以及
在所述第一有机绝缘层中形成第二接触孔以暴露所述源电极或所述漏电极，
其中所述第二接触孔的所述形成和所述第四孔的所述形成被同时执行。
18.根据权利要求11所述的方法，进一步包括：
在所述封装构件上形成金属层和输入感测部以与所述旁路线重叠，其中所述输入感测部包括感测电极和绝缘层；以及
形成穿透所述金属层的金属孔，
其中所述感测电极位于所述绝缘层的第一表面上，并且
其中所述金属层位于所述绝缘层的与所述第一表面相对的第二表面上，并且与所述感测电极电绝缘，所述第一孔的宽度小于所述金属孔的宽度。
19.根据权利要求11所述的方法，进一步包括：
在所述基板和所述封装构件之间形成填充所述第一孔和所述第二孔的填充物。
20.根据权利要求19所述的方法，
在所述显示层和所述封装构件之间形成具有开口的间隔件，
其中所述填充物的所述形成进一步包括填充所述间隔件的所述开口。
CN202011021580.4A 2019-09-27 2020-09-25 显示装置及其制造方法 Pending CN112582450A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0119830 2019-09-27
KR1020190119830A KR20210037801A (ko) 2019-09-27 2019-09-27 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
CN112582450A true CN112582450A (zh) 2021-03-30

Family

ID=72659069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011021580.4A Pending CN112582450A (zh) 2019-09-27 2020-09-25 显示装置及其制造方法

Country Status (4)

Country Link
US (2) US11730025B2 (zh)
EP (1) EP3799129A1 (zh)
KR (1) KR20210037801A (zh)
CN (1) CN112582450A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265474B (zh) * 2019-07-22 2022-05-13 京东方科技集团股份有限公司 Oled显示基板及其制备方法和显示装置
KR20220060091A (ko) * 2020-11-03 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 전자기기

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042428A1 (en) * 2012-08-07 2014-02-13 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus
CN104253241A (zh) * 2013-06-28 2014-12-31 三星显示有限公司 有机发光显示装置及其制造方法
CN105301807A (zh) * 2014-07-25 2016-02-03 三星显示有限公司 显示模块、显示装置及其制造方法
EP3301553A1 (en) * 2016-09-30 2018-04-04 LG Display Co., Ltd. Display device with touch sensor
US20180151834A1 (en) * 2016-11-28 2018-05-31 Japan Display Inc. Display device
US20180261797A1 (en) * 2017-03-09 2018-09-13 Samsung Display Co., Ltd. Organic light emitting display device
CN109801956A (zh) * 2019-03-13 2019-05-24 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法
US20190288047A1 (en) * 2018-03-13 2019-09-19 Samsung Display Co., Ltd. Method of manufacturing display panel and display apparatus including the display panel

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102315824B1 (ko) 2014-06-27 2021-10-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102175991B1 (ko) 2014-12-26 2020-11-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR102524754B1 (ko) 2015-09-09 2023-04-21 엘지디스플레이 주식회사 표시 장치
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR102568924B1 (ko) 2016-06-14 2023-08-22 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 룸미러 모듈
JP7002908B2 (ja) * 2017-10-13 2022-01-20 株式会社ジャパンディスプレイ 表示装置
US10991774B2 (en) * 2018-02-12 2021-04-27 Samsung Display Co., Ltd. Display device and method for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140042428A1 (en) * 2012-08-07 2014-02-13 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus
CN104253241A (zh) * 2013-06-28 2014-12-31 三星显示有限公司 有机发光显示装置及其制造方法
CN105301807A (zh) * 2014-07-25 2016-02-03 三星显示有限公司 显示模块、显示装置及其制造方法
EP3301553A1 (en) * 2016-09-30 2018-04-04 LG Display Co., Ltd. Display device with touch sensor
US20180151834A1 (en) * 2016-11-28 2018-05-31 Japan Display Inc. Display device
US20180261797A1 (en) * 2017-03-09 2018-09-13 Samsung Display Co., Ltd. Organic light emitting display device
US20190288047A1 (en) * 2018-03-13 2019-09-19 Samsung Display Co., Ltd. Method of manufacturing display panel and display apparatus including the display panel
CN109801956A (zh) * 2019-03-13 2019-05-24 京东方科技集团股份有限公司 显示装置、显示面板及其制造方法

Also Published As

Publication number Publication date
EP3799129A1 (en) 2021-03-31
US20210098556A1 (en) 2021-04-01
US20230337495A1 (en) 2023-10-19
US11730025B2 (en) 2023-08-15
KR20210037801A (ko) 2021-04-07

Similar Documents

Publication Publication Date Title
US11723230B2 (en) Display panel
US11960671B2 (en) Display device
US11239302B2 (en) Display panel including a non-display area within a display area
US11335867B2 (en) Display panel including a groove between an opening and a display area
CN111048551A (zh) 显示面板
US11730010B2 (en) Display device with island-shape spacers in non-display area
US11114511B2 (en) Display device
CN112117301A (zh) 显示面板
CN112447815A (zh) 显示设备
US11782477B2 (en) Display apparatus and wiring for input sensing section
US11793051B2 (en) Display apparatus
US20230337495A1 (en) Method of manufacturing a display apparatus
KR20210087609A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination