KR20240003010A - 전자 패널 및 이를 포함하는 전자 장치 - Google Patents

전자 패널 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20240003010A
KR20240003010A KR1020220079591A KR20220079591A KR20240003010A KR 20240003010 A KR20240003010 A KR 20240003010A KR 1020220079591 A KR1020220079591 A KR 1020220079591A KR 20220079591 A KR20220079591 A KR 20220079591A KR 20240003010 A KR20240003010 A KR 20240003010A
Authority
KR
South Korea
Prior art keywords
sensing
pattern
disposed
patterns
hole
Prior art date
Application number
KR1020220079591A
Other languages
English (en)
Inventor
김정윤
김영찬
성승재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220079591A priority Critical patent/KR20240003010A/ko
Priority to US18/341,516 priority patent/US20240004506A1/en
Priority to CN202310764402.8A priority patent/CN117311538A/zh
Publication of KR20240003010A publication Critical patent/KR20240003010A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/046—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by electromagnetic means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Abstract

전자 장치는 신호 투과 영역, 상기 신호 투과 영역의 적어도 일부를 둘러싸는 액티브 영역, 및 상기 액티브 영역과 인접한 주변 영역을 포함하는 표시 유닛, 및 각각이 상기 액티브 영역에 중첩하는 복수의 센싱 패턴들 포함하는 감지 전극들 및 상기 신호 투과 영역에 중첩하는 감지 패턴과 상기 감지 패턴에 연결된 감지 라인을 포함하는 감지 회로를 포함하고, 상기 표시 유닛 상에 배치된 입력 센서를 포함하고, 상기 신호 투과 영역에 대응하도록 상기 표시 유닛과 상기 입력 센서를 관통하는 홀이 정의되고, 평면상에서, 상기 감지 패턴 중 일부는 상기 플로팅 패턴과 중첩하거나 상기 센싱 패턴들과 상기 플로팅 패턴 사이에 배치되고, 상기 감지 패턴 중 다른 일부는 상기 플로팅 패턴과 상기 홀 사이에 배치된다.

Description

전자 패널 및 이를 포함하는 전자 장치{ELECTRONIC PANEL AND ELECTRONIC APPARATUS INCLUDING THE SAME}
본 발명은 전자 장치에 관한 것으로, 상세하게는 관통하는 홀이 정의되고 외부 입력을 감지하는 입력 센서를 포함한 전자 장치에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 전자 패널 및 전자 모듈과 같은 다양한 전자 부품들로 구성된다. 전자 패널은 영상을 표시하는 표시 유닛이나, 외부 입력을 감지하는 입력 센서를 포함할 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다.
표시 유닛은 영상을 생성하는 발광 소자를 포함한다. 입력 센서는 외부 입력을 감지하기 위한 감지 전극들을 포함할 수 있다. 감지 전극들은 액티브 영역에 배치된다. 입력 센서는 액티브 영역 전면에 대해 고른 감도를 제공하도록 설계된다.
본 발명은 홀 형성 시, 전자 패널 내의 크랙 등의 발생 여부를 용이하게 판별할 수 있는 전자 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 입력 센서에 포함된 센싱 패턴들의 불량 여부 및 유기 물질을 포함하는 절연층의 불량 여부를 용이하게 판별할 수 있는 전자 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 전자 장치는, 신호 투과 영역, 상기 신호 투과 영역의 적어도 일부를 둘러싸는 액티브 영역, 및 상기 액티브 영역과 인접한 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되고 상기 액티브 영역과 중첩하는 화소들, 상기 신호 투과 영역에 중첩하는 유기 패턴, 및 상기 유기 패턴의 엣지를 따라 연장된 플로팅 패턴을 포함하는 표시 유닛; 및 각각이 상기 액티브 영역에 중첩하는 복수의 센싱 패턴들 포함하는 감지 전극들 및 상기 신호 투과 영역에 중첩하는 감지 패턴과 상기 감지 패턴에 연결된 감지 라인을 포함하는 감지 회로를 포함하고, 상기 표시 유닛 상에 배치된 입력 센서를 포함하고, 상기 신호 투과 영역에 대응하도록 상기 표시 유닛과 상기 입력 센서를 관통하는 홀이 정의되고, 평면상에서, 상기 감지 패턴 중 일부는 상기 플로팅 패턴과 중첩하거나 상기 센싱 패턴들과 상기 플로팅 패턴 사이에 배치되고, 상기 감지 패턴 중 다른 일부는 상기 플로팅 패턴과 상기 홀 사이에 배치된다.
상기 감지 패턴은 각각이 상기 홀의 적어도 일부를 둘러싸고 서로 이격된 연장부들 및 상기 연장부들을 연결하는 연결부들을 포함하고, 상기 연장부들 중 상기 일부에 포함된 제1 그룹 연장부는, 상기 홀의 좌 측을 둘러싸는 제1 연장부 및 상기 홀의 우 측을 둘러싸는 제2 연장부를 포함하고, 상기 연장부들 중 다른 일부에 포함된 제2 그룹 연장부는, 평면상에서, 상기 제1 연장부와 상기 홀 사이에 배치된 제3 연장부, 상기 제2 연장부와 상기 홀 사이에 배치된 제4 연장부, 및 상기 제3 연장부, 상기 제4 연장부, 및 상기 홀 사이에 배치된 제5 연장부를 포함하는 것을 특징으로 할 수 있다.
상기 연결부들은, 상기 제1 연장부 및 상기 제3 연장부 각각의 일단에 연결된 제1 연결부, 상기 제2 연장부 및 상기 제4 연장부 각각의 일단에 연결되고 상기 제1 연결부와 마주하는 제2 연결부, 상기 제3 연장부의 타단 및 상기 제5 연장부의 일단에 연결된 제3 연결부, 제4 연장부의 타단 및 상기 제5 연장부의 타단에 연결되고 상기 제3 연결부와 마주하는 제4 연결부를 포함하는 것을 특징으로 할 수 있다.
상기 감지 라인은 상기 제1 연장부의 타단에 연결된 제1 라인 및 상기 제2 연장부의 타단에 연결된 제2 라인을 포함하는 것을 특징으로 할 수 있다.
상기 입력 센서는 상기 감지 전극들 각각에 연결된 트레이스 라인들 및 상기 감지 라인과 상기 트레이스 라인들 각각에 연결된 감지 패드들을 포함하고, 상기 제1 라인과 상기 제2 라인은 서로 다른 감지 패드에 연결되는 것을 특징으로 할 수 있다.
상기 제1 연결부 및 상기 제2 연결부는 상기 플로팅 패턴을 가로지르는 것을 특징으로 할 수 있다.
상기 센싱 패턴들은 메인 패턴들, 메인 패턴들보다 작은 면적을 갖고 상기 홀을 둘러싸는 인접 패턴들을 포함하고, 상기 입력 센서는 상기 인접 패턴들 중 상기 홀을 사이에 두고 서로 이격된 상기 인접 패턴들에 연결되고 상기 신호 투과 영역에 배치된 보상 라인을 더 포함하고, 상기 제1 그룹 연장부는 상기 제2 그룹 연장부 보다 상기 보상 라인과 인접한 것을 특징으로 할 수 있다.
상기 센싱 패턴들, 상기 감지 패턴, 및 상기 보상 라인은 동일층 상에 배치된 것을 특징으로 할 수 있다.
상기 센싱 패턴들은 서로 교차하는 복수의 도전 라인들을 포함하고, 상기 감지 라인 중 상기 액티브 영역과 중첩하는 감지 라인은 서로 교차하는 복수의 도전 라인들을 포함하는 것을 특징으로 할 수 있다.
상기 표시 유닛은, 상기 화소들 각각에 포함된 적어도 하나의 트랜지스터, 상기 신호 투과 영역과 중첩하고 상기 홀을 둘러싸는 댐 부를 포함하고, 상기 베이스층 상에 배치된 회로 소자층; 상기 화소들 각각에 포함되고 상기 적어도 하나의 트랜지스터에 연결된 발광 소자들을 포함하고, 상기 회로 소자층 상에 배치된 표시 소자층; 및 제1 무기층, 제2 무기층, 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치되고 상기 댐 부에 의해 경계가 정의되는 유기층을 포함하고, 상기 발광 소자들을 커버하는 봉지층을 포함하는 것을 특징으로 할 수 있다.
상기 감지 패턴 중 상기 일부는 평면상에서 상기 유기층과 이격되고, 상기 감지 패턴 중 상기 다른 일부는 평면상에서 상기 유기층과 중첩하는 것을 특징으로 할 수 있다.
상기 입력 센서는, 상기 제2 무기층 상에 배치된 중간 절연층, 상기 중간 절연층 상에 배치된 제1 감지 절연층, 상기 제1 감지 절연층 상에 배치된 제2 감지 절연층, 상기 제2 감지 절연층 상에 배치된 제3 감지 절연층을 포함하고, 상기 유기 패턴은 상기 중간 절연층과 상기 제1 감지 절연층 사이에 배치되고, 상기 센싱 패턴들은 상기 제2 감지 절연층 상에 배치되어 상기 제3 감지 절연층에 의해 커버되는 것을 특징으로 할 수 있다.
상기 플로팅 패턴은 상기 제1 감지 절연층 상에 배치되어 상기 제2 감지 절연층에 의해 커버되는 것을 특징으로 할 수 있다.
상기 홀은 사각형, 원형, 및 타원형 중 어느 하나의 형상을 갖는 것을 특징으로 할 수 있다.
상기 신호 투과 영역은 서로 이격된 패널 투과 영역 및 제2 신호 투과 영역을 포함하고, 상기 홀은 상기 패널 투과 영역과 중첩하고, 상기 제2 신호 투과 영역에 대응하도록 상기 표시 유닛과 상기 입력 센서를 관통하는 추가 홀이 정의되고, 상기 입력 센서는, 상기 감지 라인에 연결되고 상기 추가 홀의 적어도 일부를 둘러싸는 추가 감지 패턴을 더 포함하는 것을 특징으로 할 수 있다.
상기 홀과 상기 추가 홀의 형상은 서로 상이한 것을 특징으로 할 수 있다.
상기 홀과 중첩하는 전자 모듈을 더 포함하고, 상기 전자 모듈은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함하는 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 신호 투과 영역, 상기 신호 투과 영역의 적어도 일부를 둘러싸는 액티브 영역, 및 상기 액티브 영역과 인접한 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치된 절연층들, 상기 액티브 영역에 배치된 화소들, 무기층들 및 상기 무기층들 사이에 배치된 유기층을 포함하고 상기 화소들을 커버하는 봉지층을 포함하는 표시 유닛; 각각이 상기 액티브 영역에 중첩하는 복수의 센싱 패턴들 포함하는 감지 전극들 및 상기 신호 투과 영역에 중첩하는 감지 패턴과 상기 감지 패턴에 연결된 감지 라인을 포함하는 감지 회로를 포함하고, 상기 표시 유닛 상에 배치된 입력 센서를 포함하고, 상기 신호 투과 영역에 대응하도록 상기 표시 유닛과 상기 입력 센서를 관통하는 홀이 정의되고, 평면상에서, 상기 감지 패턴 중 일부는 상기 유기층과 중첩하고, 상기 감지 패턴 중 다른 일부는 상기 유기층과 비중첩한다.
상기 센싱 패턴들은 메인 패턴들, 메인 패턴들보다 작은 면적을 갖고 상기 홀을 둘러싸는 인접 패턴들을 포함하고, 상기 입력 센서는 상기 인접 패턴들 중 상기 홀을 사이에 두고 서로 이격된 상기 인접 패턴들에 연결되고 상기 신호 투과 영역에 배치된 보상 라인을 더 포함하고, 상기 유기층과 중첩하는 상기 감지 패턴의 상기 일부는 상기 감지 패턴의 상기 다른 일부보다 상기 보상 라인에 인접한 것을 특징으로 할 수 있다.
상기 센싱 패턴들, 상기 감지 패턴, 및 상기 보상 라인은 동일층 상에 배치된 것을 특징으로 할 수 있다.
본 발명의 실시예에 따르면, 입력 센서에 포함된 감지 회로를 이용하여 전자 패널 내의 크랙 등의 발생 여부를 용이하게 판별할 수 있다. 또한, 본 발명은 상기 감지 회로를 이용하여 입력 센서에 포함된 센싱 패턴들의 불량 여부 및 유기 물질을 포함하는 절연층의 두께를 용이하게 판별할 수 있다. 이에 따라, 전자 장치의 불량 여부를 검사하는 공정을 단순화 시킬 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 전자 장치의 전자 장치의 블록도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다.
도 3b는 도 3a에 도시된 일부 영역의 확대도이다.
도 3c는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 3d는 도 3c에 도시된 QQ'영역의 확대도이다.
도 4a는 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다.
도 4b는 본 발명의 일 실시예에 따른 감지 회로의 평면도이다.
도 5a는 도 4a의 I-I'를 따라 절단한 단면도이다.
도 5b는 도 4a의 II-II'를 따라 절단한 단면도이다.
도 6은 본 발명의 일 실시예에 따른 감지 회로의 평면도이다.
도 7은 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다.
도 8은 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다.
도 9는 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다.
도 10a는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다.
도 10b는 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다.
도 11은 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다.
도 12는 본 발명의 일 실시예에 따른 전자 패널의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 분해 사시도이다. 도 2는 본 발명의 일 실시예에 따른 전자 장치의 전자 장치의 블록도이다.
도 1a에 도시된 것과 같이, 전자 장치(EA)는 전면(FS)에 영상(IM)을 표시할 수 있다. 전면은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하게 정의될 수 있다. 전면(FS)은 액티브 영역(AA) 및 액티브 영역(AA)에 인접한 주변 영역(NAA)을 포함한다.
전자 장치(EA)는 액티브 영역(AA)에 영상(IM)을 표시한다. 영상(IM)은 정적 영상과 동적 영상 중 적어도 어느 하나를 포함할 수 있다. 도 1a에서 영상(IM)의 일 예로 시계와 복수의 아이콘들이 도시되었다.
액티브 영역(AA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 주변 영역(NAA)은 액티브 영역(AA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다.
전면의 법선 방향은 전자 장치(EA)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)된다.
한편, 제1 내지 제3 방향들(DR1, DR2 DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
본 발명에 따른 전자 장치(EA)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 전자 장치(EA)는 전자 장치(EA)에 접촉하는 입력은 물론, 근접하거나 인접하는 입력을 감지할 수도 있다.
본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
일 실시예에 따른 전자 장치(EA)는 소정의 방향으로 연장된 기준축을 중심으로 폴딩될 수 있다. 전자 장치(EA)는 폴딩된 상태에서 전면(FS)이 서로 마주하는 인-폴딩 상태로 동작하거나, 폴딩된 상태에서 외부 케이스(500)이 서로 마주하는 아웃-폴딩 상태로 동작될 수 있다. 또한, 두 개의 기준축을 중심으로 어느 부분은 인-폴딩 상태로 동작하고, 다른 부분은 아웃-폴딩 상태로 동작할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 장치(EA)는 윈도우(100), 전자 패널(200), 회로 기판(300), 전자 모듈(400), 및 외부 케이스(500)를 포함할 수 있다. 윈도우(100)와 외부 케이스(500)는 결합되어 전자 장치(EA)의 외관을 정의한다.
윈도우(100)는 전자 패널(200) 상에 배치되어 전자 패널(200)의 전면(IS)을 커버한다. 윈도우(100)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(100)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(100)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(100)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우(100)는 외부에 노출되는 전면(FS-W)을 포함한다. 전자 장치(EA)의 전면(FS)은 실질적으로 윈도우의 전면(FS-W)에 의해 정의될 수 있다.
윈도우(100)는 투광 영역(TRA) 및 베젤 영역(BZA)을 포함할 수 있다. 투광 영역(TRA)은 광학적으로 투명한 영역일 수 있다. 윈도우(100)의 투광 영역(TRA)은 전자 패널(200)의 액티브 영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투광 영역(TRA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 전자 패널(200)의 액티브 영역(AA)에 표시되는 영상(IM)은 투광 영역(TRA)을 통해 외부에서 시인될 수 있다.
베젤 영역(BZA)은 투광 영역(TRA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투광 영역(TRA)의 형상을 정의한다. 베젤 영역(BZA)은 투광 영역(TRA)에 인접하며, 투광 영역(TRA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 윈도우(100)가 유리 또는 플라스틱 기판으로 제공되는 경우, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 일면 상에 인쇄된 컬러층이거나 증착된 컬러층일 수 있다. 또는, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 해당 영역을 착색하여 형성될 수도 있다.
베젤 영역(BZA)은 전자 패널(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
전자 패널(200)은 표시 유닛(210) 및 입력 센서(220)를 포함할 수 있다. 표시 유닛(210)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 유닛(210)이 생성하는 영상(IM)은 액티브 영역(AA)을 통해 외부에서 사용자에게 시인된다. 입력 센서(220)은 외부에서 인가되는 외부 입력(TC)을 감지한다. 입력 센서(220)은 윈도우(100)에 제공되는 외부 입력(TC)을 감지할 수 있다.
전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
액티브 영역(AA)은 이미지(IM)가 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 액티브 영역(AA)은 적어도 투광 영역(TRA)과 중첩한다. 예를 들어, 액티브 영역(AA)은 투광 영역(TRA)의 전면 또는 적어도 일부와 중첩한다.
이에 따라, 사용자는 액티브 영역(AA)을 통해 제공된 영상(IM)을 시인하거나, 액티브 영역(AA)에 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
주변 영역(NAA)에는 액티브 영역(AA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들(PD), 또는 전자 소자 등이 배치될 수 있다. 주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되어 외부에서 시인되지 않을 수 있다.
본 실시예에서, 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(200)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 주변 영역(NAA)이 감소될 수 있다. 또는, 전자 패널(200)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
본 실시예에서 전자 패널(200)은 액티브 영역(AA)에 의해 둘러싸인 신호 투과 영역(TA)을 포함할 수 있다. 신호 투과 영역(TA)은 액티브 영역(AA)에 비해 상대적으로 광 투과율이 높은 영역일 수 있다.
본 실시예에서 전자 패널(200)에는 홀(MH)이 정의될 수 있다. 홀(MH)은 신호 투과 영역(TA)에 대응되도록 전자 패널(200)이 관통되어 정의될 수 있다. 따라서, 홀(MH)은 표시 유닛(210)과 입력 센서(220)가 관통되어 정의될 수 있다. 본 명세서에서 "대응되도록"의 의미는 평면상에서 동일 형상 또는 동일 면적을 갖는 것을 의미하는 것은 아니며, 평면상에서 중첩하는 관계이면 이면 "대응되도록"으로 표현될 수 있다.
신호 투과 영역(TA)에 홀(MH)이 정의됨에 따라, 신호 투과 영역(TA)은 액티브 영역(AA)에 비해 상대적으로 높은 광 투과율을 가질 수 있다. 도 1b에는 원 형상을 갖는 한 개의 홀(MH)을 도시하였으나, 이에 한정되는 것아니며, 홀(MH)의 위치, 개수, 및 형상은 가변될 수 있다.
회로 기판(300)은 전자 패널(200)에 연결될 수 있다. 회로 기판(300)은 연성 기판(CF) 및 메인 기판(MB)을 포함할 수 있다. 연성 기판(CF)은 절연 필름 및 절연 필름 상에 실장된 도전 배선들을 포함할 수 있다. 도전 배선들은 패드들(PD)에 접속되어 회로 기판(300)과 전자 패널(200)을 전기적으로 연결한다.
본 실시예에서, 연성 기판(CF)은 휘어진 상태로 조립될 수 있다. 이에 따라, 메인 기판(MB)은 전자 패널(200)의 배면에 배치되어 외부 케이스(500)가 제공하는 공간 내에 안정적으로 수용될 수 있다. 한편, 본 실시예에서, 연성 기판(CF)은 생략될 수도 있으며, 이때 메인 기판(MB)은 전자 패널(200)에 직접 접속될 수도 있다.
메인 기판(MB)은 미 도시된 신호 라인들 및 전자 소자들을 포함할 수 있다. 전자 소자들은 신호 라인들에 접속되어 전자 패널(200)과 전기적으로 연결될 수 있다. 전자 소자들은 각종 전기적 신호들, 예를 들어 영상(IM)을 생성하기 위한 신호나 외부 입력(TC)을 감지하기 위한 신호를 생성하거나 감지된 신호를 처리한다. 한편, 메인 기판(MB)은 생성 및 처리하기 위한 전기적 신호들마다 대응되는 복수로 구비될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 발명의 일 실시예에 따른 전자 장치(EA)에 있어서, 액티브 영역(AA)에 전기적 신호를 제공하는 구동회로는 전자 패널(200)에 직접 실잘될 수도 있다. 이때, 구동 회로는 칩(chip) 형태로 실장되거나, 화소들(PX)과 함께 형성될 수도 있다. 이때, 회로 기판(300)의 면적이 감소되거나 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치(EA)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 모듈(400)은 윈도우(100)의 하 측에 배치된다. 전자 모듈(400)은 신호 투과 영역(TA)에 대응되고, 홀(MH)과 평면상에서 중첩할 수 있다. 전자 모듈(400)은 신호 투과 영역(TA)을 통해 전달되는 외부 입력을 수신하거나 신호 투과 영역(TA)을 통해 출력을 제공할 수 있다.
전자 모듈(400) 중 외부 입력을 수신하는 수신부나 출력을 제공하는 출력부는 평면상에서 신호 투과 영역(TA)에 중첩할 수 있다. 전자 모듈(400)의 일부 또는 전부는 신호 투과 영역(TA) 내에 수용될 수 있다. 본 발명에 따르면, 전자 모듈(400)은 액티브 영역(AA)에 중첩하여 배치됨으로써, 주변 영역(NAA)의 증가를 방지할 수 있다.
도 2를 참조하면, 전자 장치(EA)는 전자 패널(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 전자 패널(200), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 도 2에는 전자 패널(200)의 구성 중 표시 유닛(210) 및 입력 센서(220)가 예시적으로 도시되었다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자 모듈(EM1)은 전자 패널(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자 모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 전자 패널(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 전자 패널(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 전자 패널(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 전자 패널(200)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 예를 들어, 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 예를 들어, 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 피사체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
본 발명의 일 실시예에 따른 전자 모듈(400)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(400)은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(400)은 신호 투과 영역(TA)을 통해 수신되는 외부 피사체를 감지하거나 신호 투과 영역(TA)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 전자 모듈(400)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
신호 투과 영역(TA)과 중첩하여 배치되는 전자 모듈(400)은 신호 투과 영역(TA)을 통해 외부 피사체를 용이하게 시인하거나 전자 모듈(400)이 생성하는 출력 신호가 외부에 용이하게 전달될 수 있다.
본 발명에 따르면, 전자 모듈(400)은 평면상에서 액티브 영역(AA)과 중첩하도록 조립될 수 있다. 이에 따라, 전자 모듈(400)의 수용에 따른 주변 영역(NAA)의 증가가 방지되어 전자 장치(EA)의 미감이 개선될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다. 도 3b는 도 3a에 도시된 일부 영역의 확대도이다. 도 3c는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다. 도 3d는 도 3c에 도시된 QQ'영역의 확대도이다.
도 3a에 도시된 것과 같이, 표시 유닛(210)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL), 및 복수의 표시 패드들(DPD)을 포함한다.
패널 투과 영역(TA1), 제1 액티브 영역(AA1), 및 제1 주변 영역(NAA1)은 베이스 기판(BS)에 의해 제공되는 영역들일 수 있다. 베이스 기판(BS)은 절연 기판을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 유리 기판, 플라스틱 기판, 또는 이들의 조합으로 구성될 수 있다.
신호 라인들(GL, DL, PL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 유닛(210)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL)은 전원 라인, 초기화 전압 라인, 발광 제어 라인 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(PX) 각각은 트랜지스터들, 커패시터, 및 발광 소자를 포함할 수 있다. 트랜지스터들 중 어느 하나는 스위칭 트랜지스터일 수 있다. 스위칭 트랜지스터는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 스위칭 트랜지스터는 스캔 라인(GL)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터는 스위칭 트랜지스터와 전원 라인(PL)에 연결된다. 커패시터는 스위칭 트랜지스터로부터 전달된 데이터 신호와 전원 라인(PL)에 인가된 제1 전원 신호 사이의 차이에 대응하는 전하량을 충전한다.
트랜지스터들 중 어느 하나는 구동 트랜지스터일 수 있다. 구동 트랜지스터는 스위칭 트랜지스터, 커패시터, 및 발광 소자에 연결된다. 구동 트랜지스터는 커패시터에 저장된 전하량에 대응하여 발광 소자에 흐르는 구동전류를 제어한다. 커패시터에 충전된 전하량에 따라 구동 트랜지스터의 턴-온 시간이 결정될 수 있다. 구동 트랜지스터는 턴-온 시간 동안 전원 라인(PL)을 통해 전달된 제1 전원 신호를 발광 소를에 제공한다.
발광 소자는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자는 유기발광소자, 양자점 발광소자, 전기 영동 소자, 또는 전기 습윤 소자를 포함할 수 있다.
발광 소자는 전원 패턴(VDD)과 연결되어 전원 라인(PL)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자에는 구동 트랜지스터로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소들(PX) 각각은 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(PX) 중 일부 화소들(PX)은 홀(MH)의 주변에 배치되며, 평면상에서 홀(MH)을 에워쌀 수 있다. 도 3b에는 용이한 설명을 위해 패널 투과 영역(TA1)을 점선 처리하여 도시하였다.
홀(MH)은 제1 액티브 영역(AA1) 내에 정의될 수 있다. 이에 따라, 화소들(PX) 중 적어도 일부는 홀(MH)에 인접하여 배치될 수 있다. 화소들(PX) 중 일부는 홀(MH)을 둘러쌀 수 있다. 이하, 도 3b를 참조하여, 홀(MH)의 주변에 배치된 화소들(PX)을 설명한다.
도 3b를 참조하면, 패널 투과 영역(TA1)에는 소정의 함몰 패턴(GV)이 정의될 수 있다. 함몰 패턴(GV)은 평면상에서 홀(MH)의 가장자리를 따라 배치되며, 본 실시예에서는 홀(MH)을 에워싸는 원 형 링 형상으로 도시되었다.
다만, 이는 예시적으로 도시한 것이고, 함몰 패턴(GV)은 홀(MH)과 대응되거나, 상이한 형상을 가질 수 있다. 또한 함몰 패턴(GV)은 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
함몰 패턴(GV)은 표시 유닛(210)의 전면으로부터 함몰된 부분에 해당되며, 홀(MH)을 통해 침투될 수 있는 수분이나 산소가 화소(PX)로 유입되는 경로를 차단한다. 이에 대한 상세한 설명은 후술하기로 한다.
패널 투과 영역(TA1)에는 화소들(PX)에 연결된 복수의 신호 라인들(SL1, SL2)이 배치될 수 있다. 신호 라인들(SL1, SL2)은 패널 투과 영역(TA1)을 경유하여 화소들(PX)에 접속된다. 도 3b에는 용이한 설명을 위해 화소들(PX)에 연결된 복수의 신호 라인들 중 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)을 예시적으로 도시하였다.
제1 신호 라인(SL1)은 제1 방향(DR1)을 따라 연장된다. 제1 신호 라인(SL1)은 화소들(PX) 중 제1 방향(DR1)을 따라 배열된 동일 행 내의 화소들에 연결된다. 제1 신호 라인(SL1)은 스캔 라인(GL)과 대응되는 것으로 예시적으로 설명한다.
제1 신호 라인(SL1)에 연결된 화소들(PX) 중 일부는 홀(MH)을 중심으로 좌 측에 배치되고, 다른 일부는 홀(MH)을 중심으로 우 측에 배치된다. 이에 따라, 제1 신호 라인(SL1)에 연결된 동일 행 내의 화소들(PX)은 홀(MH)을 중심으로 일부의 화소(PX)가 생략되더라도, 실질적으로 동일한 게이트 신호에 의해 온/오프 될 수 있다.
제2 신호 라인(SL2)은 제2 방향(DR2)을 따라 연장된다. 제2 신호 라인(SL2)은 화소들(PX) 중 제2 방향(DR2)을 따라 배열된 동일 열 내의 화소들에 연결된다. 제2 신호 라인(SL2)은 데이터 라인(DL)과 대응되는 것으로 예시적으로 설명한다.
제2 신호 라인(SL2)에 연결된 화소들(PX) 중 일부는 홀(MH)을 중심으로 상 측에 배치되고, 다른 일부는 홀(MH)을 중심으로 하 측에 배치된다. 이에 따라, 제2 신호 라인(SL2)에 연결된 동일 열 내의 화소들(PX)은 홀(MH)을 중심으로 일부의 화소(PX)가 생략되더라도, 동일한 라인을 통해 데이터 신호를 수신할 수 있다.
한편, 본 발명의 일 실시예에 따른 표시 유닛(210)은 패널 투과 영역(TA1)에 배치된 연결 패턴을 더 포함할 수도 있다. 제1 신호 라인(SL1)은 패널 투과 영역(TA1)과 중첩하는 영역에서 단절될 수 있다. 제1 신호 라인(SL)의 단절된 부분들은 연결 패턴을 통해 연결될 수 있다. 마찬가지로, 제2 신호 라인(SL2)은 패널 투과 영역(TA1)과 중첩하는 영역에서 단절될 수 있고, 제2 신호 라인(SL2)의 단절된 부분들을 연결하는 연결 패턴이 더 제공될 수도 있다.
다시, 도 3a를 참조하면, 전원 패턴(VDD)은 제1 주변 영역(NAA1)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 유닛(210)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2)를 포함할 수 있다. 제1 패드(P1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(P2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 유닛(210)은 표시 패드들(DPD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3c를 참조하면, 입력 센서(220)은 표시 유닛(210) 상에 배치된다. 입력 센서(220)는 외부 입력(TC: 도 1a 참조)을 감지하여 외부 입력(TC)의 위치나 세기 정보를 얻을 수 있다. 입력 센서(220)은 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2), 복수의 트레이스 라인들(TL1, TL2, TL3), 및 복수의 감지 패드들(T1, T2, T3)을 포함한다.
제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2)은 제2 액티브 영역(AA2)에 배치된다. 입력 센서(220)은 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2) 사이의 정전 용량의 변화를 통해 외부 입력(TC)에 대한 정보를 얻을 수 있다.
제2 액티브 영역(AA2)은 표시 유닛(210)의 제1 액티브 영역(AA1)과 대응되고, 제2 주변 영역(NAA2)은 표시 유닛(210)의 제1 주변 영역(NAA1)과 대응될 수 있다. 또한, 입력 센서(220)의 센싱 투과 영역(TA2)은 표시 유닛(210)의 패널 투과 영역(TA1)과 중첩하여 전자 패널(200, 도 1b 참조)의 신호 투과 영역(TA, 도 1b 참조)을 정의할 수 있다. 따라서, 본 명세서에서 센싱 투과 영역(TA2)과 중첩하는 구성은 신호 투과 영역(TA)에 중첩하는 것으로 설명될 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)을 따라 배열되고 각각이 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(TE1) 각각은 제1 메인 패턴들(SP1), 제1 인접 패턴들(SP1H), 및 제1 연결 패턴들(BP1)을 포함할 수 있다.
제1 메인 패턴들(SP1)은 제2 액티브 영역(AA2)에 배치된다. 제1 메인 패턴들(SP1)은 홀(MH)로부터 이격되어 배치된다. 제1 메인 패턴들(SP1)은 소정의 형상을 가지며, 제1 면적을 가진다. 본 실시예에서, 제1 메인 패턴들(SP1) 각각은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 메인 패턴들(SP1)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 인접 패턴들(SP1H)은 센싱 투과 영역(TA2)에 인접하여 배치된다. 하나의 제1 인접 패턴(SP1H)은 하나의 제1 메인 패턴(SP1)의 제1 면적보다 작은 제2 면적을 가진다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)과 동일한 마름모 형상으로부터 센싱 투과 영역(TA2)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
본 실시예에서, 제1 브릿지 패턴(BP1)은 제1 메인 패턴(SP1)에 연결된다. 제1 브릿지 패턴(BP1)은 인접한 두 개의 제1 메인 패턴들(SP1) 사이에 배치되어 두 개의 제1 메인 패턴들(SP1)을 연결할 수 있다. 또는, 제1 브릿지 패턴(BP1)은 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H) 사이에 배치되어 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H)을 연결한다.
제2 감지 전극들(TE2)은 제2 방향(DR2)을 따라 배열되고 각각이 제1 방향(DR1)을 따라 연장된다. 제2 감지 전극들(TE2) 각각은 제2 메인 패턴들(SP2), 제2 인접 패턴들(SP2H), 및 제2 연결 패턴들(BP2)을 포함할 수 있다.
제2 메인 패턴(SP2)은 홀(MH)로부터 이격되어 배치된다. 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)으로부터 이격될 수 있다. 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2)은 비 접촉하여 독립적인 전기적 신호들을 송수신할 수 있다.
본 실시예에서, 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)과 동일한 형상을 가질 수 있다. 예를 들어, 제2 메인 패턴(SP2)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 메인 패턴(SP2)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 인접 패턴(SP2H)은 홀(MH)에 인접하여 배치된다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)의 면적보다 작은 면적을 가진다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)과 동일한 마름모 형상으로부터 홀(MH)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
본 실시예에서, 제2 브릿지 패턴(BP2)은 제1 방향(DR1)을 따라 연장된다. 제2 브릿지 패턴(BP2)은 제2 메인 패턴(SP2)에 연결된다. 제2 브릿지 패턴(BP2)은 인접한 두 개의 제2 메인 패턴들(SP2) 사이에 배치되어 두 개의 제2 메인 패턴들(SP2)을 연결할 수 있다. 또는, 제2 브릿지 패턴(BP2)은 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H) 사이에 배치되어 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)을 연결한다. 제2 브릿지 패턴(BP2)은 제2 메인 패턴들(SP2)과 일체의 형상으로 제공될 수 있다. 따라서, 하나의 제2 감지 전극(TE2)에 포함된 제2 메인 패턴들(SP2)과 제2 연결 패턴들(BP2)은 하나의 패턴으로 제공될 수 있다.
트레이스 라인들(TL1, TL2, TL3)은 제2 주변 영역(NAA2)에 배치된다. 트레이스 라인들(TL1, TL2, TL3)은 제1 트레이스 라인들(TL1), 제2 트레이스 라인들(TL2), 및 제3 트레이스 라인들(TL3)을 포함할 수 있다.
제1 트레이스 라인들(TL1)은 제1 감지 전극들(TE1)에 각각 연결된다. 본 실시예에서, 제1 트레이스 라인들(TL1)은 제1 감지 전극들(TE1)의 양단들 중 하측 단들에 각각 연결된다.
제2 트레이스 라인들(TL2)은 제2 감지 전극들의 일 단 들에 각각 연결된다. 본 실시예에서, 제2 트레이스 라인들(TL2)은 제2 감지 전극들(TE2)의 양단들 중 좌측 단들에 각각 연결된다.
제3 트레이스 라인들(TL3)은 제1 감지 전극들(TE1)의 양단들 중 상측 단들에 각각 연결된다. 본 발명에 따르면, 제1 감지 전극들(TE1)은 제1 트레이스 라인들(TL1) 및 제3 트레이스 라인들(TL3)에 각각 연결될 수 있다. 이에 따라, 제2 감지 전극들(TE2)에 비해 상대적으로 긴 길이를 가진 제1 감지 전극들(TE1)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 입력 센서(220)에 있어서 제3 트레이스 라인들(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(T1, T2, T3)은 제2 주변 영역(NAA2)에 배치된다. 감지 패드들(T1, T2, T3)은 제1 감지 패드들(T1), 제2 감지 패드들(T2), 및 제3 감지 패드들(T3)을 포함할 수 있다. 제1 감지 패드들(T1)은 제1 트레이스 라인들(TL1)에 각각 연결되어 외부 신호를 제1 감지 전극들(TE1)에 제공한다. 제2 감지 패드들(T2)은 제2 트레이스 라인들(TL2)에 각각 연결되고 제3 감지 패드들(T3)은 제3 트레이스 라인들(TL3)에 각각 연결되어 제2 감지 전극들(TE2)과 전기적으로 연결된다.
본 발명의 일 실시예에 따른 입력 센서(220)은 감지 회로(HCC)를 더 포함할 수 있다. 감지 회로(HCC)는 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2)로부터 독립된 전기적 신호를 수신한다. 감지 회로(HCC)는 감지 패턴(HCP) 및 감지 패턴(HCP)에 연결된 감지 라인(HCL)을 포함할 수 있다. 감지 라인(HCL)은 연결 라인(BRH), 제1 라우팅 라인(HCL1) 및 제2 라우팅 라인(HCL2)을 포함할 수 있다.
감지 패턴(HCP)은 센싱 투과 영역(TA2) 내에 배치될 수 있다. 따라서, 감지 패턴(HCP)는 전자 패널(200)의 신호 투과 영역(TA)에 중첩할 수 있다. 감지 패턴(HCP)은 센싱 투과 영역(TA2) 내에서 홀(HM)의 가장 자리를 따라 연장된다. 본 실시예에서, 감지 패턴(HCP)은 홀(MH)의 적어도 일부를 둘러싸고, 복수의 세그먼트들이 연결된 폐 루프 형상을 가질 수 있다. 상세한 설명은 후술한다.
감지 라인(HCL)은 제2 주변 영역(NAA2)에 배치된다. 본 실시예에서, 감지 라인(HCL)은 제1 내지 제3 트레이스 라인들(TL1, TL2, TL3)보다 더 외측에 배치된 것으로 도시되었다. 다만, 이에 한정되는 것은 아니며, 감지 라인(HCL)은 제1 내지 제3 트레이스 라인들(TL1, TL2, TL3)보다 제2 액티브 영역(AA2)에 인접하게 배치될 수 있다.
감지 라인(HCL)은 감지 패턴(HCP)에 전기적으로 연결된다. 감지 라인(HCL)은 서로 이격되어 배치된 제1 라우팅 라인(HCL1) 및 제2 라우팅 라인(HCL2)을 포함할 수 있다.
제1 라우팅 라인(HCL1)의 일단은 제1 패드(H11)에 연결되고 제2 라우팅 라인(HCL2)의 일단은 제2 패드(H12)에 연결된다. 제1 패드(H11)와 제2 패드(H12)는 표시 패드들(DPD)이 배치된 영역을 기준으로 좌 측에 배치될 수 있다.
제1 라우팅 라인(HCL1)의 타단은 제3 패드(H21)에 연결되고 제2 라우팅 라인(HCL2)의 타단은 제4 패드(H22)에 연결된다. 제3 패드(H21)와 제4 패드(H22)는 표시 패드들(DPD)이 배치된 영역을 기준으로 우 측에 배치될 수 있다. 제1 패드(H11) 및 제2 패드(H112)는 표시 패드들(DPD)을 사이에 두고 제3 패드(H21) 및 제4 패드(H22)로부터 이격되어 배치된다.
연결 라인(BRH)은 제1 연결 라인(BRH1)과 제2 연결 라인(BRH2)을 포함한다. 본 실시예에서, 제1 연결 라인(BRH1)과 제2 연결 라인(BRH2) 각각은 제2 주변 영역(NAA2)에서 제2 액티브 영역(AA2)을 가로질러 센싱 투과 영역(TA2)으로 연장될 수 있다. 제1 연결 라인(BRH1)은 제1 라우팅 라인(HCL1)과 감지 패턴(HCP)을 연결한다. 제2 연결 라인(BRH2)은 제2 라우팅 라인(HCL2)과 감지 패턴(HCP)을 연결한다. 제1 감지 전극(TE1)이나 제2 감지 전극(TE2)으로부터 전기적으로 절연될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
본 발명에 따르면, 감지 회로(HCC)를 통해 센싱 투과 영역(TA2)이나 제2 주변 영역(NAA2)에 크랙(crack) 등의 손상이 발생되었는지 여부를 판단할 수 있다. 감지 회로(HCC)에 있어서, 제1 패드(H11) 및 제3 패드(H21)는 입력 단자들이고, 제2 패드(H12) 및 제4 패드(H22)는 출력 단자들일 수 있다.
제1 패드(H11)를 통해 수신된 전기적 신호는 제1 라우팅 라인(HCL1)을 거쳐 감지 패턴(HCP)의 일단으로 유입될 수 있다. 이후 감지 패턴(HCP)으로부터 출력된 전기적 신호는 제2 라우팅 라인(HCL2)을 거쳐 제2 패드(H12)로 출력된다.
마찬가지로, 제3 패드(H21)를 통해 수신된 전기적 신호는 제2 라우팅 라인(HCL2)을 거쳐 감지 패턴(HCP)의 타단으로 유입될 수 있다. 이후 감지 패턴(HCP)으로부터 출력된 전기적 신호는 제2 라우팅 라인(HCL2)을 거쳐 제4 패드(H22)로 출력된다.
일 실시예에 따른 감지 회로(HCC)는 전자 패널(200)에 홀(MH)을 형성하는 과정에서 홀(MH)과 인접한 영역에 크랙 발생 여부를 판별할 수 있다. 예를 들어, 제2 패드(H12) 및 제4 패드(H22) 각각에서 감지된 신호가 기준 신호 대비 낮은 준위 또는 제로(0) 준위 값과 같은 불량으로 감지되는 경우, 전자 패널(200)에 홀(MH)을 형성하는 과정에서 제1 및 제2 라인들(HCL1, HCL2)이 모두 손상되었거나 감지 패턴(HCP)이 손상되었을 가능성이 클 수 있다. 이를 통해 신호 투과 영역(TA) 내에서의 크랙 발생 여부를 판별할 수 있다.
또는, 제2 패드(H12) 및 제4 패드(H22) 중 어느 하나에서 감지된 신호만 불량으로 감지되지 않는 경우, 감지 라인(HCL)이 손상되었을 가능성이 클 수 있다. 이를 통해 제2 주변 영역(NAA2)에서의 크랙 발생 여부를 판별할 수 있다. 다만, 이는 예시적으로 설명한 것이고, 제1 패드(H11) 및 제3 패드(H21)가 출력 단자들이 되고 제2 패드(H12) 및 제4 패드(H22)가 입력 단자들로 기능할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 입력 센서(220)은 감지 회로(HCC)를 더 포함함으로써, 입력 센서(220), 홀(MH)이 형성된 센싱 투과 영역(TA2)에서의 불량 발생 여부를 용이하게 감지할 수 있다. 이에 따라, 전자 장치(EA, 도 1a 참조)의 신뢰성이 향상되고, 별도의 검사 회로나 검사 장치 없이도 전자 장치의 불량 여부를 판별할 수 있어, 공정 효율이 증가될 수 있다.
도 3d를 참조하면, 입력 센서(220)에 포함된 센싱 패턴들은 제1 연장방향(EDR1)으로 연장된 복수 개의 제1 도전 라인들(LE1)과 제1 연장방향(EDR1)과 교차하는 제2 연장방향(EDR2)으로 연장된 복수 개의 제2 도전 라인들(LE2)을 포함한다.
제1 도전 라인들(LE1)과 제2 도전 라인들(LE2)이 일정한 간격을 두고 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열됨에 따라 센싱 패턴들은 메쉬 형상을 가질 수 있다. 제1 도전 라인들(LE1)과 제2 도전 라인들(LE2)은 서로 연결되어 개구부(T-OP)를 정의할 수 있다. 개구부(T-OP)를 통해 발광 소자에서 생성된 광이 윈도우(100, 도 1b)으로 제공될 수 있다.
본 발명에서 "센싱 패턴들"은 제1 감지 전극(TE1)에 포함된 제1 메인 패턴들(SP1), 제1 인접 패턴들(SP1H), 제2 감지 전극(TE2)에 포함된 제2 메인 패턴들(SP2), 제2 인접 패턴들(SP2H), 및 제2 연결 패턴들(BP2)을 포함할 수 있다.
제2 액티브 영역(AA2)에 배치된 제1 감지 전극들(TE1) 각각은 제2 방향(DR2)으로 배열된 제1 메인 패턴들(SP1) 및 제1 메인 패턴들(SP1) 사이에 배치된 제1 브릿지 패턴들(BP1)을 포함할 수 있다.
제2 액티브 영역(AA2)에 배치된 제2 감지 전극들(TE2) 각각은 제1 방향(DR1)으로 배열된 제2 메인 패턴들(SP2) 및 인접한 제2 메인 패턴들(SP2) 사이에 배치된 제2 브릿지 패턴(BP2)을 포함할 수 있다.
제1 메인 패턴들(SP1), 제2 메인 패턴들(SP2), 및 제2 브릿지 패턴(BP2)은 동일층 상에 배치되고, 제1 브릿지 패턴들(BP1)은 상기 패턴들과 다른 층 상에 배치될 수 있다. 본 명세서에서 "센싱 패턴들"은 제1 감지 전극(TE1)에 포함된 제1 메인 패턴들(SP1), 제1 인접 패턴들(SP1H), 제2 감지 전극(TE2)에 포함된 제2 메인 패턴들(SP2), 제2 인접 패턴들(SP2H), 및 제2 연결 패턴들(BP2)로 정의됨으로, "센싱 패턴들"은 동일층 상에 배치되어 도전 라인들(LE1, LE2)을 포함할 수 있다.
제1 브릿지 패턴들(BP1)은 제1 메인 패턴들(SP1)과 제1 브릿지 패턴들(BP1) 사이에 배치된 절연층에 정의된 컨택홀들(TNT)을 통해 인접한 제1 메인 패턴들(SP1)과 연결될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다. 도 4b는 본 발명의 일 실시예에 따른 감지 회로의 평면도이다. 도 5a는 도 4a의 I-I'를 따라 절단한 단면도이다. 도 5b는 도 4a의 II-II'를 따라 절단한 단면도이다. 도 4a 내지 도 5b를 참조하여 일 실시예에 따른 감지 회로(HCC)를 상세히 설명하도록 한다.
도 4a 및 도 4b를 참조하면, 본 발명에 따른 입력 센서(220)은 센싱 투과 영역(TA2)에 중첩하는 보상 라인들(BL1, BL2)을 더 포함할 수 있다. 제1 보상 라인(BL1)은 홀(MH)을 사이에 두고 제2 방향(DR2)으로 이격된 제1 인접 패턴들(SP1H) 사이를 연결할 수 있다. 제1 보상 라인(BL1)의 일단은 홀(MH)을 중심으로 상측에 배치된 제1 인접 패턴(SP1H)에 연결되고, 제1 보상 라인(BL1)의 타단은 홀(MH)을 중심으로 하측에 배치된 제1 인접 패턴(SP1H)에 연결될 수 있다. 본 실시예에서 제1 보상 라인(BL1)은 홀(MH)의 좌측을 따라 반원 형상으로 연장될 수 있다.
제2 보상 라인(BL2)은 홀(MH)을 사이에 두고 제1 방향(DR1)으로 이격된 제2 인접 패턴들(SP2H) 사이를 연결할 수 있다. 제2 보상 라인(BL2)의 일단은 홀(MH)을 중심으로 좌측에 배치된 제2 인접 패턴(SP2H)에 연결되고, 제2 보상 라인(BL2)의 타단은 홀(MH)을 중심으로 우측에 배치된 제2 인접 패턴(SP2H)에 연결될 수 있다. 본 실시예에서 제2 보상 라인(BL2)은 홀(MH)의 하단을 따라 반원 형상으로 연장될 수 있다.
보상 라인들(BL1, BL2)은 홀(MH) 형성 과정 시 절단된 인접 패턴들(SP1H, SP2H) 사이를 연결할 수 있다. 이에 따라, 홀(MH)이 제2 액티브 영역(AA2) 내에 형성되더라도 홀(MH)과 인접한 영역의 센싱 감도를 보상할 수 있다.
도 4b에는 감지 회로(HCC)의 일 부분을 확대하여 도시하였다. 감지 회로(HCC)는 감지 패턴(HCP) 및 감지 패턴(HCP)에 연결된 감지 라인(HCL)을 포함할 수 있다. 감지 라인(HCL)은 연결 라인(BRH), 제1 라우팅 라인(HCL1), 제2 라우팅 라인(HCL2)을 포함할 수 있다. 제1 라우팅 라인(HCL1) 및 제2 라우팅 라인(HCL2)에 관한 설명은 도 3c에서 설명한 것과 동일할 수 있다.
일 실시예에 따른 감지 패턴(HCP)은 연장부들(EX11, EX12, EX21, EX22, EX3) 및 연결부들(CP11, CP12, CP21, CP22)을 포함할 수 있다. 감지 패턴(HCP)은 센싱 투과 영역(TA2)에 중첩할 수 있다. 본 실시예에서 홀(MH)은 원형의 형상을 가질 수 있다.
제1 연장부(EX11)는 홀(MH)의 좌측에 배치될 수 있다. 제1 연장부(EX11)는 홀(MH)의 좌측과 대응되는 반원 형상을 가질 수 있다. 제2 연장부(EX21)는 홀(MH)의 우측과 대응되는 반원 형상을 가질 수 있다. 제2 연장부(EX21)는 홀(MH)의 중심을 가로지르는 가상선(VL)을 기준으로 제1 연장부(EX11)와 선 대칭 형상을 가질 수 있다.
제3 연장부(EX12)는 홀(MH)과 제1 연장부(EX11) 사이에 배치될 수 있다. 제3 연장부(EX12)는 제1 연장부(EX11)와 대응되는 반원 형상을 가질 수 있다. 제4 연장부(EX22)는 홀(MH)과 제2 연장부(EX21) 사이에 배치될 수 있다. 제4 연장부(EX22)는 제2 연장부(EX21)와 대응되는 반원 형상을 가질 수 있다. 제4 연장부(EX22)는 가상선(VL)을 기준으로 제3 연장부(EX12)와 선 대칭 형상을 가질 수 있다.
제1 연결부(CP11)는 제1 연장부(EX11)의 일단과 제3 연장부(EX12)의 일단에 연결될 수 있다. 제2 연결부(CP21)는 제2 연장부(EX21)의 일단과 제4 연장부(EX22)의 일단에 연결될 수 있다. 제1 연결부(CP11)와 제2 연결부(CP21)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
제5 연장부(EX3)는 홀(MH), 제3 연장부(EX12), 및 제4 연장부(EX22) 사이에 배치될 수 있다. 제5 연장부(EX3)는 홀(MH)의 적어도 일부를 둘러쌀 수 있다. 제5 연장부(EX3)는 연장부들(EX11, EX12, EX21, EX22, EX3) 중 홀(MH)과 가장 인접하게 배치될 수 있다.
제3 연결부(CP12)는 제3 연장부(EX12)의 타단과 제5 연장부(EX3)의 일단에 연결될 수 있다. 제4 연결부(CP22)는 제4 연장부(EX22)의 타단과 제5 연장부(EX3)의 타단에 연결될 수 있다. 제3 연결부(CP12)와 제4 연결부(CP22)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
본 실시예에 따르면, 연장부들(EX11, EX12, EX21, EX22, EX3) 및 연결부들(CP11, CP12, CP21, CP22)은 서로 연결되어 폐-루프 형상을 가질 수 있다.
일 실시예에 따른 감지 패턴(HCP)은 제1 돌출부(ST1) 및 제2 돌출부(ST2)를 포함할 수 있다. 제1 돌출부(ST1) 및 제2 돌출부(ST2)는 센싱 투과 영역(TA2)에 배치될 수 있다. 제1 연장부(EX11)의 타단에는 제1 돌출부(ST1)가 연결되고, 제1 돌출부(ST1)는 제1 연결 라인(BRH1)에 연결될 수 있다. 제2 연장부(EX21)의 타단에는 제2 돌출부(ST2)가 연결되고, 제2 돌출부(ST2)는 제2 연결 라인(BRH2)에 연결될 수 있다. 다만, 이에 한정되는 것은 아니고, 제1 돌출부(ST1) 및 제2 돌출부(ST2)는 생략될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
연결 라인(BRH)은 제1 연결 라인(BRH1)과 제2 연결 라인(BRH2)을 포함한다. 제1 연결 라인(BRH1)의 일단에는 제1 돌출부(ST1)가 연결되고, 제1 연결 라인(BRH1)의 타단에는 제1 라우팅 라인(HCL1, 도 3c 참조)이 연결될 수 있다. 제2 연결 라인(BRH2)의 일단에는 제2 돌출부(ST2)가 연결되고, 제2 연결 라인(BRH2)의 타단에는 제2 라우팅 라인(HCL2, 도 3c 참조)이 연결될 수 있다.
일 실시예에 따르면 제1 연결 라인(BRH1)과 제2 연결 라인(BRH2) 중 센싱 투광 영역(TA2)에 중첩하는 부분은 서로 교차하는 방향으로 연장된 도전 라인들(LE1, LE2)을 포함할 수 있다. 도전 라인들(LE1, LE2)은 도 3d에서 설명한 센싱 패턴들과 대응되는 형상을 가질 수 있다. 본 실시예에 따르면 제1 연결 라인(BRH1)과 제2 연결 라인(BRH2)이 센싱 투광 영역(TA2)에서 제2 액티브 영역(AA2)을 가로질러 제2 주변 영역(NAA2)으로 연장되더라도, 센싱 패턴들에 포함된 도전 라인들(LE1, LE2, 도 3d 참조)과 대응되는 형상을 갖는 도전 라인들(LE1, LE2)을 포함함에 따라, 연결 라인(BRH)이 사용자에게 시인되는 것을 방지할 수 있다.
도 5a를 참조하면, 전자 패널(200, 도 1b 참조)은 표시 유닛(210) 및 입력 센서(220)를 포함할 수 있다. 표시 유닛(210) 및 입력 센서(220)은 제3 방향(DR3)을 따라 적층될 수 있다. 표시 유닛(210)은 베이스 기판(BS), 화소(PX), 복수의 절연층들(10, 20, 30, 40, 50), 및 봉지층(60)을 포함한다.
베이스 기판(BS)은 절연 기판일 수 있다. 예를 들어, 베이스 기판(BS)은 플라스틱 기판 또는 유리 기판을 포함할 수 있다.
본 실시예에서, 도 3a에 도시된 화소(PX)의 등가 회로도의 구성들 중 구동 트랜지스터와 대응되는 트랜지스터와 발광 소자(EE)를 예시적으로 도시하였다. 절연층들(10, 20, 30, 40, 50)은 순차적으로 적층된 제1 내지 제5 절연층들(10, 20, 30, 40, 50)을 포함할 수 있다. 한편, 제1 내지 제5 절연층들(10, 20, 30, 40, 50) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
제1 절연층(10)은 베이스 기판(BS) 상에 배치되어 베이스 기판(BS)의 전면을 커버한다. 제1 절연층(10)은 배리어 층(barrier layer, 11) 및/또는 버퍼 층(buffer layer, 12)을 포함할 수 있다. 이에 따라, 제1 절연층(10)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 화소에 침투되는 것을 방지하거나, 화소가 베이스 기판(BS) 상에 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지를 감소시킬 수 있다.
한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서, 배리어 층(11) 및 버퍼 층(12) 중 적어도 어느 하나는 생략될 수도 있고, 복수의 층들이 적층된 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
트랜지스터(TR)는 제1 절연층(10) 상에 배치된다. 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 제1 절연층(10) 상에 배치된다. 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제2 절연층(20)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 스위칭 트랜지스터 및 커패시터의 일 전극과 연결될 수 있다.
입력 전극(IE)과 출력 전극(OE)은 제3 절연층(30) 상에 배치되고 평면상에서 서로 이격된다. 입력 전극(IE)과 출력 전극(OE)은 제2 절연층(20), 및 제3 절연층(30)을 관통하여 반도체 패턴(SP)의 일측 및 타측에 각각 접속된다.
한편, 본 발명의 일 실시예에 따른 표시 유닛(210)은 상부 전극(UE)을 더 포함할 수 있다. 본 실시예에서 제3 절연층(30)은 하층(31), 및 상층(32)을 포함하는 것으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고 본 발명의 일 실시예에 따른 제3 절연층(30)은 단층 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
상부 전극(UE)은 하층(31)과 상층(32) 사이에 배치된다. 상부 전극(UE)은 제어 전극(CE)과 평면상에서 중첩할 수 있다. 본 실시예에서 상부 전극(UE)은 제어 전극(CE)과 동일한 전기적 신호를 수신하거나, 제어 전극(CE)과 상이한 전기적 신호를 수신하여 커패시터의 일 전극으로 기능할 수도 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서, 상부 전극(UE)은 생략될 수도 있으며 어느 하나의 실시예로 한정되지 않는다.
제4 절연층(40)은 제3 절연층(30) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 한편, 트랜지스터(TR)에 있어서, 반도체 패턴(SP)이 제어 전극(CE) 상에 배치될 수도 있다. 또는, 반도체 패턴(SP)이 입력 전극(IE)과 출력 전극(OE) 상에 배치될 수도 있다. 또는, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시예에 따른 트랜지스터(TR)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(EE)는 제4 절연층(40) 상에 배치된다. 발광 소자(EE)는 제1 전극(E1), 발광층(EL), 및 제2 전극(E2)을 포함한다.
제1 전극(E1)은 제4 절연층(40)을 관통하여 트랜지스터(TR)에 접속될 수 있다. 한편, 도시되지 않았으나, 전자 패널(200)은 제1 전극(E1)과 트랜지스터(TR) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 트랜지스터(TR)에 전기적으로 접속될 수 있다.
제5 절연층(50)은 제4 절연층(40) 상에 배치된다. 제5 절연층(50)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 제5 절연층(50)에는 표시 개구부(P-OP)가 정의될 수 있다. 표시 개구부(P-OP)는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제5 절연층(50)은 화소 정의막일 수 있다.
발광층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 발광층(EL)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 발광층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 발광층(EL)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
본 실시예에서, 발광층(EL)은 복수의 표시 개구부들(P-OP)에 중첩하는 일체의 형상을 가진 층으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 발광층(EL)은 각 표시 개구부(P-OP)에 대응되는 복수의 패턴들로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 발광층(EL)은 전하 제어층을 더 포함할 수 있다. 전하 제어층은 전하의 이동을 제어하여 발광 소자(EE)의 발광 효율 및 수명을 향상시킨다. 이때, 발광층(EL)은 정공 수송 물질, 정공 주입 물질, 전자 수송 물질, 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다.
제2 전극(E2)은 발광층(EL) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. 제2 전극(E2)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다. 화소들 각각에 배치된 각각의 발광 소자(EE)는 제2 전극(E2)을 통해 공통의 전원 전압(이하, 제2 전원 전압)을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광 패턴(EP)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(EE)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에 따르면, 제2 전극(E2)은 액티브 영역(AA) 및 신호 투과 영역(TA에 배치되는 통 패턴으로 형성됨에 따라, 감지 패턴(HCP)과 제2 전극(E2) 사이의 캡(Cap)이 형성될 수 있다.
봉지층(60)은 발광 소자(EE) 상에 배치되어 발광 소자(EE)를 봉지한다. 한편, 도시되지 않았으나, 제2 전극(E2)과 봉지층(60) 사이에는 제2 전극(E2)을 커버하는 캡핑층(capping layer)이 더 배치될 수도 있다.
봉지층(60)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(61), 유기층(62), 및 제2 무기층(63)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층(60)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기층(61)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(61)은 외부 수분이나 산소가 발광 소자(EE)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(61)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(61)은 화학 기상 증착 공정을 통해 형성될 수 있다.
유기층(62)은 제1 무기층(61) 상에 배치되어 제1 무기층(61)에 접촉할 수 있다. 유기층(62)은 제1 무기층(61) 상에 평탄면을 제공할 수 있다. 제1 무기층(61) 상면에 형성된 굴곡이나 제1 무기층(61) 상에 존재하는 파티클(particle) 등은 유기층(62)에 의해 커버되어, 제1 무기층(61)의 상면의 표면 상태가 유기층(62) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(62)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(62)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
유기층(62)은 댐 부(DMP)에 의해 경계가 정의될 수 있다. 댐 부(DMP)는 절연층들(10, 20, 30, 40, 50) 중 적어도 어느 하나와 동일 물질을 포함하는 복 층으로 형성될 수 있다. 댐 부(DMP)는 신호 투과 영역(TA)에 중첩할 수 있다.
제2 무기층(63)은 유기층(62) 상에 배치되어 유기층(62)을 커버한다. 제2 무기층(63)은 제1 무기층(61) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(63)은 유기층(62)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(63)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(63)은 화학 기상 증착 공정을 통해 형성될 수 있다.
본 실시예에 따르면, 표시 유닛(210)에는 신호 투과 영역(TA)과 중첩하는 함몰 패턴들(GV1, GV2, GV3)이 정의될 수 있다. 함몰 패턴들(GV1, GV2, GV3) 각각은 베이스 기판(BS)의 상면으로부터 함몰되어 정의된다. 함몰 패턴들(GV1, GV2, GV3) 각각은 베이스 기판(BS)의 적어도 일부가 제거되어 형성될 수 있다. 함몰 패턴들(GV1, GV2, GV3) 각각에는 발광층(EL)을 형성하는 물질을 도포하는 공정에서, 함몰 패턴들(GV1, GV2, GV3) 내에 형성된 증착 패턴(ELP)이 배치될 수 있다, 함몰 패턴들(GV1, GV2, GV3)은 제1 무기층(61) 및 제2 무기층(63) 중 적어도 어느 하나에 의해 커버될 수 있다.
예를 들어, 제1 함몰 패턴(GV1)은 댐 부(DMP)를 사이에 두고 홀(MH)와 이격되어 배치되고, 제1 무기층(61)에 의해 커버될 수 있다. 제1 무기층(61)에 의해 커버된 제1 함몰 패턴(GV1) 내부는 유기층(62)에 의해 충진될 수 있다.
제2 및 제3 함몰 패턴들(GV2, GV3)은 댐 부(DMP)와 홀(MH) 사이에 배치될 수 있다. 제2 및 제3 함몰 패턴들(GV2, GV3)은 제1 무기층(61) 및 제2 무기층(63)에 의해 커버될 수 있다.
본 실시예에 따른 전자 패널(200)은 함몰 패턴들(GV1, GV2, GV3)을 더 포함함으로써, 증착 패턴(ELP)과 발광 소자(EE)의 발광층(EL) 사이의 연속성을 차단한다. 이에 따라, 외부 수분이나 산소의 침투 경로를 차단하여 액티브 영역(AA)에 배치된 소자들의 손상을 방지할 수 있다.
또한, 함몰 패턴들(GV1, GV2, GV3) 각각에 배치된 증착 패턴(ELP)은 제1 무기층(61)이나 제2 무기층(63)에 의해 커버됨으로써, 전자 패널(200)의 제조 공정 시 증착 패턴(ELP)이 다른 소자로 이동하여 영향을 주는 것을 방지할 수 있다. 이에 따라, 전자 패널(200)의 공정 신뢰성이 향상될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서, 함몰 패턴들(GV1, GV2, GV3)은 단일로 제공되거나 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따른 전자 패널(200)은 유기 패턴(YOC)을 더 포함할 수 있다. 유기 패턴(YOC)은 유기물을 포함한다. 유기 패턴(YOC)은 신호 투과 영역(TA)에 중첩할 수 있다. 유기 패턴(YOC)은 댐 부(DMP)나 함몰 패턴들(GV1, GV2, GV3)에 의해 신호 투과 영역(TA)에 정의된 비 평탄면을 커버하여 상부에 평탄면을 제공한다. 이에 따라, 신호 투과 영역(TA) 중 유기층(62)이 배치되지 않은 영역에도 평탄면이 안정적으로 제공될 수 있다.
유기 패턴(YOC)은 유기물을 포함함에 따라, 신호 투과 영역(TA)에 평탄면을 형성하는 과정에서 다른 유기물을 포함하는 봉지층(60)의 유기층(62)와 단차가 형성될 수 있다.
본 발명에 따른 전자 패널(200)은 플로팅 패턴(FM)을 더 포함할 수 있다. 플로팅 패턴(FM)은 유기 패턴(YOC)의 경계를 따라 연장될 수 있다. 플로팅 패턴(FM)은 중간 절연층(71)과 제1 감지 절연층(72) 사이에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 중간 절연층(71)은 생략되고, 플로팅 패턴(FM)은 유기 패턴(YOC)의 엣지에 접촉하여 배치될 수 있다.
유기 패턴(YOC)의 경계를 따라 단차가 형성된 부분은 유기 패턴(YOC)의 결합력이 감소되어 박리가 발생되거나, 크랙 등의 문제가 발생될 수 있다. 이는 표시 유닛(210)의 불량 검출을 진행하는 단계에서 불량으로 판별될 수 있으며, 유기 패턴(YOC)의 불량으로 인해 유기 패턴(YOC) 상에 배치된 입력 센서(220)의 불량 검출을 진행하는 단계에서 불량으로 판별될 수 있다. 따라서, 표시 유닛(210)에 포함된 절연층들 중, 유기물을 포함하는 절연층의 불량 여부를 검출하는 공정 및 입력 센서(220)의 센싱 감도 불량 여부를 검출하는 공정이 요구된다.
입력 센서(220)은 복수의 도전 패턴들 및 복수의 감지 절연층들(71, 72, 73, 74)을 포함할 수 있다. 감지 절연층들(71, 72, 73, 74)은 제3 방향(DR3)을 따라 순차적으로 적층될 수 있다.
중간 절연층(71)은 제2 무기층(63) 상에 배치될 수 있다. 중간 절연층(71) 중 신호 투과 영역(TA)과 대응되는 일 부분에 유기 패턴(YOC)이 배치될 수 있다. 따라서, 중간 절연층(71) 중 일 부분은 유기 패턴(YOC)과 접촉하고, 나머지 부분은 제1 감지 절연층(72)과 접촉될 수 있다.
제1 감지 절연층(72)은 중간 절연층(71)과 유기 패턴(YOC)을 커버한다. 본 실시예에서, 제1 감지 절연층(72)은 신호 투과 영역(TA) 내에서 유기 패턴(YOC)의 상면을 커버하고 액티브 영역(AA) 내에서 중간 절연층(71)의 상면을 커버할 수 있다. 본 실시예에서, 도 3d에서 설명한 제1 브릿지 패턴들(BP1)과 플로팅 패턴(MF)은 제1 감지 절연층(72) 상에 배치되고, 제2 감지 절연층(73)에 의해 커버될 수 있다.
제2 감지 절연층(73)은 제1 감지 절연층(72) 상에 배치될 수 있다. 제2 감지 절연층(73)은 중간 절연층(71)의 일부와 유기 패턴(YOC)을 커버할 수 있다. 제3 감지 절연층(74)은 신호 투과 영역(TA) 및 액티브 영역(AA)에 중첩하는 일체의 형상을 가질 수 있다.
본 명세서에서 센싱 패턴들은 제2 감지 절연층(73) 상에 배치되고, 제3 감지 절연층(74)에 의해 커버될 수 있다. 도 5a에는 센싱 패턴들 중 하나인 도전 패턴(MTL2)을 예시적으로 도시하였다. 또한, 도 4a에서 설명한 보상 라인들(BL1, BL2) 및 감지 회로(HCC)의 감지 패턴(HCP)은 제2 감지 절연층(73) 상에 배치될 수 있다.
본 실시예에 따르면, 평면상에서, 감지 패턴(HCP) 중 일부는 플로팅 패턴(FM)과 센싱 패턴들 사이 또는 플로팅 패턴(FM)과 보상 라인들(BL1, BL2) 사이에 배치되고, 감지 패턴(HCP)의 다른 부분은 플로팅 패턴(FM)과 홀(MH) 사이에 배치될 수 있다.
예를 들어, 도 4b에서 설명한 감지 패턴(HCP)의 연장부들(EX11, EX12, EX21, EX22, EX3) 중 제1 연장부(EX11) 및 제2 연장부(EX21)는 감지 패턴(HCP)의 최 외각에 배치됨에 따라, 상대적으로 센싱 패턴들과 보상 라인들(BL1, BL2)에 인접하게 배치될 수 있다. 도 5a에는 일 예시로 제1 연장부(EX11)가 제3 연장부(EX12) 및 제5 연장부(EX3) 보다 제1 보상 라인(BL1)에 인접하게 배치된 것을 도시하였다.
본 실시예에 따르면, 평면상에서 제1 연장부(EX11) 및 제2 연장부(EX21)는 플로팅 패턴(FM)을 사이에 두고 홀(MH)과 이격되어 배치되고, 나머지 연장부들(EX12, EX22, EX3)은 플로팅 패턴(FM)과 홀(MH) 사이에 배치될 수 있다.
본 발명에 따른 감지 회로(HCC)를 이용하여 신호 투과 영역(TA) 내에서의 크랙 발생 여부를 판별 하는 공정을 진행할 수 있고, 감지 회로(HCC)를 이용하여 표시 유닛(210)에 포함된 절연층들 중 유기물을 포함하는 절연층의 불량 여부를 검출하는 공정 및 입력 센서(220)의 센싱 감도 불량 여부를 검출하는 공정을 진행할 수 있다.
신호 투과 영역(TA) 내에서의 크랙 발생 여부를 판별 하는 공정은 감지 패턴(HCP) 중 홀(MH)과 인접한 연장부들(EX21, EX22, EX3)을 통해 용이하게 판별이 가능할 수 있다.
유기물을 포함하는 절연층의 불량 여부를 검출하는 공정 및 센싱 패턴들의 불량 여부를 검출하는 공정은 보상 라인들(BL1, BL2) 또는 센싱 패턴들과 인접한 제1 연장부(EX11) 및 제2 연장부(EX21)를 통해 용이하게 판별이 가능할 수 있다.
예를 들어, 제1 패드(H11, 도 3c 참조)를 통해 수신된 전기적 신호는 제1 라우팅 라인(HCL1, 도 3c 참조)을 거쳐 감지 패턴(HCP)의 일단으로 유입될 수 있다. 이후 감지 패턴(HCP)으로부터 출력된 전기적 신호는 제2 라우팅 라인(HCL2, 도 3c 참조)을 거쳐 제2 패드(H12, 도 3c 참조)로 출력된다.
마찬가지로, 제3 패드(H21, 도 3c 참조)를 통해 수신된 전기적 신호는 제1 라우팅 라인(HCL1)을 거쳐 감지 패턴(HCP)의 타단으로 유입될 수 있다. 이후 감지 패턴(HCP)으로부터 출력된 전기적 신호는 제2 라우팅 라인(HCL2)을 거쳐 제4 패드(H22, 도 3c 참조)로 출력된다.
이때, 제1 연결부(EX11)와 인접한 제1 보상 라인(BL1)에는 제1 캡(Cap-B) 형성될 수 있다. 또한, 제1 연결부(EX11) 인접한 도전 패턴(MTL2) 사이에 제2 캡(Cap-M)이 형성될 수 있다. 제1 캡(Cap-B) 또는 제2 캡(Cap-M)의 측정 결과 설정된 범위를 벗어나는 아웃라이어 값인 경우, 유기물을 포함하는 절연층의 불량으로 판별되거나, 센싱 패턴들의 불량으로 판별될 수 있다. 일 실시예에 따른 감지 회로(HCC)는 수평적으로 배치된 도전 패턴들 상호간 커패시턴스(capacitance) 변화량을 검출함에 따라, Mutual Cap 방식으로 불량 여부를 검출할 수 있다.
또한, 액티브 영역(AA) 내에서 일체의 패턴으로 형성된 제2 전극(E2)과 감지 패턴(HCP) 사이에 제3 캡(Cap-E)이 형성될 수 있다. 제3 캡(Cap-E)의 측정 결과 설정된 범위를 벗어나는 아웃라이어 값인 경우, 유기물을 포함하는 절연층의 불량으로 판별되거나, 센싱 패턴들의 불량으로 판별될 수 있다. 일 실시예에 따른 감지 회로(HCC)는 수직적으로 배치된 도전 패턴들 상호간 커패시턴스(capacitance) 변화량을 검출함에 따라, Self Cap 방식으로 불량 여부를 검출할 수 있다.
본 발명에 따르면 입력 센서(220)에 포함된 감지 회로(HCC)를 통해 홀(MH) 형성 시 발생되는 전자 패널(200) 내의 크랙 등의 발생 여부를 용이하게 판별할 수 있다. 또한, 본 발명은 상기 감지 회로(HCC)를 이용하여 입력 센서(220)에 포함된 센싱 패턴들의 불량 여부 및 유기물을 포함하는 절연층 불량 여부를 용이하게 판별할 수 있다. 이에 따라, 전자 장치(EA)의 불량 여부를 검사하는 공정을 단순화 시킬 수 있다.
도 4a에 도시된 것과 같이, 보상 라인들(BL1, BL2)은 서로 동일층 상에 배치됨에 따라 보상 라인들(BL1, BL2)이 서로 교차하는 지점이 발생될 수 있다. 도 5b를 참조하면, 제2 보상 라인(BL2)이 제1 보상 라인(BL1)을 교차하는 지점을 예시적으로 도시하였다.
제2 보상 라인(BL2)은 제1 라인(B1), 제2 라인(B2), 및 보상 브릿지 패턴(LB)을 포함할 수 있다. 제1 라인(B1)은 제1 보상 라인(BL1)의 일측에 배치되고, 제2 라인(B2)은 제1 보상 라인(BL1)의 타측에 배치될 수 있다.
본 실시예에 따르면, 제1 라인(B1), 제2 라인(B2), 및 제1 보상 라인(BL1)은 제2 감지 절연층(73) 상에 배치되고, 보상 브릿지 패턴(LB)은 제1 감지 절연층(72) 상에 배치될 수 있다. 제1 라인(B1) 및 제2 라인(B2)은 제2 감지 절연층(73)에 정의된 컨택홀(73-C)을 통해 보상 브릿지 패턴(LB)과 연결될 수 있다. 이에 따라, 보상 라인들(BL1, BL2)은 서로 동일층 상에 배치되더라도, 홀(MH)을 사이에 두고 이격된 인접 패턴들(SP1H, SP2H, 도 3c 참조)을 용이하게 연결할 수 있다.
도 5b에서 설명한 보상 라인들(BL1, BL2)의 교차 지점에서의 연결 관계는 후술하는 보상 라인들 중 교차 지점에서의 연결 관계에도 동일하게 적용될 수 있으며, 중복된 설명은 생략한다.
도 6은 본 발명의 일 실시예에 따른 감지 회로의 평면도이다. 도 4a 및 도 4b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 6a를 참조하면, 일 실시예에 따른 감지 회로(HCC-1)는 감지 패턴(HCP-1) 및 감지 패턴(HCP-1)에 연결된 감지 라인(HCL)을 포함할 수 있다. 감지 라인(HCL)은 연결 라인(BRH), 제1 라우팅 라인(HCL1), 및 제2 라우팅 라인(HCL2)을 포함할 수 있다. 제1 라우팅 라인(HCL1), 제2 라우팅 라인(HCL2), 제1 돌출부(ST1), 및 제2 돌출부(ST2)에 관한 설명은 도 3c 및 도 4b에서 설명한 것과 동일할 수 있다.
일 실시예에 따른 감지 패턴(HCP-1)은 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 및 연결부들(CP11, CP12, CP13, CP21, CP22, CP23)을 포함할 수 있다. 감지 패턴(HCP-1)은 센싱 투과 영역(TA2)에 중첩할 수 있다. 본 실시예에서 홀(MH)은 원형의 형상을 가질 수 있다.
제1 연장부(EX11)는 홀(MH)의 좌측에 배치될 수 있다. 제1 연장부(EX11)는 홀(MH)의 좌측과 대응되는 반원 형상을 가질 수 있다. 제2 연장부(EX21)는 홀(MH)의 우측과 대응되는 반원 형상을 가질 수 있다. 제2 연장부(EX21)는 홀(MH)의 중심을 가로지르는 가상선(VL)을 기준으로 제1 연장부(EX11)와 선 대칭 형상을 가질 수 있다.
제3 연장부(EX12)는 홀(MH)과 제1 연장부(EX11) 사이에 배치될 수 있다. 제3 연장부(EX12)는 제1 연장부(EX11)와 대응되는 반원 형상을 가질 수 있다. 제4 연장부(EX22)는 홀(MH)과 제2 연장부(EX21) 사이에 배치될 수 있다. 제4 연장부(EX22)는 제2 연장부(EX21)와 대응되는 반원 형상을 가질 수 있다. 제4 연장부(EX22)는 가상선(VL)을 기준으로 제3 연장부(EX12)와 선 대칭 형상을 가질 수 있다.
제1 연결부(CP11)는 제1 연장부(EX11)의 일단과 제3 연장부(EX12)의 일단에 연결될 수 있다. 제2 연결부(CP21)는 제2 연장부(EX21)의 일단과 제4 연장부(EX22)의 일단에 연결될 수 있다. 제1 연결부(CP11)와 제2 연결부(CP21)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
제5 연장부(EX13)는 홀(MH)과 제3 연장부(EX12) 사이에 배치될 수 있다. 제5 연장부(EX13)는 제3 연장부(EX12)와 대응되는 반원 형상을 가질 수 있다. 제6 연장부(EX23)는 홀(MH)과 제4 연장부(EX22) 사이에 배치될 수 있다. 제6 연장부(EX23)는 제4 연장부(EX22)와 대응되는 반원 형상을 가질 수 있다. 제6 연장부(EX23)는 가상선(VL)을 기준으로 제5 연장부(EX13)와 선 대칭 형상을 가질 수 있다.
제3 연결부(CP12)는 제3 연장부(EX12)의 타단과 제5 연장부(EX13)의 타단에 연결될 수 있다. 제4 연결부(CP22)는 제4 연장부(EX22)의 타단과 제6 연장부(EX23)의 타단에 연결될 수 있다. 제3 연결부(CP12)와 제4 연결부(CP22)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
제7 연장부(EX3)는 홀(MH), 제5 연장부(EX13), 및 제6 연장부(EX23) 사이에 배치될 수 있다. 제7 연장부(EX3)는 홀(MH)의 적어도 일부를 둘러쌀 수 있다. 제7 연장부(EX3)는 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 중 홀(MH)과 가장 인접하게 배치될 수 있다.
제5 연결부(CP13)는 제5 연장부(EX13)의 일단과 제7 연장부(EX3)의 일단에 연결될 수 있다. 제6 연결부(CP23)는 제6 연장부(EX23)의 일단과 제7 연장부(EX3)의 타단에 연결될 수 있다. 제5 연결부(CP13)와 제6 연결부(CP23)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
본 실시예에 따르면, 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 및 연결부들(CP11, CP12, CP13, CP21, CP22, CP23)은 서로 연결되어 폐-루프 형상을 가질 수 있다. 다만, 일 실시예에 따른 감지 패턴(HCP-1)는 이에 한정되는 것은 아니며, 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 및 연결부들(CP11, CP12, CP13, CP21, CP22, CP23) 중 어느 하나가 생략되거나 추가 연장부들 및 추가 연결부들이 더 포함될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 7은 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다. 도 8은 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다. 도 9는 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다. 도 3c 내지 도 5b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 부여하며, 중복된 설명은 생략한다.
도 7을 참조하면, 일 실시예에 따른 입력 센서(220, 도 2 참조)는 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2)을 포함할 수 있다. 따른 입력 센서(220)에는 입력 센서(220)가 관통되어 형성된 홀(MH-A)이 정의될 수 있다. 일 실시예에 따른 홀(MH-A)은 제1 방향(DR1)으로 연장된 직사각 형상을 가질 수 있다. 홀(MH-A) 각각의 모서리는 둥근 형상을 가질 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)을 따라 배열되고 각각이 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(TE1) 각각은 제1 메인 패턴(SP1), 제1 인접 패턴들(SP1H), 제1 브릿지 패턴(BP1), 및 제1 보상 라인(BL1)을 포함할 수 있다.
제1 메인 패턴들(SP1)은 홀(MH-A)로부터 이격되어 배치된다. 제1 메인 패턴들(SP1)은 소정의 형상을 가지며, 제1 인접 패턴들(SP1H) 보다 큰 면적을 가질 수 있다. 제1 인접 패턴들(SP1H)은 홀(MH-A) 형성 시 제1 메인 패턴들(SP1)과 동일 면적을 갖는 패턴들에서 일부가 제거되어 형성된 것일 수 있다.
제1 보상 라인(BL1)은 제1 감지 전극(TE1)에 포함된 패턴들 중 홀(MH-A)을 사이에 두고 제2 방향(DR2)으로 이격된 제1 인접 패턴들(SP1H)과 연결될 수 있다.
제2 감지 전극들(TE2)은 제2 방향(DR2)을 따라 배열되고 각각이 제1 방향(DR1)을 따라 연장된다. 제2 감지 전극들(TE2) 각각은 제2 메인 패턴(SP2), 제2 인접 패턴들(SP2H), 제2 브릿지 패턴(BP2), 및 제2 보상 라인(BL2)을 포함할 수 있다.
제2 메인 패턴들(SP2)은 홀(MH-A)로부터 이격되어 배치된다. 제2 메인 패턴들(SP2)은 소정의 형상을 가지며, 제2 인접 패턴들(SP2H) 보다 큰 면적을 가질 수 있다. 제2 인접 패턴들(SP2H)은 홀(MH-A) 형성 시 제2 메인 패턴들(SP2)과 동일 면적을 갖는 패턴들에서 일부가 제거되어 형성된 것일 수 있다.
제2 보상 라인(BL2)은 제2 감지 전극(TE2)에 포함된 패턴들 중 홀(MH-A)을 사이에 두고 제1 방향(DR1)으로 이격된 제2 인접 패턴들(SP2H)과 연결될 수 있다.
본 실시예에 따른 감지 회로(HCC, 도 3c 참조)는 감지 패턴(HCP-A) 및 감지 패턴(HCP-A)에 연결된 감지 라인(HCL, 도 3c 참조)을 포함할 수 있다. 도 7에는 감지 라인(HCL, 도 3c 참조) 중 연결 라인(BRH)만을 도시하였으며, 제1 라우팅 라인(HCL1, 도 3c 참조) 및 제2 라우팅 라인(HCL2, 도 3c 참조)은 생략되었다.
일 실시예에 따른 감지 패턴(HCP-A)은 센싱 투과 영역(TA2)에 중첩할 수 있다. 감지 패턴(HCP-A)은 연장부들(EX11, EX12, EX21, EX22, EX3), 연결부들(CP11, CP12, CP21, CP22) 및 돌출부들(ST1, ST2)을 포함할 수 있다.
제1 연장부(EX11)는 홀(MH-A)의 좌측에 배치될 수 있다. 제1 연장부(EX11)는 홀(MH-A)의 좌측과 대응되는 형상을 가질 수 있다. 제2 연장부(EX21)는 홀(MH-A)의 우측에 배치될 수 있다. 제2 연장부(EX21)는 홀(MH-A)의 우측과 대응되는 형상을 가질 수 있다.
제3 연장부(EX12)는 홀(MH-A)과 제1 연장부(EX11) 사이에 배치될 수 있다. 제3 연장부(EX12)는 제1 연장부(EX11)와 대응되는 형상을 가질 수 있다. 제4 연장부(EX22)는 홀(MH-A)과 제2 연장부(EX21) 사이에 배치될 수 있다. 제4 연장부(EX22)는 제2 연장부(EX21)와 대응되는 형상을 가질 수 있다.
제1 연결부(CP11)는 제1 연장부(EX11)의 일단과 제3 연장부(EX12)의 일단에 연결될 수 있다. 제2 연결부(CP21)는 제2 연장부(EX21)의 일단과 제4 연장부(EX22)의 일단에 연결될 수 있다. 제1 연결부(CP11)와 제2 연결부(CP21)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
제1 연장부(EX11)의 타단에는 제1 돌출부(ST1)가 연결되고, 제1 돌출부(ST1)는 제1 연결 라인(BRH1)에 연결될 수 있다. 제2 연장부(EX21)의 타단에는 제2 돌출부(ST2)가 연결되고, 제2 돌출부(ST2)는 제2 연결 라인(BRH2)에 연결될 수 있다.
제5 연장부(EX3)는 홀(MH-A), 제3 연장부(EX12), 및 제4 연장부(EX22) 사이에 배치될 수 있다. 제5 연장부(EX3)는 홀(MH-A)의 적어도 일부를 둘러쌀 수 있다. 제5 연장부(EX3)는 연장부들(EX11, EX12, EX21, EX22, EX3) 중 홀(MH-A)과 가장 인접하게 배치될 수 있다.
제3 연결부(CP12)는 제3 연장부(EX12)의 타단과 제5 연장부(EX3)의 일단에 연결될 수 있다. 제4 연결부(CP22)는 제4 연장부(EX22)의 타단과 제5 연장부(EX3)의 타단에 연결될 수 있다. 제3 연결부(CP12)와 제4 연장부(EX22)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
본 실시예에 따르면, 연장부들(EX11, EX12, EX21, EX22, EX3) 및 연결부들(CP11, CP12, CP21, CP22)은 서로 연결되어 폐-루프 형상을 가질 수 있다.
연결 라인(BRH)은 제1 연결 라인(BRH1)과 제2 연결 라인(BRH2)을 포함한다. 제1 연결 라인(BRH1)의 일단에는 제1 돌출부(ST1)가 연결되고, 제1 연결 라인(BRH1)의 타단에는 제1 라우팅 라인(HCL1, 도 3c)이 연결될 수 있다. 제2 연결 라인(BRH2)의 일단에는 제2 돌출부(ST2)가 연결되고, 제2 연결 라인(BRH2)의 타단에는 제2 라우팅 라인(HCL2, 도 3c)이 연결될 수 있다.
본 실시예에 따르면, 평면상에서, 감지 패턴(HCP-A) 중 일부는 플로팅 패턴(FM)과 센싱 패턴들 사이 또는 플로팅 패턴(FM)과 보상 라인들(BL1, BL2) 사이에 배치되고, 감지 패턴(HCP-A)의 다른 부분은 플로팅 패턴(FM)과 홀(MH-A) 사이에 배치될 수 있다.
예를 들어, 감지 패턴(HCP-A)의 연장부들(EX11, EX12, EX21, EX22, EX3) 중 제1 연장부(EX11) 및 제2 연장부(EX21)는 감지 패턴(HCP-A)의 최 외각에 배치됨에 따라, 플로팅 패턴(FM)을 사이에 두고 홀(MH-A)과 이격되어 배치되고, 나머지 연장부들(EX12, EX22, EX3)은 플로팅 패턴(FM)과 홀(MH-A) 사이에 배치될 수 있다.
크랙 발생 여부를 판별 하는 공정은 연장부들(EX11, EX12, EX21, EX22, EX3) 중 홀(MH-A)과 인접하게 배치된 연장부들(EX21, EX22, EX3)을 통해 용이하게 검출할 수 있으며, 유기물을 포함하는 절연층의 불량 여부를 검출하는 공정 및 센싱 패턴들의 불량 여부를 검출하는 공정은 보상 라인들(BL1, BL2) 및 센싱 패턴들과 인접한 제1 연장부(EX11) 및 제2 연장부(EX21)를 통해 용이하게 검출할 수 있다.
도 8을 참조하면, 일 실시예에 따른 입력 센서(220, 도 2 참조)는 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2)을 포함할 수 있다. 따른 입력 센서(220)에는 입력 센서(220)가 관통되어 형성된 홀(MH-B)이 정의될 수 있다. 일 실시예에 따른 홀(MH-B)은 제1 방향(DR1)으로 연장된 직사각 형상을 가질 수 있다. 홀(MH-B) 각각의 모서리는 둥근 형상을 가질 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)을 따라 배열되고 각각이 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(TE1) 각각은 제1 메인 패턴(SP1), 제1 인접 패턴들(SP1H), 제1 브릿지 패턴(BP1), 및 제1 보상 라인(BL1)을 포함할 수 있다.
제1 메인 패턴들(SP1)은 홀(MH-B)로부터 이격되어 배치된다. 제1 메인 패턴들(SP1)은 소정의 형상을 가지며, 제1 인접 패턴들(SP1H) 보다 큰 면적을 가질 수 있다. 제1 인접 패턴들(SP1H)은 홀(MH-B) 형성 시 제1 메인 패턴들(SP1)과 동일 면적을 갖는 패턴들에서 일부가 제거되어 형성된 것일 수 있다.
제1 보상 라인(BL1)은 제1 감지 전극(TE1)에 포함된 패턴들 중 홀(MH-B)을 사이에 두고 제2 방향(DR2)으로 이격된 제1 인접 패턴들(SP1H)과 연결될 수 있다.
제2 감지 전극들(TE2)은 제2 방향(DR2)을 따라 배열되고 각각이 제1 방향(DR1)을 따라 연장된다. 제2 감지 전극들(TE2) 각각은 제2 메인 패턴(SP2), 제2 인접 패턴들(SP2H), 제2 브릿지 패턴(BP2), 및 제2 보상 라인(BL2)을 포함할 수 있다.
제2 메인 패턴들(SP2)은 홀(MH-B)로부터 이격되어 배치된다. 제2 메인 패턴들(SP2)은 소정의 형상을 가지며, 제2 인접 패턴들(SP2H) 보다 큰 면적을 가질 수 있다. 제2 인접 패턴들(SP2H)은 홀(MH-B) 형성 시 제2 메인 패턴들(SP2)과 동일 면적을 갖는 패턴들에서 일부가 제거되어 형성된 것일 수 있다.
제2 보상 라인(BL2)은 제2 감지 전극(TE2)에 포함된 패턴들 중 홀(MH-B)을 사이에 두고 제1 방향(DR1)으로 이격된 제2 인접 패턴들(SP2H)과 연결될 수 있다.
본 실시예에 따른 감지 회로(HCC, 도 3c 참조)는 감지 패턴(HCP-B) 및 감지 패턴(HCP-B)에 연결된 감지 라인(HCL, 도 3c 참조)을 포함할 수 있다. 도 8에는 감지 라인(HCL, 도 3c 참조) 중 연결 라인(BRH)만을 도시하였으며, 제1 라우팅 라인(HCL1, 도 3c 참조) 및 제2 라우팅 라인(HCL2, 도 3c 참조)은 생략되었다.
일 실시예에 따른 감지 패턴(HCP-B)은 센싱 투과 영역(TA2)에 중첩할 수 있다. 감지 패턴(HCP-B)은 연장부들(EX11, EX12, EX21, EX22, EX3), 연결부들(CP11, CP12, CP21, CP22) 및 돌출부들(ST1, ST2)을 포함할 수 있다. 감지 패턴(HCP-B)에 포함된 패턴들은 도 7에서 설명한 감지 패턴(HCP-A)에 포함된 패턴들과 대응될 수 있으며, 차이점을 중점적으로 설명하도록 한다.
본 실시예에 따르면, 평면상에서, 감지 패턴(HCP-B) 중 일부는 플로팅 패턴(FM)과 중첩하게 배치되고, 감지 패턴(HCP)의 다른 부분은 플로팅 패턴(FM)과 홀(MH-B) 사이에 배치될 수 있다.
예를 들어, 감지 패턴(HCP-A)의 연장부들(EX11, EX12, EX21, EX22, EX3) 중 제1 연장부(EX11) 및 제2 연장부(EX21)는 감지 패턴(HCP-A)의 최 외각에 배치됨에 따라, 평면상에서 플로팅 패턴(FM)과 중첩할 수 있다. 나머지 연장부들(EX12, EX22, EX3)은 플로팅 패턴(FM)과 홀(MH-B) 사이에 배치될 수 있다.
본 실시예에 따르면, 제1 연장부(EX11) 및 제2 연장부(EX21)를 플로팅 패턴(FM)과 중첩 시킴에 따라, 홀(MH-B)과 인접한 영역에서 보상 라인들(BL1, BL2)이 배치될 수 있는 공간을 확보할 수 있다.
도 9는 도 7 및 도 8과의 차이점을 중점적으로 설명하도록 한다.
일 실시예에 따른 감지 패턴(HCP-C)은 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 및 연결부들(CP11, CP12, CP13, CP21, CP22, CP23)을 포함할 수 있다. 일 실시예에 따른 홀(MH-C)은 제1 방향(DR1)으로 연장된 직사각 형상을 가질 수 있다. 홀(MH-C) 각각의 모서리는 둥근 형상을 가질 수 있다.
제1 연장부(EX11)는 홀(MH)의 좌측에 배치될 수 있다. 제1 연장부(EX11)는 홀(MH)의 좌측과 대응되는 형상을 가질 수 있다. 제2 연장부(EX21)는 홀(MH)의 우측에 배치될 수 있다. 제2 연장부(EX21)는 홀(MH)의 우측과 대응되는 형상을 가질 수 있다.
제3 연장부(EX12)는 홀(MH)과 제1 연장부(EX11) 사이에 배치될 수 있다. 제3 연장부(EX12)는 제1 연장부(EX11)와 대응되는 형상을 가질 수 있다. 제4 연장부(EX22)는 홀(MH)과 제2 연장부(EX21) 사이에 배치될 수 있다. 제4 연장부(EX22)는 제2 연장부(EX21)와 대응되는 형상을 가질 수 있다.
제1 연결부(CP11)는 제1 연장부(EX11)의 일단과 제3 연장부(EX12)의 일단에 연결될 수 있다. 제2 연결부(CP21)는 제2 연장부(EX21)의 일단과 제4 연장부(EX22)의 일단에 연결될 수 있다. 제1 연결부(CP11)와 제2 연결부(CP21)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
제5 연장부(EX13)는 홀(MH)과 제3 연장부(EX12) 사이에 배치될 수 있다. 제5 연장부(EX13)는 제3 연장부(EX12)와 대응되는 형상을 가질 수 있다. 제6 연장부(EX23)는 홀(MH)과 제4 연장부(EX22) 사이에 배치될 수 있다. 제6 연장부(EX23)는 제4 연장부(EX22)와 대응되는 형상을 가질 수 있다.
제3 연결부(CP12)는 제3 연장부(EX12)의 타단과 제5 연장부(EX13)의 타단에 연결될 수 있다. 제4 연결부(CP22)는 제4 연장부(EX22)의 타단과 제6 연장부(EX23)의 타단에 연결될 수 있다. 제3 연결부(CP13)와 제4 연결부(CP22)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
제7 연장부(EX3)는 홀(MH), 제5 연장부(EX13), 및 제6 연장부(EX23) 사이에 배치될 수 있다. 제7 연장부(EX3)는 홀(MH)의 적어도 일부를 둘러쌀 수 있다. 제7 연장부(EX3)는 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 중 홀(MH)과 가장 인접하게 배치될 수 있다.
제5 연결부(CP13)는 제5 연장부(EX13)의 일단과 제7 연장부(EX3)의 일단에 연결될 수 있다. 제6 연결부(CP23)는 제6 연장부(EX23)의 일단과 제7 연장부(EX3)의 타단에 연결될 수 있다. 제5 연결부(CP13)와 제6 연결부(CP23)는 제2 방향(DR2)으로 연장되고, 제1 방향(DR1)에서 서로 마주할 수 있다.
본 실시예에 따르면, 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 및 연결부들(CP11, CP12, CP13, CP21, CP22, CP23)은 서로 연결되어 폐-루프 형상을 가질 수 있다. 다만, 일 실시예에 따른 감지 패턴(HCP-C)는 이에 한정되는 것은 아니며, 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 및 연결부들(CP11, CP12, CP13, CP21, CP22, CP23) 중 어느 하나가 생략되거나 추가 연장부들 및 추가 연결부들이 더 포함될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에 따르면, 평면상에서, 감지 패턴(HCP-C) 중 일부는 플로팅 패턴(FM)과 센싱 패턴들 사이 또는 플로팅 패턴(FM)과 보상 라인들(BL1, BL2) 사이에 배치되거나, 플로팅 패턴(FM)과 중첩할 수 있다.
감지 패턴(HCP-C)의 다른 부분은 플로팅 패턴(FM)과 홀(MH-C) 사이에 배치될 수 있다.
예를 들어, 감지 패턴(HCP-A)의 연장부들(EX11, EX12, EX13, EX21, EX22, EX23, EX3) 중 제1 연장부(EX11) 및 제2 연장부(EX21)는 감지 패턴(HCP-C)의 최 외각에 배치됨에 따라, 플로팅 패턴(FM)을 사이에 두고 홀(MH-C)과 이격되어 배치되고, 제3 연장부(EX12) 및 제4 연장부(EX22)는 플로팅 패턴(FM)과 중첩할 수 있다.
나머지 연장부들(EX13, EX23, EX3)은 플로팅 패턴(FM)과 홀(MH-C) 사이에 배치될 수 있다.
본 실시예에 따르면, 보상 라인들(BL1, BL2) 및 센싱 패턴들과 인접한 연장부들(EX11, EX12, EX21, EX22)의 면적을 증가 시킴에 따라, 보상 라인들(BL1, BL2)과 연장부들(EX11, EX12, EX21, EX22) 사이의 커패시턴스 변화량, 센싱 패턴들과 연장부들(EX11, EX12, EX21, EX22) 사이의 커패시턴스 변화량을 증대 시킬 수 있다. 이에 따라, 유기물을 포함하는 절연층의 불량을 검출하거나, 센싱 패턴들의 불량을 검출하는 공정의 신뢰성이 향상될 수 있다.
도 10a는 본 발명의 일 실시예에 따른 입력 센서의 평면도이다. 도 10b는 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다. 도 3c 내지 도 5b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 10a 및 도 10b를 참조하면, 일 실시예에 따른 입력 센서(220a)는 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2), 복수의 트레이스 라인들(TL1, TL2, TL3), 및 복수의 감지 패드들(T1, T2, T3)을 포함한다.
본 실시예에 따른 감지 회로(HCCa)는 감지 라인(HCL), 제1 감지 패턴(HCP-a), 및 제2 감지 패턴(HCP-b)을 포함할 수 있다. 감지 라인(HCL)은 제1 연결 라인(BRH-a), 제2 연결 라인(BRH-b), 제1 라우팅 라인(HCL1) 및 제2 라우팅 라인(HCL2)을 포함할 수 있다. 제1 연결 라인(BRH-a) 및 제2 연결 라인(BRH-b) 각각은 제1 라인(B1-L, B2-L) 및 제2 라인(B1-R, B2-R)을 포함할 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)을 따라 배열되고 각각이 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(TE1) 각각은 제1 메인 패턴들(SP1), 제1 인접 패턴들(SP1H), 및 제1 연결 패턴들(BP1)을 포함할 수 있다.
제1 메인 패턴들(SP1)은 제2 액티브 영역(AA2)에 배치된다. 제1 메인 패턴들(SP1)은 홀들(MH-a, MH-b)로부터 이격되어 배치된다. 제1 인접 패턴들(SP1H)은 센싱 투과 영역(TA2)에 인접하여 배치된다. 하나의 제1 인접 패턴(SP1H)의 면적은 하나의 제1 메인 패턴(SP1)의 면적보다 작을 수 있다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)과 동일한 마름모 형상으로부터 센싱 투과 영역(TA2)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
제1 브릿지 패턴(BP1)은 인접한 두 개의 제1 메인 패턴들(SP1) 사이에 배치되어 두 개의 제1 메인 패턴들(SP1)을 연결할 수 있다.
제2 감지 전극들(TE2)은 제2 방향(DR2)을 따라 배열되고 각각이 제2 방향(DR1)을 따라 연장된다. 제2 감지 전극들(TE2) 각각은 제2 메인 패턴들(SP2), 제2 인접 패턴들(SP2H), 및 제2 연결 패턴들(BP2)을 포함할 수 있다.
제2 메인 패턴들(SP2)은 제2 액티브 영역(AA2)에 배치된다. 제2 메인 패턴들(SP2)은 홀들(MH-a, MH-b)로부터 이격되어 배치된다. 제2 인접 패턴들(SP2H)은 센싱 투과 영역(TA2)에 인접하여 배치된다. 하나의 제2 인접 패턴(SP2H)의 면적은 하나의 제2 메인 패턴(SP2)의 면적보다 작을 수 있다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)과 동일한 마름모 형상으로부터 센싱 투과 영역(TA2)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
제2 브릿지 패턴(BP2)은 인접한 두 개의 제2 메인 패턴들(SP2) 사이에 배치될 수 있다. 제2 메인 패턴들(SP2)과 제2 인접 패턴들(SP2H)은 일체의 형상으로 제공될 수 있다.
본 실시예에 따른 입력 센서(220a)에는 두 개의 서로 다른 형상을 갖는 홀들(MH-a, MH-b)이 정의될 수 있다. 제1 홀(MH-a)은 제1 투과 영역(TA-a)에 중첩하고, 제2 홀(MH-b)은 제2 투과 영역(TA-b)에 중첩할 수 있다. 제1 투과 영역(TA-a) 및 제2 투과 영역(TA-b)은 제2 액티브 영역(AA2)에 둘러싸일 수 있다.
본 실시예에 따르면 홀들(MH-a, MH-b)은 서로 다른 형상을 가질 수 있다. 예를 들어, 제1 홀(MH-a)은 모서리가 둥근 직사각 형상을 갖고, 제2 홀(MH-b)은 원형일 수 있다. 다만, 이에 한정되는 것은 아니며, 입력 센서(220a)에 형성된 홀이 복수 개이면 홀들의 형상을 동일할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
본 실시예에 따른 입력 센서(220a)는 홀들(MH-a, MH-b)이 복수 개로 제공됨에 따라, 이에 대응되는 감지 패턴들(HCP-a, HCP-b)도 복수 개를 포함할 수 있다.
예를 들어, 제1 감지 패턴(HCP-a)은 제1 홀(MH-a)의 적어도 일부를 둘러싸고, 제2 감지 패턴(HCP-b)은 제2 홀(MH-b)의 적어도 일부를 둘러쌀 수 있다.
제1 연결 라인(BRH-a)의 제1 라인(B1-L)은 제1 감지 패턴(HCP-a)의 일단 및 제2 연결 라인(BRH-b)의 제2 라인(B2-R)에 연결되고, 제1 연결 라인(BRH-a)의 제2 라인(B1-R)은 제1 감지 패턴(HCP-a)의 타단 및 제1 라우팅 라인(HCL1)에 연결될 수 있다.
제2 연결 라인(BRH-b)의 제1 라인(B2-L)은 제2 감지 패턴(HCP-b)의 일단 및 제2 라우팅 라인(HCL2)에 연결되고 제2 연결 라인(BRH-b)의 제2 라인(B2-R)은 제2 감지 패턴(HCP-b)의 타단 및 제1 연결 라인(BRH-a)의 제1 라인(B1-L)과 연결될 수 있다.
제1 라우팅 라인(HCL1)의 일단은 제1 패드(H11)에 연결되고 제2 라우팅 라인(HCL2)의 일단은 제2 패드(H12)에 연결된다. 제1 패드(H11)와 제2 패드(H12)는 표시 패드들(DPD)이 배치된 영역을 기준으로 좌 측에 배치될 수 있다.
제1 라우팅 라인(HCL1)의 타단은 제3 패드(H21)에 연결되고 제2 라우팅 라인(HCL2)의 타단은 제4 패드(H22)에 연결된다. 제3 패드(H21)와 제4 패드(H22)는 표시 패드들(DPD)이 배치된 영역을 기준으로 우 측에 배치될 수 있다. 제1 패드(H11) 및 제2 패드(H12)는 표시 패드들(DPD)을 사이에 두고 제3 패드(H21) 및 제4 패드(H22)로부터 이격되어 배치된다.
제1 패드(H11)를 통해 수신된 전기적 신호는 제1 라우팅 라인(HCL1)을 거쳐 제1 감지 패턴(HCP-a)의 일단으로 유입될 수 있다. 이후 제1 감지 패턴(HCP-a)의 타단으로 출력된 전기적 신호는 제2 감지 패턴(HCP-b)의 타단으로 유입되고, 제2 감지 패턴(HCP-b)의 일단을 거쳐 거쳐 제2 패드(H12)로 출력된다.
마찬가지로, 제3 패드(H21)를 통해 수신된 전기적 신호는 제1 라우팅 라인(HCL1)을 거쳐 제1 감지 패턴(HCP-a)의 일단으로 유입될 수 있다. 이후 제1 감지 패턴(HCP-a)의 타단으로 출력된 전기적 신호는 제2 감지 패턴(HCP-b)의 타단으로 유입되고, 제2 감지 패턴(HCP-b)의 일단을 거쳐 거쳐 제4 패드(H22)로 출력된다.
본 실시예에 따르면, 감지 회로(HCCa)는 각각이 감지 라인(HCL)에 연결되고 폐 라인으로 형성된 감지 회로들(HCP-a, HCP-b)을 포함함에 따라, 입력 센서(220a)에 복수 개의 홀들(MH-a, MH-b)이 정의되더라도, 홀들(MH-a, MH-b)과 인접한 영역에 크랙 발생 여부를 판별하는 공정, 유기물을 포함하는 절연층의 불량 여부를 검출하는 공정 및 센싱 패턴들의 불량 여부를 검출하는 공정을 용이하게 진행할 수 있다.
도 11은 본 발명의 일 실시예에 따른 신호 투과 영역과 중첩하는 입력 센서의 확대도이다. 도 12는 본 발명의 일 실시예에 따른 전자 패널의 단면도이다. 도 4a 및 도 4b에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다. 도 5a 및 도 7에서 설명한 구성과 차이점을 중점적으로 설명하도록 한다.
도 11 및 도 12를 참조하면, 일 실시예에 따른 전자 패널(200-S)는 표시 유닛(210-S) 및 입력 센서(220-S)를 포함할 수 있다.
일 실시예에 따른 표시 유닛(210-S)은 도 5a에서 설명한 표시 유닛(210)과 달리, 유기 패턴(YOC, 도 5a 참조) 및 유기 패턴(YOC)의 들뜸을 방지하는 플로팅 패턴(FM, 도 5a 참조)이 생략될 수 있다.
입력 센서(220-S)는 제1 내지 제3 감지 절연층(71, 72, 73)을 포함할 수 있다. 중간 절연층(71)은 액티브 영역(AA) 및 신호 투과 영역(TA)의 전면에 배치되어 봉지층(60)의 제2 무기층(63)을 커버할 수 있다.
제1 감지 절연층(72)은 중간 절연층(71) 상에 배치된다. 제1 감지 절연층(72) 상에는 제1 감지 전극(TE1, 도 5a 참조)의 제1 브릿지 패턴들(BP1, 도 3d 참조)이 배치될 수 있다.
제2 감지 절연층(73)은 제1 감지 절연층(72) 상에 배치될 수 있다. 제2 감지 절연층(72) 상에는 센싱 패턴들 및 감지 회로(HCC, 도 3c 참조)가 배치될 수 있다.
일 실시예에 따른 감지 회로(HCC)는 감지 패턴(HCP-D) 및 감지 패턴(HCP-D)에 연결된 감지 라인(HCL, 도 3c 참조)을 포함할 수 있다. 감지 라인(HCL)은 연결 라인(BRH), 제1 라우팅 라인(HCL1, 도 3c 참조) 및 제2 라우팅 라인(HCL2, 도 3c 참조)을 포함할 수 있다.
일 실시예에 따른 감지 패턴(HCP-D)은 연장부들(EX11, EX12, EX21, EX22, EX3), 연결부들(CP11, CP12, CP21, CP22) 및 돌출부들(ST1, ST2)을 포함할 수 있다. 감지 패턴(HCP-D)에 포함된 패턴들은 도 7에서 설명한 감지 패턴(HCP-B)에 포함된 패턴들과 대응될 수 있으며, 차이점을 중점적으로 설명하도록 한다.
본 실시예에 따르면, 유기 패턴(YOC, 도 5a 참조)이 생략된 구조를 가짐에 따라, 평면상에서, 감지 패턴(HCP-D) 중 일부는 신호 투과 영역(TA) 내부에서 봉지층(60)의 유기층(62)과 중첩하고, 감지 패턴(HCP-D)의 다른 부분은 봉지층(60)과 이격될 수 있다.
예를 들어, 제1 연장부(EX11)는 유기층(62)과 중첩하고, 제3 연장부(EX12)는 댐 부(DMP)와 중첩할 수 있다. 또한 제5 연장부(EX3)는 제2 함몰 패턴(GV2)과 제3 함몰 패턴(GV3) 사이에 배치될 수 있다.
본 실시예에 따르면, 유기물을 포함하는 절연층을 생략함에 따라, 유기물을 포함하는 절연층을 형성하는 공정에서 발생되는 불량을 감소시키는 전자 패널(200, 도 1b 참조)을 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 전자 장치
100: 윈도우
200: 전자 패널
210: 표시 유닛
220: 입력 센서
300: 회로 기판
400: 전자 모듈
500: 외부 케이스
HCC: 감지 회로
HCL: 감지 라인
HCP: 감지 패턴
MH: 홀
TA: 신호 투과 영역
AA: 액티브 영역
NAA : 주변 영역

Claims (20)

  1. 신호 투과 영역, 상기 신호 투과 영역의 적어도 일부를 둘러싸는 액티브 영역, 및 상기 액티브 영역과 인접한 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치되고 상기 액티브 영역과 중첩하는 화소들, 상기 신호 투과 영역에 중첩하는 유기 패턴, 및 상기 유기 패턴의 엣지를 따라 연장된 플로팅 패턴을 포함하는 표시 유닛; 및
    각각이 상기 액티브 영역에 중첩하는 복수의 센싱 패턴들 포함하는 감지 전극들 및 상기 신호 투과 영역에 중첩하는 감지 패턴과 상기 감지 패턴에 연결된 감지 라인을 포함하는 감지 회로를 포함하고, 상기 표시 유닛 상에 배치된 입력 센서를 포함하고,
    상기 신호 투과 영역에 대응하도록 상기 표시 유닛과 상기 입력 센서를 관통하는 홀이 정의되고,
    평면상에서, 상기 감지 패턴 중 일부는 상기 플로팅 패턴과 중첩하거나 상기 센싱 패턴들과 상기 플로팅 패턴 사이에 배치되고, 상기 감지 패턴 중 다른 일부는 상기 플로팅 패턴과 상기 홀 사이에 배치된 전자 장치.
  2. 제1 항에 있어서,
    상기 감지 패턴은 각각이 상기 홀의 적어도 일부를 둘러싸고 서로 이격된 연장부들 및 상기 연장부들을 연결하는 연결부들을 포함하고,
    상기 연장부들 중 상기 일부에 포함된 제1 그룹 연장부는,
    상기 홀의 좌 측을 둘러싸는 제1 연장부 및 상기 홀의 우 측을 둘러싸는 제2 연장부를 포함하고,
    상기 연장부들 중 다른 일부에 포함된 제2 그룹 연장부는,
    평면상에서, 상기 제1 연장부와 상기 홀 사이에 배치된 제3 연장부, 상기 제2 연장부와 상기 홀 사이에 배치된 제4 연장부, 및 상기 제3 연장부, 상기 제4 연장부, 및 상기 홀 사이에 배치된 제5 연장부를 포함하는 전자 장치.
  3. 제2 항에 있어서,
    상기 연결부들은,
    상기 제1 연장부 및 상기 제3 연장부 각각의 일단에 연결된 제1 연결부, 상기 제2 연장부 및 상기 제4 연장부 각각의 일단에 연결되고 상기 제1 연결부와 마주하는 제2 연결부, 상기 제3 연장부의 타단 및 상기 제5 연장부의 일단에 연결된 제3 연결부, 제4 연장부의 타단 및 상기 제5 연장부의 타단에 연결되고 상기 제3 연결부와 마주하는 제4 연결부를 포함하는 전자 장치.
  4. 제3 항에 있어서,
    상기 감지 라인은 상기 제1 연장부의 타단에 연결된 제1 라인 및 상기 제2 연장부의 타단에 연결된 제2 라인을 포함하는 전자 장치.
  5. 제4 항에 있어서,
    상기 입력 센서는 상기 감지 전극들 각각에 연결된 트레이스 라인들 및 상기 감지 라인과 상기 트레이스 라인들 각각에 연결된 감지 패드들을 포함하고,
    상기 제1 라인과 상기 제2 라인은 서로 다른 감지 패드에 연결되는 전자 장치.
  6. 제3 항에 있어서,
    상기 제1 연결부 및 상기 제2 연결부는 상기 플로팅 패턴을 가로지르는 전자 장치.
  7. 제3 항에 있어서,
    상기 센싱 패턴들은 메인 패턴들, 메인 패턴들보다 작은 면적을 갖고 상기 홀을 둘러싸는 인접 패턴들을 포함하고,
    상기 입력 센서는 상기 인접 패턴들 중 상기 홀을 사이에 두고 서로 이격된 상기 인접 패턴들에 연결되고 상기 신호 투과 영역에 배치된 보상 라인을 더 포함하고,
    상기 제1 그룹 연장부는 상기 제2 그룹 연장부 보다 상기 보상 라인과 인접한 전자 장치.
  8. 제7 항에 있어서,
    상기 센싱 패턴들, 상기 감지 패턴, 및 상기 보상 라인은 동일층 상에 배치된 전자 장치.
  9. 제1 항에 있어서,
    상기 센싱 패턴들은 서로 교차하는 복수의 도전 라인들을 포함하고,
    상기 감지 라인 중 상기 액티브 영역과 중첩하는 감지 라인은 서로 교차하는 복수의 도전 라인들을 포함하는 전자 장치.
  10. 제1 항에 있어서,
    상기 표시 유닛은,
    상기 화소들 각각에 포함된 적어도 하나의 트랜지스터, 상기 신호 투과 영역과 중첩하고 상기 홀을 둘러싸는 댐 부를 포함하고, 상기 베이스 기판 상에 배치된 회로 소자층;
    상기 화소들 각각에 포함되고 상기 적어도 하나의 트랜지스터에 연결된 발광 소자들을 포함하고, 상기 회로 소자층 상에 배치된 표시 소자층; 및
    제1 무기층, 제2 무기층, 및 상기 제1 무기층과 상기 제2 무기층 사이에 배치되고 상기 댐 부에 의해 경계가 정의되는 유기층을 포함하고, 상기 발광 소자들을 커버하는 봉지층을 포함하는 전자 장치.
  11. 제10 항에 있어서,
    상기 감지 패턴 중 상기 일부는 평면상에서 상기 유기층과 이격되고,
    상기 감지 패턴 중 상기 다른 일부는 평면상에서 상기 유기층과 중첩하는 전자 장치.
  12. 제10 항에 있어서,
    상기 입력 센서는, 상기 제2 무기층 상에 배치된 중간 절연층, 상기 중간 절연층 상에 배치된 제1 감지 절연층, 상기 제1 감지 절연층 상에 배치된 제2 감지 절연층, 상기 제2 감지 절연층 상에 배치된 제3 감지 절연층을 포함하고,
    상기 유기 패턴은 상기 중간 절연층과 상기 제1 감지 절연층 사이에 배치되고,
    상기 센싱 패턴들은 상기 제2 감지 절연층 상에 배치되어 상기 제3 감지 절연층에 의해 커버되는 전자 장치.
  13. 제11 항에 있어서,
    상기 플로팅 패턴은 상기 제1 감지 절연층 상에 배치되어 상기 제2 감지 절연층에 의해 커버되는 전자 장치.
  14. 제1 항에 있어서,
    상기 홀은 사각형, 원형, 및 타원형 중 어느 하나의 형상을 갖는 전자 장치.
  15. 제1 항에 있어서,
    상기 신호 투과 영역은 서로 이격된 패널 투과 영역 및 제2 신호 투과 영역을 포함하고,
    상기 홀은 상기 패널 투과 영역과 중첩하고,
    상기 제2 신호 투과 영역에 대응하도록 상기 표시 유닛과 상기 입력 센서를 관통하는 추가 홀이 정의되고,
    상기 입력 센서는, 상기 감지 라인에 연결되고 상기 추가 홀의 적어도 일부를 둘러싸는 추가 감지 패턴을 더 포함하는 전자 장치.
  16. 제15 항에 있어서,
    상기 홀과 상기 추가 홀의 형상은 서로 상이한 전자 장치.
  17. 제1 항에 있어서,
    상기 홀과 중첩하는 전자 모듈을 더 포함하고,
    상기 전자 모듈은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함하는 전자 장치.
  18. 신호 투과 영역, 상기 신호 투과 영역의 적어도 일부를 둘러싸는 액티브 영역, 및 상기 액티브 영역과 인접한 주변 영역을 포함하는 베이스 기판, 상기 베이스 기판 상에 배치된 절연층들, 상기 액티브 영역에 배치된 화소들, 무기층들 및 상기 무기층들 사이에 배치된 유기층을 포함하고 상기 화소들을 커버하는 봉지층을 포함하는 표시 유닛;
    각각이 상기 액티브 영역에 중첩하는 복수의 센싱 패턴들 포함하는 감지 전극들 및 상기 신호 투과 영역에 중첩하는 감지 패턴과 상기 감지 패턴에 연결된 감지 라인을 포함하는 감지 회로를 포함하고, 상기 표시 유닛 상에 배치된 입력 센서를 포함하고,
    상기 신호 투과 영역에 대응하도록 상기 표시 유닛과 상기 입력 센서를 관통하는 홀이 정의되고,
    평면상에서, 상기 감지 패턴 중 일부는 상기 유기층과 중첩하고,
    상기 감지 패턴 중 다른 일부는 상기 유기층과 비중첩한 전자 장치.
  19. 제18 항에 있어서,
    상기 센싱 패턴들은 메인 패턴들, 메인 패턴들보다 작은 면적을 갖고 상기 홀을 둘러싸는 인접 패턴들을 포함하고,
    상기 입력 센서는 상기 인접 패턴들 중 상기 홀을 사이에 두고 서로 이격된 상기 인접 패턴들에 연결되고 상기 신호 투과 영역에 배치된 보상 라인을 더 포함하고,
    상기 유기층과 중첩하는 상기 감지 패턴의 상기 일부는 상기 감지 패턴의 상기 다른 일부보다 상기 보상 라인에 인접한 전자 장치.
  20. 제19 항에 있어서,
    상기 센싱 패턴들, 상기 감지 패턴, 및 상기 보상 라인은 동일층 상에 배치된 전자 장치.
KR1020220079591A 2022-06-29 2022-06-29 전자 패널 및 이를 포함하는 전자 장치 KR20240003010A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220079591A KR20240003010A (ko) 2022-06-29 2022-06-29 전자 패널 및 이를 포함하는 전자 장치
US18/341,516 US20240004506A1 (en) 2022-06-29 2023-06-26 Electronic panel and electronic apparatus including the same
CN202310764402.8A CN117311538A (zh) 2022-06-29 2023-06-27 电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220079591A KR20240003010A (ko) 2022-06-29 2022-06-29 전자 패널 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20240003010A true KR20240003010A (ko) 2024-01-08

Family

ID=89241451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220079591A KR20240003010A (ko) 2022-06-29 2022-06-29 전자 패널 및 이를 포함하는 전자 장치

Country Status (3)

Country Link
US (1) US20240004506A1 (ko)
KR (1) KR20240003010A (ko)
CN (1) CN117311538A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102582641B1 (ko) * 2018-11-30 2023-09-26 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR20210070459A (ko) * 2019-12-04 2021-06-15 삼성디스플레이 주식회사 전자 장치

Also Published As

Publication number Publication date
US20240004506A1 (en) 2024-01-04
CN117311538A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
KR102583203B1 (ko) 전자 패널 및 이를 포함하는 전자 장치
KR102618279B1 (ko) 전자 장치
KR102582641B1 (ko) 전자 패널 및 이를 포함하는 전자 장치
KR102608021B1 (ko) 전자 장치 및 이의 제조 방법
CN111261045B (zh) 包括破裂检测布线的电子设备
US11513622B2 (en) Electronic device
KR20200145976A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20200121400A (ko) 전자 장치
US11348989B2 (en) Electronic panel and electronic apparatus including the same
KR102601689B1 (ko) 전자 장치
KR20210016217A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20210008238A (ko) 전자 장치
KR20240003010A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20220016384A (ko) 전자 장치
CN111258444B (zh) 电子面板和包括该电子面板的电子装置