KR20200145976A - 전자 패널 및 이를 포함하는 전자 장치 - Google Patents

전자 패널 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR20200145976A
KR20200145976A KR1020190074367A KR20190074367A KR20200145976A KR 20200145976 A KR20200145976 A KR 20200145976A KR 1020190074367 A KR1020190074367 A KR 1020190074367A KR 20190074367 A KR20190074367 A KR 20190074367A KR 20200145976 A KR20200145976 A KR 20200145976A
Authority
KR
South Korea
Prior art keywords
pattern
sensing
disposed
connection line
area
Prior art date
Application number
KR1020190074367A
Other languages
English (en)
Inventor
곽원규
방경남
문동진
이청
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190074367A priority Critical patent/KR20200145976A/ko
Priority to US16/906,608 priority patent/US11157118B2/en
Priority to EP20181216.1A priority patent/EP3754740B1/en
Priority to CN202010571361.7A priority patent/CN112117310A/zh
Publication of KR20200145976A publication Critical patent/KR20200145976A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L51/0031—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • H01L27/323—
    • H01L27/3244—
    • H01L51/52—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

베이스 기판, 화소들 및 봉지층을 포함하는 표시 유닛, 감지 절연층, 상기 감지 절연층을 사이에 두고 서로 다른 층 상에 배치된 제1 도전 패턴, 및 제2 도전 패턴을 포함하는 입력 감지 유닛, 상기 표시 유닛 및 상기 입력 감지 유닛 사이에 배치되고, 평탄면 및 상기 평탄면으로부터 소정의 경사 각도로 경사진 경사면, 및 상기 평탄면 및 경사면으로부터 함몰되어 정의된 함몰부를 포함하는 평탄화부, 및 상기 감지 절연층 상에 배치되고, 상기 평탄화부와 중첩하는 크랙 감지 패턴, 상기 크랙 감지 패턴의 일 단에 연결되고 제1 연결 라인, 및 상기 크랙 감지 패턴의 다른 일단에 연결되고 상기 제1 연결 라인과 이격된 제2 라인을 포함하는 크랙 감지부를 포함하고, 상기 제1 연결 라인 및 상기 제2 연결 라인 중 적어도 어느 하나는, 상기 함몰부와 중첩하는 전자 패널.

Description

전자 패널 및 이를 포함하는 전자 장치{ELECTRONIC PANEL AND ELECTRONIC APPARATUS INCLUDING THE SAME}
본 발명은 전자 장치에 관한 것으로, 상세하게는 관통하는 홀이 정의되고 외부 입력을 감지하는 전자 장치에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 전자 패널 및 전자 모듈과 같은 다양한 전자 부품들로 구성된다. 전자 패널은 영상을 표시하는 표시 유닛이나, 외부 입력을 감지하는 감지 유닛을 포함할 수 있다. 전자 부품들은 다양하게 배열된 신호 라인들에 의해 전기적으로 서로 연결될 수 있다.
표시 유닛은 영상을 생성하는 발광 소자를 포함한다. 감지 유닛은 외부 입력을 감지하기 위한 감지 전극들을 포함할 수 있다. 감지 전극들은 액티브 영역에 배치된다. 감지 유닛은 액티브 영역 전면에 대해 고른 감도를 제공하도록 설계된다.
따라서, 본 발명은 신뢰성이 향상된 전자 장치를 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 전자 패널은, 베이스 기판, 상기 베이스 기판 상에 배치되고, 복수의 화소들 및 상기 화소들을 커버하는 봉지층을 포함하는 표시 유닛, 상기 표시 유닛 상에 배치되고, 감지 절연층, 상기 감지 절연층을 사이에 두고 서로 다른 층 상에 배치된 제1 도전 패턴, 및 제2 도전 패턴을 포함하는 입력 감지 유닛, 상기 표시 유닛 및 상기 입력 감지 유닛 사이에 배치되고, 평탄면 및 상기 평탄면으로부터 소정의 경사 각도로 경사진 경사면, 및 상기 평탄면 및 경사면으로부터 함몰되어 정의된 함몰부를 포함하는 평탄화부, 및 상기 감지 절연층 상에 배치되고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴과 이격되고, 상기 평탄화부와 중첩하는 크랙 감지 패턴, 상기 크랙 감지 패턴의 일 단에 연결되고 일 방향으로 연장된 제1 연결 라인, 및 상기 크랙 감지 패턴의 다른 일단에 연결되고 상기 제1 연결 라인과 이격되고 상기 일 방향으로 연장된 제2 라인을 포함하는 크랙 감지부를 포함하고, 상기 제1 연결 라인 및 상기 제2 연결 라인 중 적어도 어느 하나는, 상기 함몰부와 중첩한다.
상기 평탄면으로부터 연장된 가상의 면으로부터 정의되는 상기 함몰부의 두께는, 상기 일 방향으로 갈수록 증가하는 것을 특징으로 할 수 있다.
상기 함몰부의 상기 일 방향과 수직한 교차 방향에서의 너비는, 상기 평탄면과 상기 경사면이 접하는 윗 단을 향하는 방향으로 갈수록 증가하는 것을 특징으로 할 수 있다.
상기 함몰부의 평면상에서 형상은, 다각형인 것을 특징으로 할 수 있다.
상기 함몰부의 평면상에서 형상은, 상기 경사면과 중첩하는 영역에서 반원인 것을 특징으로 할 수 있다.
상기 경사 각도는 90도 이하인 것을 특징으로 할 수 있다.
상기 평탄화부의 적어도 일부는 상기 봉지층과 접촉하는 것을 특징으로 할 수 있다.
상기 전자 패널은, 표시 유닛, 입력 감지 유닛, 및 상기 평탄화부 각각을 관통하는 모듈 홀을 더 포함하고, 상기 평탄화부가 상기 모듈 홀의 가장자리를 에워싸는 것을 특징으로 할 수 있다.
상기 크랙 감지 패턴은, 상기 모듈 홀의 적어도 일부를 에워싸는 개 곡선 형상을 갖는 것을 특징으로 할 수 있다.
상기 베이스 기판은, 상기 베이스 기판 상면에서부터 일부가 함몰되어 폐 라인 형상을 갖는 그루브를 더 포함하는 것을 특징으로 할 수 있다.
상기 제1 연결 라인 및 상기 제2 연결 라인 중 어느 하나는, 상기 감지 절연층에 의해 커버되는 것을 특징으로 할 수 있다.
상기 제1 연결 라인 및 상기 제2 연결 라인 중 상기 감지 절연층에 의해 커버된 라인은, 상기 감지 절연층에 정의된 컨택홀을 통해 상기 크랙 감지 패턴과 연결되는 것을 특징으로 할 수 있다.
상기 입력 감지 유닛은, 제1 감지 패턴, 및 상기 제1 감지 패턴과 다른 층 상에 배치되고, 상기 감지 절연층을 관통하여 상기 제1 감지 패턴과 연결된 제1 연결 패턴을 포함하는 제1 감지 전극, 상기 제1 감지 패턴과 동일층 상에 배치되고, 상기 제1 감지 패턴과 이격된 제2 감지 패턴, 및 상기 제2 감지 패턴과 연결된 제2 연결 패턴을 포함하는 제2 감지 전극, 상기 제1 감지 패턴과 동일층 상에 배치되고, 상기 제1 감지 패턴 및 상기 제2 감지 패턴과 이격되고, 상기 제1 연결 라인 및 상기 제2 연결 라인 각각에 연결된 플로팅 패턴들을 포함하는 더미 패턴부를 포함하고, 상기 제1 도전 패턴은, 상기 제1 연결 패턴을 포함하고, 상기 제2 도전 패턴은, 상기 제1 감지 패턴, 상기 제2 감지 패턴, 상기 제2 연결 패턴, 및 상기 더미 패턴부를 포함하는 것을 특징으로 할 수 있다.
상기 크랙 감지부는, 상기 감지 절연층 상에 배치되고, 상기 제1 감지 전극 및 상기 제2 감지 전극과 이격된 크랙 감지 라인들을 포함하고, 상기 플로팅 패턴들 각각은, 상기 크랙 감지 라인들 중 대응되는 크랙 감지 라인에 연결되는 것을 특징으로 할 수 있다.
본 발명의 일 실시예에 따른 전자 장치는, 전면 및 상기 전면과 대향하는 배면을 포함하고, 상기 전면에서부터 상기 배면을 관통하여 정의되는 모듈 홀을 포함하는 전자 패널, 및 상기 모듈 홀과 중첩하는 전자 모듈을 포함하고, 상기 전자 패널은, 상기 모듈 홀과 중첩하는 홀 영역을 포함하는 액티브 영역 및 상기 액티브 영역과 인접한 주변 영역으로 구분되는 베이스 기판, 상기 베이스 기판 상에 배치되고 상기 액티브 영역에 배치되는 복수의 화소들, 및 상기 화소들을 커버하는 봉지층을 포함하는 표시 유닛, 상기 표시 유닛 상에 배치되고, 감지 절연층, 상기 감지 절연층을 사이에 두고 서로 다른 층 상에 배치된 제1 도전 패턴, 및 제2 도전 패턴을 포함하는 입력 감지 유닛, 및 상기 표시 유닛 및 상기 입력 감지 유닛 사이 중 상기 홀 영역에 배치되고, 평탄면 및 상기 평탄면으로부터 소정의 경사 각도로 경사진 경사면, 및 상기 평탄면 및 경사면으로부터 함몰되어 정의된 함몰부를 포함하는 평탄화부, 상기 홀 영역에 배치되어 상기 모듈 홀의 적어도 일부를 에워싸고 상기 평탄화부와 중첩하는 크랙 감지 패턴, 상기 크랙 감지 패턴의 일 단에 연결되고 상기 홀 영역 및 상기 액티브 영역의 일부와 중첩하는 제1 연결 라인, 및 상기 크랙 감지 패턴의 다른 일단에 연결되고 상기 제1 연결 라인과 이격되고 상기 홀 영역 및 상기 액티브 영역의 일부와 중첩하는 제2 연결 라인을 포함하는 크랙 감지부를 포함하고, 상기 제1 연결 라인 및 상기 제2 연결 라인 중 적어도 어느 하나는, 상기 함몰부와 중첩한다.
상기 평탄면으로부터 연장된 가상의 면으로부터 정의되는 상기 함몰부의 두께는, 상기 제1 연결 라인의 연장방향으로 갈수록 증가하는 것을 특징으로 할 수 있다.
상기 함몰부의 상기 제1 연결 라인의 연장 방향과 수직한 방향에서의 너비는, 상기 제1 연결 라인의 연장 방향으로 갈수록 증가하는 것을 특징으로 할 수 있다.
상기 함몰부의 평면상에서 형상은, 다각형인 것을 특징으로 할 수 있다.
상기 함몰부 중 상기 경사면과 중첩하는 함몰부의 평면상에서의 형상은, "V" 또는 "U"인 것을 특징으로 할 수 있다.
상기 크랙 감지 패턴은 개 곡선 형상을 가지고, 상기 모듈 홀은, 상기 크랙 감지 패턴의 상기 개 곡선 내측에 정의되어 상기 표시 유닛, 입력 감지 유닛, 및 상기 평탄화부 각각을 관통하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 전자 패널 내에 크랙 감지부를 형성함으로써, 전자 패널에 크랙 등의 발생 여부를 용이하게 판별할 수 있다. 또한, 크랙 감지부의 하부에 배치된 유기층에 함몰부를 포함함으로써, 유기층의 단차로 인해 발생하는 크랙 감지부의 단선을 방지할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다.
도 1b는 도 1a의 분해 사시도이다.
도 2는 도 1a에 도시된 전자 장치의 블록도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다.
도 3b는 도 3a에 도시된 일부 영역의 확대도이다.
도 4a는 본 발명의 일 실시예에 따른 감지 유닛의 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 4c는 도 4b의 I-I'를 따라 절단한 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 확대한 평면도이다.
도 5b는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 확대한 사시도이다.
도 6a는 도 5a의 II-II'를 따라 절단한 단면도이다.
도 6b는 도 5a의 III-III'를 따라 절단한 단면도이다.
도 6c는 도 5a의 IV-IV'를 따라 절단한 단면도이다.
도 6d는 도 5a의 V-V'를 따라 절단한 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이다.
도 7b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다.
도 8a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이다.
도 8b 및 8c는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도들이다.
도 9a는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 확대한 평면도이다.
도 9b는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 확대한 사시도이다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도들이다.
도 11a는 도 10a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 11b는 도 4a에 도시된 일부 영역을 확대하여 도시한 평면도이다.
도 12a 내지 도 12i는 본 발명의 일 실시예에 따른 전자 패널 제조 방법을 도시한 도면들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1a는 본 발명의 일 실시예에 따른 전자 장치의 결합 사시도이다. 도 1b는 도 1a의 분해 사시도이다. 도 2는 도 1a에 도시된 전자 장치의 블록도이다.
전자 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 전자 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 전자 장치(EA)는 태블릿, 노트북, 컴퓨터, 스마트 텔레비전 등을 포함할 수 있다. 본 실시예에서, 전자 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
도 1에 도시된 것과 같이, 전자 장치(EA)는 전면(FS)에 영상(IM)을 표시할 수 있다. 전면(FS)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면에 평행하게 정의될 수 있다. 전면(FS)은 투과 영역(TA) 및 투과 영역(TA)에 인접한 베젤 영역(BZA)을 포함한다.
전자 장치(EA)는 투과 영역(TA)에 영상(IM)을 표시한다. 영상(IM)은 정적 영상과 동적 영상 중 적어도 어느 하나를 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계와 복수의 아이콘들이 도시되었다.
투과 영역(TA)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 투과 영역(TA)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
베젤 영역(BZA)은 투과 영역(TA)에 인접한다. 베젤 영역(BZA)은 투과 영역(TA)을 에워쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 베젤 영역(BZA)은 투과 영역(TA)의 일 측에만 인접하여 배치될 수도 있고, 생략될 수도 있다. 본 발명의 일 실시예에 따른 전자 장치는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전면(FS)의 법선 방향은 전자 장치(EA)의 두께 방향(DR3, 이하, 제3 방향)과 대응될 수 있다. 본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)된다.
한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
한편, 본 발명에 따른 전자 장치(EA)는 외부에서 인가되는 사용자의 입력(TC)을 감지할 수 있다. 사용자의 입력(TC)은 사용자 신체의 일부, 광, 열, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다. 또한, 전자 장치(EA)는 전자 장치(EA)에 접촉하는 입력은 물론, 근접하거나 인접하는 입력을 감지할 수도 있다.
본 실시예에서, 사용자의 입력(TC)은 전면에 인가되는 사용자의 손으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 상술한 바와 같이 사용자의 입력(TC)은 다양한 형태로 제공될 수 있고, 또한, 전자 장치(EA)는 전자 장치(EA)의 구조에 따라 전자 장치(EA)의 측면이나 배면에 인가되는 사용자의 입력(TC)을 감지할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 장치(EA)는 윈도우(100), 전자 패널(200), 회로 기판(300), 전자 모듈(400), 및 외부 케이스(500)를 포함할 수 있다. 윈도우(100)와 외부 케이스(500)는 결합되어 전자 장치(EA)의 외관을 정의한다.
윈도우(100)는 전자 패널(200) 상에 배치되어 전자 패널(200)의 전면(IS)을 커버한다. 윈도우(100)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(100)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(100)는 다층 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(100)는 접착제로 결합된 복수 개의 플라스틱 필름의 적층 구조를 가지거나, 접착제로 결합된 유리 기판과 플라스틱 필름의 적층 구조를 가질 수도 있다.
윈도우(100)는 외부에 노출되는 전면(FS)을 포함한다. 전자 장치(EA)의 전면(FS)은 실질적으로 윈도우의 전면(FS)에 의해 정의될 수 있다.
구체적으로, 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 투과 영역(TA)은 액티브 영역(AA)과 대응되는 형상을 가질 수 있다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 전자 패널(200)의 액티브 영역(AA)에 표시되는 영상(IM)은 투과 영역(TA)을 통해 외부에서 시인될 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 윈도우(100)가 유리 또는 플라스틱 기판으로 제공되는 경우, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 일면 상에 인쇄된 컬러층이거나 증착된 컬러층일 수 있다. 또는, 베젤 영역(BZA)은 유리 또는 플라스틱 기판의 해당 영역을 착색하여 형성될 수도 있다.
베젤 영역(BZA)은 전자 패널(200)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우(100)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
전자 패널(200)은 이미지(IM)를 표시하고 외부 입력(TC)을 감지할 수 있다. 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다
본 실시예에서, 액티브 영역(AA)은 이미지(IM)가 표시되는 영역이며, 동시에 외부 입력(TC)이 감지되는 영역일 수 있다. 투과 영역(TA)은 윈도우(100)의 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력(TC)을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 이미지(IM)가 표시되는 영역과 외부 입력(TC)이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 윈도우(100)의 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
주변 영역(NAA)에는 액티브 영역(AA)에 전기적 신호를 제공하는 각종 신호 라인들이나 패드들(PD), 또는 전자 소자 등이 배치될 수 있다. 주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되어 외부에서 시인되지 않을 수 있다.
본 실시예에서, 전자 패널(200)은 액티브 영역(AA) 및 주변 영역(NAA)이 윈도우(100)를 향하는 평탄한 상태로 조립된다. 다만 이는 예시적으로 도시한 것이고, 전자 패널(200)중 주변 영역(NAA)의 일부는 휘어질 수 있다. 이 때, 주변 영역(NAA) 중 일부는 전자 장치(EA)의 배면을 향하게 되어, 전자 장치(EA) 전면에서의 베젤 영역(BZA)이 감소될 수 있다. 또는, 전자 패널(200)은 액티브 영역(AA)의 일부도 휘어진 상태로 조립될 수도 있다. 또는, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서 주변 영역(NAA)은 생략될 수도 있다.
도 2를 참조하면, 전자 패널(200)은 표시 유닛(210), 입력 감지 유닛(220), 및 표시 유닛(210)과 입력 감지 유닛(220) 사이에 배치된 평탄화부(YOC)를 포함할 수 있다. 표시 유닛(210)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 유닛(210)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력 감지 유닛(220)은 외부에서 인가되는 외부 입력(TC)을 감지한다. 상술한 바와 같이, 입력 감지 유닛(220)은 윈도우(100)를 통해 제공되는 외부 입력(TC)을 감지할 수 있다.
전자 패널(200)에는 소정의 홀 영역(HA)이 정의될 수 있다. 본 실시예에서 홀 영역(HA)은 액티브 영역(AA)에 포함될 수 있다. 따라서, 홀 영역(HA)은 액티브 영역(AA)의 내부에 배치되어 액티브 영역(AA)에 에워싸일 수 있다. 홀 영역(HA)은 후술하는 전자 모듈(400)과 평면상에서 중첩할 수 있다. 본 실시예에서, 홀 영역(HA)은 주변 영역(NAA)으로부터 이격된다.
전자 패널(200)은 홀 영역(HA) 내에 정의되어 전자 패널(200)을 관통하는 모듈 홀(MH)을 포함할 수 있다. 모듈 홀(MH)은 표시 유닛(210)과 입력 감지 유닛(220) 중 적어도 어느 하나를 관통할 수 있다. 홀 영역(HA)의 가장자리는 실질적으로 모듈 홀(MH)의 가장 자리로부터 소정 간격 이격되어 모듈 홀(MH)의 가장자리를 에워쌀 수 있다. 홀 영역(HA)의 가장자리는 모듈 홀(MH)과 대응되는 형상을 가질 수 있다.
회로 기판(300)은 전자 패널(200)에 연결될 수 있다. 회로 기판(300)은 연성 기판(CF) 및 메인 기판(MB)을 포함할 수 있다. 연성 기판(CF)은 절연 필름 및 절연 필름 상에 실장된 도전 배선들을 포함할 수 있다. 도전 배선들은 패드들(PD)에 접속되어 회로 기판(300)과 전자 패널(200)을 전기적으로 연결한다.
본 실시예에서, 연성 기판(CF)은 휘어진 상태로 조립될 수 있다. 이에 따라, 메인 기판(MB)은 전자 패널(200)의 배면에 배치되어 외부 케이스(500)가 제공하는 공간 내에 안정적으로 수용될 수 있다. 한편, 본 실시예에서, 연성 기판(CF)은 생략될 수도 있으며, 이때 메인 기판(MB)은 전자 패널(200)에 직접 접속될 수도 있다.
메인 기판(MB)은 미 도시된 신호 라인들 및 전자 소자들을 포함할 수 있다. 전자 소자들은 신호 라인들에 접속되어 전자 패널(200)과 전기적으로 연결될 수 있다. 전자 소자들은 각종 전기적 신호들, 예를 들어 영상(IM)을 생성하기 위한 신호나 외부 입력(TC)을 감지하기 위한 신호를 생성하거나 감지된 신호를 처리한다. 한편, 메인 기판(MB)은 생성 및 처리하기 위한 전기적 신호들마다 대응되는 복수로 구비될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 본 발명의 일 실시예에 따른 전자 장치(EA)에 있어서, 액티브 영역(AA)에 전기적 신호를 제공하는 구동회로는 전자 패널(200)에 직접 실장될 수도 있다. 이때, 구동 회로는 칩(chip) 형태로 실장되거나, 화소들(PX)과 함께 형성될 수도 있다. 이에 따라, 회로 기판(300)의 면적이 감소되거나 생략될 수도 있다.
본 발명의 일 실시예에 따른 전자 장치(EA)는 다양한 실시예들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
전자 모듈(400)은 윈도우(100)의 하 측에 배치된다. 전자 모듈(400)은 모듈 홀(MH)과 평면상에서 중첩하고 홀 영역(HA)과 중첩할 수 있다. 전자 모듈(400)은 홀 영역(HA)을 통해 전달되는 외부 입력을 수신하거나 홀 영역(HA)을 통해 출력을 제공할 수 있다.
전자 모듈(400) 중 외부 입력을 수신하는 수신부나 출력을 제공하는 출력부는 평면상에서 홀 영역(HA)에 중첩할 수 있다. 전자 모듈(400)의 일부 또는 전부는 홀 영역(HA) 또는 모듈 홀(MH) 내에 수용될 수 있다. 본 발명에 따르면, 전자 모듈(400)은 액티브 영역(AA)에 중첩하여 배치됨으로써, 베젤 영역(BZA)의 증가를 방지할 수 있다.
도 2를 참조하면, 전자 장치(EA)는 전자 패널(200), 전원공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)을 포함할 수 있다. 전자 패널(200), 전원 공급 모듈(PM), 제1 전자 모듈(EM1), 및 제2 전자 모듈(EM2)은 서로 전기적으로 연결될 수 있다. 도 2에는 전자 패널(200)의 구성 중 표시 유닛(210) 및 입력 감지 유닛(220)이 예시적으로 도시되었다.
제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)은 전자 장치(EA)를 동작시키기 위한 다양한 기능성 모듈을 포함한다. 제1 전자모듈(EM1)은 전자 패널(200)과 전기적으로 연결된 마더보드에 직접 실장되거나 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 마더보드에 전기적으로 연결될 수 있다.
제1 전자모듈(EM1)은 제어 모듈(CM), 무선통신 모듈(TM), 영상입력 모듈(IIM), 음향입력 모듈(AIM), 메모리(MM), 및 외부 인터페이스(IF)를 포함할 수 있다. 상기 모듈들 중 일부는 마더보드에 실장되지 않고, 연성회로기판을 통해 마더보드에 전기적으로 연결될 수도 있다.
제어 모듈(CM)은 전자 장치(EA)의 전반적인 동작을 제어한다. 제어 모듈(CM)은 마이크로프로세서일 수 있다. 예를 들어, 제어 모듈(CM)은 전자 패널(200)을 활성화 시키거나, 비활성화 시킨다. 제어 모듈(CM)은 전자 패널(200)로부터 수신된 터치 신호에 근거하여 영상입력 모듈(IIM)이나 음향입력 모듈(AIM) 등의 다른 모듈들을 제어할 수 있다.
무선통신 모듈(TM)은 블루투스 또는 와이파이 회선을 이용하여 다른 단말기와 무선 신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 일반 통신회선을 이용하여 음성신호를 송/수신할 수 있다. 무선통신 모듈(TM)은 송신할 신호를 변조하여 송신하는 송신부(TM1)와, 수신되는 신호를 복조하는 수신부(TM2)를 포함한다.
영상입력 모듈(IIM)은 영상 신호를 처리하여 전자 패널(200)에 표시 가능한 영상 데이터로 변환한다. 음향입력 모듈(AIM)은 녹음 모드, 음성인식 모드 등에서 마이크로폰(Microphone)에 의해 외부의 음향 신호를 입력 받아 전기적인 음성 데이터로 변환한다.
외부 인터페이스(IF)는 외부 충전기, 유/무선 데이터 포트, 카드 소켓(예를 들어, 메모리 카드(Memory card), SIM/UIM card) 등에 연결되는 인터페이스 역할을 한다.
제2 전자 모듈(EM2)은 음향출력 모듈(AOM), 발광 모듈(LM), 수광 모듈(LRM), 및 카메라 모듈(CMM) 등을 포함할 수 있다. 상기 구성들은 마더보드에 직접 실장되거나, 별도의 기판에 실장되어 커넥터(미 도시) 등을 통해 전자 패널(200)과 전기적으로 연결되거나, 제1 전자 모듈(EM1)과 전기적으로 연결될 수 있다.
음향출력 모듈(AOM)은 무선통신 모듈(TM)로부터 수신된 음향 데이터 또는 메모리(MM)에 저장된 음향 데이터를 변환하여 외부로 출력한다.
발광 모듈(LM)은 광을 생성하여 출력한다. 발광 모듈(LM)은 적외선을 출력할 수 있다. 예를 들어, 발광 모듈(LM)은 LED 소자를 포함할 수 있다. 예를 들어, 수광 모듈(LRM)은 적외선을 감지할 수 있다. 수광 모듈(LRM)은 소정 레벨 이상의 적외선이 감지된 때 활성화될 수 있다. 수광 모듈(LRM)은 CMOS 센서를 포함할 수 있다. 발광 모듈(LM)에서 생성된 적외광이 출력된 후, 외부 피사체(예컨대 사용자 손가락 또는 얼굴)에 의해 반사되고, 반사된 적외광이 수광 모듈(LRM)에 입사될 수 있다. 카메라 모듈(CMM)은 외부의 이미지를 촬영한다.
본 발명의 일 실시예에 따른 전자 모듈(400)은 제1 전자 모듈(EM1) 및 제2 전자 모듈(EM2)의 구성들 중 적어도 어느 하나를 포함할 수 있다. 예를 들어, 전자 모듈(400)은 카메라, 스피커, 광 감지 센서, 및 열 감지 센서 중 적어도 어느 하나를 포함할 수 있다. 전자 모듈(400)은 홀 영역(HA)을 통해 수신되는 외부 피사체를 감지하거나 홀 영역(HA)을 통해 음성 등의 소리 신호를 외부에 제공할 수 있다. 또한, 전자 모듈(400)은 복수의 구성들을 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
홀 영역(HA)과 중첩하여 배치되는 전자 모듈(400)은 홀 영역(HA)을 통해 외부 피사체를 용이하게 시인하거나 전자 모듈(400)이 생성하는 출력 신호가 외부에 용이하게 전달될 수 있다. 한편, 도시되지 않았으나, 본 발명의 일 실시예에 따른 전자 장치(EA)는 전자 모듈(400)과 전자 패널(200) 사이에 배치되는 투명 부재를 더 포함할 수도 있다. 모듈 홀(MH)을 통해 전달되는 외부 입력이 투명 부재를 통과하여 전자 모듈(400)에 전달되도록 투명 부재는 광학적으로 투명한 필름일 수 있다. 투명 부재는 전자 패널(200)의 배면에 부착되거나 별도의 점착층 없이 전자 패널(200)과 전자 모듈(400) 사이에 배치될 수 있다.
본 발명에 따르면, 전자 모듈(400)은 평면상에서 투과 영역(TA)과 중첩하도록 조립될 수 있다. 이에 따라, 전자 모듈(400)의 수용에 따른 베젤 영역(BZA)의 증가가 방지되어 전자 장치(EA)의 미감이 개선될 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 유닛의 평면도이다. 도 3b는 도 3a에 도시된 일부 영역의 확대도이다.
도 3a에 도시된 것과 같이, 표시 유닛(210)은 베이스 기판(BS), 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL), 및 복수의 표시 패드들(DPD)을 포함한다. 액티브 영역(AA) 및 주변 영역(NAA)은 복수의 화소들(PX)에 의해 광이 제공되는 영역과 제공되지 않는 영역으로 구분될 수 있다.
베이스 기판(BS)은 절연 기판을 포함할 수 있다. 예를 들어, 베이스 기판(BS)은 유리 기판, 플라스틱 기판, 또는 이들의 조합으로 구성될 수 있다.
신호 라인들(GL, DL, PL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 도 3a에는 표시 유닛(210)에 포함된 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 및 전원 라인(PL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 표시 유닛(210)에 포함된 신호 라인들은 전원 라인, 초기화 전압 라인, 발광 제어 라인 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(PX)은 액티브 영역(AA)에 배치될 수 있다. 본 실시예에서는 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 화소(PX)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 제2 박막 트랜지스터(TR2), 및 발광 소자(EE)를 포함할 수 있다. 제1 박막 트랜지스터(TR1)는 화소(PX)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 박막 트랜지스터(TR1)는 스캔 라인(GL)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(DL)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(CP)는 제1 박막 트랜지스터(TR1)와 전원 라인(PL)에 연결된다. 커패시터(CP)는 제1 박막 트랜지스터(TR1)로부터 전달된 데이터 신호와 전원 라인(PL)에 인가된 제1 전원 신호 사이의 차이에 대응하는 전하량을 충전한다.
제2 박막 트랜지스터(TR2)는 제1 박막 트랜지스터(TR1), 커패시터(CP), 및 발광 소자(EE)에 연결된다. 제2 박막 트랜지스터(TR2)는 커패시터(CP)에 저장된 전하량에 대응하여 발광 소자(EE)에 흐르는 구동전류를 제어한다. 커패시터(CAP)에 충전된 전하량에 따라 제2 박막 트랜지스터(TR2)의 턴-온 시간이 결정될 수 있다. 제2 박막 트랜지스터(TR2)는 턴-온 시간 동안 전원 라인(PL)을 통해 전달된 제1 전원 신호를 발광 소자(EE)에 제공한다.
발광 소자(EE)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(EE)는 유기발광소자, 양자점 발광소자, 전기 영동 소자, 또는 전기 습윤 소자를 포함할 수 있다.
발광 소자(EE)는 전원 단자(VSS)와 연결되어 전원 라인(PL)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(EE)에는 제2 박막 트랜지스터(TR2)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(EE)는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소들(PX) 각각은 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(PX)은 모듈 홀(MH)의 주변에 배치되고, 평면상에서 모듈 홀(MH)을 에워쌀 수 있다. 도 3b에는 용이한 설명을 위해 홀 영역(HA)을 점선 처리하여 도시하였다. XX'영역은 모듈 홀(MH)이 정의된 영역을 포함한다. 이하, 도 3b를 참조하여, 모듈 홀(MH)이 배치된 영역에서의 표시 유닛(210)에 대해 설명한다.
상술한 바와 같이, 모듈 홀(MH)은 액티브 영역(AA) 내에 정의될 수 있다. 이에 따라, 화소들(PX) 중 적어도 일부는 모듈 홀(MH)에 인접하여 배치될 수 있다. 화소들(PX) 중 일부의 화소들은 모듈 홀(MH)을 에워쌀 수 있다.
한편, 홀 영역(HA)에는 소정의 그루브(GV)이 정의될 수 있다. 그루브(GV)는 평면상에서 모듈 홀(MH)의 가장자리를 따라 배치되며, 본 실시예에서는 모듈 홀(MH)을 에워싸는 폐 라인(closed-line) 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 그루브(GV)는 모듈 홀(MH)과 상이한 형상을 갖거나, 다각형, 타원, 또는 적어도 일부의 곡선을 포함하는 폐라인 형상을 갖거나, 또는 부분적으로 단절된 복수의 패턴들을 포함하는 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
그루브(GV)는 베이스 기판(BS)의 상면으로부터 함몰되어 형성될 수 있다. 그루브(GV)는 모듈 홀(MH)을 통해 외부로부터 침투될 수 있는 수분이나 산소가 표시 유닛(210)의 내부로 유입되는 경로를 차단한다. 이에 대한 상세한 설명은 후술하기로 한다.
홀 영역(HA)에는 화소들(PX)에 연결된 복수의 신호 라인들(SL1, SL2)이 배치될 수 있다. 신호 라인들(SL1, SL2)은 홀 영역(HA)을 경유하여 화소들(PX)에 접속된다. 도 3b에는 용이한 설명을 위해 화소들(PX)에 연결된 복수의 신호 라인들 중 제1 신호 라인(SL1) 및 제2 신호 라인(SL2)을 예시적으로 도시하였다.
제1 신호 라인(SL1)은 제1 방향(DR1)을 따라 연장된다. 제1 신호 라인(SL1)은 화소들(PX) 중 제1 방향(DR1)을 따라 배열된 동일 행 내의 화소들에 연결된다. 제1 신호 라인(SL1)은 스캔 라인(GL)과 대응되는 것으로 예시적으로 설명한다.
제1 신호 라인(SL1)에 연결된 화소들 중 일부는 모듈 홀(MH)을 중심으로 좌 측에 배치되고, 다른 일부는 모듈 홀(MH)을 중심으로 우 측에 배치된다. 이에 따라, 제1 신호 라인(SL1)에 연결된 동일 행 내의 화소들은 모듈 홀(MH)을 중심으로 일부의 화소가 생략되더라도, 실질적으로 동일한 게이트 신호에 의해 온/오프 될 수 있다
제2 신호 라인(SL2)은 제2 방향(DR2)을 따라 연장된다. 제2 신호 라인(SL2)은 화소들(PX) 중 제2 방향(DR2)을 따라 배열된 동일 열 내의 화소들에 연결된다. 제2 신호 라인(SL2)은 데이터 라인(DL)과 대응되는 것으로 예시적으로 설명한다.
제2 신호 라인(SL2)에 연결된 화소들 중 일부는 모듈 홀(MH)을 중심으로 상 측에 배치되고, 다른 일부는 모듈 홀(MH)을 중심으로 하 측에 배치된다. 이에 따라, 제2 신호 라인(SL2)에 연결된 동일 열 내의 화소들은 모듈 홀(MH)을 중심으로 일부의 화소가 생략되더라도, 동일한 라인을 통해 데이터 신호를 수신할 수 있다.
한편, 본 발명의 일 실시예에 따른 전자 패널(200)은 홀 영역(HA)에 배치된 연결 패턴을 더 포함할 수도 있다. 이때, 제1 신호 라인(SL1)은 홀 영역(HA)과 중첩하는 영역에서 단절될 수 있다. 제1 신호 라인(SL)의 단절된 부분들은 연결 패턴을 통해 연결될 수 있다. 또한, 제2 신호 라인(SL2)은 홀 영역(HA)과 중첩하는 영역에서 단절될 수 있고, 제2 신호 라인의 단절된 부분들을 연결하는 연결 패턴이 더 제공될 수도 있다.
다시, 도 3a를 참조하면, 전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 유닛(210)은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2)를 포함할 수 있다. 제1 패드(P1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(P2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 유닛(210)은 표시 패드들(DPD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(DPD)은 제1 패드(P1) 및 제2 패드(P2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4a는 본 발명의 일 실시예에 따른 감지 유닛의 평면도이다. 도 4b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 4c는 도 4b의 I-I'를 따라 절단한 단면도이다.
도 4a 및 도 4b를 참조하면, 입력 감지 유닛(220)은 표시 유닛(210, 도 3a 참조) 상에 배치된다. 입력 감지 유닛(220)은 외부 입력(TC: 도 1a 참조)을 감지하여 외부 입력(TC)의 위치나 세기 정보를 얻을 수 있다. 입력 감지 유닛(220)은 복수의 제1 감지 전극들(TE1), 복수의 제2 감지 전극들(TE2), 복수의 라인들(TL1, TL2, TL3), 및 복수의 감지 패드들(T1, T2, T3)을 포함한다.
제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2)은 액티브 영역(AA)에 배치된다. 입력 감지 유닛(220)은 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2) 사이의 정전 용량의 변화를 통해 외부 입력(TC)에 대한 정보를 얻을 수 있다.
제1 감지 전극들(TE1)은 제1 방향(DR1)을 따라 배열되고 각각이 제2 방향(DR2)을 따라 연장된다. 제1 감지 전극들(TE1) 각각은 제1 메인 패턴(SP1), 제1 인접 패턴(SP1H), 및 제1 연결 패턴(BP1)을 포함할 수 있다. 본 발명에 따른 제1 메인 패턴(SP1), 제1 인접 패턴(SP1H)은 제1 감지 패턴으로 정의될 수 있다.
제1 감지 패턴 중 제1 메인 패턴(SP1)은 모듈 홀(MH)로부터 이격되어 배치된다. 제1 메인 패턴(SP1)은 소정의 형상을 가지며, 제1 면적을 가진다. 본 실시예에서, 제1 메인 패턴(SP1)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제1 메인 패턴(SP1)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제1 감지 패턴 중 제1 인접 패턴(SP1H)은 홀 영역(HA)에 인접하여 배치된다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)의 제1 면적보다 작은 제2 면적을 가진다. 제1 인접 패턴(SP1H)은 제1 메인 패턴(SP1)과 동일한 마름모 형상으로부터 홀 영역(HA)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
제1 연결 패턴(BP1)은 제2 방향(DR2)을 따라 연장된다. 제1 연결 패턴(BP1)은 제1 메인 패턴(SP1)에 연결된다. 제1 연결 패턴(BP1)은 두 개의 제1 메인 패턴들 사이에 배치되어 서로 이격된 두 개의 제1 메인 패턴들을 연결할 수 있다. 또는, 제1 연결 패턴(BP1)은 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H) 사이에 배치되어 서로 이격된 제1 메인 패턴(SP1)과 제1 인접 패턴(SP1H)을 연결한다.
제2 감지 전극들(TE2)은 제2 방향(DR2)을 따라 배열되고 각각이 제1 방향(DR1)을 따라 연장된다. 제2 감지 전극들(TE2) 각각은 제2 메인 패턴(SP2), 제2 인접 패턴(SP2H), 및 제2 연결 패턴(BP2)을 포함할 수 있다. 본 발명에 따른 제2 메인 패턴(SP2), 제2 인접 패턴(SP2H)은 제2 감지 패턴으로 정의될 수 있다.
제2 감지 패턴 중 제2 메인 패턴(SP2)은 모듈 홀(MH)로부터 이격되어 배치된다. 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)으로부터 이격될 수 있다. 본 실시예에서, 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2) 사이의 이격은 단면상에서의 이격일 수 있다. 예를 들어, 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2)은 동일층 상에 배치되어 서로 이격될 수 있다. 제1 메인 패턴(SP1)과 제2 메인 패턴(SP2)은 비 접촉하여 독립적인 전기적 신호들을 송수신할 수 있다.
본 실시예에서, 제2 메인 패턴(SP2)은 제1 메인 패턴(SP1)과 동일한 형상을 가질 수 있다. 예를 들어, 제2 메인 패턴(SP2)은 마름모 형상을 가질 수 있다. 다만, 이는 예시적으로 도시한 것이고, 제2 메인 패턴(SP2)은 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 감지 패턴 중 제2 인접 패턴(SP2H)은 모듈 홀(MH)에 인접하여 배치된다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)의 면적보다 작은 면적을 가진다. 제2 인접 패턴(SP2H)은 제2 메인 패턴(SP2)과 동일한 마름모 형상으로부터 모듈 홀(MH)과 중첩하는 영역이 제거된 형상을 가질 수 있다.
제2 연결 패턴(BP2)은 제1 방향(DR1)을 따라 연장된다. 제2 연결 패턴(BP2)은 제2 메인 패턴(SP2)에 연결된다. 제2 연결 패턴(BP2)은 두 개의 제2 메인 패턴들 사이에 배치되어 두 개의 제2 메인 패턴들을 연결할 수 있다. 또는, 제2 연결 패턴(BP2)은 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H) 사이에 배치되어 제2 메인 패턴(SP2)과 제2 인접 패턴(SP2H)을 연결한다.
감지 라인들(TL1, TL2, TL3)은 주변 영역(NAA)에 배치된다. 감지 라인들(TL1, TL2, TL3)은 제1 감지 라인들(TL1), 제2 감지 라인들(TL2), 및 제3 감지 라인들(TL3)을 포함할 수 있다.
제1 감지 라인들(TL1)은 제1 감지 전극들(TE1)에 각각 연결된다. 본 실시예에서, 제1 감지 라인들(TL1)은 제2 방향(DR2)으로 이격된 제1 감지 전극들(TE1)의 양 단들 중 상측 단들에 각각 연결된다.
제2 감지 라인들(TL2)은 제2 감지 전극들의 일 단 들에 각각 연결된다. 본 실시예에서, 제2 감지 라인들(TL2)은 제1 방향(DR1)으로 이격된 제2 감지 전극들(TE2)의 양단들 중 좌측 단들에 각각 연결된다.
제3 감지 라인들(TL3)은 제2 방향(DR2)으로 이격된 제1 감지 전극들(TE1)의 양단들 중 하측 단들에 각각 연결된다. 본 발명에 따르면, 제1 감지 전극들(TE1)은 제1 감지 라인들(TL1) 및 제3 감지 라인들(TL3)에 각각 연결될 수 있다. 이에 따라, 제2 감지 전극들(TE2)에 비해 상대적으로 긴 길이를 가진 제1 감지 전극들(TE1)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 입력 감지 유닛(220)에 있어서 제3 감지 라인들(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(TPD)은 주변 영역(NAA)에 배치된다. 감지 패드들(T1, T2, T3)은 제1 감지 패드들(T1), 제2 감지 패드들(T2), 및 제3 감지 패드들(T3)를 포함할 수 있다. 제1 감지 패드들(T1)은 제1 감지 라인들(TL1)에 각각 연결되어 외부 신호를 제1 감지 전극들(TE1)에 제공한다. 제2 감지 패드들(T2)은 제2 감지 라인들(TL2)에 각각 연결되고 제3 감지 패드들(T3)은 제3 감지 라인들(TL3)에 각각 연결되어 제2 감지 전극들(TE2)과 전기적으로 연결된다.
입력 감지 유닛(220)은 크랙 감지부(HCC)를 포함할 수 있다. 크랙 감지부(HCC)는 제1 감지 전극들(TE1) 및 제2 감지 전극들(TE2)로부터 독립된 전기적 신호를 수신한다. 크랙 감지부(HCC)는 서로 연결된 크랙 감지 패턴(HCP), 크랙 감지 라인(HCL), 및 연결 라인(BRH)을 포함할 수 있다.
크랙 감지 패턴(HCP)은 홀 영역(HA) 내에 배치될 수 있다. 크랙 감지 패턴(HCP)은 홀 영역(HA) 내에서 홀 영역(HA)의 가장 자리를 따라 연장된다. 본 실시예에서, 크랙 감지 패턴(HCP)은 모듈 홀(MH) 가장 자리의 일부를 에워싸는 개 곡선(open-curve) 형상을 가질 수 있다.
크랙 감지 패턴(HCP)은 도전 물질을 포함한다. 크랙 감지 패턴(HCP)은 도전성을 가질 수 있다. 본 실시예에서, 크랙 감지 패턴(HCP)은 일체의 형상을 가질 수 있다.
크랙 감지 라인(HCL)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 크랙 감지 라인(HCL)은 제1 내지 제3 감지 라인들(TL1, TL2, TL3)보다 액티브 영역(AA)을 기준으로 보다 외측에 배치된 것으로 도시되었다.
크랙 감지 라인(HCL)은 크랙 감지 패턴(HCP)에 전기적으로 연결된다. 크랙 감지 라인(HCL)은 서로 이격되어 배치된 제1 라인(HCL1) 및 제2 라인(HCL2)을 포함할 수 있다.
제1 라인(HCL1)의 일 단은 제1 패드(H11)에 연결되고 제2 라인(HCL2)의 일 단은 제2 패드(H12)에 연결된다. 제1 패드(H11)와 제2 패드(H12)는 표시 패드들(DPD)이 배치된 영역과 이격되어 배치될 수 있다. 예를 들어, 제1 패드(H11)와 제2 패드(H12)는 표시 패드들(DPD)이 배치된 영역을 기준으로 좌 측에 배치될 수 있다.
제1 라인(HCL1)의 타 단은 제3 패드(H21)에 연결되고 제2 라인(HCL2)의 타 단은 제4 패드(H22)에 연결된다. 제3 패드(H21)와 제4 패드(H22)는 표시 패드들(DPD)이 배치된 영역과 이격되어 배치될 수 있다. 예를 들어, 제3 패드(H21)와 제4 패드(H22)는 표시 패드들(DPD)이 배치된 영역을 기준으로 우 측에 배치될 수 있다. 제1 패드(H11) 및 제2 패드(H112)는 표시 패드들(DPD)을 사이에 두고 제3 패드(H21) 및 제4 패드(H22)로부터 이격되어 배치된다.
연결 라인(BRH)은 제1 연결 라인(BRH1)과 제2 연결 라인(BRH2)을 포함한다. 제1 연결 라인(BRH1)은 제1 라인(HCL1)과 크랙 감지 패턴(HCP)의 일 단을 연결한다. 제2 연결 라인(BRH2)은 제2 라인(HCL2)과 크랙 감지 패턴(HCP)의 타 단을 연결한다.
본 실시예에서, 제1 연결 라인(BRH1)과 제2 연결 라인(BRH2)은 단면상에서 이격되거나 평면상에서 이격될 수 있다. 제1 연결 라인(BRH1)은 제2 방향(DR2)으로 연장되어 크랙 감지 패턴(HCP)의 일 단과 제1 라인(HCL1)을 연결할 수 있다. 제2 연결 라인(BRH2)은 제2 방향(DR2)으로 연장되어 크랙 감지 패턴(HCP)의 타 단과 제2 라인(HCP2)을 연결할 수 있다.
따라서, 제1 및 제2 연결 라인들(BRH1, BRH2)은 제2 방향(DR2)을 따라 홀 영역(HA)에서부터 액티브 영역(AA)을 경유하여 주변 영역(NAA)으로 연장될 수 있다.
본 실시예에서, 연결 라인(BRH)은 제1 감지 전극(TE1)이나 제2 감지 전극(TE2) 중 중첩하는 패턴과 단면상에서 이격되거나 평면상에서 이격될 수 있다. 이에 따라, 연결 라인(BRH)은 제1 감지 전극(TE1)이나 제2 감지 전극(TE2)으로부터 전기적으로 절연될 수 있다. 이에 대한 상세한 설명은 후술하기로 한다.
본 발명에 따르면, 크랙 감지부(HCC)를 통해 물리적으로 전자 패널(200)을 관통하는 홀 영역(HA)이나, 주변 영역(NAA)에 크랙(crack) 등의 손상이 발생되었는지 여부를 판단할 수 있다.
크랙 감지부(HCC)에 있어서, 제1 패드(H11) 및 제3 패드(H21)는 입력 단자들이고, 제2 패드(H12) 및 제4 패드(H22)는 출력 단자들일 수 있다.
제1 패드(H11)를 통해 수신된 전기적 신호는 제1 라인(HCL1)을 거쳐 크랙 감지 패턴(HCP)을 지날 수 있다. 이후, 크랙 감지 패턴(HCP)으로부터 출력된 전기적 신호는 제2 라인(HCL2)을 거쳐 제2 패드(H12)로 출력된다.
마찬가지로, 제3 패드(H21)를 통해 수신된 전기적 신호는 제2 라인(HCL2)을 거쳐 크랙 감지 패턴(HCP)을 지날 수 있다. 이후 크랙 감지 패턴(HCP)으로부터 출력된 전기적 신호는 제2 라인(HCL2)을 거쳐 제4 패드(H22)로 출력된다.
예를 들어, 제2 패드(H12) 및 제4 패드(H22) 각각에서 감지된 신호가 기준 신호 대비 낮은 준위 또는 제로(0) 준위 값과 같은 불량으로 감지되는 경우, 제1 및 제2 라인들(HCL1, HCL2)이 모두 손상되었거나 크랙 감지 패턴(HCP)이 손상되었을 가능성이 클 수 있다. 이를 통해 홀 영역(HA) 내에서의 크랙 발생 여부를 판별할 수 있다.
또는, 제2 패드(H12) 및 제4 패드(H22) 중 어느 하나에서 감지된 신호만 불량으로 감지되지 않는 경우, 크랙 감지 라인(HCL)이 손상되었을 가능성이 클 수 있다. 이를 통해 주변 영역(NAA)에서의 크랙 발생 여부를 판별할 수 있다.
다만, 이는 예시적으로 설명한 것이고, 제1 패드(H11) 및 제3 패드(H21)가 출력 단자들이 되고 제2 패드(H12) 및 제4 패드(H22)가 입력 단자들로 기능할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4c를 참조하면, 전자 패널(200)의 표시 유닛(210) 및 입력 감지 유닛(220)은 제3 방향(DR3)을 따라 적층될 수 있다. 표시 유닛(210)은 베이스 기판(BS), 화소(PX), 복수의 절연층들(10, 20, 30, 40, 50), 및 봉지층(60)을 포함한다.
도 4c에 도시된 화소(PX)는, 도 3a에 도시된 화소(PX)의 등가 회로도의 구성들 중 제2 박막 트랜지스터(TR2)와 대응되는 박막 트랜지스터(TR, 이하, 박막 트랜지스터)와 발광 소자(EE)를 예시적으로 도시하였다. 절연층들(10, 20, 30, 40, 50)은 순차적으로 적층된 제1 내지 제5 절연층들(10, 20, 30, 40, 50)을 포함할 수 있다. 한편, 제1 내지 제5 절연층들(10, 20, 30, 40, 50) 각각은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다.
제1 절연층(10)은 베이스 기판(BS) 상에 배치되어 베이스 기판(BS)의 전면을 커버한다. 제1 절연층(10)은 배리어 층(barrier layer, 11) 및/또는 버퍼 층(buffer layer, 12)을 포함할 수 있다. 이에 따라, 제1 절연층(10)은 베이스 기판(BS)을 통해 유입되는 산소나 수분이 화소에 침투되는 것을 방지하거나, 화소(PX)가 베이스 기판(BS) 상에 안정적으로 형성되도록 베이스 기판(BS)의 표면 에너지를 감소시킬 수 있다.
한편, 이는 예시적으로 도시한 것이고, 배리어 층(11) 및 버퍼 층(12) 중 적어도 어느 하나는 생략될 수도 있고, 복수의 층들이 적층된 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
박막 트랜지스터(TR)는 제1 절연층(10) 상에 배치된다. 박막 트랜지스터(TR)는 반도체 패턴(SP), 제어 전극(CE), 입력 전극(IE), 및 출력 전극(OE)을 포함한다. 반도체 패턴(SP)은 제1 절연층(10) 상에 배치된다.
반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 제어 전극(CE)은 제2 절연층(20)을 사이에 두고 반도체 패턴(SP)으로부터 이격된다. 제어 전극(CE)은 상술한 제1 박막 트랜지스터(TR1: 도 3a 참조) 및 커패시터(CP: 도 3a 참조)의 일 전극과 연결될 수 있다.
입력 전극(IE)과 출력 전극(OE)은 제3 절연층(30) 상에 배치되고 평면상에서 서로 이격된다. 입력 전극(IE)과 출력 전극(OE)은 제2 절연층(20), 및 제3 절연층(30)을 관통하여 반도체 패턴(SP)의 일측 및 타측에 각각 접속된다.
한편, 본 발명의 일 실시예에 따른 표시 유닛(210)은 상부 전극(UE)을 더 포함할 수 있다. 이에 따라, 제3 절연층(30)은 하층(31), 및 상층(32)을 더 포함할 수 있다. 상부 전극(UE)은 하층(31)과 상층(32) 사이에 배치된다. 상부 전극(UE)은 제어 전극(CE)과 평면상에서 중첩할 수 있다.
본 실시예에서 상부 전극(UE)은 제어 전극(CE)과 동일한 전기적 신호를 수신하거나, 제어 전극(CE)과 상이한 전기적 신호를 수신하여 커패시터의 일 전극으로 기능할 수도 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서, 상부 전극(UE)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제4 절연층(40)은 제3 절연층(30) 상에 배치되어 입력 전극(IE) 및 출력 전극(OE)을 커버한다. 한편, 박막 트랜지스터(TR)에 있어서, 반도체 패턴(SP)이 제어 전극(CE) 상에 배치될 수도 있다.
다만 이에 한정되는 것은 아니며, 반도체 패턴(SP)이 입력 전극(IE)과 출력 전극(OE) 상에 배치될 수도 있다. 또는, 입력 전극(IE)과 출력 전극(OE)은 반도체 패턴(SP)과 동일 층 상에 배치되어 반도체 패턴(SP)에 직접 접속될 수도 있다. 본 발명의 일 실시예에 따른 박막 트랜지스터(TR)는 다양한 구조들로 형성될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
발광 소자(EE)는 제4 절연층(40) 상에 배치된다. 발광 소자(EE)는 제1 전극(E1), 유기층(EL), 및 제2 전극(E2)을 포함한다.
제1 전극(E1)은 제4 절연층(40)을 관통하여 박막 트랜지스터(TR)에 접속될 수 있다. 도시되지 않았으나, 전자 패널(200)은 제1 전극(E1)과 박막 트랜지스터(TR) 사이에 배치되는 별도의 연결 전극을 더 포함할 수도 있고, 이때, 제1 전극(E1)은 연결 전극을 통해 박막 트랜지스터(TR)에 전기적으로 접속될 수 있다.
제5 절연층(50)은 제4 절연층(40) 상에 배치된다. 제5 절연층(50)은 유기물 및/또는 무기물을 포함할 수 있으며, 단층 또는 적층 구조를 가질 수 있다. 제5 절연층(50)에는 개구부가 정의될 수 있다. 개구부는 제1 전극(E1)의 적어도 일부를 노출시킨다. 제5 절연층(50)은 화소 정의막일 수 있다.
유기층(EL)은 제1 전극(E1)과 제2 전극(E2) 사이에 배치된다. 유기층(EL)은 적어도 하나의 발광층을 포함할 수 있다. 예를 들어, 유기층(EL)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 유기층(EL)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 유기층(EL)은 제1 전극(E1) 및 제2 전극(E2) 사이의 전위 차이에 응답하여 광을 발광할 수 있다.
본 실시예에서, 유기층(EL)은 복수의 개구부들에 중첩하는 일체의 형상을 가진 층으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 유기층(EL)은 각 개구부에 대응되는 복수의 패턴들로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
한편, 유기층(EL)은 발광층 외에 전하 제어층을 더 포함할 수 있다. 전하 제어층은 전하의 이동을 제어하여 발광 소자(EE)의 발광 효율 및 수명을 향상시킨다. 이때, 유기층(EL)은 정공 수송 물질, 정공 주입 물질, 전자 수송 물질, 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다.
제2 전극(E2)은 유기층(EL) 상에 배치된다. 제2 전극(E2)은 제1 전극(E1)과 대향될 수 있다. 제2 전극(E2)은 액티브 영역(AA)으로부터 주변 영역(NAA)까지 연장된 일체의 형상을 가질 수 있다. 제2 전극(E2)은 복수의 화소들에 공통적으로 제공될 수 있다. 화소들 각각에 배치된 각각의 발광 소자(EE)는 제2 전극(E2)을 통해 공통의 전원 전압(이하, 제2 전원 전압)을 수신한다.
제2 전극(E2)은 투과형 도전 물질 또는 반 투과형 도전 물질을 포함할 수 있다. 이에 따라, 발광 패턴(EP)에서 생성된 광은 제2 전극(E2)을 통해 제3 방향(DR3)을 향해 용이하게 출사될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 발광 소자(EE)는 설계에 따라, 제1 전극(E1)이 투과형 또는 반 투과형 물질을 포함하는 배면 발광 방식으로 구동되거나, 전면과 배면 모두를 향해 발광하는 양면 발광 방식으로 구동될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
봉지층(60)은 발광 소자(EE) 상에 배치되어 발광 소자(EE)를 봉지한다. 한편, 도시되지 않았으나, 제2 전극(E2)과 봉지층(60) 사이에는 제2 전극(E2)을 커버하는 캡핑층(capping layer)이 더 배치될 수도 있다.
봉지층(60)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 무기층(61), 유기층(62), 및 제2 무기층(63)을 포함할 수 있다. 다만 이에 한정되지 않고, 봉지층(60)은 복수의 무기층들 및 유기층들을 더 포함할 수 있다.
제1 무기층(61)은 제2 전극(E2)을 커버할 수 있다. 제1 무기층(61)은 외부 수분이나 산소가 발광 소자(EE)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 무기층(61)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 무기층(61)은 화학 기상 증착 공정을 통해 형성될 수 있다.
유기층(62)은 제1 무기층(61) 상에 배치되어 제1 무기층(61)에 접촉할 수 있다. 유기층(62)은 제1 무기층(61) 상에 평탄면을 제공할 수 있다. 제1 무기층(61) 상면에 형성된 굴곡이나 제1 무기층(61) 상에 존재하는 파티클(particle) 등은 유기층(62)에 의해 커버되어, 제1 무기층(61)의 상면의 표면 상태가 유기층(62) 상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 유기층(62)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 유기층(62)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 무기층(63)은 유기층(62) 상에 배치되어 유기층(62)을 커버한다. 제2 무기층(63)은 제1 무기층(61) 상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 무기층(63)은 유기층(62)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 무기층(63)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 무기층(63)은 화학 기상 증착 공정을 통해 형성될 수 있다.
전자 패널(200)은 평탄화부(YOC)를 포함한다. 평탄화부(YOC)는 표시 유닛(210) 및 입력 감지 유닛(220) 사이에 배치된다. 평탄화부(YOC) 평탄화부(YOC)는 표시 유닛(210) 및 입력 감지 유닛(220) 사이 중 홀 영역(HA)에 배치된다. 평탄화부(YOC)는 제1 감지 절연층(71)에 의해 커버된다. 평탄화부(YOC)는 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
평탄화부(YOC)는 표시 유닛(210)이 홀 영역(HA)과 인접한 영역에서 각각의 구성들에 의해 형성된 단차를 보상하는 평탄면을 제공할 수 있다. 이에 따라, 홀 영역(HA) 중 유기층(62)이 배치되지 않은 영역에도 평탄면이 안정적으로 제공될 수 있다.
표시 유닛(210)은 제1 내지 제3 그루브들(GV1, GV2, GV3)이 정의될 수 있다. 제1 내지 제3 그루브들(GV1, GV2, GV3) 중 제1 그루브(GV1)는 액티브 영역(AA)과 중첩하고, 제2 및 제3 그루브들(GV2, GV3)은 홀 영역(HA)과 중첩할 수 있다. 도 3b에 표시된 그루브(GV)는 제1 내지 제3 그루브들(GV1, GV2, GV3) 중 어느 하나를 일 예시로 도시하였다.
제1 내지 제3 그루브들(GV1, GV2, GV3) 각각은 모듈 홀(MH)을 에워싸는 폐라인 형상을 갖거나, 모듈 홀(MH)의 가장 자리의 적어도 일부를 에워싸는 단속적인 라인 형상을 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다. 도 4b에는 모듈 홀(MH)에 가까워지는 방향으로 순차적으로 형성된 제1 내지 제3 그루브들(GV1, GV2, GV3)로 예시적으로 도시되었다.
제1 내지 제3 그루브들(GV1, GV2, GV3) 각각은 베이스 기판(BS)의 상면으로부터 함몰되어 정의된다. 제1 내지 제3 그루브들(GV1, GV2, GV3) 각각은 베이스 기판(BS)의 상면으로부터 적어도 일부가 제거되어 형성될 수 있다. 제1 내지 제3 그루브들(GV1, GV2, GV3) 각각에는 증착 패턴(ELP)이 배치될 수 있고, 제1 무기층(61) 및 제2 무기층(63) 중 적어도 어느 하나에 의해 커버될 수 있다. 또한, 액티브 영역(AA)과 중첩하는 제1 그루브(GV1)은 유기층(62)에 의해 충진될 수 있다.
본 발명에 따른 전자 패널(200)은 제1 내지 제3 그루브들(GV1, GV2, GV3)을 더 포함함으로써, 증착 패턴(ELP)과 발광 소자(ELD) 사이의 연속성을 차단한다. 이에 따라, 외부 수분이나 산소의 침투 경로를 차단하여 액티브 영역(AA)에 배치된 소자들의 손상을 방지할 수 있다.
또한, 제1 내지 제3 그루브들(GV1, GV2, GV3) 각각에 배치된 증착 패턴(ELP)은 제1 무기층(61)이나 제2 무기층(63)에 의해 커버됨으로써, 전자 패널(200)의 제조 공정 시 증착 패턴(ELP)이 다른 소자로 이동하여 영향을 주는 것을 방지할 수 있다. 이에 따라, 전자 패널(200)의 공정 신뢰성이 향상될 수 있다.
한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널(200)에 있어서, 제1 내지 제3 그루브들(GV1, GV2, GV3)은 단일로 제공되거나 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
댐 부(DMP)는 홀 영역(HA)에 배치된다. 댐 부(DMP)는 유기층(62)의 형성 영역을 구획하고, 추가적인 확장을 방지한다. 댐 부(DMP)는 복수로 제공되어 제1 내지 제3 그루브들(GV1, GV2, GV3) 사이에 배치될 수 있다.
댐 부(DMP)는 제1 내지 제3 층들(P11, P12, P13)을 포함하는 적층 구조로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 댐 부(DMP)는 단층 구조를 가질 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
입력 감지 유닛(220)은 복수의 도전 패턴들 및 복수의 감지 절연층들(71, 72, 73)을 포함할 수 있다. 감지 절연층들(71, 72, 73)은 제3 방향(DR3)을 따라 순차적으로 적층된 제1 내지 제3 감지 절연층들(71, 72, 73)을 포함하는 것으로 예시적으로 도시되었다.
제1 감지 절연층(71)은 평탄화부(YOC)를 커버한다. 본 실시예에서, 제1 감지 절연층(71)은 홀 영역(HA) 내에서 평탄화부(YOC)의 상면을 커버하고 액티브 영역(AA) 내에서 제2 무기층(63)의 상면을 커버할 수 있다
제2 감지 절연층(72) 및 제3 감지 절연층(73)은 홀 영역(HA) 및 액티브 영역(AA)에 중첩하는 일체의 형상을 가질 수 있다. 제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 무기막 및/또는 유기막을 포함할 수 있다. 본 실시예에서, 제1 내지 제3 감지 절연층들(71, 72, 73) 각각은 단층으로 도시되었으나, 서로 접촉하는 복수의 층들을 포함하는 적층 구조를 가질 수도 있으며 어느 하나의 실시예로 한정되지 않는다.
본 발명에 따르면, 도전 패턴들 중 제1 감지 절연층(71) 및 제2 감지 절연층(72) 사이에 배치된 도전 패턴들은 제1 도전 패턴으로 정의될 수 있다. 또한, 도전 패턴들 중 제2 감지 절연층(72) 및 제3 감지 절연층(73) 사이에 배치된 도전 패턴들은 제2 도전 패턴으로 정의될 수 있다.
도 4c에는 일 예로서, 제1 도전 패턴이 제1 감지 전극(TE1)의 구성들 중 제1 연결 패턴(BP1)을 제외한 나머지 구성 및 제2 감지 전극(TE2)을 포함하고, 제2 도전 패턴이 제1 연결 패턴(BP1)을 포함하는 것을 도시하였다.
크랙 감지 패턴(HCP)은 홀 영역(HA)에 배치된다. 크랙 감지 패턴(HCP)은 제1 및 제2 도전 패턴들로부터 이격되어 배치된다. 이에 따라, 크랙 감지 패턴(HCP)은 제1 및 제2 도전 패턴들과 독립적인 전기적 신호를 수신하여 제1 및 제2 도전 패턴들로부터 독립적으로 동작될 수 있다.
본 실시예에서, 크랙 감지 패턴(HCP)은 평탄화부(YOC) 상에 배치될 수 있다. 크랙 감지 패턴(HCP)은 제2 감지 절연층(72) 및 제3 감지 절연층(73) 사이에 배치된다. 크랙 감지 패턴(HCP)은 제2 도전 패턴들과 동일 층 상에 배치된다.
크랙 감지 패턴(HCP)과 제2 도전 패턴은 하나의 마스크를 통해 동시에 형성될 수 있다. 이에 따라, 공정이 단순화되고 공정 비용이 절감될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 크랙 감지 패턴(HCP)은 제1 도전 패턴과 동일 층 상에 배치될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
연결 라인(BRH) 크랙 감지 패턴(HCP)과 동일 층 상에 배치될 수 있다. 도 4c에는 일 예로서 제1 연결 라인(BRH1)이 크랙 감지 패턴(HCP)과 동일 층 상에 배치된 것을 도시하였다. 제1 연결 라인(BRH1)은 제2 감지 절연층(72)과 제3 감지 절연층(73) 사이에 배치된다.
연결 라인(BRH)은 일 방향을 따라 홀 영역(HA)에서부터 액티브 영역(AA)으로 연장될 수 있다. 따라서, 연결 라인(BRH) 중 일 부분은 평탄화부(YOC)와 봉지층(60)이 갖는 높이 차에 의해 형성된 단차진 영역을 가로지를 수 있다.
베이스 기판(BS)의 하부면에서부터 제1 감지 절연층(71)과 접촉하는 평탄화부(YOC)의 상면까지의 높이는, 베이스 기판(BS)의 하부면에서부터 봉지층(60) 중 제1 감지 절연층(71)과 접촉하는 부분의 상면까지의 높이보다 클 수 있다. 따라서 평탄화부(YOC)는 봉지층(60)과 단차를 형성할 수 있다.
도 5a는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 확대한 평면도이다. 도 5b는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 확대한 사시도이다. 도 6a는 도 5a의 II-II'를 따라 절단한 단면도이다. 도 6b는 도 5a의 III-III'를 따라 절단한 단면도이다. 도 6c는 도 5a의 IV-IV'를 따라 절단한 단면도이다. 도 6d는 도 5a의 V-V'를 따라 절단한 단면도이다. 6c는 평탄화부(YOC) 중 제1 함몰부(RC1)와 중첩하는 영역의 단면도이고, 6d는 평탄화부(YOC) 중 제1 함몰부(RC1)와 비 중첩하는 영역의 단면도이다.
설명의 편의를 위하여 도 5b에는 평탄화부(YOC) 및 봉지층(60)의 전면을 커버하는 제1 및 제2 감지 절연층(71, 72)의 단면을 예시적으로 도시하였다.
도 5a를 참조하면, 평탄화부(YOC)는 함몰부들(RC1, RC2)을 포함할 수 있다. 함몰부들(RC1, RC2)은 연결 라인(BRH)과 중첩할 수 있다. 일 예로서, 제1 함몰부(RC1)는 제1 연결 라인(BRH1)과 중첩하고, 제2 함몰부(RC2)는 제2 연결 라인(BRH2)과 중첩할 수 있다.
도 5b는 도 5a에 도시된 함몰부들(RC1, RC2)들 중 제1 연결 라인(BRH1)과 중첩하는 제1 함몰부(RC1)를 확대하여 도시하였다. 용이한 설명을 위해 일부 구성요소 생략하여 도시였으며, 함몰부들(RC1, RC2)은 음영처리 하여 도시하였다. 이하, 제1 함몰부(RC1)에 관한 설명은 제2 함몰부(RC2)에도 동일하게 적용될 수 있다.
평탄화부(YOC)는 평탄면(YF) 및 경사면(YI)을 포함한다. 경사면(YI)은 평탄면(YF)으로부터 소정의 경사 각도로 경사질 수 있다. 평탄면(YF)과 경사면(YI) 접하는 부분은 윗 단(YU)으로 정의되고, 경사면(YI) 중 봉지층(60)과 접촉하는 경사면(YI)의 가장자리는 끝 단(YB)으로 정의되고, 홀 영역(HA)의 가장자리는 평탄화부(YOC)의 끝 단(YB)과 동일할 수 있다.
제1 함몰부(RC1)는 평탄면(YF) 및 경사면(YI)으로부터 함몰된 영역일 수 있다. 제1 함몰부(RC1)는 평탄면(YF)에서부터 평탄화부(YOC)의 두께 방향으로 함몰될 수 있으며, 경사면(YI)에서부터 경사면(YI)의 두께 방향으로 함몰될 수 있다.
본 발명에 따르면, 제1 함몰부(RC1)는 평탄면(YF)에서 경사면(YI)을 향하는 방향으로 갈수록 너비 및 두께가 증가하는 형상을 가진다.
제1 함몰부(RC1)는 제1 연결 라인(BRH1)과 중첩한다. 따라서, 제1 연결 라인(BRH1) 중 제1 함몰부(RC1)와 중첩하는 제1 연결 라인(BRH1)의 형상은 제1 함몰부(RC1)의 형상에 대응될 수 있다. 제1 연결 라인(BRH1)은 일 방향으로 연장되어 평탄화부(YOC)의 윗 단(YI)과 끝 단(YB)을 가로지른다.
도6a 내지 도 6b에는 제1 연결 라인(BRH1)의 연장 방향을 따라 이격된 두 부분의 너비를 II-II' 및 III-III'의 절단선을 따라 도시한 단면도들이다.
도 6a 내지 도 6d를 참조하면, 제1 함몰부(RC1)는 평탄면(YF)에서 경사면(YI)을 향하는 방향으로 갈수록 너비 및 두께가 증가하는 형상을 가진다. 예를 들어, 제1 함몰부(RC1) 중 II-II' 절단선에 중첩하는 함몰부(RC1)는 제1 너비(W1) 및 제1 두께(T1)을 가질 수 있다. 또한, 함몰부(RC1) 중 III-III' 절단선에 중첩하는 함몰부(RC1)는 제2 너비(W2) 및 제2 두께(T2)를 가질 수 있다. 함몰부(RC1)의 두께(T1, T2)는 평탄면(YF)으로부터 연장된 가상의 면으로부터 정의되는 두께일 수 있다.
제1 너비(W1)는 제2 너비(W2)보다 작으며, 제1 두께(T1)는 제2 두께(T2)보다 작다. 제1 함몰부(RC1)는 평탄면(YF)에서 경사면(YI)을 향하는 방향으로 갈수록 너비 및 두께는 점진적으로 증가할 수 있다.
본 발명에 따르면, 평탄화부(YOC)는 경사면(YI)보다 완만한 경사를 가진 함몰부(RC1)을 포함함으로써, 제1 연결 라인(BRH1)의 단선을 방지할 수 있다. 따라서, 신뢰성이 향상된 전자 패널을 제공할 수 있다. 이와 관련된 내용은 후술하기로 한다.
도 7a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이다. 도 7b는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도이다. 도 8a는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 단면도이다. 도 8b 및 8c는 본 발명의 일 실시예에 따른 전자 패널의 일부를 도시한 평면도들이다. 도 5a 내지 도 6c에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다.
도 7a 및 도 7b를 참조하면, 평탄화부(YOC-A)는 평탄면(YF-A) 및 경사면(YI-A)을 포함한다. 경사면(YI-A)은 평탄면(YF-A)으로부터 제1 경사 각도(θ1)로 경사질 수 있다. 일 실시예에 따른 제1 경사 각도(θ1)는 수직일 수 있다. 이에 따라, 평면상에서 윗 단(YU) 및 끝 단(YB)는 중첩될 수 있다.
제1 경사 각도(θ1)가 수직일 때, 평면상에서 함몰부(RC-A)의 형상은 삼각형일 수 있다.
도 8a 및 도 8b를 참조하면, 평탄화부(YOC-B)는 평탄면(YF-B) 및 경사면(YI-B)을 포함한다. 경사면(YI-B)은 평탄면(YF-B)으로부터 제2 경사 각도(θ2)로 경사질 수 있다. 일 실시예에 따른 제2 경사 각도(θ2)는 예각일 수 있다. 이에 따라, 평면상에서 윗 단(YU)은 끝 단(YB)과 서로 이격될 수 있다.
제2 경사 각도(θ2)가 예각일 때, 평면상에서 함몰부(RC-B1)의 형상은 다각형일 수 있다. 예를 들어, 함몰부(RC-B1) 중 평탄면(YF-B)과 중첩하는 함몰부(RB-B1)의 형상은 삼각형이고, 함몰부(RC-B1) 중 경사면(YI-B)과 중첩하는 함몰부(RU-B1)의 형상은 삼각형일 수 있다. 평면상에서 볼 때, 함몰부(RC-B1)는 "V" 형상을 가질 수 있다. 이에 따라, 평면상에서 함몰부(RC-B1)의 형상은 사각형일 수 있다.
도 8c를 참조하면, 일 실시예에 따른 함몰부(RC-B2)의 형상은 함몰부(RC-B1)의 형상과 상이할 수 있다. 예를 들어, 함몰부(RC-B2) 중 평탄면(YF-B)과 중첩하는 함몰부(RB-B2)의 형상은 삼각형이고, 함몰부(RC-B2) 중 경사면(YI-B)과 중첩하는 함몰부(RU-B2)의 반원 형상 또는 반 타원 형상 중 어느 하나일 수 있다. 평면상에서 볼 때, 함몰부(RC-B1)는 "U" 형상을 가질 수 있다.
도 9a는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 확대한 평면도이다. 도 9b는 본 발명의 일 실시예에 따른 전자 패널의 일부 영역을 확대한 사시도이다. 도 5a 내지 도 6c에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다. 도 9b 및 도 10b에는 설명의 편의를 위하여 평탄화부(YOC-1, YOC-2) 및 봉지층(60)의 전면을 커버하는 제1 및 제2 감지 절연층(71, 72)의 단면을 예시적으로 도시하였다.
도 9a 및 도 9b를 참조하면, 일 실시예에 따른 평탄화부(YOC-1)는 함몰부들(RC1, RC2) 및 추가 함몰부들(SC1, SC2)을 포함한다. 함몰부들(RC1, RC2)은 도 5a 내지 도 6c에 설명한 함몰부들(RC1, RC2)들과 대응되는 구성일 있다. 이하, 추가 함몰부들(SC1, SC2)에 대해 설명한다.
추가 함몰부들(SC1, SC2)은 평탄화부(YOC-1)의 평탄면(YF)으로부터 함몰된 영역일 수 있다. 추가 함몰부들(SC1, SC2)은 평탄면(YF)에서부터 평탄화부(YOC-1)의 두께 방향으로 함몰될 수 있다.
추가 함몰부들(SC1, SC2)은 평탄면(YF)에서 경사면(YI)을 향하는 방향으로 갈수록 너비 및 두께가 가변하는 형상을 가진다. 본 실시예에서, 함몰된 부분의 형상은 삼각뿔 형상일 수 있다.
추가 함몰부들(SC1, SC2)은 대응되는 연결 라인들(BRH1, BRH2)과 중첩할 수 있다. 또한, 추가 함몰부들(SC1, SC2)은 전자 패널(200)에 포함된 구성들 중 단차진 구성과 중첩하여 배치될 수 있다. 예를 들어, 추가 함몰부들(SC1, SC2)은 평탄화부(YOC-1) 중 도 4c에 도시된 댐 부(DMP)와 중첩하는 영역에 형성될 수 있다.
본 실시예에 따르면, 전자 패널(200) 중 인접한 구성들과 단차를 형성하는 일 구성과 연결 라인(BRH) 사이에 추가 함몰부들(SC1, SC2)이 형성됨으로써, 보다 용이하게 연결 라인(BRH)을 형성할 수 있다.
도 10a 및 도 10b는 본 발명의 일 실시예에 따른 전자 장치의 일부를 도시한 평면도들이다. 도 11a는 도 10a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 1a 내지 도 6c와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며, 중복된 설명은 생략한다. 도 10a에는 용이한 설명을 위해 홀 영역(HA) 및 이에 인접한 액티브 영역(AA)의 평면도를 간략히 도시하였다. 도 10b에는 동일 층 상에 배치된 패턴들만을 도시하였으며, 일부 구성을 생략하여 도시하였다.
도 10a를 참조하면, 제1 감지 패턴들(SP1C) 및 제2 감지 패턴들(SP2C) 각각은 더미 패턴부들(FP1C, FP2C)을 포함할 수 있다. 구체적으로, 제1 감지 패턴들(SP1C) 각각은 메인부(MP1C) 및 메인부(MP1C)로부터 이격된 제1 더미 패턴부(FP1C)를 포함할 수 있다. 제2 감지 패턴들(SP2C) 각각은 메인부(MP2C) 및 메인부(MP2C)로부터 이격된 복수의 제2 더미 패턴부(FP2C)를 포함할 수 있다.
한편, 더미 패턴들(FP1C, FP2C) 중 크랙 감지 패턴(HCP)에 연결되는 연결 라인들(BRH1, BRH2)과 연결된 더미 패턴부들(FP1C, FP2C)의 일부는 플로팅 패턴으로 정의되고, 플로팅 패턴은 연결 라인들(BRH1, BRH2)의 일 구성으로 이용될 수 있다.
본 실시예에서, 제1 감지 패턴들(SP1C) 중 크랙 감지 패턴(HCP)의 상 측에 배치된 제1 더미 패턴부(FP1C)의 일부는 서로 연결되어 제1 연결 라인(BRH1)에 연결되는 제1 플로팅 패턴(FL_C1)이 되고, 다른 일부는 서로 연결되어 제2 연결 라인(BRH2) 연결되는 제2 플로팅 패턴(FL_C2)이 될 수 있다. 더미 패턴들(FP1C, FP2C) 중 플로팅 패턴(FL_C1, FL_C2)로 기능하지 않는 나머지 일부 패턴들은 전기적으로 분리될 수 있다.
본 실시예에서, 브릿지 패턴(BL)은 모듈 홀(MH)를 사이에 두고 서로 이격된 제1 감지 패턴들을 연결할 수 있다. 브릿지 패턴(BL)은 모듈 홀(MH)의 일부를 에워쌀 수 있다. 브릿지 패턴(BL)은 모듈 홀(MH)에 의해 형상이 변형되거나 일부가 제거된 제1 감지 패턴들의 사이를 연결할 수 있다. 도 10a는 모듈 홀(MH)를 사이에 두고 서로 이격된 제1 감지 패턴들을 연결하는 브릿지 패턴(BL)만을 도시하였으나, 이에 한정되는 것은 아니며, 모듈 홀(MH)를 사이에 두고 서로 이격된 제2 감지 패턴들을 연결하는 브릿지 패턴이 추가될 수 있으며 어느 하나의 실시예로 한정되지 않는다.
도 10b에 도시된 제1 감지 패턴(SP1M) 및 제2 감지 패턴(SP2M)은 실질적으로 도 10a에 도시된 제1 감지 패턴(SP1C) 및 제2 감지 패턴(SP2C)과 대응되는 형상을 가지며, 메쉬선들을 포함하는 실시예일 수 있다. 도 10b에는 용이한 설명을 위해 전자 패널(200)의 구성들 중 동일 층 상에 배치된 하나의 제1 감지 패턴(SP1M), 하나의 제2 감지 패턴(SP2M), 및 하나의 제2 연결 패턴(BP2M)을 도시하였다.
제1 감지 패턴(SP1M) 및 제2 감지 패턴(SP2M)은 복수의 메쉬선들(MSP)을 포함할 수 있다. 메쉬선들(MSP)은 복수의 개구부들을 정의한다. 개구부들은 상술한 발광 소자(EE)에 의해 각각 정의되는 발광 영역들과 각각 중첩할 수 있다.
제1 감지 패턴(SP1M)과 제2 감지 패턴(SP2M) 사이의 경계는 메쉬선들(MSP) 중 일부가 단절되어 정의될 수 있다. 본 실시예에서는 용이한 설명을 위해 메쉬선들 중 단절된 부분을 진한 선으로 도시하였다. 도 10b에 따르면, 제1 감지 패턴(SP1M)과 제2 감지 패턴(SP2M) 사이의 경계는 복수의 굴곡들을 포함하는 지그재그 형상을 가진 것으로 도시되었다.
제1 감지 패턴(SP1M)은 제1 메인부(MP1M) 및 제1 더미 패턴부(FP1M)를 포함한다. 제1 더미 패턴부(FP1M)는 제1 메인부(MP1M)로부터 평면상에서 이격될 수 있다. 제1 더미 패턴부(FP1M)의 가장자리를 에워싸는 진한 선들은 제1 더미 패턴부(FP1M)와 제1 메인부(MP1M) 사이의 경계들을 정의하며 이격된 공간일 수 있다.
제1 더미 패턴부(FP1M) 각각은 복수의 메쉬선들(MSP)을 포함하고 인접한 제1 메인부(MP1M)를 구성하는 메쉬선들(MSP)로부터 전기적으로 절연될 수 있다. 제1 감지 패턴(SP1M)은 복수로 제공되어 서로 이격될 수 있다.
본 실시예에서, 제1 연결 패턴(미도시)은 복수로 제공된 제1 감지 패턴들을 연결할 수 있다. 제1 연결 패턴은 제1 감지 패턴(SP1M)과 상이한 층 상에 배치될 수 있다. 따라서, 제1 연결 패턴은 소정의 컨택홀을 통해 제1 감지 패턴(SP1M)에 접속될 수 있다.
제2 감지 패턴(SP2M)은 제2 메인부(MP2M) 및 제2 더미 패턴부(FP2M)를 포함할 수 있다. 제2 더미 패턴부(FP2M)는 제2 메인부(MP2M)로부터 평면상에서 이격될 수 있다. 제2 감지 패턴(SP2M)은 복수로 제공되어 서로 이격될 수 있다.
제2 더미 패턴부(FP2M)는 제1 더미 패턴부(FP1M)와 상이한 형상으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제2 더미 패턴부(FP2M)는 제1 더미 패턴부(FP1M)와 동일한 형상으로 제공될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
제2 연결 패턴(BP2M)은 복수로 제공된 제2 감지 패턴들을 연결할 수 있다. 제2 연결 패턴(BP2M)은 제2 감지 패턴(SP2M)과 동일한 층 상에 배치된다. 제2 연결 패턴(BP2M)은 복수의 메쉬선들(MSP)을 포함한다. 본 실시예에서, 제2 연결 패턴(BP2M)은 제2 감지 패턴(SP2M), 특히 제2 메인부(MP2M)와 일체의 형상을 가진 것으로 도시되었다.
제1 더미 패턴부(FL1M)와 제2 더미 패턴부(FL2M)는 서로 인접하여 배치되나 서로 이격된다. 제1 더미 패턴부(FL1M)와 제2 더미 패턴부(FL2M) 사이에는 단절된 메쉬선들(MSP)이 존재한다.
한편, 본 실시에에서 플로팅 패턴들(FL1_M, FL2_M)은 제1 감지 패턴(SP1M)과 동일 층 상에 배치될 수 있다. 플로팅 패턴들(FL1_M, FL2_M)은 서로 이격된 제1 플로팅 패턴(FL1_M) 및 제2 플로팅 패턴(FL2_M)을 포함한다. 도 10b에 도시된 플로팅 패턴들(FL1_M, FL2_M)은 도 10a에서 설명한 플로팅 패턴(FL_C1, FL_C2)과 동일한 기능을 수행할 수 있다. 따라서, 플로팅 패턴들(FL1_M, FL2_M)은 연결 라인들(BRH1, BRH2)의 일 구성으로 이용될 수 있다.
제1 플로팅 패턴(FL1_M) 및 제2 플로팅 패턴(FL2_M)는 메인부(MP1M)로부터 평면상에서 이격된다. 또한, 제1 플로팅 패턴(FL1_M) 및 제2 플로팅 패턴(FL2_M)은 제1 더미 패턴부(FP1M)로부터 평면상에서 이격될 수 있다.
본 실시예에서, 제1 플로팅 패턴(FL1_M) 및 제2 플로팅 패턴(FL2_M)는 제1 더미 패턴부(FP1M) 중 일부가 연결되어 정의될 수 있다. 이에 따라, 제1 플로팅 패턴(FL1_M) 및 제2 플로팅 패턴(FL2_M)는 제1 메인부(MP1M)에 의해 에워싸일 수 있고, 제1 감지 패턴(SP1M) 내부에 배치될 수 있다.
본 발명에 따르면, 도 4c에 도시된 제1 및 제2 감지 절연층(71, 72)들에 의해 제1 도전 패턴 및 제2 도전 패턴으로 구분될 수 있다. 예를 들어, 본 실시예에서, 제1 연결 패턴(미도시)은 제1 감지 절연층(71) 및 제2 감지 절연층(72) 사이에 배치되어 제1 도전 패턴으로 정의될 수 있다.
또한, 제1 감지 패턴(SP1M), 제2 감지 패턴(SP2M), 제2 연결 패턴(BP2M), 및 플로팅 패턴들(FL1_M, FL2_M)은 제2 감지 절연층(72) 및 제3 감지 절연층(73) 사이에 배치되어 제2 도전 패턴으로 정의될 수 있다.
도 11a는 도 10a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 11b는 도 4a에 도시된 일부 영역을 확대하여 도시한 평면도이다. 도 11a에는 홀 영역(HA) 및 홀 영역(HA)에 인접하는 액티브 영역(AA)을 도시하였고, 도 11b에는 주변 영역(NAA) 및 주변 영역(NAA)에 인접한 액티브 영역(AA)을 도시하였다.
도 11a를 참조하면, 홀 영역(HA)에서 액티브 영역(AA)을 향하는 방향으로 연장된 연결 라인들(BRH1, BRH2)은 플로팅 패턴들(FL1_M, FL2_M)과 연결될 수 있다. 예를 들어, 제1 연결 라인(BRH1)은 제1 플로팅 패턴(FL1_M)에 연결되고, 제2 연결 라인(BRH2)는 제2 플로팅 패턴(FL2_M)에 연결될 수 있다. 따라서, 플로팅 패턴들(FL1_M, FL2_M)은 연결 라인들(BRH1, BRH2)의 일 구성으로 이용될 수 있다.
브릿지 패턴(BL)은 도 10a에서 설명한 브릿지 패턴(BL)과 대응될 수 있다. 브릿지 패턴(BL)은 서로 이격된 제1 감지 패턴들을 연결할 수 있다.
도 11b에는, 플로팅 패턴들(FL1_M, FL2_M) 중 제1 플로팅 패턴(FL1_M)과 크랙 감지 라인(HCL)의 연결 관계를 간략하게 도시하였다. 플로팅 패턴들(FL1_M, FL2_M)은 서로 연결되어 액티브 영역(AA)에서 주변 영역(NAA)으로 연장될 수 있다. 제1 플로팅 패턴(FL1_M)과 제1 라인(HCL1)은 라인 연결부(BLL)를 통해 연결될 수 있다.
도시되지 않았으나, 제2 플로팅 패턴(FL2_M)은 액티브 영역(AA)에서 주변 영역(NAA)으로 연장되고, 제2 플로팅 패턴(FL2_M)과 제2 라인(HCL2)을 연결하는 라인 연결부(미도시)를 통해 연결될 수 있다.
본 실시예에 따르면, 메시선들로 이루어진 감지 패턴들(SP1M, SP2M) 중 더미 패턴들(FP1M, FP2M)의 일부인 플로팅 패턴들(FL1_M, FL2_M)을 이용해 크랙 감지 패턴(HCP)과 크랙 감지 라인(HCL)을 연결함으로써, 별도의 연결 라인을 형상하는 공정 비용 및 시간을 절약할 수 있다. 또한, 플로팅 패턴들(FL1_M, FL2_M)이 메쉬선들로 이루어짐으로써 연결 라인이 외부로 시인됨을 방지할 수 있다. 이에 따라, 시인성이 개선된 전자 패널을 제공할 수 있다.
한편, 본 실시예에 따른 전자 패널은 더미 패턴(DM)을 더 포함할 수 있다. 더미 패턴(DM)은 감지 라인들(TL3)과 크랙 감지 라인(HCL) 사이에 배치된다. 더미 패턴(DM)은 감지 라인들(TL3) 및 크랙 감지 라인(HCL)과 상이한 전기적 신호를 전달한다. 더미 패턴(DM)은 서로 다른 신호를 전달하는 감지 라인들(TL3)과 크랙 감지 라인(HCL) 사이에 배치됨으로써, 감지 라인들(TL3)과 크랙 감지 라인(HCL) 사이에 발생될 수 있는 기생 커패시턴스를 방지할 수 있다. 이에 따라, 전자 패널의 전기적 특성이 향상될 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 전자 패널에 있어서, 더미 패턴(DM)은 생략될 수도 있다.
도 12a 내지 도 12i는 본 발명의 일 실시예에 따른 전자 패널 제조 방법을 도시한 도면들이다. 도 1 내지 도 6d에서 설명한 구성과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 사용하며 중복된 설명은 생략한다. 이하, 도 12a 내지 도 12i를 참조하여 본 발명의 일 실시예에 따른 전자 패널 제조 방법을 설명한다.
도 12a를 참조하면, 전자 패널 제조 방법은 예비 전자 패널 제공 단계를 포함한다.
예비 전자 패널은 도 4c에서 설명한 구성 중 표시 유닛(210) 중 홀 영역(HA) 상에 예비 평탄화부(YOC-A)가 형성된 상태로 제공될 수 있다. 예비 평탄화부(YOC-A)는 봉지층(60, 도 4c 참조)의 유기층(62) 상에 형성된 제2 무기층(63)의 일부와 접촉할 수 있다.
예비 평탄화부(YOC-A)의 평탄면(YF)과 경사면(YI)이 접하는 부분은 윗 단(YU)으로 정의되고, 경사면(YI) 중 제2 무기층(63)과 접촉하는 경사면(YI)의 가장자리는 끝 단(YB)으로 정의될 수 있다. 홀 영역(HA)의 가장자리는 평탄화부(YOC)의 끝 단(YB)과 봉지층(60)이 접하는 경계로 정의될 수 있다.
이후, 도 12b 및 12c를 참조하면, 전자 패널 제조 방법은 함몰부를 형성하는 단계를 포함한다.
함몰부(RC)는 개구부(OPM)가 정의된 마스크(MSK)를 이용하여 예비 평탄화부(YOC-A)의 일부를 제거하여 형성할 수 있다. 함몰부(RC)가 형성된 예비 평탄화부(YOC-A)는 평탄화부(YOC)로 정의된다.
함몰부(RC)는 평탄면(YF) 및 경사면(YI)으로부터 두께 방향 및 너비 방향으로 일부가 제거되어 형성될 수 있다. 본 실시예에서, 함몰된 부분의 형상은 삼각뿔 형상일 수 있다.
함몰부(RC)는 홀 영역(HA)에서 액티브 영역(AA)으로 갈수록 너비 및 두께가 증가하는 형상을 가질 수 있다. 또한, 단면상에서 함몰부(RC)의 하단부의 경사는 경사면(YI)의 경사보다 완만한 경사를 가질 수 있다.
이후, 도 12d 및 12e 를 참조하면, 전자 패널 제조 방법은 무기층들을 형성하는 단계를 포함한다.
무기층들(71, 72)는 홀 영역(HA) 및 액티브 영역(AA)의 전 면 상에 증착될 수 있다. 무기층들(71, 72) 중 함몰부(RC)와 중첩하는 무기층들(71, 72)은 함몰부(RC)의 형상에 대응되도록 함몰부(RC) 상에 형성될 수 있다. 무기층들(71, 72)은 화학 기상 증착 공정을 통해 형성될 수 있다.
이후, 도 12f를 참조하면, 전자 패널 제조 방법은 예비 도전층을 형성하는 단계를 포함한다. 예비 도전층(BRH-A)은 제2 감지 절연층(72)의 전 면이 커버되도록 형성될 수 있다. 예비 도전층(BRH-A)은 도전 물질을 포함할 수 있다. 예비 도전층(BRH-A) 중 함몰부(RC)와 중첩하는 예비 도전층(BRH-A)은 함몰부(RC)와 중첩하는 무기층들(71, 72)의 두께를 고려하여 함몰부(RC)의 형상에 대응되도록 형성될 수 있다.
이후, 도 12g를 참조하면, 전자 패널 제조 방법은 포토레지스트 층을 형성하는 단계를 포함한다.
포토레지스트 층(PR)은 예비 도전층(BRH-A)의 전 면이 커버되도록 형성될 수 있다. 포토레지스트 층(PR)은 포토리소그래피 공정 중 패터닝 하고자 하는 물질의 마스크 층으로 이용될 수 있다.
포토레지스트 층(PR) 중 함몰부(RC)와 중첩하는 포토레지스트 층(PR)은 경사부(YI) 대비 완만한 경사를 가지고 예비 도전층(BRH-A) 상에 형성될 수 있다. 도 12g에는 단면상에서 볼 때, 함몰부(RC)와 인접한 평탄화부(YOC)를 점선으로 도시하였다.
평탄면(YF)과 경사면(YI)이 갖는 소정의 경사 각도로 인해 포토레지스트 층(PR)은 윗 단(YU)과 인접한 영역에서 상대적으로 낮은 두께로 도포될 수 있다. 이로 인해 낮은 두께를 갖는 포토레지스트 층(PR)의 하부에 형성된 예비 도전층(BRH-A)은 노광(exposure) 및 현상(developing) 등의 공정을 거친 후, 포토레지스트 층(PR)과 함께 제거될 수 있으므로 인접한 예비 도전층(BRH-A)과 단절될 수 있다.
본 발명에 따르면 함몰부(RC) 상에 배치된 포토레지스트 층(PR)은 경사면(YI) 상에 배치되는 포토레지스트 층(PR)보다 완만한 경사를 가지며, 윗 단(YU)과 인접한 영역에서 포토레지스트 층(PR)의 단선됨이 없이 일정한 두께(TH)로 도포될 수 있다. 또한, 함몰부(RC) 중 평면상에서의 너비가 작은 영역에서 포토레지스트 층(PR)의 두께는 최대로 형성될 수 있다.
이후, 도 12h 및 12i 를 참조하면, 전자 패널 제조 방법은 연결 라인을 형성하는 단계를 포함한다.
연결 라인(BRH)은 포토레지스트 층(PR)을 마스크로 하여 예비 도전층(BRH-A)을 패터닝하여 형성할 수 있다. 연결 라인(BRH)은 홀 영역(HA)에서 액티브 영역(AA)을 향하는 방향으로 연장될 수 있다. 이에 따라, 연결 라인(BRH)은 평탄면(YF) 및 경사면(YI)를 가로지를 수 있다.
본 발명에 따르면, 연결 라인(BRH)은 함몰부(RC)와 중첩하여 형성된다. 함몰부(RC) 중첩하는 영역에서는 포토레지스트 층(PR)이 일정한 두께(TH)로 도포될 수 있으므로, 연결 라인(BRH1)은 평탄화부(YOC) 상에서 단선되지 않고, 액티브 영역(AA)으로 연장될 수 있다. 이에 따라 전자 패널의 전기적 특성이 향상될 수 있다
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 전자 장치
100: 윈도우
200: 전자 패널
210: 표시 유닛
220: 입력 감지 유닛
300: 회로 기판
400: 전자 모듈
500: 외부 케이스
HCC: 크랙 감지부
HCP: 크랙 감지 패턴
HCL: 크랙 감지 라인
MH: 모듈 홀
HA: 홀 영역
YOC: 평탄화부
RC: 함몰부
YF: 평탄면
YI: 경사면

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 복수의 화소들 및 상기 화소들을 커버하는 봉지층을 포함하는 표시 유닛;
    상기 표시 유닛 상에 배치되고, 감지 절연층, 상기 감지 절연층을 사이에 두고 서로 다른 층 상에 배치된 제1 도전 패턴, 및 제2 도전 패턴을 포함하는 입력 감지 유닛;
    상기 표시 유닛 및 상기 입력 감지 유닛 사이에 배치되고, 평탄면 및 상기 평탄면으로부터 소정의 경사 각도로 경사진 경사면, 및 상기 평탄면 및 경사면으로부터 함몰되어 정의된 함몰부를 포함하는 평탄화부; 및
    상기 감지 절연층 상에 배치되고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴과 이격되고, 상기 평탄화부와 중첩하는 크랙 감지 패턴, 상기 크랙 감지 패턴의 일 단에 연결되고 일 방향으로 연장된 제1 연결 라인, 및 상기 크랙 감지 패턴의 다른 일단에 연결되고 상기 제1 연결 라인과 이격되고 상기 일 방향으로 연장된 제2 라인을 포함하는 크랙 감지부를 포함하고,
    상기 제1 연결 라인 및 상기 제2 연결 라인 중 적어도 어느 하나는,
    상기 함몰부와 중첩하는 전자 패널.
  2. 제1 항에 있어서,
    상기 평탄면으로부터 연장된 가상의 면으로부터 정의되는 상기 함몰부의 두께는,
    상기 일 방향으로 갈수록 증가하는 것을 특징으로 하는 전자 패널.
  3. 제1 항에 있어서,
    상기 함몰부의 상기 일 방향과 수직한 교차 방향에서의 너비는,
    상기 평탄면과 상기 경사면이 접하는 윗 단을 향하는 방향으로 갈수록 증가하는 것을 특징으로 하는 전자 패널.
  4. 제3 항에 있어서,
    상기 함몰부의 평면상에서 형상은,
    다각형인 것을 특징으로 하는 전자 패널.
  5. 제3 항에 있어서,
    상기 함몰부의 평면상에서 형상은,
    상기 경사면과 중첩하는 영역에서 반원인 것을 특징으로 하는 전자 패널.
  6. 제1 항에 있어서,
    상기 경사 각도는 90도 이하인 것을 특징으로 하는 전자 패널.
  7. 제1 항에 있어서,
    상기 평탄화부의 적어도 일부는 상기 봉지층과 접촉하는 것을 특징으로 하는 전자 패널.
  8. 제7 항에 있어서,
    상기 전자 패널은,
    표시 유닛, 입력 감지 유닛, 및 상기 평탄화부 각각을 관통하는 모듈 홀을 더 포함하고,
    상기 평탄화부가 상기 모듈 홀의 가장자리를 에워싸는 것을 특징으로 하는 전자 패널.
  9. 제8 항에 있어서,
    상기 크랙 감지 패턴은,
    상기 모듈 홀의 적어도 일부를 에워싸는 개 곡선 형상을 갖는 것을 특징으로 하는 전자 패널.
  10. 제8 항에 있어서,
    상기 베이스 기판은,
    상기 베이스 기판 상면에서부터 일부가 함몰되어 폐 라인 형상을 갖는 그루브를 더 포함하는 것을 특징으로 하는 전자 패널.
  11. 제1 항에 있어서,
    상기 제1 연결 라인 및 상기 제2 연결 라인 중 어느 하나는,
    상기 감지 절연층에 의해 커버되는 것을 특징으로 하는 전자 패널.
  12. 제11 항에 있어서,
    상기 제1 연결 라인 및 상기 제2 연결 라인 중 상기 감지 절연층에 의해 커버된 라인은,
    상기 감지 절연층에 정의된 컨택홀을 통해 상기 크랙 감지 패턴과 연결되는 것을 특징으로 하는 전자 패널.
  13. 제1 항에 있어서,
    상기 입력 감지 유닛은,
    제1 감지 패턴, 및 상기 제1 감지 패턴과 다른 층 상에 배치되고, 상기 감지 절연층을 관통하여 상기 제1 감지 패턴과 연결된 제1 연결 패턴을 포함하는 제1 감지 전극;
    상기 제1 감지 패턴과 동일층 상에 배치되고, 상기 제1 감지 패턴과 이격된 제2 감지 패턴, 및 상기 제2 감지 패턴과 연결된 제2 연결 패턴을 포함하는 제2 감지 전극;
    상기 제1 감지 패턴과 동일층 상에 배치되고, 상기 제1 감지 패턴 및 상기 제2 감지 패턴과 이격되고, 상기 제1 연결 라인 및 상기 제2 연결 라인 각각에 연결된 플로팅 패턴들을 포함하는 더미 패턴부를 포함하고,
    상기 제1 도전 패턴은, 상기 제1 연결 패턴을 포함하고,
    상기 제2 도전 패턴은, 상기 제1 감지 패턴, 상기 제2 감지 패턴, 상기 제2 연결 패턴, 및 상기 더미 패턴부를 포함하는 것을 특징으로 하는 전자 패널.
  14. 제13 항에 있어서,
    상기 크랙 감지부는,
    상기 감지 절연층 상에 배치되고, 상기 제1 감지 전극 및 상기 제2 감지 전극과 이격된 크랙 감지 라인들을 포함하고,
    상기 플로팅 패턴들 각각은,
    상기 크랙 감지 라인들 중 대응되는 크랙 감지 라인에 연결되는 것을 특징으로 하는 전자 패널.
  15. 전면 및 상기 전면과 대향하는 배면을 포함하고, 상기 전면에서부터 상기 배면을 관통하여 정의되는 모듈 홀을 포함하는 전자 패널; 및
    상기 모듈 홀과 중첩하는 전자 모듈을 포함하고,
    상기 전자 패널은,
    상기 모듈 홀과 중첩하는 홀 영역을 포함하는 액티브 영역 및 상기 액티브 영역과 인접한 주변 영역으로 구분되는 베이스 기판;
    상기 베이스 기판 상에 배치되고 상기 액티브 영역에 배치되는 복수의 화소들, 및 상기 화소들을 커버하는 봉지층을 포함하는 표시 유닛;
    상기 표시 유닛 상에 배치되고, 감지 절연층, 상기 감지 절연층을 사이에 두고 서로 다른 층 상에 배치된 제1 도전 패턴, 및 제2 도전 패턴을 포함하는 입력 감지 유닛; 및
    상기 표시 유닛 및 상기 입력 감지 유닛 사이 중 상기 홀 영역에 배치되고, 평탄면 및 상기 평탄면으로부터 소정의 경사 각도로 경사진 경사면, 및 상기 평탄면 및 경사면으로부터 함몰되어 정의된 함몰부를 포함하는 평탄화부;
    상기 홀 영역에 배치되어 상기 모듈 홀의 적어도 일부를 에워싸고 상기 평탄화부와 중첩하는 크랙 감지 패턴, 상기 크랙 감지 패턴의 일 단에 연결되고 상기 홀 영역 및 상기 액티브 영역의 일부와 중첩하는 제1 연결 라인, 및 상기 크랙 감지 패턴의 다른 일단에 연결되고 상기 제1 연결 라인과 이격되고 상기 홀 영역 및 상기 액티브 영역의 일부와 중첩하는 제2 연결 라인을 포함하는 크랙 감지부를 포함하고,
    상기 제1 연결 라인 및 상기 제2 연결 라인 중 적어도 어느 하나는,
    상기 함몰부와 중첩하는 전자 장치.
  16. 제15 항에 있어서,
    상기 평탄면으로부터 연장된 가상의 면으로부터 정의되는 상기 함몰부의 두께는,
    상기 제1 연결 라인의 연장방향으로 갈수록 증가하는 것을 특징으로 하는 전자 장치.
  17. 제15 항에 있어서,
    상기 함몰부의 상기 제1 연결 라인의 연장 방향과 수직한 방향에서의 너비는,
    상기 제1 연결 라인의 연장 방향으로 갈수록 증가하는 것을 특징으로 하는 전자 장치.
  18. 제15 항에 있어서,
    상기 함몰부의 평면상에서 형상은,
    다각형인 것을 특징으로 하는 전자 장치.
  19. 제18 항에 있어서,
    상기 함몰부 중 상기 경사면과 중첩하는 함몰부의 평면상에서의 형상은,
    "V" 또는 "U"인 것을 특징으로 하는 전자 장치.
  20. 제15 항에 있어서,
    상기 크랙 감지 패턴은 개 곡선 형상을 가지고,
    상기 모듈 홀은,
    상기 크랙 감지 패턴의 상기 개 곡선 내측에 정의되어 상기 표시 유닛, 입력 감지 유닛, 및 상기 평탄화부 각각을 관통하는 것을 특징으로 하는 전자 장치.

KR1020190074367A 2019-06-21 2019-06-21 전자 패널 및 이를 포함하는 전자 장치 KR20200145976A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190074367A KR20200145976A (ko) 2019-06-21 2019-06-21 전자 패널 및 이를 포함하는 전자 장치
US16/906,608 US11157118B2 (en) 2019-06-21 2020-06-19 Electronic panel and electronic apparatus having the same
EP20181216.1A EP3754740B1 (en) 2019-06-21 2020-06-19 Electronic panel and electronic apparatus having the same
CN202010571361.7A CN112117310A (zh) 2019-06-21 2020-06-22 电子面板和具有电子面板的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190074367A KR20200145976A (ko) 2019-06-21 2019-06-21 전자 패널 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
KR20200145976A true KR20200145976A (ko) 2020-12-31

Family

ID=71119978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190074367A KR20200145976A (ko) 2019-06-21 2019-06-21 전자 패널 및 이를 포함하는 전자 장치

Country Status (4)

Country Link
US (1) US11157118B2 (ko)
EP (1) EP3754740B1 (ko)
KR (1) KR20200145976A (ko)
CN (1) CN112117310A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110311061B (zh) 2019-08-14 2021-10-15 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法
US11086456B2 (en) * 2019-12-12 2021-08-10 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Touch module and touch display panel
KR20210086044A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치
US11600800B2 (en) * 2020-07-31 2023-03-07 Innolux Corporation Electronic device having a curved profile interface corresponding to a recess
CN112256150A (zh) * 2020-10-22 2021-01-22 京东方科技集团股份有限公司 触控基板和显示装置
KR20220075519A (ko) * 2020-11-30 2022-06-08 엘지디스플레이 주식회사 터치 디스플레이 장치
CN112947784B (zh) * 2021-02-03 2023-02-28 武汉华星光电半导体显示技术有限公司 触控面板和显示装置
CN114550227B (zh) * 2021-07-23 2024-05-17 友达光电股份有限公司 光学感测装置
KR20230106764A (ko) * 2022-01-06 2023-07-14 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
WO2024111104A1 (ja) * 2022-11-25 2024-05-30 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011998A (ko) 1996-07-22 1998-04-30 김광호 스텝 커버리지(step coverage) 개선을 위한 다단계 에칭 방법
KR19980011998U (ko) 1996-08-20 1998-05-25 김광호 이중 스위치 노브
KR20160032791A (ko) * 2014-09-16 2016-03-25 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR20160046072A (ko) * 2014-10-17 2016-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치
US9614183B2 (en) * 2015-04-01 2017-04-04 Apple Inc. Organic light-emitting diode displays with crack detection and crack propagation prevention circuitry
KR102410525B1 (ko) * 2015-04-14 2022-06-20 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
KR102362189B1 (ko) * 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102417143B1 (ko) * 2015-04-29 2022-07-05 삼성디스플레이 주식회사 표시 장치
KR102446857B1 (ko) 2015-05-26 2022-09-23 삼성디스플레이 주식회사 표시 장치
KR102518427B1 (ko) * 2016-03-14 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102523051B1 (ko) * 2016-03-15 2023-04-18 삼성디스플레이 주식회사 표시 장치
KR20170111827A (ko) 2016-03-29 2017-10-12 삼성전자주식회사 디스플레이 및 카메라를 포함하는 전자 장치
KR102470044B1 (ko) * 2016-05-13 2022-11-24 삼성디스플레이 주식회사 플렉서블 표시 장치 및 이의 제조 방법
KR102601650B1 (ko) * 2016-07-26 2023-11-13 삼성디스플레이 주식회사 표시 장치
US11087670B2 (en) * 2016-08-19 2021-08-10 Apple Inc. Electronic device display with monitoring circuitry utilizing a crack detection resistor
KR102555323B1 (ko) * 2016-09-28 2023-07-13 삼성디스플레이 주식회사 표시 장치
KR20180049296A (ko) 2016-10-31 2018-05-11 엘지디스플레이 주식회사 관통 홀을 구비한 평판 표시장치
KR20180065061A (ko) * 2016-12-06 2018-06-18 삼성디스플레이 주식회사 표시 장치
KR102397900B1 (ko) * 2016-12-08 2022-05-13 삼성디스플레이 주식회사 표시 장치
KR102311316B1 (ko) * 2017-04-24 2021-10-13 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102432386B1 (ko) * 2017-07-12 2022-08-12 삼성디스플레이 주식회사 표시 장치
KR102372208B1 (ko) * 2017-08-21 2022-03-08 삼성디스플레이 주식회사 표시 장치
KR102056678B1 (ko) * 2017-11-23 2019-12-17 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102485295B1 (ko) * 2017-11-30 2023-01-04 엘지디스플레이 주식회사 표시장치
KR102461357B1 (ko) * 2018-01-05 2022-11-01 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102468132B1 (ko) * 2018-01-10 2022-11-21 삼성디스플레이 주식회사 표시 장치
CN110503907B (zh) * 2018-05-17 2024-04-05 京东方科技集团股份有限公司 显示面板及其裂纹检测方法、显示装置

Also Published As

Publication number Publication date
EP3754740A1 (en) 2020-12-23
US20200401273A1 (en) 2020-12-24
US11157118B2 (en) 2021-10-26
EP3754740B1 (en) 2022-12-28
CN112117310A (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
KR102582641B1 (ko) 전자 패널 및 이를 포함하는 전자 장치
KR102583203B1 (ko) 전자 패널 및 이를 포함하는 전자 장치
KR20200145976A (ko) 전자 패널 및 이를 포함하는 전자 장치
KR102608021B1 (ko) 전자 장치 및 이의 제조 방법
KR20200057896A (ko) 전자 장치
KR20200066473A (ko) 표시 장치
KR20200121400A (ko) 전자 장치
KR20210070459A (ko) 전자 장치
KR20210016217A (ko) 전자 패널 및 이를 포함하는 전자 장치
US20210057505A1 (en) Electronic panel and electronic apparatus including the same
KR20210003990A (ko) 전자 장치 및 이의 제조 방법
KR102601689B1 (ko) 전자 장치
KR20210008238A (ko) 전자 장치
KR20220016384A (ko) 전자 장치
KR20210005446A (ko) 전자 장치 및 이의 제조 방법
KR20240003010A (ko) 전자 패널 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination